CN1466215A - 碳纳米管“或否”逻辑器件 - Google Patents

Abstract

本发明涉及一种碳纳米管“或否”逻辑器件，它包括以Si作为衬底，该衬底上设有SiO₂氧化层，在Si衬底的SiO₂绝缘层上设置碳纳米管、栅极和电极；所述的栅极包括两个独立的栅极，在位于Si衬底上SiO₂绝缘层中彼此相邻的两条沟槽之中沉积的Al，并经表面氧化形成的Al₂O₃绝缘层构成，栅极的绝缘层厚度小于3纳米；所述的电极包括两个独立的电极，位于Si衬底上SiO₂绝缘层和碳纳米管之上，或碳纳米管之下；一根碳纳米管平直放置在SiO₂绝缘层的表面上，与栅极的Al₂O₃绝缘层表面以及电极的贵金属层表面相接触。一个电极加恒定偏压，另一电极为输出端，利用两个栅极控制碳纳米管截止或导通，从而实现了逻辑“或否”功能。与其它碳纳米管“或否”逻辑器件相比，本发明结构简单，且易于制作。

Description

碳纳米管“或否”逻辑器件

技术领域

本发明属于一种逻辑器件，特别是波及一种双栅结构的碳纳米管“或否”逻辑器件。

背景技术

纳米技术发展速度之快，令世人所瞩目。随着各种新型纳米材料的出现和对纳米材料研究的不断深入，我们几乎每天都会听到有关纳米技术振奋人心的进展。由于纳米材料有许多传统半导体材料无法比拟的特点和优势，再加上随着对器件的尺寸和速度的要求的不断提高，传统的半导体材料无法弥补的先天不足逐渐暴露出来。所以用纳米材料替代传统的半导体材料制作器件有着非常诱人的前景。我们有理由相信，在不久的将来半导体微电子器件将被纳米器件所取代。因此，利用纳米材料的特性来制作各种晶体管有着非常重要的意义和价值。

随着世界进入信息时代，“数字化”已经成为了人类的生存方式。各种的数字化器件遍及人们生活的方方面面。小到家用电器、电子计算机，大到人造卫星、航天飞机，无一不能找到数字器件的身影。而在这些器件中，以半导体晶体管为基础的数字逻辑器件是主要的组成部分。目前的数字逻辑器件基本上是通过光刻、离子渗透、掺杂等半导体加工技术，将大量的“金属——氧化物——半导体场效应管”(MOSFET)集成在一个芯片上制作而成的。这种传统的半导体场效应晶体管集成器件从出现到现在已经有几十年的时间，其工艺技术成熟，器件性能稳定，且集成度比较高。目前应用0.13微米加工技术，可以在1平方厘米的芯片上集成4200万个晶体管。但是，在如此高的集成度下，传统半导体集成器件也暴露出许多问题。例如：器件工作时的散热问题；在现有技术条件下集成度难以进一步提高；受半导体本身特性的限制，运算速度很难再有所提高等等。针对这些问题，人们不断在寻找各种解决办法。以碳纳米管为基础制作的场效应管和在此基础上制作的逻辑器件，以其特有的优点吸引着人们的注意。

1998年“应用物理快报”(APPLIED PHYSICS LETTERS)报道了IBM研究中心的R.Martel等人(《应用物理快报》Appl.Phy.Letters，2001，Vol73，No.17，2447)用碳纳米管制作出场效应管。这种碳纳米管场效应管在室温下有良好的电学性质，其各项性能指标完全可以和传统的半导体场效应管相媲美。场效应管是数字逻辑器件的基础，因此可以说碳纳米管场效应管的出现是迈向纳米逻辑器件的第一步。

此后，2001年“科学”(SCIENCE)报道了Adrian Bachtold等人(《科学》SCIENCE，2001，294，1317.)在碳纳米管场效应管的基础之上成功设计制作出在室温下工作的逻辑器件。在这些逻辑器件中，其中之一就是逻辑“或否”(NOR)器件，它利用碳纳米管在偏压的控制下改变其导通状态的原理(碳纳米管因其结构不同而有不同的电学性质，此处所指的碳纳米管在不加栅压时处在不导通状态，在加一定的栅压时处在导通状态)，并使用两个碳纳米管，每个碳纳米管都有一个独立的栅极。只有当两个栅极输入均为逻辑“0”时，即两个碳纳米管均为截止状态时，输出端才输出逻辑值“1”；而当只有一个栅极输入为逻辑“1”而另一个栅极输入为逻辑“0”时，输入为逻辑“1”的栅极所控制的纳米管就会处在导通状态，输出端输出逻辑值“0”，从而实现了逻辑“或否”运算。此逻辑器件在室温下表现出良好的电学性质，且性能稳定，有较高的可靠性。但是，我们也看到由于器件中使用了两个碳纳米管，并且每个碳纳米管都有一个独立的栅极，从而使器件的结构复杂，为器件的制作加工带来了许多的困难。在器件的制作过程中要同时准确地将两个碳纳米管定位，是双碳纳米管器件所面临的最棘手的问题。在纳米加工技术中，碳纳米管和半导体纳米线等纳米材料的定位一直是纳米技术中关键的一环。因为碳纳米管和纳米线直径很小，一般为几个纳米，所以准确定位非常困难。现阶段，实验室一般使用一些特殊的方法才能解决定位问题。如：使用STM(扫描隧道显微镜)或者AFM(原子力显微镜)对单根纳米管或者纳米线进行操控，将其拖拉到需要的位置；再者就是使用“随机取向法”将纳米管或纳米线放置到位。所以碳纳米管是否能够准确定位是影响实验效率和器件性能的关键因素。在双碳纳米管结构的逻辑器件中使用了两个碳纳米管，势必给碳纳米管的定位带来很大的困难。

发明内容

本发明的目的是为了克服已有的逻辑器件使用了两个碳纳米管，并且每个碳纳米管都有一个独立的栅极，造成器件结构复杂，制作困难的缺陷；为了解决器件制作难度，降低碳纳米管“或否”逻辑器件的结构复杂性，从而提供一种碳纳米管“或否”逻辑器件。

本发明提供的碳纳米管“或否”逻辑器件，包括以Si作为衬底，该衬底上设有一SiO₂氧化层，在Si衬底的SiO₂绝缘层上设有碳纳米管、栅极和电极；其特征在于：所述的栅极包括两个独立的栅极，在位于Si衬底上SiO₂绝缘层中彼此相邻的两条沟槽之中沉积的Al，并经表面氧化形成的Al₂O₃绝缘层构成，栅极的绝缘层厚度小于3纳米；所述的电极包括两个独立的电极，位于Si衬底上SiO₂绝缘层和碳纳米管之上，或碳纳米管之下；一根碳纳米管平直放置在SiO₂绝缘层的表面上，与栅极的Al₂O₃绝缘层表面以及电极的贵金属层表面相接触；一个电极与恒定源连接，另一电极为输出端；栅极作为输入端。

所述的两个独立的电极在碳纳米管之下是在位于Si衬底上SiO₂绝缘层中刻蚀出两条沟槽，并在沟槽之中沉积贵金属层构成，该电极在两个栅极的外侧。

还包括电极位于单壁碳纳米管和SiO₂绝缘层表面之上是在其上，位于单壁碳纳米管两端覆盖一条贵金属层。

所述的制作电极的贵金属层如金和铂金等。

所述的栅极和电极平行排列，碳纳米管的取向与栅极和电极基本垂直。

所述的SiO₂绝缘层的厚度在35nm至100μm之间。

所述的沟槽的深度在10nm至95μm之间。

所述的栅极与电极之间的距离在5nm至100μm之间，栅极和电极的宽度在10nm至90μm之间。

所述的栅极的绝缘层厚度在1nm至5nm之间。

所述的栅极的上表面与衬底的绝缘层上表面持平。

所述的电极的上表面与SiO₂绝缘层的上表面持平。

本发明的优点在于：

本发明与已有的“或否”逻辑器件相比有以下区别：从结构上使用了双栅结构和一根单壁碳纳米管组合，就实现了逻辑“或否”功能，因此器件结构简单，易于制作和集成。本发明使用了较为普遍的单壁碳纳米管，使器件的制作材料易于实现。

附图说明

图1为Adrian Bachtold等人制作的碳纳米管“或否”逻辑器件；

图2为本发明的碳纳米管“或否”逻辑器件的原理图；

图3为按照本发明实施例1的碳纳米管“或否”逻辑器件的结构图；

图4为按照本发明实施例1的碳纳米管“或否”逻辑器件的截面图；

图5为按照本发明实施例2的碳纳米管“或否”逻辑器件的结构图；

图中标示：1、单壁碳纳米管，2、第一电极，3、第二电极，4、第一栅极，5、第二栅极，6、电阻，7、SiO₂绝缘层，8、Si衬底。

具体实施方式

实施例1：

参照图2、3和4，结合制作方法和实施方式对本发明的碳纳米管“或否”逻辑器件结构进行详细说明：

选用(001)取向的硅作为衬底8。利用有机气相沉积方法(PECVD)，形成300nm厚的SiO₂绝缘层7。在SiO₂绝缘层7之上均匀覆盖厚度为80nm的电子光刻胶(PMMA)。光刻胶曝光后，在光刻胶上形成两条宽30nm、相距50nm的沟槽。应用干法刻蚀，在光刻胶暴露出的SiO₂绝缘层7上刻蚀出宽30nm，深30nm的用于制作栅极4、5沟槽。利用电子束蒸发方法，在表面沉积一层30nm厚的Al。经剥离、清洗后，再利用本征氧化法，使Al表面形成2-3nm厚的Al₂O₃绝缘层作为第一栅极4和第二栅极5的制备。重复以上光刻步骤，在整个器件表面涂抹一层厚度为80nm的光刻胶。利用电子束光刻的套刻法，对光刻胶曝光。经过显影和定影后，在光刻胶上形成两条宽30nm的沟槽。两条沟槽的位置在已经制作完成的栅极的外侧，分别距两个栅极50nm。应用干法刻蚀，刻蚀SiO₂绝缘层7，无光刻胶下的SiO₂层被刻蚀，刻蚀深度为30nm。即形成宽30nm、深30nm的用于制作电极的沟槽；再一次利用电子束蒸发方法，在整个表面沉积一层厚度为30nm的金；然后经剥离、清洗形成第一电极2和第二电极3。选择一根长度为300nm的单壁碳纳米管1，用原子力显微镜将其置于整个器件之上，并确保碳纳米管处于同一平面上，与两个栅极和二个电极相接触。要求碳纳米管平直，以避免碳纳米管弯曲形成隧穿结而影响器件性能。碳纳米管的方向基本与电极2、3和栅极4、5的方向垂直，并且要与两个电极和两个栅极接触良好；最后对器件进行封装。然后如图3和图4所示，第一电极2之上通恒压Y₀，第二电极3作为输出端；第一栅极4和第二栅极5分别作为输入端。

在器件完成后，整个器件的外观应由两个电极和两个栅极组成。为了避免碳纳米管弯曲产生隧穿结，电极和栅极都应和SiO₂绝缘层7持平。碳纳米管放置于栅极和电极之上。

下面结合图原理图2对碳纳米管结构的“或否”逻辑器件的工作原理进行详细说明：原理图中第一栅极4和第二栅极5分别两个作为输入端，第二电极3作为输出端，第一电极2接一恒压源。从原理图中可以看出，只有当第一栅极4和第二栅极5输入均为逻辑“0”时，即两个碳纳米管均为截止状态时，输出端才输出逻辑值“1”；而当第一栅极4和第二栅极5中有一个输入为“1”时，其控制的纳米管就会处在导通状态，这时输出端就为“0”。

本发明的双栅结构的碳纳米管“或否”逻辑器件的原理图如图2所示。选用导电性能为半导体性的单壁碳纳米管。这种半导体性的单壁碳纳米管的性质是：在常温下有良好的导电性，其电阻一般为几百个KΩ。通过实验可知其载流子为空穴，所以导电类型为p型。其导电性能随栅压的改变而改变。制作碳纳米管场效应管正是利用了碳纳米管这一电学特性，通过栅压改变导电性，从而实现和传统半导体场效应管同样的功能。如图所示：在第一电极2之上通恒压Y₀，第二电极3作为输出端。并且我们约定：在此数字逻辑器件中，电压Y₀为逻辑“1”，电压为0即为逻辑“0”。第一栅极4和第二栅极5分别作为输入端。以两栅极中的任意一个为例，当在栅极之上加一正偏压时，由于栅极与碳纳米管之间是绝缘的，又由于碳纳米管的载流子为空穴，所以偏压将减少碳纳米管中载流子的浓度。由实验可知在偏压增大到一定值时，碳纳米管中的载流子——空穴将被完全耗尽，碳纳米管处于截止状态。我们通过下列计算来确定栅极绝缘层的厚度。

选择碳纳米管载流子浓度大约为9×10⁶cm^-1：，碳纳米管与栅极之间的截断电压存在下列关系：

                     Q＝CV_G，T                          (1)V_G，T为截断电压，Q为载流子所带电荷，C为碳纳米管和栅极之间的电容。

Q与载流子浓度满足公式：

                     Q＝peL                             (2)p为载流子浓度；e为载流子所带电荷，在p型碳纳米管中载流子为空穴，所以这里e＝+1.6×10^-19库仑；L为碳纳米管与栅极接触部分的长度。

又知碳纳米管与栅极之间的电容满足公式：

                    C≈2πεε₀L/ln(2h/r)              (3)h为碳纳米管与栅极之间的距离，即栅极绝缘层的厚度；r为碳纳米管半径；ε是介电常数，在这里我们取ε＝2.5。

将公式(2)、(3)带入公式(1)中可得：

               peln(2h/r)＝2πεε₀V_G，T

最后可得： $h=\frac{1}{2}{\mathrm{re}}^{\left(\frac{2\mathrm{\π\ϵ}{\mathrm{\ϵ}}_0{V}_{G.T}}{\mathrm{pe}}\right)}---\left(4\right)$

我们选取单壁碳纳米管半径为0.8nm，Y₀为+1.2V，即在本数字逻辑器件中+1.2V即为逻辑“1”。将1.2V作为栅极截止电压带入公式(4)中，可得：h≈3nm。当栅极绝缘层厚度为3nm时，1.2V的栅极电压就可以让单壁碳纳米管进入截止状态。同时，我们通过单壁碳纳米管的导电性质也可以知道，若此时在碳纳米管两端加1.2V的电压将不改变碳纳米管的截止状态。这说明我们选择1.2V为逻辑值“1”是合理的。

从图2中可以看出，当第一栅极4和第二栅极5同时输入为“0”时，碳纳米管处于导通状态。此时，输出端电压等于恒压源Y₀，即1.2V，输出值为逻辑值“1”；当两栅极中的任意一个或两个电压同时输入1.2V，即逻辑“1”时，碳纳米管处于截止状态，输出端为“0”。其真值表如表1所示。从真值表可以看出，通过栅极对碳纳米管导通状态的控制实现了逻辑“或否”计算功能。

            表1

Xin1(4)	Xin2(5)	Y(3)
			0	0	1
1	0	0
			0	1	0
1	1	0

实施例2：

参照图3、4和图5，结合制作方法对本实施例的结构进行详细的说明：

选用(001)取向的硅作为衬底8。利用有机气相沉积方(PECVD)，形成300nm厚的SiO₂绝缘层7。在SiO₂绝缘层7之上均匀覆盖厚度为80nm的电子光刻胶(PMMA)；光刻胶曝光后，在光刻胶上形成两条宽30nm、相距50nm的沟槽。使用干法刻蚀，在光刻胶暴露出的SiO₂绝缘层7上刻蚀出宽30nm，深30nm的沟槽。利用电子束蒸发方法，在表面沉积一层30nm厚的Al。经剥离、清洗后，再利用本征氧化法，使Al表面形成2-3nm厚的Al₂O₃绝缘层。这样就完成了第一栅极4和第二栅极5的制备。选择一根长度为500nm的单壁碳纳米管1，利用原子力显微镜(AFM)技术将其放置于两个栅极之上。要求两个栅极应大约处于碳纳米管的中间位置，两栅极与碳纳米管接触良好，并且碳纳米管平直，方向与两栅极垂直。碳纳米管放置到位后，在两个栅极的外侧50nm的位置，用聚焦离子束(FIB)方法在碳纳米管之上制备两个宽度为0.1μm、高度为200nm的第一电极2和第二电极3。最后完成器件的封装。

如图5所示，在封装完毕后，器件的整体外形应是由两个与SiO₂绝缘层7持平的栅极和两个置于SiO₂绝缘层7之上的电极组成。碳纳米管放于栅极之上，两端由两个电极固定。

按照本发明的双栅结构的碳纳米管“或否”逻辑器件，其制作工艺中的关键是制作尽可能薄的栅极绝缘层，同时又要确保绝缘层有良好的绝缘性。减小绝缘层的厚度可以进一步降低栅压，提高器件的性能和可靠性。

Claims (9)

1.一种碳纳米管结构的“或否”逻辑器件，包括以Si作为衬底，该衬底上设有SiO₂氧化层，在Si衬底的SiO₂绝缘层上设置碳纳米管、栅极和电极；其特征在于：所述的栅极包括两个独立的栅极，在位于Si衬底上SiO₂绝缘层中彼此相邻的两条沟槽之中沉积的Al，并经表面氧化形成的Al₂O₃绝缘层构成，栅极的绝缘层厚度小于3纳米；所述的电极包括两个独立的电极，位于Si衬底上SiO₂绝缘层和碳纳米管之上，或碳纳米管之下；一根碳纳米管平直放置在SiO₂绝缘层的表面上，与栅极的Al₂O₃绝缘层表面以及电极的贵金属层表面相接触，一个电极与恒定源连接，另一电极为输出端；栅极作为输入端。

2.根据权利要求1所述的碳纳米管结构的“或否”逻辑器件，其特征在于：所述的两个独立的电极在碳纳米管之下是在位于Si衬底的SiO₂绝缘层上中刻蚀出两条沟槽，并在沟槽之中沉积贵金属层构成，该电极在两个栅极的外侧。

3.根据权利要求1所述的碳纳米管结构的“或否”逻辑器件，其特征在于：两个栅极位于衬底上绝缘层中的沟槽内，两个电极位于衬底的绝缘层和单壁碳纳米管之上。

4.根据权利要求1所述的碳纳米管结构的“或否”逻辑器件，其特征在于：所述的SiO₂绝缘层的厚度在35nm至100μm之间。

5.根据权利要求1所述的碳纳米管结构的“或否”逻辑器件，其特征在于：所述的-----沟槽的深度在10nm至95μm之间。

6.根据权利要求1所述的碳纳米管结构的“或否”逻辑器件，其特征在于：所述的栅极与电极之间的距离在5nm至100μm之间，栅极和电极的宽度在10nm至90μm之间。

7.根据权利要求1或2或3所述的碳纳米管结构的“或否”逻辑器件，其特征在于：栅极的绝缘层厚度在1nm至5nm之间。

8.根据权利要求1或2或3所述的碳纳米管结构的“或否”逻辑器件，其特征在于：栅极的上表面与衬底的绝缘层上表面持平。

9.根据权利要求1或2或3所述的碳纳米管结构的“或否”逻辑器件，其特征在于：电极的上表面与SiO₂绝缘层的上表面持平。

Images