CN1464562A - 高密度快闪存储器 - Google Patents

Abstract

本发明提供一种高密度快闪存储器，主要利用布植及蚀刻沟渠技术，先于一晶圆上分别制作出复数个间隔排列的柱状晶体管，并令每一个柱状晶体管具有四个垂直面，其中的一垂直面用来作为该高密度快闪存储器单元的基体与源极间的短路面，其他三个垂直面则分别用来制作一快闪存储器单元，使该等快闪存储器单元的晶体管的临界截止电压，不致因该基体与源极间电压的不同而改变，此外，由于在该等快闪存储器的单元布局上，彼此相隔的单元共用一条字元线，故该等快闪存储器单元的汲极，需采用间隔跳接方式连线，如此，即可在每一个柱状晶体管上制作出三个快闪存储器单元，以储存三个位元的数据，令所制作出的该快闪存储器单元具有高密度的存储特性。

Description

高密度快闪存储器

技术领域

本发明涉及快闪存储器制作技术，特别是提供一种高密度的快闪存储器。

背景技术

近年来，随着半导体制作技术的不断精进，半导体制作技术的层次已由次微米(sub micron)层次，跨越发展到深次微米(deep-sub micron)的技术层次，所制作出的半导体元件的体积，有愈来愈小的趋势，其目的除了为减少晶片(chip)的体积外，亦为增加在每片晶圆(wafer)上制作晶片的数量，以有效降低每一个晶片的制作成本，并进而大幅提升每一个晶片上的晶体管容量及元件的运作速度。根据摩根理论，每经过一年半，晶片上的晶体管数目会增加一倍，故集成电路的存储器容量已由从前的几千个位元，增加到现在具有几千万个位元的晶片(以快闪存储器为例，现今已经发展出十亿位元的集成电路)，目前市面上六千四百万个位元的快闪存储器产品，已成为快闪存储器产品的主流。

由此一发展趋势可知，电子产业对于快闪存储器容量及其运作速度的要求，将会愈来愈高，故未来快闪存储器朝向高密度存储容量发展，已成为一必然的趋势，且在可预期的未来，具有高密度存储容量的快闪存储器，将迅速取代现有的半导体产品，而主宰整个快闪存储器的市场，此亦为各半导体设计及制造业者所致力研究开发，并亟欲突破的一重要课题。

目前市场上所发展出的高密度快闪存储器，其上各快闪存储器单元间，为减少接触点的数目，一般均采用“与非(NAND)”闸的结构设计，其优点在于可使晶片组的面积变小，但是，由于利用该种“与非(NAND)”闸所设计的单元上，各单元间的串联电阻较大，故各该单元将因串联电阻R增加，而造成RC延迟，令其读取、写入及抹除的速度变得较慢，此外，由于利用该种“与非(NAND)”闸所设计的快闪存储器，为利用佛罗-诺德汉穿透法(Fowler-Nordheimtunneling)或热载子写入原理(hot carrier)，容易造成单元被“过度写入(over program)”，而使浮动闸内的电子数太多，造成该种传统快闪存储器单元的临界截止电压增加太多，无法被控制在规格内，形成通道被永久关掉的问题，因此，令此种传统高密度快闪存储器在实际应用上，受到相当的限制，而无法被广泛地运用至各种电子产业中。

发明内容

有鉴于前述快闪存储器朝向高密度存储容量发展的必然趋势，及现有高密度快闪存储器单元上所产生的诸多问题，本发明提供一种“高密度快闪存储器”，其目的在于，扩充高密度快闪存储器的容量，缩小快闪存储器的体积，提高电子的写入效率和速度，避免过度抹除效应的发生。

为实现上述目的，本发明采用的技术方案如下：

一种高密度快闪存储器，其利用布植及蚀刻沟渠(trench)技术，先于一晶圆(wafer)上分别制作出复数个间隔排列的柱状晶体管，该等柱状晶体管共用同一源极，且每一个柱状晶体管具有四个垂直面，其中的一垂直面用来作为该高密度快闪存储器单元的基体(substrate)与源极(source)间的短路面，其他三个垂直面则分别用来制作一快闪存储器单元，每一个晶体管上的三个快闪存储器单元共用一个汲极，以使该等快闪存储器单元的晶体管的临界截止电压(threshold voltage)，不致因该基体与源极间电压的不同而改变，此外，由于在该等快闪存储器的单元布局上，彼此相隔的单元共用一条字元线(wordline)，故该等快闪存储器单元的汲极，需采用间隔跳接方式连线，如此，即可在每一个柱状晶体管上制作出三个快闪存储器单元，以储存三个位元的数据，令所制作出的该快闪存储器单元具有高密度的存储特性。

本发明在所设计的高密度快闪存储器中，每一个柱状晶体管被三个快闪存储器单元所共用，故其存储容量将为传统快闪存储器的三倍，且可有效减少源极接触点所占用的面积，大幅缩小快闪存储器的体积。

本发明先令该晶圆通过布植技术，形成一n⁺型半导体，以其作为该高密度快闪存储器单元的源极；接着，再以磊晶法，于该n⁺型半导体表面上依序生长出两层不同浓度的P⁺及P^-型半导体，分别作为该快闪存储器单元的基体(substrate)及通道(channel)，其中在靠近该源极端的一通道上，掺杂离子的浓度将较远离该源极端的另一通道为高，故其临界导通电压将较该另一通道上的临界导通电压为高，而在一条通道上形成两段不同的临界导通电压值，因此，当该高密度快闪存储器单元的闸极(gate)端被施加电压，以打开(turn on)通道时，将会发生“源极注入效应(Source-side-injection)”，而产生大量的闸极(gate)热载子，令电子的写入效率与速度远高于一般堆叠式快闪存储器单元的写入效率与速度。

本发明在利用两段浓度布植该p型半导体时，由于可使靠近源极端的临界电压较高，故可将通道关掉(turn off)，而有效避免发生过度抹除的效应。

本发明在其单元布局(Layout)结构中，令各单元的汲极端以间隔跳接的方式加以连线，使该三个存储器单元可共用一个柱状晶体管。

附图说明

图1为本发明对晶圆依序磊晶出两层不同浓度的P⁺及P^-型半导体后的剖面示意图；

图2A及图2B为本发明利用雕像及蚀刻沟渠技术于晶圆上形成复数个间隔排列的柱状晶体管后的剖面及俯视示意图；

图3为本发明对该等半导体材料依序进行氧化及CVD磊晶处理后的剖面示意图；

图4为本发明在该等半导体材料上形成第一复晶硅层后的剖面示意图；

图5为本发明在二相邻的柱状晶体管间制作出二浮动闸后的剖面示意图；

图6为本发明在该等半导体材料上形成ONO层后的剖面示意图；

图7为本发明利用光罩及雕像技术，在沿Y轴方向排列的该等柱状晶体管间所保留的该ONO层上，定义出沿Y轴方向排列的控制闸时，其Y轴剖面示意图；

图8为本发明在沿Y轴方向排列的该等柱状晶体管间所保留的该ONO层上，制作出沿Y轴方向排列的控制闸后，其Y轴剖面示意图；

图9为本发明在该等沿Y轴方向排列的控制闸上，以CVD磊晶法，生长出第二氧化硅层后，其Y轴剖面示意图；

图10为本发明在沿X轴方向排列的该等柱状晶体管间所保留的该ONO层上，制作出沿X轴方向排列的控制闸后，其X轴剖面示意图；

图11为本发明利用光罩及雕像技术，在沿X轴方向排列的该等柱状晶体管间所保留的该ONO层上，定义出第一金属层时，其X轴剖面示意图；

图12为本发明在沿X轴方向排列的该等柱状晶体管间，制作出第一金属层后，其X轴剖面示意图；

图13为本发明利用光罩及雕像技术，在沿X轴方向排列的该等柱状晶体管上，定义出其上的汲极接点时，X轴剖面示意图；

图14A及图14B为本发明在沿X轴方向排列的该等柱状晶体管上，制作出第二金属层，形成该快闪存储器单元上汲极的位元线后，其X轴剖面及线路布局的俯视示意图；

图15A及图15B为本发明利用光罩及雕像技术，在沿X轴方向排列的该等柱状晶体管上，定义其另一接点时，其X轴剖面及线路布局的俯视示意图；

图16为完成本发明的高密度快闪存储器单元的整个制作程序时，该等快闪存储器单元的X轴剖面示意图；

图17为本发明在每一个柱状晶体管上制作出三个快闪存储器单元的等效电路示意图。

具体实施方式

本发明为一种高密度快闪存储器，主要利用布植及蚀刻沟渠(trench)技术，于一晶圆(wafer)上分别制作出复数个间隔排列的柱状晶体管，并令每一个柱状晶体管具有四个垂直面，其中的一个垂直面用来作为该高密度快闪存储器单元的基体(substrate)与源极(source)间的短路面，其他三个面则各制作成一个快闪存储器单元，故本发明可在每一个柱状晶体管上制作出三个快闪存储器单元，以储存三个位元的数据。由于，该快闪存储器单元具有高密度的特性，故在本发明的后续描述中，将其称之为高密度快闪存储器单元(HighDensity Read Only Memory，简称HDROM)。

在本发明的一较佳实施例中，可先在一p型晶圆(wafer)上布植(implant)高浓度的砷(As)，参阅图1所示，令砷离子掺杂入该p型晶片，形成一n⁺型半导体11，并以其作为本发明的高密度快闪存储器单元的源极11(source)；随后，再以CVD(Chemical Vapor Deposition)磊晶法(在本明的其它实施例中，亦可利用PVD(Physical Vapor Deposition)或PCVD(Photon-induced ChemicalVapor Deposition)等磊晶法)或布植技术，于该n⁺型半导体11表面上磊晶(或布植)出一层厚度约0.5～2μm的p型半导体12。本发明在进行前述磊晶时所掺杂的硼离子，在靠近该n⁺型半导体11的部位，其掺杂浓度较高，且待其磊晶厚度达0.2～0.4μm时，始逐渐降低其掺杂浓度，如此，该n⁺型半导体11表面上即依序生长出两层不同浓度的P⁺及P^-型半导体121、122，该P⁺及P^-型半导体121、122将分别成为该快闪存储器单元的基体121(substrate)及通道122(channel)；接着，再于该等半导体材料上，利用雕像及蚀刻沟渠技术，制作出复数个间隔排列的柱状晶体管13，且每一个柱状晶体管13均具有四个垂直面，参阅图2A所示；再于该等晶体管上布植高浓度的磷(P)，令磷离子掺杂入该P^-型半导体122表面，形成另一n⁺型半导体14，并以其作为本发明的高密度快闪存储器单元的汲极14(drain)。由该晶圆的整个表面来看，参阅图2B所示，依前述处理，可在该晶圆上制作出复数个柱状晶体管13，各该柱状晶体管13沿X及Y轴方向彼此等间隔平行排列。

在前述的磊晶过程中，该p型半导体12中靠近源极11(即该n⁺型半导体11)端所掺杂的硼离子浓度较高的原因，主要有下列几点：

(1)在该快闪存储器单元中，若令部分通道122及基体121上的硼离子浓度较高，则相当于在该制程中，对该快闪存储器单元完成了抗碰透(anti-punch-through)处理，可令该快闪存储器单元日后不致因碰透(punch-through)电压太低，而造成其汲极14与源极11间发生碰透问题。

(2)由于，该快闪存储器单元的汲极14端，在进行“写入(program)与抹除(erase)”动作时，会被施加高电压，故令靠近汲极14端通道的硼离子浓度较低，可使该快闪存储单元具有承受较高接面崩溃电压的能力。

(3)该快闪存储器单元在靠近源极11端的一通道(channel)上，因其硼离子的浓度较高，故该段通道上的临界导通(threshold)电压较高，而靠近汲极14端的另一通道上，则因硼离子浓度较低，故该另一段通道的临界导通电压较低，因此，形成了在一条通道上具有两段不同临界电压值的现象；故当闸极(gate)端被施加电压，以打开(turn on)通道时，将会发生“源极注入效应(Source-side-injection)”，而产生大量的闸极热载子，令电子的写入效率与速度远高于一般堆叠式快闪存储器单元的写入效率与速度。

(4)一般传统的堆叠式快闪存储器单元为利用佛罗一诺德汉穿透法(Fowler-Nordheim tunneling)或热载子写入原理(hot carrier)，容易造成单元被“过度写入(over program)”，而使浮动闸内的电子数太多，造成该种传统快闪存储器单元的临界截止电压增加太多，无法被控制在规格内，形成通道被永久关掉的问题。但利用本发明，以两段浓度布植该p型半导体12时，由于可使靠近源极11端的临界电压较高，故可将通道关掉(turn off)，以有效防止发生过度抹除的效应。

随后，本发明在利用雕像及蚀刻沟渠技术，于前述半导体材料上形成柱状晶体管13时，可对其过度蚀刻(Over Etching)，令所蚀刻出的各柱状晶体管13间，保持一相当的间距131，参阅图2A所示，使其大小恰可将本发明的快闪存储器单元内所需的浮动闸(Floating Gate)、控制闸(Control Gate)及绝缘氧化硅(Oxide)等结构制作于其中，因此，各该柱状晶体管13间被蚀刻的距离，不能小于设置两个浮动闸、一个控制闸及绝缘层所需的最小宽度。

接着，本发明再对前述半导体材料，以摄氏约800～950度，进行氧化处理，以在整个半导体材料表面长出一第一氧化硅层15，参阅图3所示，该氧化硅层15的厚度大约为70～120，主要用来作为本发明的快闪存储器单元上的穿透氧化硅(tunnel oxide)，该第一氧化硅层15品质的好坏，将决定该快闪存储器单元的重复抹写次数(cycling endurance)、其浮动闸中保存电子的时间(dateretention)及其写入(program)与抹除(erase)电子的效率。此外，该氧化处理尚具有下列重要意义：

(1)利用高温将磊晶硅重新结晶成单晶(single crystal)。

(2)利用高温制程将布植时所造成的缺陷(defect)修补回来，并把布植的杂质活化(active)。

接着，本发明再以CVD磊晶法，在该第一氧化硅层15上生长出第一复晶硅(poly-silicon)层16，复参阅图3所示，其厚度约在200～300，该第一复晶硅层16主要用来作为本发明的快闪存储器单元上的浮动闸16；随后，先蚀刻掉一部分的该第一复晶硅层16，令该柱状晶体管13上缘不要残留有该第一复晶硅层16，再于其上涂布光阻剂80，参阅图4所示，并利用光罩81及雕像技术，在所保留的该第一复晶硅层16上定义出浮动闸，再藉蚀刻沟渠技术，将不需要的复晶硅蚀刻掉，并去除其上的光阻剂80，参阅图5所示，即在二相邻的该等柱状晶体管13间制作出二浮动闸161。接着，再利用CVD磊晶法，以交替方式，在前述半导体材料上生长出一ONO层17(Oxide-Nitride-Oxide，氧化硅一氮化硅一氧化硅)，并将该柱状晶体管13上缘多余的该ONO层17蚀刻掉，使所保留的该ONO层17，如图6所示，可作为后续制程所形成的第二复晶硅层与该浮动闸161间的绝缘层。在本发明中，为减少快闪存储器单元中的杂质浓度，因高温而变形，可采用低温制程方式，生长出该ONO层17。

由于，在前述制程中，主要是针对该晶圆的整个表面，依序进行前述处理，故在完成该ONO层17的制作时，二相邻的该等柱状晶体管13间所制成的结构，无论沿前述半导体材料的X或Y轴剖面来看，均属完全相同。

在本发明的后续制程中，由于，沿前述半导体材料的X及Y轴剖面所制作出结构，并不相同，故以下说明中，将特别指明其在X及Y轴剖面上所形成的结构差异：

随后，本发明将在前述半导体材料上涂布光阻剂80，参阅图7所示，再利用光罩81及雕像技术，在沿Y轴方向排列的该等柱状晶体管13间所保留的该ONO层17上，定义出沿Y轴方向排列的控制闸，参阅图8所示，再藉蚀刻沟渠技术，将不需要的ONO层蚀刻掉，并去除其上的光阻剂80后，在该ONO层17中，分别形成一可制作该等控制闸的空间。接着，再以CVD磊晶法，在整个半导体材料及该ONO层中生长出第二复晶硅(poly-silicon)层18，复参阅图8所示，使该第二复晶硅层18可作为本发明的快闪存储器单元上沿Y轴方向排列的控制闸18，由于该第二复晶硅层18为沿X轴方向延伸，连接沿X轴方向排列的各该快闪存储器单元，故形成各该快闪存储器单元上的一条“字元线”W(word line)。随后，再蚀刻掉整个半导体材料表面上多余的该第二复晶硅层18后，再于整个半导体材料上，以CVD磊晶法，生长出一第二氧化硅层19，此时，该等快闪存储器单元的Y轴剖面结构，将如图9所示。

接着，再在沿X轴方向排列的该等柱状晶体管13间所保留的该ONO层17上，利用光罩及雕像技术，间隔地在该ONO层17位置，定义出沿X轴方向排列的控制闸，再藉蚀刻沟渠技术，蚀刻掉不需要的ONO，并在去除其上的光阻剂后，沿X轴方向，间隔地在该ONO层17中，分别形成一可制作该等控制闸的空间。然后，再以CVD磊晶法，在该ONO层17上生长出该第二复晶硅(poly-silicon)层18，作为该快闪存储器单元上沿X轴方向排列的控制闸18，其X轴剖面的结构，如图10所示。接着，再将整个半导体材料上多余的第二复晶硅层18蚀刻掉后，再于整个半导体材料上，以CVD磊晶法，生长出第三氧化硅层20，参阅图11所示，以作为后续制程中所形成的第一金属层与该控制闸18间的绝缘层，此时，该等快闪存储器单元的X轴剖面结构，将如图11所示。

随后，本发明再针对沿X轴方向排列的该等柱状晶体管13间的结构，利用光罩81及雕像技术，复参阅图11所示，定义出该快闪存储器单元上基体121与源极11间的短路区，即在沿X轴方向排列的该等柱状晶体管13间未制作该控制闸18的该ONO层17位置，以蚀刻沟渠技术，对该短路区进行过度蚀刻，令该短路区被过度蚀刻至源极11位置后，参阅图12所示，再于其中涂布一第一金属层21，使在沿X轴方向排列的该快闪存储器单元的基体121与源极11间形成短路，最后，再利用蚀刻沟渠技术，蚀刻掉多余的金属层21，此时，该等快闪存储器单元的X轴剖面结构，将如图12所示。

接着，本发明再以HDP(High Density Plasma)的方式，于整个半导体材料上，生长出第四氧化硅层22，参阅图13所示，以作为后续制程中所形成的第二金属层与该第一金属层21间的绝缘层；再于其上涂布光阻剂80，并利用光罩81及雕像技术，分别在邻近该第一金属层21的一柱状晶体管上，间隔地定义出该快闪存储器单元上汲极14的接点，复参阅图13所示，再藉蚀刻沟渠技术，将该汲极14上方不需要的该等氧化硅层15、19、20、22蚀刻掉，并在去除其上的光阻剂80后，再于被蚀刻掉的该等氧化硅层位置，涂布一第二金属层23，参阅图14A所示，令该第二金属层23与沿Y轴方向排列的该等汲极14接点相连接，以作为该快闪存储器单元上的一“位元线”(bit line)B1，此时，该等快闪存储器单元的X轴剖面及其俯视结构，将分别如图14A及图14B所示。此外，应格外注意的是，该“位元线”B1沿Y轴方向延伸，间隔地制作于该等柱状晶体管的对应汲极14上，故对该等柱状晶体管而言，该“位元线”B1采用接一跳一的方式，沿Y轴方向，与对应的汲极14相连接。

随后，再以CVD磊晶法，在整个半导体材料上生长出第五氧化硅层24，参阅图15A所示，以作为后续制程中所形成的第三金属层与该“位元线”间的绝缘层，接着，再于其上涂布光阻剂80，并利用光罩及雕像技术，分别在邻近该第一金属层21的另一柱状晶体管上，间隔地定义出该快闪存储器单元上的另一汲极14接点，复参阅图15A所示，再藉蚀刻技术，将该汲极14上方不需要的该等氧化硅层15、19、20、12、24蚀刻掉，并在去除其上的光阻剂80后，再于被蚀刻掉的该等氧化硅层位置，涂布一第三金属层25，并令该第三金属层25与沿Y轴方向排列的该等另一汲极14接点相连接，以作为该快闪存储器单元上的另一“位元线”B2，此时，该等快闪存储器单元的X轴剖面及其俯视结构，将如图15A及图15B所示。此外，应特别注意的是，该另一“位元线”B2沿Y轴方向间隔地且与该“位元线”B1相互交错地，制作于该等柱状晶体管的另一汲极14上，故对该等柱状晶体管而言，该另一“位元线”B2亦采用接一跳一的方式，沿Y轴方向，与对应的另一汲极14相连接。

最后，再于整个半导体材料上，涂布一保护层30，即完成本发明的高密度快闪存储器单元的整个制作程序。此时，沿X轴方向排列的该等快闪存储器单元的X轴剖面结构，将如图16所示，其中该等氧化硅层19、20、22、24所形成的绝缘层，统一以标号50表示。

利用本发明的前述制程，即可在每一个柱状晶体管13上制作出三个快闪存储器单元Q1、Q2及Q3，以储存三个位元的数据，该等快闪存储器单元的等效电路，将如图17所示，各该快闪存储器单元在实际工作时，复参阅图15B所示的该等快闪存储器单元间的布局线路，依下列方式运作：

(1)若欲将数据写入至一快闪存储器单元Q1时，可藉输入一高电位(如：10伏特)至该字元线W，令该快闪存储器单元Q1打开，并将该字元线W保持在一高电位(如：10伏特)，此时，即可利用前述的源极注入法，将电子打入该快闪存储器单元上的浮动闸161内，完成数据写入的动作。

(2)若欲将该快闪存储器单元Q1中的数据抹除时，可藉输入一负的高电位(如：-5伏特)至该字元线W，并将该位元线B1保持在一高电位(如：10伏特)，如此，即可利用佛罗-诺德汉穿透法(Fowler-Nordheim tunneling)，将该快闪存储器单元内的电子吸到汲极14端，以完成抹除数据的动作；或将该源极11接到高电位(如：10伏特)，再利用佛罗-诺德汉穿透法(Fowler-Nordheimtunneling)，将浮动闸161的电子吸到该源极11，完成抹除数据的动作。

(3)若欲自该快闪存储器单元Q1内读取数据时，可藉输入一般的电位(如：3伏特)至该字元线W，并将该位元线B1保持在一操作电位(如：3伏特)，如此，即可由汲极14端所读取的电流值，来判断该快闪存储器单元Q1上的浮动闸161内，是否储存有由电子所完成的“1”或“0”值。

由于，本发明所制作出的每一个柱状晶体管均被三个快闪存储器单元所共用，故不仅其存储容量为传统快闪存储器的三倍，具有高密度的存储特性，且可有效减少源极接触点所占用的面积，大幅缩小快闪存储器的体积，有效提高在单位晶圆上制作快闪存储器的数量。

以上所述，仅为本发明的较佳实施例，但是，本发明所主张的权利范围，并不局限于此，凡熟悉该项技艺人士，依据本发明所揭露的技术内容，所为的等效应用，均应属不脱离本发明的保护范畴。

Claims (14)

1.一种高密度快闪存储器，其特征在于：主要在一晶圆上分别制作出复数个间隔排列的柱状晶体管，该等柱状晶体管共用同一源极，且各该柱状晶体管具有四个垂直面，其中一个垂直面用来制作快闪存储器单元的基体与源极间的短路面，其他三个面则分别用来制作成一个快闪存储器单元，使每一个晶体管上的三个快闪存储器单元共用一个汲极，且每一个晶体管上的位元线均以间隔跳接方式，间隔地与沿一坐标轴方向排列的该等汲极相连接，彼此相隔的单元则共用一字元线。

2.如权利要求1所述的高密度快闪存储器，其特征在于：其中该等柱状晶体管的该源极上，设有一半导体，该半导体在靠近该源极的部位，其掺杂浓度较高，在远离该源极的部位，其掺杂浓度则逐渐降低，以在该源极上依序生长出两层不同浓度的半导体，分别作为该基体及通道。

3.如权利要求2所述的高密度快闪存储器，其特征在于：其中该源极可为一n⁺型半导体。

4.如权利要求3所述的高密度快闪存储器，其特征在于：其中该基体及通道可分别为一P⁺及P^-型半导体。

5.如权利要求4所述的高密度快闪存储器，其特征在于：其中该P⁺及P^-型半导体的厚度约0.5～2μm。

6.如权利要求4所述的高密度快闪存储器，其特征在于：其中该P⁺型半导体在靠近该源极的部位，其掺杂浓度较高，其厚度达0.2～0.4μm后，其掺杂浓度逐渐降低。

7.如权利要求4所述的高密度快闪存储器，其特征在于：其中该半导体表面上，布植有另一半导体，作为该汲极。

8.如权利要求7所述的高密度快闪存储器，其特征在于：其中该汲极可为一n⁺型半导体。

9.如权利要求1所述的高密度快闪存储器，其特征在于：其中各该柱状晶体管间设有二浮动闸。

10.如权利要求9所述的高密度快闪存储器，其特征在于：其中各该浮动闸由复晶硅材料制成。

11.如权利要求10所述的高密度快闪存储器，其特征在于：其中在沿一坐标轴方向排列的该二浮动闸间，设有一ONO层，该ONO层中并设有一第二复晶硅层，以作为该等快闪存储器单元上沿该坐标轴方向排列的该控制闸，该第二复晶硅层并沿另一坐标轴方向延伸，连接沿该另一坐标轴方向排列的各该快闪存储器单元，形成各该快闪存储器单元上的该字元线。

12.如权利要求11所述的高密度快闪存储器，其特征在于：其中在沿该另一坐标轴方向排列的该二浮动闸间，设有一ONO层，各该ONO层中，沿该另一坐标轴方向间隔地设有该第二复晶硅层，以作为该快闪存储器单元上沿该另一坐标轴方向排列的控制闸。

13.如权利要求12所述的高密度快闪存储器，其特征在于：其中在沿该另一坐标轴方向排列的该等柱状晶体管间，未制作该等控制闸的位置，设有一第一金属层，使该第一金属层分别与该基体及源极相连接，形成该基体与源极间的短路区。

14.如权利要求13所述的高密度快闪存储器，其特征在于：其中在沿该另一坐标轴方向排列，且邻近于该第一金属层的该等柱状晶体管的汲极上方，分别间隔地设有一第二金属层，使该第二金属层间隔地与沿该坐标轴方向排列的该等汲极相连接，作为该快闪存储器单元上的一位元线。

Images