CN1449041A - 金属－绝缘物－金属电容的集成电路装置及其制作方法 - Google Patents
金属－绝缘物－金属电容的集成电路装置及其制作方法 Download PDFInfo
- Publication number
- CN1449041A CN1449041A CN 02105478 CN02105478A CN1449041A CN 1449041 A CN1449041 A CN 1449041A CN 02105478 CN02105478 CN 02105478 CN 02105478 A CN02105478 A CN 02105478A CN 1449041 A CN1449041 A CN 1449041A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- metal
- dielectric layer
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 106
- 239000002184 metal Substances 0.000 title claims abstract description 106
- 239000003990 capacitor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 2
- 238000005816 glass manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 160
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000012546 transfer Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 229910020286 SiOxNy Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种包含高品质因子的金属－绝缘物－金属(MIM)电容的集成电路装置及其制作方法。本发明的包含MIM薄膜电容的集成电路装置，其特点是MIM电容的薄介电层是以一种具有相对高的介电常数且可被当作一防反射光层(anti－reflection coating，ARC)的材质所组成。因此在进行图案化MIM电容的电极板的制作时，便不需在金属层上方沉积一防反射光层，而直接以MIM电容的薄介电层作为防反射光层，省却在金属层上方沉积一防反射光层的步骤。
Description
(1)技术领域
本发明有关一种集成电路装置及其制作方法，特别是有关一种包含一高品质因子的金属-绝缘物-金属电容(high Q MIM capacitor)的集成电路装置及其制作方法。
(2)背景技术
在目前的超大型集成电路(VLSI circuit)如一动态随机存取存储器(DRAM)的结构中，电容是被应用来储存数字数据的储存元件。数字数据的写入乃是以对电容充电或放电的步骤来完成。以目前的超大型集成电路制造技术而言，绝大部份是采用双复晶硅电容(double polysilicon capacitor，DPC)来当作超大型集成电路中的电容。
现今大部份的数字与模拟电路皆是以超大型集成电路制造技术来制造，唯有在微波频率(RF)方面的应用尚未能够以超大型集成电路的技术来完成。自1990年以来，微波频率与毫米波频率的应用已经逐渐被开发，且应用在个人通信(PCS)、无线通讯区域网路(WLAN)、卫星通信、无线电电脑周边组件等消费性电子产品上。这些无线通讯的应用是采用单晶微波集成电路(monolithic microwave integratedcircuit，MMIC)的技术所开发出来的。
在MMIC的电路设计上，为了要能够使其电路中的电容具有较高的电容值，其发展的趋势是朝向采用金属-绝缘物-金属(metal-insulator-metal，MIM)电容来当作MMIC电路的电容。MIM电容是以两块金属导体板加上隔开两块金属导体板的介电材质所组成。
然而，大部份的现有电容是采用复晶硅层来形成电容的上电极板与下电极板。在高频与微波频率的应用上，由复晶硅层当作电容的电极板所组成的电容，因为复晶硅材质具有的高电阻，通常会导致其具有较差的品质因子(qualityfactor)。
因此便有其需要提供一种制造包含具高品质因子的MIM电容的集成电路装置及其制作方法。
(3)发明内容
本发明的一目的在于提供具有一MIM薄膜电容的一集成电路装置，在其中MIM薄膜电容的介电层是由一种防反射光层(ARC)所组成。
本发明的另一目的在于提供一种包含一MIM薄膜电容的一集成电路装置的制作方法。
根据本发明一方面提供一种包含一MIM电容的集成电路装置，其特点是，包括：一半导体装置，于其中包含数个半导体元件；一第一介电层，形成于该半导体装置上方；一第一阻障层，形成于一部份的该第一介电层上方；一电容，形成于该第一阻障层上方，它由一电容下电极板、一电容介电层与一电容上电极板所组成，在其中该电容介电层是由具有较高的介电常数的防反射光层所组成；一内金属介电层，形成于该电容与该第一介电层上方；以及一金属层，形成于该内金属介电层上方，用以埋入导线。
根据本发明另一方面提供一种制造集成电路装置的方法，其特点是，包括下列步骤：在一半导体装置上方形成一第一阻障层；在该第一阻障层上方形成一第一金属层；以具有较高的介电常数的防反射光层形成一第二介电层于该第一金属层上方；形成一第二金属层于该第二介电层上方；通过移除一部份的该第二金属层与该第二介电层且露出一部份的该第一金属层而产生一电容上电极板；通过移除一部份的该第一金属层与该第一阻障层且露出一部份的该半导体装置而产生一电容下电极板；形成一内金属介电层于该电容上电极板、该电容下电极板与该半导体装置上方；于该内金属介电层内形成数个插塞以连接该电容上电极板与该电容下电极板；形成一第二阻障层于该内金属介电层上方；形成一第三金属层于该第二阻障层上方；以及移除一部份的该第三金属层与该第二阻障层且露出一部份的该内金属介电层。
本发明的集成电路装置于其中第一介电层，较佳者为以化学气相沉积法(CVD)所形成的硼磷硅玻璃(BPSG)所组成，沉积于该半导体装置上方；一第一阻障层，较佳者为以溅镀法所形成的氮化钛所组成，形成于一部份的该第一介电层上方；其中电容介电层是由具有较高的介电常数的一种防反射光层(ARC)，如氮氧化硅(SiOxNy)所组成；一内金属介电层，较佳者为以CVD法形成的硼磷硅玻璃(BPSG)或以等离子体辅助化学气相沉积法(PECVD)法形成的二氧化硅所组成，形成于该电容与该第一介电层上方；一第二阻障层，较佳者为以溅镀法所形成的氮化钛所组成，形成于一部份的该内金属介电层上方；以及一金属层，较佳者为以溅镀法所形成的铝所组成，形成于该第二阻障层上方，用以埋入导线。其中该内金属介电层内部还包含数个介层插塞，其为以具有回蚀刻的钨插塞制作步骤所形成，用以互相连接该电容上电极板、该电容下电极板与该金属层。
上述的半导体装置包含：一半导体基材，可为一硅基材或一砷化镓基材，以及一场氧化层，形成于该半导体基材上方，而形成该半导体基材的一主动区域与一隔离区域。
当第一介电层，如以CVD法形成的硼磷硅玻璃层，沉积于该场氧化层与该半导体基材上方后，一平坦化工艺步骤(planaration process)，如一具有回蚀刻的旋涂式玻璃(SOG with etch back)制作步骤或一化学机械研磨法(CMP)工艺步骤便被应用，以平坦化该第一介电层。该第一阻障层具有一200-1000埃的较佳厚度，而该电容下电极板是由CVD法所沉积的钨或溅镀法所沉积的铝所组成，其具有一5000-10000埃的较佳厚度。另一方面，该电容上电极板是由溅镀法所沉积的铝所组成。
而可用来做为本发明的具有较高的介电常数且可当作一防反射光层的电容介电层材质可为一氮氧化硅(SiOxNy)，并且所形成的电容介电层的厚度小于10nm。关于电容的上电极板的制造步骤，它是利用一第一微影光罩将形成电容的上电极板的图案转移至涂布于电容介电层上的金属层的光阻，再利用一金属干式蚀刻步骤如一反应式离子蚀刻法(RIE)依据该图案蚀刻出电容上电极板与电容介电层。相似地，关于电容的下电极板的制造步骤，它是利用一第一微影光罩将形成电容的下电极板的图案转移至涂布于第一阻障层上的金属层的光阻，再利用一金属干式蚀刻步骤如一反应式离子蚀刻法(RIE)依据该图案蚀刻电容下电极板与第一阻障层。
该介层插塞的制造步骤，是以微影工艺步骤将用以形成电容上电极板与电容下电极板以及后续沉积的金属层连接位置的接点图案转移到覆盖在内金属介电层上方的光阻上而提供一第三微影光罩。接着以一干式蚀刻法将未被光阻所保护的内金属介电层加以去除，以形成数个介层窗(via hole)用以连接电容上电极板与电容下电极板以及后续沉积的金属层。接下来以具有回蚀刻的钨插塞制作步骤将介层窗以金属钨填满后，便形成介层插塞。
而在第二阻障层与最上方的金属层依续沉积完成后，以一第四微影光罩将欲形成的金属导线层的图案转移至涂布于最上方的金属层的上的光阻，再以一干式蚀刻步骤如一反应式离子蚀刻法(RIE)蚀刻出所想要的金属层，以便进行后续的配线步骤(wiring process)。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1至图6为根据本发明的一较佳实施例的图解包含MIM电容的集成电路装置的制作步骤的截面示意图。
(5)具体实施方式
本发明的包含高品质因子的金属-绝缘物-金属(MIM)电容的集成电路装置及其制造步骤，将由以下的实施例配合图示详细予以说明。以下所揭示的实施例，将可使熟悉本技术的人士根据所揭示的内容据以实施而完成本发明。然而本发明的实施，却非限于下述实施例的型态。
图1至图6为用以说明根据本发明的形成包含具有高品质因子的MIM电容的集成电路装置的步骤的截面图。如图1所示，一场氧化层(FOX)101沉积于一半导体基材100上方，它形成一半导体基材100的主动区域与隔离区域。半导体基材100可由一硅基材或一砷化镓基材形成。集成电路装置如晶体管，它所包含的源极、汲极、闸极是形成于该半导体基材100的主动区域中。一第一介电层102接着沉积于场氧化层101与半导体基材100上方。该第一介电层102可为一绝缘材质所组成的一内层介电层(inter-layer dielectrics，ILD)，如以传统的化学气相沉积法(CVD)所形成一硼磷硅玻璃(BPSG)，它提供形成于其上的导体层与半导体基材100之间的电气绝缘。
当第一介电层102沉积完成后，便通过施以具有回蚀刻的旋涂式玻璃制作步骤(SOG process with etch back)或化学机械研磨法(CMP)制作步骤来实现第一介电层102的平坦化。在第一介电层102的平坦化步骤完成后，以溅镀法(sputtering)于第一介电层102上方形成厚度约200-1000埃的第一阻障层(barrier layer)或粘着层(glue layer)103。较佳者，该第一阻障层103是由以溅镀法所形成的氮化钛(TiN)所组成。
在第一阻障层103形成后，于其上方沉积以钨(W)或铝(Al)所组成的一第一金属层104。该第一金属层104的厚度较佳者为约5000-10000埃。若选择钨为形成第一金属层104的材质，则是以传统的化学气相沉积法(CVD)沉积钨形成该第一金属层104。若选择铝为形成第一金属层104的材质，则是以溅镀法(Sputtering)沉积铝而形成第一金属层104。
当第一金属层104形成后，接着在第一金属层104上方沉积一厚度极薄(小于10nm)的第二介电层105。须特别注意的是，形成该第二介电层105的一材质不仅须具有良好的介电常数，其本身还可供作一防反射光层(anti-reflection coating，ARC)，用以在后续的微影步骤中，当作一防反射光层以避免光罩上的图案转移时造成误差。
在一般的VLSI制程中，为了要在金属或半导体装置的表面进行图案化(patterning)的步骤，以便于依据其表面的图案进行蚀刻成所要的形状，通常都会在金属或半导体装置的表面涂布一层光阻，再利用曝光技术将光罩上的图案显影于光阻上。但是，当以光源对金属或半导体装置曝光的过程中，穿透光阻层的光波会反射回来而形成一驻波强度图形。这将使得光罩上的图案转移至金属或半导导装置的表面时产生误差，导致生产的优良率降低。特别是于将光阻涂布于一具有高反射率的表面(如金属)，图案转移误差的问题会更严重。因此，现有技术用以解决图案转移误差的方法是利用一防反射光层(ARC)如氮化钛(TiN)来避免图案在转移时造成误差。
很不幸的是，氮化钛本身的介电常数不高，不适合当作介电材质来使用。因此在MIM电容的制作过程中，在沉积介电层后，还必须沉积一层氮化钛层当作防反射光层，以避免后续对金属的微影步骤发生错误。这样，制造成本必然会增加。而以氮氧化硅(Oxysinitride，SiOxNy)来当作介电材质它不但具有比二氧化硅更高的介电常数，并且还可作为一防反射光层。经过实际的MIM电容制作过程可以得知，若以氮氧化硅这种无机的材质来形成第二介电层105，并且适当地微调其厚度、折射指数n(refractive index)与消失系数k(extinguish coefficient)，该第二介电层105能够提供一个良好的线宽平整度摆动曲线(critical dimension swing curve)控制与消除在紫外线曝光步骤中所产生的驻波(standing wave)。在本发明的一较佳实施例中，该第二介电层105是由氮氧化硅这种无机的防反射光层所组成，但是其它可被应用为防反射光层且具有高介电常数的无机材质或是有机材质皆可被应用以形成该第二介电层105，而不脱本发明所欲保护的范围。
一第二金属层106，如一铝层，是以溅镀法沉积在第二介电层105上方。该第二金属层106接着以使用微影光罩与蚀刻步骤被图案化以提供一电容的上电极板。一光阻层接着被形成与被图案化于该第二金属层106上方，以提供一第一光罩107，其中具有一窗口且露出一部份的第二金属层106。第二金属层106与第二介电层105接着以该光阻图案107作为蚀刻罩幕进行金属干式蚀刻步骤，如一反应式离子蚀刻法(RIE)。被图案化后所形成的金属层106是作为电容上电极板，如图2所示。
如图2所描述，一光阻层接着被形成与被图案化于电容上电极板106上方，以提供一第二光罩108。第一金属层104与第一阻障层103接着以该光阻图案108作为蚀刻罩幕进行金属干式蚀刻步骤，如一反应式离子蚀刻法(RIE)。被图案化后所形成的金属层104是作为电容下电极板，如图3所示。
在图3中，在形成电容上电极板与电容下电极板后，一内金属介电层(inter-metal dielectrics，IMD)109，如以传统的化学气相沉积法(CVD)所形成一硼磷硅玻璃(BPSG)层或以等离子体辅助化学气相沉积法(PECVD)所形成的二氧化硅层被形成于电容上电极板106、电容下电极板104与第一介电层102的上方，它是用以隔离电容上电极板106与电容下电极板104以及后续沉积的金属层。接着，以微影步骤将用以形成电容上电极板106与电容下电极板104以及后续沉积的金属层连接位置的接点图案转移到覆盖在内金属介电层109上方的光阻层上而提供一第三光罩(未显示出)。接着以一干式蚀刻法将未被光阻所保护的内金属介电层109加以去除，以形成数个介层窗(via hole)110用以连接电容上电极板106与电容下电极板104以及后续沉积的金属层。接下来，以具有回蚀刻的钨插塞沉积步骤在介层窗110中形成钨插塞，而形成如图4所示的截面图。
在钨插塞110形成后，一第二阻障层111被沉积于钨插塞110上方，用以避免钨与其后形成于其上的金属层直接接触。该第二阻障层111较佳者亦为溅镀法所形成的氮化钛(TiN)所组成，如同第一阻障层103一般。一第三金属层112，较佳者为以溅镀法所沉积的铝所组成，被形成于第二阻障层111上方，如图5所示。一光阻层接着被形成与被图案化于该第三金属层112上方以提供一第四光罩113，其中具有数个窗口且露出一部份的第三金属层112。第三金属层112与第二阻障层111接着以该光阻图案113作为蚀刻罩幕进行金属干式蚀刻步骤，如一反应式离子蚀刻法(RIE)。所形成的集成电路装置的一截面图如图6所示。被图案化后所形成的金属层112将进行配线步骤(wiring process)用以埋入导线。由图6很明显可看出所形成的集成电路装置包含由电容下电极板104、电容介电层105与电容上电极板106所组成的薄膜电容，它可提供一优良的品质因子与较稳定的电容值。
本发明的包含MIM薄膜电容的集成电路装置制作方法，其特点是利用金属如铝或钨来形成MIM薄膜电容的上电极板与下电极板，且利用具有高介电常数的防反射光层(ARC)，如氮氧化硅(SiOxNy)来当作MIM薄膜电容的介电层材质。由于所选用的介电层材质本身亦可当作防反射光层，因此省去了在金属层的上方沉积一防反射光层的步骤，同时也减少了制程的复杂度且降低了制造的成本。同时，采用金属以取代现有的MIM电容以复晶硅形成电容的上电极板与下电极板，借以制造出具有高品质因子的MIM电容。因此，本发明克服了现有技术因采用复晶硅形成电容的电极板所造成较差的品质因子的缺陷，并且减少了制作过程的复杂度且降低了制造的成本，使得本发明具备了产业上的可利用性与高度的商业价值。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
Claims (22)
1.一种集成电路装置，其特征在于，包括：
一半导体装置，于其中包含数个半导体元件；
一第一介电层，形成于该半导体装置上方；
一第一阻障层，形成于一部份的该第一介电层上方；
一电容，形成于该第一阻障层上方，它由一电容下电极板、一电容介电层与一电容上电极板所组成，在其中该电容介电层是由具有较高的介电常数的防反射光层所组成；
一内金属介电层，形成于该电容与该第一介电层上方；以及
一金属层，形成于该内金属介电层上方，用以埋入导线。
2.如权利要求1所述的装置，其特征在于，该半导体装置包含：
一半导体基材；以及
一场氧化层，形成于该半导体基材上方，它形成该半导体基材上所包含的该半导体元件的一主动区域与用以将每个半导体元件隔离开来的一隔离区域。
3.如权利要求2所述的装置，其特征在于，该半导体基材是由硅或砷化镓所组成。
4.如权利要求1所述的装置，其特征在于，该第一介电层是由一硼磷硅玻璃所组成。
5.如权利要求1所述的装置，其特征在于，该第一阻障层是由一氮化钛所组成，而该第一阻障层具有约200-1000埃的厚度。
6.如权利要求1所述的装置，其特征在于，该电容下电极板是由钨或铝所组成，而该电容下电极板具有约5000-10000埃的厚度。
7.如权利要求1所述的装置，其特征在于，用以组成该电容介电层的具有较高的介电常数的防反射光层为氮氧化硅，而该电容介电层具有小于10nm的厚度。
8.如权利要求1所述的装置，其特征在于，该电容上电极板是由铝所组成。
9.如权利要求1所述的装置，其特征在于，该内金属介电层是由硼磷硅玻璃与二氧化硅之一所组成。
10.如权利要求1所述的装置，其特征在于，还包括：
数个插塞，形成于该内金属介电层的内部，用以互相连接该金属层、该电容上电极板与该电容下电极板，而该插塞是由钨所组成。
11.如权利要求1所述的装置，其特征在于，还包括：一第二阻障层，形成于一部份的该内金属介电层与该金属层之间，而该第二阻障层是由氮化钛所组成。
12.如权利要求1所述的装置，其特征在于，该金属层是由铝所组成。
13.一种制造集成电路装置的方法，其特征在于，包括下列步骤：
在一半导体装置上方形成一第一阻障层；
在该第一阻障层上方形成一第一金属层；
以具有较高的介电常数的防反射光层形成一第二介电层于该第一金属层上方；
形成一第二金属层于该第二介电层上方；
通过移除一部份的该第二金属层与该第二介电层且露出一部份的该第一金属层而产生一电容上电极板；
通过移除一部份的该第一金属层与该第一阻障层且露出一部份的该半导体装置而产生一电容下电极板；
形成一内金属介电层于该电容上电极板、该电容下电极板与该半导体装置上方；
于该内金属介电层内形成数个插塞以连接该电容上电极板与该电容下电极板；
形成一第二阻障层于该内金属介电层上方；
形成一第三金属层于该第二阻障层上方；以及
移除一部份的该第三金属层与该第二阻障层且露出一部份的该内金属介电层。
14.如权利要求13所述的方法，其特征在于，该半导体装置是由下列步骤所形成：
提供一半导体基材；
形成一场氧化层于该半导体基材上方，它形成该半导体基材的一主动区域与一隔离区域；以及
形成一第一介电层于该场氧化层与该半导体基材上方。
15.如权利要求14所述的方法，其特征在于，该第一介电层是由一化学气相沉积法接着一平坦化步骤所形成，而该平坦化步骤是由一具有回蚀刻的旋涂式玻璃制作步骤或由一化学机械研磨法步骤所完成。
16.如权利要求13所述的方法，其特征在于，该第一阻障层是由一溅镀法所形成、该第一金属层是由一化学气相沉积法所形成、而该第一金属层是由一溅镀法所形成。
17.如权利要求13所述的方法，其特征在于，移除一部份的该第二金属层与第二介电层而露出一部份的该第一金属层的步骤包括使用一第一光罩以图案化与蚀刻该第二金属层与该第二介电层的步骤，而蚀刻该第二金属层与该第二介电层的步骤是以一干式蚀刻法完成，且该干式蚀刻法为一反应式离子蚀刻法。
18.如权利要求13所述的方法，其特征在于，移除一部份的该第一金属层以及该第一阻障层而露出一部份的该半导体装置的步骤包括使用一第二光罩以图案化与蚀刻该第一金属层以及该第一阻障层的步骤，而蚀刻该第一金属层与该第一阻障层的步骤是以一干式蚀刻法完成，且该干式蚀刻法为一反应式离子蚀刻法。
19.如权利要求13所述的方法，其特征在于，该内金属介电层是由一化学气相沉积法或一等离子体辅助化学气相沉积法所形成。
20.如权利要求13所述的方法，其特征在于，该插塞是由下列步骤所形成：
以一微影步骤将该内金属介电层图案化以形成连接该电容上电极板与该电容下电极板的接点图案；
依据所形成的接点图案而在该内金属介电层内部形成数个介层窗)；以及
以一金属材质填满该介层窗。
21.如权利要求13所述的方法，其特征在于，形成该介层窗的步骤是以一干式蚀刻法完成，而该干式蚀刻法为一反应式离子蚀刻法，且该金属材质是为钨。
22.如权利要求13所述的方法，其特征在于，该第三金属层是由溅镀法所形成，而移除一部份的该第三金属层与第二阻障层而露出一部份的该内金属介电层的步骤包括使用一光罩以图案化与蚀刻该第三金属层与该第二阻障层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02105478 CN1234170C (zh) | 2002-04-02 | 2002-04-02 | 金属－绝缘物－金属电容的集成电路装置的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02105478 CN1234170C (zh) | 2002-04-02 | 2002-04-02 | 金属－绝缘物－金属电容的集成电路装置的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1449041A true CN1449041A (zh) | 2003-10-15 |
| CN1234170C CN1234170C (zh) | 2005-12-28 |
Family
ID=28680064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02105478 Expired - Fee Related CN1234170C (zh) | 2002-04-02 | 2002-04-02 | 金属－绝缘物－金属电容的集成电路装置的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1234170C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463176C (zh) * | 2004-09-14 | 2009-02-18 | 松下电器产业株式会社 | 半导体器件的制造方法 |
| CN101360391B (zh) * | 2007-07-31 | 2010-09-01 | 俞宛伶 | 印刷线路板埋入式电容结构 |
| CN101047059B (zh) * | 2006-03-28 | 2011-05-18 | 联华电子股份有限公司 | 金属-绝缘物-金属的变压器及其制造方法 |
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN111199953A (zh) * | 2018-11-16 | 2020-05-26 | 无锡华润上华科技有限公司 | 一种mim电容及其制作方法 |
| CN114388479A (zh) * | 2020-10-22 | 2022-04-22 | 中国科学院微电子研究所 | 薄层电容结构、薄层电容结构的制造方法及电子设备 |
-
2002
- 2002-04-02 CN CN 02105478 patent/CN1234170C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463176C (zh) * | 2004-09-14 | 2009-02-18 | 松下电器产业株式会社 | 半导体器件的制造方法 |
| CN101047059B (zh) * | 2006-03-28 | 2011-05-18 | 联华电子股份有限公司 | 金属-绝缘物-金属的变压器及其制造方法 |
| CN101360391B (zh) * | 2007-07-31 | 2010-09-01 | 俞宛伶 | 印刷线路板埋入式电容结构 |
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN111199953A (zh) * | 2018-11-16 | 2020-05-26 | 无锡华润上华科技有限公司 | 一种mim电容及其制作方法 |
| CN111199953B (zh) * | 2018-11-16 | 2022-04-08 | 无锡华润上华科技有限公司 | 一种mim电容及其制作方法 |
| US11476324B2 (en) | 2018-11-16 | 2022-10-18 | Csmc Technologies Fab2 Co., Ltd. | MIM capacitor and manufacturing method therefor |
| CN114388479A (zh) * | 2020-10-22 | 2022-04-22 | 中国科学院微电子研究所 | 薄层电容结构、薄层电容结构的制造方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1234170C (zh) | 2005-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746914B2 (en) | Metal sandwich structure for MIM capacitor onto dual damascene | |
| TWI688134B (zh) | 半導體結構及其製造方法 | |
| US9312325B2 (en) | Semiconductor metal insulator metal capacitor device and method of manufacture | |
| KR100585115B1 (ko) | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 | |
| US6448658B2 (en) | Semiconductor device having improved interconnection-wiring structures | |
| US6459117B1 (en) | Integrated circuit device formed with high Q MIM capacitor | |
| US7235454B2 (en) | MIM capacitor structure and method of fabrication | |
| US6864137B2 (en) | MIM capacitor with diffusion barrier | |
| CN1239318A (zh) | 层间介电层平坦化制造方法 | |
| CN101174585A (zh) | 具有镶嵌式mim型电容的半导体器件的制造方法 | |
| US6677635B2 (en) | Stacked MIMCap between Cu dual damascene levels | |
| KR100480469B1 (ko) | 반도체 소자내 커패시터 제조방법 | |
| CN1449041A (zh) | 金属－绝缘物－金属电容的集成电路装置及其制作方法 | |
| US20070077700A1 (en) | Capacitance process using passivation film scheme | |
| KR20030047876A (ko) | 금속-유전체-금속 커패시터 및 그 제조 방법 | |
| KR100387265B1 (ko) | 반도체 소자의 금속 배선 및 커패시터 제조 방법 | |
| KR20050033203A (ko) | 캐패시터 제조 방법 | |
| KR20020055887A (ko) | 반도체 소자의 금속 배선 및 커패시터 제조 방법 | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| US7306989B2 (en) | Fabricating method of semiconductor device | |
| KR100503350B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| US6610603B2 (en) | Method of manufacturing a capacitor | |
| KR20020017264A (ko) | 반도체장치의 제조방법 | |
| KR100340900B1 (ko) | 반도체장치의 제조방법 | |
| KR20050011095A (ko) | 메탈 절연체 메탈 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051228 Termination date: 20210402 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |