CN1441554A - 锁相回路运作方法与装置 - Google Patents
锁相回路运作方法与装置 Download PDFInfo
- Publication number
- CN1441554A CN1441554A CN 03103592 CN03103592A CN1441554A CN 1441554 A CN1441554 A CN 1441554A CN 03103592 CN03103592 CN 03103592 CN 03103592 A CN03103592 A CN 03103592A CN 1441554 A CN1441554 A CN 1441554A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- value
- voltage
- comparison value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 14
- 230000008030 elimination Effects 0.000 claims description 32
- 238000003379 elimination reaction Methods 0.000 claims description 32
- 238000012937 correction Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 6
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种锁相回路运作方法与装置,利用计数器计算外在振荡器产生的输入频率一个周期的时间计算的值作为期许值,及计算电压控制振荡器产生的输出频率一个周期的时间计算的值,比较这两值的大小,而输出比较值为控制信号,电压控制振荡器依比较值的大小而改变调整输出频率的速率,使比较值大时,调整速度较快,使比较值小时,调整速度较慢,因此,可以使输出频率更快调整至欲输出的频率,更可避免无法收敛的情况。
Description
技术领域
本发明涉及用于锁相回路的方法,特别是利用计数器来控制电压控制器调整速度的锁相回路运作方法与装置。
背景技术
现在,各种各样的锁相回路(Phase-locked Loop,PLL)已被广泛应用于电子技术和自动控制的各个方面。从普通的无线接收机到精密的导弹,几乎都有锁相回路的影子。
锁相回路100最基本的结构如图1A所示。它由三个基本的组件:相位比较电路14(Phase Comparator)、低通回路滤波器18(Low PassFilter,LPF)和电压控制振荡20(voltage control oscillation,VCO)。相位比较电路14是个相位比较装置。它把输入信号10和电压控制震荡器的输出信号12的相位进行比较,然后产生对应于两个信号相位差的误差信号16。低通回路滤波器18的作用是用以滤除误差信号16中含有的高频成分和一些回路中产生的高频杂讯,用以确保锁相回路100的性能,并增加系统的稳定度。
误差信号16经过低通回路滤波器18后会得到控制电压22。电压控制振荡器20受到控制电压22的控制,使电压控制振荡器20所产生的输出信号12的频率向输入信号10的频率靠近,直到消除输出信号12的频率与输入信号10的频率的频差而锁定。
锁相回路100是相位误差的控制系统,利用比较输入信号10和电压控制振荡信号之间的相位差,从而产生误差信号16控制电压22来调整电压控制振荡器20,以达到与输入电压同频。在锁相回路100开始工作时,如果输入信号10的频率与电压控制振荡器20输出信号12的频率不同,则由于两信号之间存在固有的频率差,它们之间的相位差势必一直变化,结果相位比较电路14的误差信号16就在一定范围内变化。在这种误差电压的控制下,电压控制振荡20的频率也在变化,此时称锁相回路100位于未锁定状态。若电压控制振荡20的频率能够变化到与输入信号10频率相等,在满足稳定性条件下,输出信号12会稳定在此频率上,输入信号10与输出信号12之间的频差为零,相位不再随时间变化,误差电压为一固定值,此时称锁相回路100位于锁定状态。相反的,当输出信号12的频率与输入信号10的频率的频差未消除前,锁相回路100位于未锁定状态。
一般输入信号10是固定值,例如石英振荡器提供约十四百万赫兹的频率,而实际使用时,配合不同的情况,必须有不同的频率作为输入信号10。因此常会在锁相回路100内增加除频器一24、除频器二26,变成锁相回路合成器200,参考图1B。除频器一24置于相位比较电路14之前,用以来将输入信号10除一倍率N,除频器二26置于电压控制振荡器20与相位比较电路14之间,将输出信号12的频率除一固定的倍率M,利用相位比较电路14把除频输入信号10a和电压控制震荡器的除频输出信号12a的相位进行比较,然后产生对应于两个信号相位差的误差信号16a。误差信号16a经过低通回路滤波器18后会得到控制电压22。电压控制振荡器20受到控制电压22的控制,使电压控制振荡器20所产生的输出信号12的频率向输入信号10的频率靠近,直到消除输出信号12的频率与输入信号10的频率的频差而锁定。此时锁定的输出信号12的频率与输入信号10会有M/N的比率而不一定相等。于是利用除频器一24、除频器二26的加入,可使锁相回路合成器200的输出信号12的频率不再只能和输入信号10的频率相同,可以依不同的频率需求调整除频器一24、除频器二26的比例,而输出不同的频率。
但现有的锁相回路合成器会有一些缺点,例如除错频的问题。除错频的问题主要是发生在低通回路滤波器的设计不良,造成一些较高频的频率没有滤掉,而一些与欲输出信号有一整数比的频率部分在相位比较电路上无法判别出,而使输出信号的频率锁定于较高的频率上。参考图1C与图1D的两个例子,在除频输入信号的一个周期的启始点与若恰巧与除频输出信号的某一个周期的启始点或终止点同时出现及除频输入信号的一个周期的终止点与若恰巧与除频输出信号的另一个周期的启始点或终止点同时出现时(图1C与图1D的30与32处),相位比较电路会无法判别出,造成倍错频的现象。或者由于电压控制振荡器仅能提供单一的速率来使调整输出信号,使频率往欲输出的频率调整,但一些情况下,例如:调整幅度过大,使原本输出的频率比理想频率慢(或快),经一次调整后变成快(或慢),下次调整后又变成比理想频率慢(或快),如此周而复始;或者相位比较电路14的误差信号16的输出较慢,造成调整上的落差等,这些都可能使调整的输出频率会以欲输出的频率为中心上下振荡变化而无法收敛,使频率无法锁定于欲输出的频率。再者,在高倍率的频率合成中,现有的锁相回路合成器的比较相位电路需要较长的时间才能比较而产生误差信号,所以锁定的时间也因此变长,而且收敛也较为不易,因此容易产生频率飘移而无法有效地锁定的问题。
因此,本发明提供一个方法,可以有效地克服现有的锁相回路合成器的缺点,使锁相回路合成器能有更高的效率及稳定性。
发明内容
鉴于上述的背景技术中,现有技术中的锁相回路合成器会有倍错频、频率无法收敛及高倍率的合成频率容易飘移的问题。因此,本发明的主要目的在于提供一种控制电压控制振荡器速率的方法,利用除频输入频率与除频输出频率的周期上时间差异,以计数器来计算此差异,可准确得出两频率的时间差异来调整输出频率,以避免倍错频的情况,减少错误的机率,增加锁相回路合成器的可信度。
本发明的另一目的为提供一种控制电压控制振荡器速率的方法,利用除频输入频率与除频输出频率的周期上时间差异,以计数器来计算此差异,以差异的大小来调整电压控制振荡器的调整速率,使锁相回路合成器能有效地收敛而不发散。
本发明的再一目的为提供一种控制电压控制振荡器速率的方法,利用除频输入频率与除频输出频率的周期上时间差异,以计数器来计算此差异,以差异的大小来调整电压控制振荡器的调整速率,如此调整速率可配合实际差异而增快或减慢,整体而言,可使输出频率快速收敛至预定的频率,减少锁定过程所需时间,增加锁相回路合成器的效率。
本发明的又一目的为提供一种控制电压控制振荡器速率的方法,利用除频输入频率与除频输出频率的周期上时间差异,以计数器来计算此差异,其计算过程可在一个周期内完成,故调整电压控制振荡器速率使锁相回路合成器在高倍率的频率合成中也能快速收敛至预定的频率,因此可使高倍率的合成频率中不会因需长时间来比较相位而产生频率飘移的问题,增加锁相回路合成器的系统稳定度。
本发明的另一目的为提供一种控制电压控制振荡器速率的方法,可以有效避免倍错频的情况,因此可以不需低通回路滤波器来除去高频中可能误判而产生倍错频的频率,,因此可以减少低通回路滤波器,以减少成本,并且节省电路所需的空间。
根据以上所述的目的,本发明提供了一种控制电压控制振荡器速率的方法。本发明利用调整电压控制振荡器的速率,可以确保输出信号的频率可收敛至预定的输出频率,增加系统的可信度,并利用非单一、线性的收敛速度,使锁定的时间缩短,增加系统的效率,而且于高倍率的频率合成中也能有效,并快速收敛至预定的频率,因此可解决在高倍率的合成频率中容易飘移的问题,增加锁相回路合成器的系统稳定度。另外,在无低通回路滤波器的情况也能有效锁住频率,因此可以减少低通回路滤波器,以减少成本,并且节省电路所需的空间。
附图说明
图1A-B为现有技术的锁相回路合成器的结构方块图;
图1C-D为现有技术的锁相回路合成器的除错频的示意图;
图2A-B为本发明一较佳实施例的锁相回路合成器的结构方块图;
图2C-E为本发明另一较佳实施例的锁相回路合成器的结构方块图;
图2F为计数器计算数值的示意图。
图中符号说明
10 输入信号
10a 除频输入信号
12 输入信号
12a 除频输入信号
14 相位比较电路
16 误差信号
18 低通回路滤波器
20 电压控制振荡器
22 控制电压
24 除频器一
26 除频器二
30 信号周期的启始点或终止点
32 另一信号周期的启始点或终止点
40 计数器
42 误差信号
44 回路滤波器
100 锁相回路
200 锁相回路合成器
300 锁相回路合成器
E 期许值
M 除频器倍率
N 除频器倍率
X 计数值
具体实施方式
本发明的一些实施例会详细描述如下。然而,除了详细描述外,本发明还可以广泛地在其它的实施例施行,且本发明的保护范围不受限定,其以权利要求书的范围为准。
本发明的一较佳实施例如图2A所示。在本实施例中,锁相回路合成器300主要包含了两个组件:计数器40(counter)、电压控制振荡器20。计数器40计算输入信号10一个周期时间,计数器40计算的值,参考图2F,而这产生的值为期许值E,而输出频率12的一个周期时间,计数器40所产生的值则为计数值X。因此,计数器40可输出期许值E与计数值X之差作为误差信号42。所以,当输入信号10与输出信号12的频率相差较大时,其误差信号42的值也较大,而输入信号10与输出信号12的频率相差较小时,其误差信号42的值也也跟着变小。利用误差信号42值的大小控制电压控制振荡器20,使电压控制振荡器20的速率加快或减缓,使输出频率12的调整速率跟着与输入信号10的频率的误差大小变化,如此可避免现有技术中,相位比较器仅能输出单一的正或负的信号,而仅有单一调整速率的情况。
因此,在本实施例中,锁相回路合成器300利用计数器40,产生输出信号12的计数值X与输入信号10的期许值E的误差为误差信号42,可以控制电压控制振荡器20的速率,而非单一性的调整速度。如此,输出信号12的频率离预期远时,可以快速往预期的频率修正,而输出信号12的频率接近预期时,可以微调往预期的频率修正,以避免过度修正,故可达到快速锁定及避免发散而无法收敛的情况,提高锁相回路合成器300的效率、可信度及稳定度。而且计数器40可在一个输入信号10或输出信号12的周期内产生期许值E与计数值X,故误差信号的产生时间不会因高频而变长,高倍率的合成中也可快速锁定频率。
另外,本发明也可以使用回路滤波器44(参考图2B),用以滤除差频信号中高频的噪声,使电压控制振荡器20的输出更为平滑,则输出信号可避免频率凸波(spurious)的产生。
本发明的另一较佳实施例如图2C所示,在本实施例中,锁相回路合成器300主要包含了三个组件:计数器40、电压控制振荡器20及除频器24。除频器24有一除频倍率N,可将输入频率10除以N,产生除频输入频率10a到计数器40。计数器40计算除频输入频率10a在一个周期时,计数器40所产生的值为期许值E,而输出频率12的一个周期计数器40所产生的值为计数值X。因此,计数器40可输出期许值E与计数值X之差作为误差信号42。所以,当除频输入信号10a与输出信号12的频率相差较大时,其误差信号42的值也较大,而除频输入信号10a与输出信号12的频率相差较小时,其误差信号42的值也也跟着变小。利用误差信号42值的大小控制电压控制振荡器20,使电压控制振荡器20的速率加快或减缓,使输出频率12的调整速率跟着误差信号42大小变化。相同的,除频器也可以是置于电压控制振荡器20输出输出信号12到计数器40的电路上,用以将输出信号除频后输入计数器40,而计数器40比较除频输出信号12a与输入信号10,计数器40再将比较后的误差信号传送给电压控制振荡器20。
因此,在本实施例中,锁相回路合成器300利用计数器40,产生输出信号12的计数值X与除频输入信号10a的期许值E的误差为误差信号42;或者,除频器置于电压控制振荡器20输出输出信号12到计数器40的电路上时,计数器40产生除频输出信号12a的计数值X与输入信号10的期许值E的误差为误差信号42,利用误差信号42可以控制电压控制振荡器20的速率,产生非单一性、非线性的收敛,如此就算在高倍率的的合成频率中也可以达到快速锁定及避免无法收敛的情况,因此可提高锁相回路合成器300的效率、可信度及稳定度。而且,利用除频器,可使输出频率12与输入频率10维持一倍率N,如此输出频率12的范围可不限于必须和输入频率10相同,而可以配合不同的环境需求,调整为不同的除频倍率N,即可得到适合的输出频率。再者亦可同时在计数器40输出误差信号42至电压控制振荡器20的线路上加入除频器24(除频倍率N)及在电压控制振荡器20输出信号至计数器40的线路上加入除频器26(除频倍率为M),可使计数器40接收到除频输入频率10a与除频输出频率12a,使输出频率变为输入频率的M/N倍,提供更多的倍率转换,参考图2D。另外,本发明可以使用回路滤波器44(例如:参考图2E),用以滤除差频信号中高频的杂讯,使电压控制振荡器20的输出更为平滑,则输出信号可避免频率凸波(spurious)的产生。
本发明的实施例的计数器40可以与除频器结合,而成为可编程计数器,如此可以配合不同需求产生多种频率。而也可以使用石英振荡器,来提供输入频率给计数器40,产生所需的输出频率。
综合以上所述,本发明揭露了一种锁相回路频率合成器控制电压控制振荡的方法。根据本发明的锁相回路频率合成器控制电压控制振荡的方法,可以确保输出信号的频率可收敛至预定的输出频率,增加系统的可信度,并利用非单一、线性的收敛速度,使锁定的时间缩短,增加系统的效率,而且于高倍率的频率合成中也能有效,并快速收敛至预定的频率,因此可解决在高倍率的合成频率中容易飘移的问题,增加锁相回路合成器的系统稳定度。另外,在无低通回路滤波器的情况下也能有效锁住频率,因此可以减少低通回路滤波器,以减少成本,并且节省电路所需的空间。
以上所述仅为本发明的较佳实施例,并非用以限定本发明的保护范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在权利要求书的范围内。
Claims (10)
1.一种锁相回路运作方法,其特征在于,包含:
用一计数器,分别计算来自一输入端的一输入频率与来自一电压控制振荡器的一输出频率的一个周期所计算的值,并比较该两计算值的差为一比较值;以及
用该电压控制振荡器,接收该比较值,依该比较值来修正该输出频率,然后输出修正的该输出频率至该计数器及一输出端。
2.如权利要求1所述的锁相回路运作方法,其特征在于,上述的电压控制振荡器的调整输出频率速率会随着该比较值变化,该比较值数值较大时,该调整输出频率速率会较快,该比较值数值较小时,该调整输出频率速率会较慢。
3.如权利要求1所述的锁相回路运作方法,其特征在于,更包含一除频器,以调整来自该输入端的该输入频率与来自一电压控制振荡器的一输出频率,该计数器,分别计算该调整后的该输入频率与该输出频率的一个周期所计算的值,并比较该两计算值的差为该比较值,该电压控制振荡器,接收该比较值,调整并产生该输出频率。
4.如权利要求1所述的锁相回路运作方法,其特征在于,更包含一回路滤波器,位于该计数器输出该比较值至该电压控制振荡器的一电路上,用以滤除电路中高频的杂讯。
5.如权利要求1所述的锁相回路运作方法,其特征在于,上述的计数器与一除频器结合,形成一可编程的计数器,可产生多种频率。
6.一种用于锁相回路运作方法,其特征在于,包含:
用一除频器,接收来自一输入端的一输入频率,使该输入频率除一倍率而成为一除频输入频率。
用一计数器,分别计算该除频输入频率与来自一电压控制振荡器的一输出频率的一个周期所计算的值,并比较该两计算值的差为一比较值;以及
用该电压控制振荡器,接收该比较值,依该比较值来修正该输出频率,然后输出修正的该输出频率至该计数器及一输出端。
7.如权利要求6所述的锁相回路运作方法,其特征在于,上述的电压控制振荡器的调整输出频率速率会随着该比较值变化,该比较值数值较大时,该调整输出频率速率会较快,该比较值数值较小时,该调整输出频率速率会较慢。
8.如权利要求6所述的锁相回路运作方法,其特征在于,更包含一回路滤波器,位于该计数器输出该比较值至该电压控制振荡器的一电路上,用以滤除电路中高频的杂讯。
9.一种锁相回路合成器,其特征在于,包含:
一计数器,分别计算来自一输入端的一输入频率与来自一电压控制振荡器的一输出频率的一个周期所计算的值,并比较该两计算值的差为一比较值;以及
该电压控制振荡器,接收该比较值,依该比较值来修正该输出频率,然后输出修正的该输出频率至该计数器及一输出端。
10.如权利要求9所述的锁相回路运作方法,其特征在于,上述的电压控制振荡器的调整输出频率速率会随着该比较值变化,该比较值数值较大时,该调整输出频率速率会较快,该比较值数值较小时,该调整输出频率速率会较慢。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03103592 CN1441554A (zh) | 2003-01-29 | 2003-01-29 | 锁相回路运作方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03103592 CN1441554A (zh) | 2003-01-29 | 2003-01-29 | 锁相回路运作方法与装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1441554A true CN1441554A (zh) | 2003-09-10 |
Family
ID=27770180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03103592 Pending CN1441554A (zh) | 2003-01-29 | 2003-01-29 | 锁相回路运作方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1441554A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694564A (zh) * | 2011-03-23 | 2012-09-26 | 笙科电子股份有限公司 | 自动校正天线共振频率的电路及其方法 |
| CN118018012A (zh) * | 2024-04-10 | 2024-05-10 | 西安乾景防务技术有限公司 | 一种用于双频率合成器的频率合成方法及系统 |
-
2003
- 2003-01-29 CN CN 03103592 patent/CN1441554A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694564A (zh) * | 2011-03-23 | 2012-09-26 | 笙科电子股份有限公司 | 自动校正天线共振频率的电路及其方法 |
| CN102694564B (zh) * | 2011-03-23 | 2015-02-11 | 笙科电子股份有限公司 | 自动校正天线共振频率的电路及其方法 |
| CN118018012A (zh) * | 2024-04-10 | 2024-05-10 | 西安乾景防务技术有限公司 | 一种用于双频率合成器的频率合成方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101257302B (zh) | 振荡器的频率调节方法及小数分频锁相环频率合成器 | |
| US7622996B2 (en) | Multi-loop phase locked loop circuit | |
| US7884656B2 (en) | Phase locked loop with small size and improved performance | |
| US7109764B2 (en) | PLL clock signal generation circuit | |
| CN102868395A (zh) | 锁相环频率综合器及开环频率粗调方法 | |
| CN106817126B (zh) | 一种输出频率范围宽锁频速度快的高精度数字锁频环 | |
| CN1269640A (zh) | 锁相环电路 | |
| CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
| US6833764B1 (en) | Apparatus and method for synthesizing a frequency using vernier dividers | |
| US7019595B1 (en) | Frequency synthesizer with automatic tuning control to increase tuning range | |
| DE102007027331B4 (de) | Phasenregelkreis mit zweistufiger Steuerung | |
| US9356612B2 (en) | Method and apparatus to calibrate frequency synthesizer | |
| AU639850B2 (en) | Parameter tolerant pll synthesizer | |
| CN1441554A (zh) | 锁相回路运作方法与装置 | |
| CN107846216B (zh) | 一种锁相环自校准电路 | |
| US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
| KR101866241B1 (ko) | 직접 디지털 주파수 합성기를 이용한 위상 고정루프 | |
| CN115694477B (zh) | 一种基于小范围死区产生模块架构的亚采样锁相环 | |
| GB2399240A (en) | Start up circuit for a phase locked loop | |
| CN112600555B (zh) | 一种产生调频连续波信号的方法 | |
| KR20080101723A (ko) | 튜닝 회로 및 방법 | |
| CN119561548B (zh) | 一种锁相环快速频率自动校准系统 | |
| CN1759531A (zh) | 具有预分频器的频率合成器 | |
| WO2006065478A2 (en) | Method and apparatus for generating a phase-locked output signal | |
| CN119232146A (zh) | 基于死区产生模块的亚采样锁相环及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |