CN1441494A - 半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件及其制造方法，在一个连续工序中通过镀膜由单层镀膜形成将第一半导体芯片和第二半导体芯片键合在一起、并在第一半导体芯片之上延伸的引线组，然后将第二半导体芯片键合在第一半导体芯片上完成半导体封装。

Description

半导体器件及其制造方法

本申请基于并声明于2002年2月27日提交的日本专利申请No.2002-051929的优先权，本文引入其内容作为参考。

技术领域

本发明涉及将一个半导体芯片键合在另一个半导体芯片之上的多层结构半导体器件以及制造该半导体器件的方法。

背景技术

近年来已出现将半导体芯片堆叠成多层以提高封装密度的封装结构半导体器件以及堆叠晶片形式的半导体芯片的技术。在这种情形中，先在晶片元件上形成引线以确保与将堆叠在上面的半导体芯片电连接，然后在晶片上堆叠半导体芯片并键合到元件上。通过采用金丝、焊料凸块或金凸块将要键合的半导体芯片连接到晶片上形成的引线上。

然而，前述的堆叠方法包括分离的步骤，在晶片的半导体芯片上形成引线，以及堆叠另一半导体芯片将其放置于该晶片的半导体芯片上。这使得制造方法变得复杂，导致周转时间的增加和制造成本的提高。在键合半导体芯片时也需要在高温下对两个半导体芯片施加压力。反过来这导致应力施加在芯片接线端下面的引线或电路上，可能由于引线断裂或变形而引起传输特性的劣化。特别地，在将多孔绝缘材料(对该多孔绝缘材料的需求将增长)用于半导体元件内引线的中间绝缘膜时，可以确信会出现这些缺点。

发明内容

考虑到上述困难研究出本发明。因而，本发明的一个目的是提供一种包含堆叠成多层的半导体芯片的半导体器件以及制造该半导体器件的方法。高度可靠的半导体器件提供了简化的制造工序和减少的周转时间，因而降低了成本，能够很容易地确保防止引线的断裂，并改善传输特性。

作为深入研究的结果，本发明者实现了在下文中所描述的以下发明

实施例。

本发明涉及第一半导体芯片键合在第二半导体芯片上的复合结构的半导体器件。

依据本发明的半导体器件，包括在第一半导体芯片和第二半导体芯片之间电连接、并在第一半导体芯片的元件形成面上延伸的单层导电膜。

依据本发明的制造半导体器件的方法，包括以下步骤：临时安装第一半导体芯片和第二半导体芯片，将它们的元件形成面彼此相对放置；形成在第一半导体芯片和第二半导体芯片之间电连接、并在第一半导体芯片的元件形成面上延伸的单层导电膜。

例如，最好采用镀膜的方法形成导电膜，临时安装第一半导体芯片与第二半导体芯片，因而彼此间保持在一起而不必在二者之间施加压力。

附图说明

图1A和1B是按出现顺序说明依照实施例制造半导体封装的方法的步骤示意图；

图2A和2B是按出现顺序说明依照实施例制造半导体封装的方法在图1A和1B步骤之后的步骤示意图；

图3A和3B是按出现顺序说明依照实施例制造半导体封装的方法在图2A和2B步骤之后的步骤示意图；

图4A和4B是按出现顺序说明依照实施例制造半导体封装的方法在图3A和3B步骤之后的步骤示意图；

图5A和5B是按出现顺序说明依照实施例制造半导体封装的方法在图4A和4B步骤之后的步骤示意图；

图6A和6B是按出现顺序说明依照实施例制造半导体封装的方法在图5A和5B步骤之后的步骤示意图；

图7A和7B是按出现顺序说明依照实施例制造半导体封装的方法在图6A和6B步骤之后的步骤示意图；

图8A和8B是按出现顺序说明依照实施例制造半导体封装的方法在图7A和7B步骤之后的步骤示意图；

图9A和9B是按出现顺序说明依照实施例制造半导体封装的方法在图8A和8B步骤之后的步骤示意图；

图10A至10C是说明依照实施例的修改例制造半导体封装的方法主要步骤的截面示意图。

具体实施方式

现在，依照应用本发明的优选实施例并参照附图来更详细在下文中解释本发明。

在该实施例中，所公开的是一个半导体芯片键合在另一个半导体芯片之上的半导体器件(半导体封装)的结构以及制造该半导体器件的方法。为简化起见，这里在制造封装的步骤之后解释半导体封装的结构。

图1A至9B是按出现顺序依照实施例说明制造半导体封装的方法的步骤的示意图，A系列是俯视图，B系列是截面图。

如图1A和1B所示，首先在硅的半导体衬底1上形成聚酰亚胺之类的绝缘膜2。

然后，在半导体衬底1上的第一半导体芯片的每一个元件形成区11上，采用光刻将绝缘膜2刻蚀掉，并由随后的干刻形成凹槽4。然后沉积导电材料填充凹槽4，然后采用化学机械抛光(CMP)之类的方法抛光平整，从而形成多个填充凹槽4的焊盘电极3。

然后，在由焊盘电极3环绕的绝缘膜2上键合第二半导体芯片的部分上采用光刻和随后的干刻形成开口区5。

如图2A和2B所示，然后采用气相沉积、溅射或层压金属箔的方法在半导体衬底1上形成下文将要描述的导电层6，该导电层在电镀时用作电源电极。对于层压而言，用于层压的粘接剂用作绝缘材料。在这时，由于不需要射频(RF)之类的处理，就不必除去在如下文将要描述的，元件形成区11用来键合第二半导体芯片的部分之上的绝缘膜2。

在采用溅射形成导电层6时，最好形成包括提供对绝缘膜2具有良好粘附力的金属膜和具有良好电性能的金属膜的多层结构导电层6，这些薄膜堆叠成多层。在采用聚酰亚胺作为绝缘膜时，如Cr或Ti之类的金属可用作提供对绝缘膜有良好粘附力的金属，而如Cu之类的金属可用作具有良好电性能的金属膜。

然后，将第二半导体芯片键合到各第一半导体芯片元件形成区11上，同时在导电层6之上的各第一半导体芯片的元件形成区11上形成引线图案。

如图3A和3B所示，更为具体地，首先在导电层6上涂上光刻胶7。然后，如图4A和4B所示，采用光刻刻蚀除去光刻胶7，形成具有从导电层6的表面露出的开口8a、形状为引线的光刻胶图案8。

然后将第二半导体芯片12连接到每一个第一半导体芯片的元件形成区11。

如图5A和5B所示，在第二半导体芯片12上制备有预定的半导体元件，并提供有与第一半导体芯片相键合的焊盘电极13以及用于临时固定的粘接树脂14。焊盘电极13预先提供有高度30um的凸块15。

第二半导体芯片12的放置取向与每一个第一半导体芯片的元件形成区11以及绝缘膜2的开口区5相对。粘接树脂14键合在元件形成区11之上的光刻胶图案8上，从而将第二半导体芯片12临时固定在第一半导体芯片的元件形成区11上。

例如，在50至80℃的温度，采用在第一半导体芯片的元件形成区11之上提供的导电层6作为电源电极来进行电镀。例如，由电镀形成的镀膜包括提供导电性能的铜(Cu)层、作为阻挡金属(barrier metal)的镍(Ni)层以及提供对外部接线端的良好粘接性能的金(Au)层。只要导电层6可确保电性能，也可不在镀膜中提供Cu层。

如图6A和6B所示，在电镀之后，光刻胶图案8的开口被填满，形成了覆盖在第二半导体芯片12焊盘电极13之上所提供的凸块15上的镀膜。镀膜作为单层镀膜提供了引线组16，包括在光刻胶图案8的开口成形之后所形成的导线21和22。导线21与焊盘电极3相连接，而导线22覆盖第二半导体芯片12附近的凸块15，从而将第二半导体芯片12与第一半导体芯片元件形成区11电连接。

然后，如图7A和7B所示，通过灰化之类的工艺除去光刻胶图案8。例如，在该步骤中，在第二半导体芯片12上保留着粘接光刻胶图案8的粘接树脂14。

然后，如图8A和8B所示，除去光刻胶图案8下面的导电层6。由于有必要除去在对应于第二半导体芯片12的区域上的导电层6，因此通过湿刻除去导电层6。

然后，如图9A和9B所示，例如，在导线21、22的接线端形成区21a、21b处提供焊料球，形成外部接线端17。然后，将半导体芯片1切开，从而提供完整的半导体封装，其中在绝缘膜2上形成具有外部接线端17的引线组16，并且导线22将第二半导体芯片12键合在第一半导体芯片18上。

在该实施例中，采用电镀形成前述的镀膜，然而也可采用非电镀镀膜工艺。在这种情形下不需要导电层6或电源电极。采用非电镀镀膜工艺可能会在形成引线组16的同时沿导线21、22形成不必要的侧壁。从而在将第二半导体芯片12键合在第一半导体芯片元件形成区11上之后除去该侧壁。

如上所述，依照本发明，将第一半导体芯片18与第二半导体芯片12键合在一起并在第一半导体芯片18之上延伸的引线组16在一个连续工序中通过电镀工艺由单层镀膜形成。这使得在相对低的温度下不采用压力将第二半导体芯片12键合在第一半导体芯片18上成为可能。因此，这使得简化制造工序、缩短周转时间从而降低成本成为可能。这也使得防止对如导线21、22之类的微结构的破坏和对绝缘膜2的破坏成为可能，从而提供了易于保证传输特性的改进的半导体封装技术。

修改例

现在在下文中解释本实施例的修改例。类似于前述实施例，该修改例也公开了一种在一个半导体芯片上键合另一个半导体芯片的半导体封装技术，但在两个半导体芯片键合在一起的方式上稍有不同。

图10A、10B和10C是说明用于制造根据本实施例修改例的半导体封装的方法的主要步骤截面示意图。

首先完成与图1A至4B大体相同的各步骤。如图10A所示，在这些步骤中，不同于实施例，在完成半导体衬底1之上的电镀的同时在作为电源电极的导电层6上形成连接焊盘电极31，并且形成光刻胶图案32，从而提供露出至少是焊盘电极31的开口。

然后将第二半导体芯片12连接到第一半导体芯片的元件形成区11上。

在第二半导体芯片12上制备有预定的半导体元件，并提供有与第一半导体芯片相键合的焊盘电极13以及用于临时固定的粘接树脂14。焊盘电极13预先提供有凸块15，从而覆盖焊盘电极13。

第二半导体芯片12的放置取向与每一个第一半导体芯片的元件形成区11相对。粘接树脂14键合在元件形成区11之上的光刻胶图案32上，从而将第二半导体芯片12临时固定在第一半导体芯片元件形成区11上。

然后，在50至80℃的温度，采用在第一半导体芯片的元件形成区11之上提供的导电层6作为电源电极来进行电镀。由电镀形成的镀膜包括提供导电性能的铜(Cu)层、作为阻挡金属的镍(Ni)层以及提供对外部接线端的良好键合性能的金(Au)层。只要导电层6可确保电性能，也可不在镀膜中提供Cu层。

如图10B所示，在电镀之后，光刻胶图案32的开口被填满，并且形成覆盖上下凸块13、14的引线34的单层镀膜。

然后，如图10C所示，采用灰化之类的工艺除去光刻胶图案32。例如，在该步骤中，在第二半导体芯片12上保留着键合光刻胶图案32的粘接树脂14。

然后，在除去不需要的导电层6以及采用焊料球形成外部接线端之后完成半导体封装。

如上所述，根据修改例，在一个连续工序中通过电镀由单层镀膜形成将第一半导体芯片18和第二半导体芯片12键合在一起的引线34。这使得在相对低的温度下不采用压力将第二半导体芯片12键合在第一半导体芯片18上成为可能。因此，这使得简化制造工序、缩短周转时间从而降低成本成为可能。这也使得防止对如导线21、22之类的微结构的破坏和对绝缘膜2的破坏成为可能，从而提供了易于保证传输特性的改进的半导体封装技术。

在具有堆叠成多层的半导体芯片的半导体器件中，实现了简化制造工序、缩短周转时间从而降低成本的、高度可靠的半导体器件。该半导体器件也能够防止引线断裂并易于保证传输特性的改进。

Claims (12)

1.一种半导体器件，包括：

第一半导体芯片，

键合在第一半导体芯片之上的第二半导体芯片，以及

单层导电膜，该导电膜在第一半导体芯片的元件形成面上延伸，电连接于第一半导体芯片和第二半导体芯片之间。

2.如权利要求1所述的半导体器件，其中导电膜是镀膜。

3.如权利要求1所述的半导体器件，其中，导电膜也作为第一半导体芯片的引线。

4.如权利要求1所述的半导体器件，其中用于临时固定两个半导体芯片的粘接树脂保留在与第一半导体芯片相对的第二半导体芯片表面上。

5.一种制造具有键合在第一半导体芯片上的第二半导体芯片的半导体器件的方法，包括以下步骤：

临时固定第一半导体芯片的元件形成面和第二半导体芯片的元件形成面，两个元件形成面彼此相对，并且

形成单层导电膜，该导电膜在第一半导体芯片元件形成面之上延伸电连接于第一半导体芯片和第二半导体芯片之间。

6.如权利要求5所述用于制造半导体器件的方法，其中导电膜与第一半导体芯片的引线以及待与第二半导体芯片相连的连接区结合成一体。

7.如权利要求5所述制造半导体器件的方法，其中在临时固定第一半导体芯片和第二半导体芯片、从而保持相对位置的情形下形成导电膜，不需要在两个半导体芯片之间施加压力。

8.如权利要求5所述制造半导体器件的方法，其中通过镀膜形成导电膜。

9.如权利要求8所述制造半导体器件的方法，其中形成导电膜的步骤包括以下步骤：

在第一半导体芯片上形成具有引线形状开口的掩模，并且

通过镀膜形成导电膜从而填满掩模的开口，以连接导电膜和第二半导体芯片。

10.如权利要求8所述制造半导体器件的方法，其中镀镆工艺是电镀或非电镀镀膜。

11.如权利要求5所述制造半导体器件的方法，其中采用粘接树脂来进行临时固定。

12.如权利要求5所述制造半导体器件的方法，其中每一个第二半导体芯片键合到在一个半导体衬底上形成的多个第一半导体芯片上。

Images