[go: up one dir, main page]

CN1337064A - 生产集成电路时由高纯铜电镀形成导体结构的方法 - Google Patents

生产集成电路时由高纯铜电镀形成导体结构的方法 Download PDF

Info

Publication number
CN1337064A
CN1337064A CN00802937A CN00802937A CN1337064A CN 1337064 A CN1337064 A CN 1337064A CN 00802937 A CN00802937 A CN 00802937A CN 00802937 A CN00802937 A CN 00802937A CN 1337064 A CN1337064 A CN 1337064A
Authority
CN
China
Prior art keywords
copper
semiconductor substrate
deposition
layer
deposition bath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00802937A
Other languages
English (en)
Other versions
CN1137511C (zh
Inventor
H·梅伊尔
A·赛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19915146A external-priority patent/DE19915146C1/de
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of CN1337064A publication Critical patent/CN1337064A/zh
Application granted granted Critical
Publication of CN1137511C publication Critical patent/CN1137511C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W20/056
    • H10P14/47

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Chemically Coating (AREA)

Abstract

本发明涉及在生产集成电路时在半导体基底(晶片)1的表面上由高纯铜电镀形成导体结构的方法,该半导体基底的表面具有一些凹穴2。该方法包括下列方法步骤:a.在具有凹穴2的半导体基底1的表面上涂以全表面基础金属层,以获得足以进行电解淀积的导电性;b.采用电解金属淀积法,通过将该半导体基底与铜淀积浴接触,在该基础金属层上全表面淀积均匀层厚的铜层3,该铜淀积浴包含至少一种铜离子源、至少一种用以控制该铜层物理-机械性能的添加剂化合物以及Fe(II)和/或Fe(III)化合物,和在该半导体基底和尺寸稳定的、不溶于淀积浴并与其接触的反电极之间施加电压,使电流在该半导体基底1和反电极之间流通;c.将该铜层3结构化。

Description

生产集成电路时由高纯铜电镀形成导体结构的方法
本发明涉及在生产集成电路时在半导体基底(晶片)的表面上由高纯铜电镀形成导体结构的方法,这类导体结构例如是导体通路(conductor paths)、通孔、连接触点(connection contactings)和连接位置(connection places),该半导体基底的表面具有一些凹穴,更特别的是,在某些情况下这些凹穴具有大的高宽比。
为了生产集成电路,采用所谓的硅平面技术,在该技术中采用外延生长法和掺杂法。为此,将单晶硅片,即所谓的晶片,通过物理方法加工以便在该硅表面上形成微米级的、且有时是亚微米级(目前为0.25微米)的不同导电区。
该生产方法可分为三步:
(a)晶体管的生产及其相互氧化(mutual oxidation);该法也称作FEOL(线路的前端(Front End of Line))(“Technologiehochintegrierter Schaltungen”,D.Widmann,H.Mader,H.Friedrich,第2版,Springer-Verlag,1996;“VLSI电子微结构科学(VLSI-Electronic Microstructure Science)”,Norman G.Einspruch,编辑,更特别是第19卷“先进的CMOS工艺学(AdvancedCMOSTechnology)”,J.M.Pimbley,M.Ghezzo,H.G.Parks,D.M.Brown,Academic Press,New York,1989);
(b)根据所要求的集成电路,将该FOEL部分的各单晶硅和多晶硅的区域接触和连接;
(c)钝化或防止机械性损伤或防止外来物质的侵入。
在第二步中,通常,通过多层金属化将这些晶体管接触并互相连接,为此,通常采用介电二氧化硅使所形成的导体电路线隔离。
为了产生导体通路、连接接触孔和连接位置,长期以来采用物理方法例如蒸发法(电子束蒸发法)或溅镀法涂覆厚度通常为1微米的铝层。随后采用光刻胶通过适宜的蚀刻法使所述铝层结构化。
在早期的文献中,铝被认为是用于生产导体通路、连接触点和连接位置的最佳选择材料。例如在H.-M.Rein和R.Ranfft所著的“Integrierte Bipolarschaltungen”(Springer-Verlag,Berlin,1980)中叙述了有关该层的要求。其中所提及的问题实际上是通过特定方法的优化使其减少到最低程度,但仍不能完全避免这些问题。
近来,已有可能用电解淀积铜代替铝(IEEE-Spektrum,1998年1月,Linda Geppert,“固态(Solid State)”,第23-28页)。更特别的是已经证实,  由于铜的导电性更高、热阻更大且抗扩散和迁移,因此它可替代铝作为优选的材料。为此,采用所谓“Damaszene”技术(IEEE-Spektrum,1998年1月,Linda Geppert,“固态(Solid State)”,第23-28页,和P.C.Andricacos等人,IBM J.Res.Developm.,第42卷,第567-574页)。为此,最初在该半导体基底上涂覆介电层。通常采用干蚀刻法蚀刻出所需的通路(vias)和沟道(trenches)以便获得理想的导体结构。在涂覆了扩散阻挡层(主要是一氮化钛、钽或一氮化钽)和导电层(主要是溅镀的铜)以后,采用所谓沟道充填法将这些凹穴,即通路和沟道电解充填。在这种情况下,由于是将铜淀积在整个表面上,所以随后必须再将不需要部位上的过量铜除去。这可采用所谓的CMP法(化学-机械抛光(Chemico-mechanical polishing))进行。通过重复该过程,即重复涂覆电介质(例如二氧化硅)且通过蚀刻形成凹穴,可以生产多层电路。
兹将电解铜淀积法的技术要求列出如下:
(a)在整个晶片表面上的层厚恒定(平面度);偏离设计的层厚越小,则随后的CMP法操作越容易;
(b)即使沟道很深、具有大的高宽比,也要求可靠的沟道充填;将来,高宽比预计为1∶10;
(c)导电性尽可能最大,因而自然要求该淀积铜具有最高的纯度;例如该铜层中所有杂质的总和必须小于100ppm(0.01wt%)。
显然,这种生产导体通路、连接触点和连接位置的技术呈现出的优点胜过迄今使用铝的技术。然而,当采用现有技术的电镀法时,其缺点也是显而易见的,这些缺点导致产量降低或至少使生产成本提高:
(a)当使用可溶性阳极时,其缺点是阳极的几何形状在淀积过程中渐渐地改变,由于这些阳极在淀积过程中溶解,其结果完全不可能达到尺寸稳定且因此也完全不可能达到在这些阳极和晶片间的场力线分布恒定。为了克服,至少部分克服上述问题,实际上采用装有厚实阳极材料的惰性容器,以使这些阳极的尺寸在淀积过程中不致变化太大且易于重新更换溶解了的阳极。然而,在用新的阳极材料补充到所谓的阳极篮中时必须停止淀积过程,致使重新启动该过程时,由于淀积浴所发生的变化,开始时只能加工测试样品,以便再次达到恒定不变的加工条件。此外,每次更换阳极时由于杂质从阳极上脱离(阳极泥)而引起淀积浴污染。因此,在补充阳极以后需要较长的启动时间。
(b)此外,在铜的淀积过程中,溶解于淀积浴中的铜逐渐减少。如果随后将铜盐补加到淀积浴中,则会使淀积液中的铜含量发生变化。而为了使铜含量保持恒定又不得不在控制工程方面支付相当多的费用。
(c)而且,当采用不溶性阳极时,在阳极处有产生气体的风险。在淀积过程中,这些气体从通常保持水平的阳极中析出且在淀积溶液中向上升。在该处它们与通常也是保持水平且位于该阳极对面的晶片相遇,即沉积在所述晶片的下表面上。这些其上有气泡沉积的晶片表面上的部位被屏蔽而不能受到该淀积浴中均匀电场的作用,以致在该处不能发生铜的淀积。受到这种干扰的区域会导致晶片或该晶片的至少一部分报废。
(d)此外,当采用脉冲技术时,由于贵金属涂层被溶解而使不溶性阳极遭受破坏。
(e)而且,由于从凹穴底部和/或侧面生成的铜层,或甚至铜中的空穴的原因,不可能在充填了铜的凹穴中形成相界面。这一点已经例如由P.C.Andricacos等人(出处同上)作了叙述。通过向淀积浴中添加用以改善该层性质的添加剂可获得改进。
(f)另一重大缺点在于所涂覆的铜层必须是非常平的。由于在这些凹穴中和晶片的凸起部位上均形成铜层,因此产生了厚度很不均匀的铜层。当采用Damaszene技术时,通过CMP法使该表面平整。在此情况下,这类结构(沟道和通路)上增加的抛光率(表面凹陷)是不利的。P.C.Andricacos等人(出处同上)所公开的最佳结果表明在这些凹穴上的铜层仍有轻微的凹痕。该凹痕在抛光时会引起问题。
因此,本发明的基本目的是避免已知方法的缺点,更特别是,当采用更有利的不溶性阳极时可使所得铜镀层上增加的污染降低到最小。此外,希望在高宽比大的凹穴中形成铜结构时,能防止铜结构中产生电解质夹杂物。而且,还要解决由于在淀积液中补充铜盐所引起的问题。克服表面凹陷的问题也很重要。
采用根据权利要求1的方法解决了这些问题。本发明的优选实施方案可在从属权利要求中查到。
根据本发明,当生产集成电路时在半导体基底(晶片)上由高纯铜电镀形成导体结构的方法包括下列主要方法步骤:
a.优选采用物理金属淀积法和/或CVD法和/或PECVD法,在位于晶片表面的凹穴中充填全表面基础金属层,优选其厚度为0.02微米至0.3微米,以产生足够的导电性(电镀基底(plating base));
b.在该基础金属层上采用电解金属淀积法在铜淀积浴中全表面淀积具有均匀层厚的铜层,
i.该铜淀积浴包含至少一种铜离子源、至少一种用以控制该铜层物理-机械性能的添加剂化合物以及Fe(II)和/或Fe(III)化合物,和
ii.在晶片和尺寸稳定的、不溶于淀积浴并与其接触的反电极之间施加电压,使电流在晶片和反电极之间流通,而该电压和流通的电流或是恒定的或是按单位时间以单-或双极性脉冲的形式变化;
c.将该铜层结构化,优选采用CMP法。
采用本发明的方法,可以首次避免各种用于生产集成电路的已知方法变体的缺点。
令人惊奇地发现,通过添加Fe(II)/Fe(III)化合物,不仅能克服上述缺点(a)至(d)-如用于印刷电路板工艺的DE 19545231 A1中所述,而且与所有的预料相反,该铜层的纯度也极好且更特别的是没有铁混入铜中,从而使淀积的铜符合所有的规格,更特别的是,还符合良好沟道充填的要求,这是一种迄今尚无似乎合理的科学解释的现象。特别令人惊奇的观察结果是,在凹穴上形成的金属层比在凸起结构上形成的更厚一点,从而使“表面凹陷”的不利影响得以补偿。
优点详述:
(a)与所有的预料相反,已经查明当采用尺寸稳定的不溶性阳极时,尽管在淀积浴中添加另外的组分即铁盐,却仍能显著地降低所生产的铜结构的污染程度。通常,该铜仅含至多10ppm的铁。所发现的这一结果与预料的相反,原以为通过向淀积浴中添加另外的物质通常会得到污染更严重的涂层。因此,为了生产集成电路迄今仍要求使用尽可能纯的化学品。其实,通常的基本观念是为了生产集成电路应限于使用高纯化学品以防止污染极其敏感的硅。这种要求是基于以下事实,当用于生产集成电路的化学品的污染程度越大,则该集成电路的电区域(electrical regions)的污染程度也越大。总之应避免污染硅的电区域,因为担心这些区域的极少杂质也会发生不利的后果甚至可能使整个电路失灵。
与集成电路生产技术相比,在印刷电路板工艺中规定的铜层纯度要求远非如此高。因此,在此情况下采用铁盐是可以接受的而不会有任何问题。
此外,已知也可将由淀积含铁铜合金的电镀浴而来的铁淀积为合金金属。例如在J.W.Chang,P.C.Andricacos,B.Petek,L.T.Romankiw,Proc.-Electrochem.Soc.(1992),92-10(Proc.Int.Symp.Magn.Mater.Processes,Devices,2nd,1991),第275-287页,关于淀积含铜和铁的合金的“电解淀积用于录音磁头的高Ms钴-铁-铜合金”一文中所述,淀积浴中的铁含量(15g/l FeSO4·7H2O),基本上相当于本发明的铜淀积浴中的铁含量,导致该合金中的铁含量相当高。在其他出版物中也介绍了电解淀积含铁合金,例如L.T.Romankiw,Proc.-Electrochem.Soc.(1987),87-17(Proc.Symp.ElectrodepositionTechnol.,Theory Pract.),301-25,“在镍、铁和铜及其合金的电解过程中阴极处的pH变化和测定电极处pH变化的简单方法”一文。
(b)还可达到该晶片所有部位上的铜层厚度都非常均匀。
通常宽度很小或分别具有很小直径的凹穴可非常迅速地用金属完全充填。在这类凹穴上达到的金属厚度甚至比在凸起的结构上达到的更厚一点。因此,随后采用CMP法抛光的费用不是很多。通常这些凹穴的宽度或直径为0.15微米至0.5微米。其深度通常基本上为1微米。
与已知的方法相反,在凹穴具有较大的侧面尺寸的情况下,通过本发明的方法生产所得的铜层在待敷金属的凹穴入口缘处与这些凹穴的侧壁处和基底处一样具有相等的厚度。该铜层基本上仿照该晶片表面的表面轮廓形成。因而可避免凹穴的截面在上缘处完全被铜充填,而淀积溶液仍处在该凹穴的下部区域的缺点。因此完全避免了随着夹杂这种电解质而出现的问题:例如在对该电路加热过程中所夹杂液体的类似爆炸的逸出、杂质通过铜的扩散。获得了一种金属结构,该金属结构是用铜均匀充填的且符合现有生产集成电路的惯常要求。
(c)此外,能够避免采用可溶性(铜)阳极时出现的缺点。更特别的是,可在淀积浴内实现可重现的场力线分布。然而,可溶性阳极的几何形状由于溶解而不断地变化,以致至少在位于阳极对面的晶片的外部区域不能获得时间-稳定的场力线分布。因此,通过采用尺寸稳定的阳极,现在可以生产甚至比迄今更大的晶片。
当采用不溶性阳极时,还能够避免在增补废旧阳极材料时发生的问题(淀积浴被阳极泥和其它杂质污染、由于断开淀积浴而使操作中断以及淀积浴的重新启动和装料)。
(d)还令人惊奇的是,采用本发明的方法能够容易地以铜充填高宽比很大的凹穴而不在铜导体电路线中形成气体或液体夹杂物。迄今尚未获得对此现象的科学解释。
还观察到有些电解质具有出乎意料好的沟道充填性能,而用其它电解质不可能达到这样的结果。
优选采用脉冲电流法或脉冲电压法。在脉冲电流法中,将极化了的作为阴极的工件和阳极之间的电流设定为恒电流且通过适当的方法随时间调制。在脉冲电压法中将晶片和反电极(阳极)之间的电压设定为恒电位且随时间调节,以致使电流设定为按单位时间变化。
优选采用带有双极性脉冲的从工艺学角度认为是反脉冲法的方法。特别适宜的是这样的一些方法:其中的双极性脉冲包括持续20毫秒至100毫秒的阴极脉冲和持续0.3毫秒至10毫秒的阳极脉冲的程序。在一种优选的应用中,将阳极脉冲的峰值电流设定为至少与阴极脉冲的峰值电流相同的值。优选将阳极脉冲的峰值电流设定为高达阴极脉冲的峰值电流的二倍至三倍。
(e)还可防止在不溶性阳极上产生气泡。可避免在采用已知方法时,随着气泡沉积在位于阳极对面的晶片上而出现的问题,这是由于水并未按根据下式的阳极反应而分解
而是发生下式的反应
因此,在铜淀积的过程中晶片表面上各区域不会发生电屏蔽,所以,通常在生产集成电路时可以获得更大的产率。此外,所需要的电能也较少。
根据本发明,也可以获得一种在具有凹穴的半导体基底(晶片)上产生全表面、高纯铜层的方法,其中进行上述方法的步骤a和b。在这种情况下,根据该方法可省略使该铜层结构化的步骤c。上述有利条件也适合于生产全表面铜层,因为,采用已知的方法就可以容易地用这种铜层生产导体结构。
除含有至少一种铜离子源,优选具有无机或有机阴离子的铜盐,例如硫酸铜、甲磺酸铜、焦磷酸铜、氟硼酸铜或氨基磺酸铜之外,用于铜淀积的浴另外含有至少一种增加该淀积浴导电性的物质,例如硫酸、甲磺酸、焦磷酸、氟硼酸或氨基硫酸。
兹将这些基本成分的典型浓度给出如下:
硫酸铜(CuSO4·5H2O)      20-250g/l
                  优选     80-140g/l
                   或      180-220g/l
浓硫酸                     50-350g/l
                  优选     180-280g/l
                   或      50-90g/l。
淀积液也可以含氯化物,例如氯化钠或盐酸。兹将它们的典型浓度给出如下:
氯离子(例如以NaCl形式添加的) 0.01-0.18g/l
                优选          0.03-0.10g/l
此外,根据本发明的淀积浴含有至少一种用于控制该铜层物理-机械性能的添加剂化合物。适宜的添加剂化合物是例如含氧的聚合化合物、有机硫化合物、硫脲化合物以及聚合的二甲基苯基吡唑酮鎓化合物。
这类添加剂化合物按以下浓度范围含在淀积液中:
普通的含氧聚合化合物      0.005-20g/l
                   优选   0.01-5g/l
普通的水溶性有机硫化合物  0.0005-0.4g/l
                   优选   0.001-0.15g/l。
兹将一些含氧聚合化合物列于表1。表1(含氧聚合化合物)
羧甲基纤维素
壬基酚-聚乙二醇醚
辛二醇-双-(聚亚烷基二醇醚)
辛醇聚亚烷基二醇醚
油酸聚乙二醇酯
聚亚乙基-亚丙基二醇
聚乙二醇
聚乙二醇-二甲醚
聚氧丙二醇
聚丙二醇
聚乙烯醇
硬脂酸聚乙二醇酯
十八烷醇聚乙二醇醚
β-萘酚聚乙二醇醚
兹将各种具有适宜于产生水溶性的官能团的硫化合物列于表2。表2(有机硫化合物)
3-(苯并噻唑基-2-硫基)-丙基磺酸,钠盐
3-巯基丙烷-1-磺酸,钠盐
亚乙基二硫基二丙基磺酸,钠盐
双-(p-磺基苯基)-二硫化物,二钠盐
双-(ω-磺基丁基)-二硫化物,二钠盐
双-(ω-磺基羟丙基)-二硫化物,二钠盐
双-(ω-磺基丙基)-二硫化物,二钠盐
双-(ω-磺基丙基)-硫化物,二钠盐
甲基-(ω-磺基丙基)-二硫化物,二钠盐
甲基-(ω-磺基丙基)-三硫化物,二钠盐
O-乙基-二硫代碳酸-S-(ω-磺基丙基)-酯,钾盐
巯基乙酸
硫代磷酸-O-乙基-双-(ω-磺基丙基)-酯,二钠盐
硫代磷酸-三-(ω-磺基丙基)-酯,三钠盐。
按以下浓度采用硫脲化合物和聚合的二甲基苯基吡唑酮鎓化合物作为添加剂化合物:
        0.0001-0.50g/l
优选    0.0005-0.04g/l
为了达到本发明的效果,当采用权利要求的方法时,在淀积液中另外包含Fe(II)和/或Fe(III)化合物。兹将这些物质的浓度给出如下:
硫酸亚铁(II)(FeSO4·7H2O) 1-120g/l
优选                        20-80g/l
适宜的铁盐是硫酸亚铁(II)-七水合物和硫酸铁(III)-九水合物,在短的操作时间后,这些铁盐会形成有效的Fe2+/Fe3+氧化还原体系。这些盐非常适宜于水基的、酸性的铜淀积浴。也可以采用其它水溶性铁盐,例如高氯酸铁。不含(硬)络合物形成剂的盐类是有利的,该络合物形成体是生物不可降解的或难以生物降解的,因为当处置漂洗废水(offrinsing water)(例如铁铵矾)时,这些络合物形成剂会产生问题。具有在铜淀积液的情况下会导致不希望有的副反应的阴离子的铁化合物例如氯化物或硝酸盐,应尽可能不使用。因此,铁的羧酸盐,例如乙酸盐、丙酸盐和苯甲酸盐以及六氟硅酸盐也是有利的。
不采用由铜制成的可溶性阳极作为阳极,但是可采用尺寸稳定的不溶性阳极。通过采用尺寸稳定的不溶性阳极,可在该阳极与晶片之间设定恒定的间隔。与可溶性阳极相反,这类阳极在其几何形状上易于适应晶片,实际上,它们不会改变其外形几何尺寸。因此,对该晶片表面上层厚的分布有影响的阳极与晶片之间的间隔可以保持恒定。
为了生产不溶性阳极,可采用抗电解质的(惰性)材料例如不锈钢或铅。优选采用含有钛或钽作为基本材料的阳极,优选将该阳极涂以贵金属或该贵金属的氧化物。采用铂、铱或钌以及这些金属的氧化物或混合氧化物例如作为涂层。除铂、铱和钌之外,铑、钯、锇、银和金或分别地其氧化物和混合的氧化物原则上也可以用作涂层。例如在具有氧化铱表面的钛阳极上可以观察到特别耐电解条件的性质,将该阳极用微粒,例如球形体辐射从而密实成无孔状态。此外,当然也可以采用由贵金属例如铂、金或铑或这些金属的合金形成的阳极。其它惰性的导电材料例如碳(石墨)也基本上可以采用。
对电解铜淀积法而言,在半导体基底和阳极之间施加电压,选择该电压致使每平方分米半导体基底表面流通的电流为0.05A至20A、优选为0.2A至10A、且更特别是0.5A至5A。
由于在淀积过程中从淀积液中消耗的铜离子不能通过溶解由该阳极直接补充,因此,可通过将相应的铜构件或含铜的成形体化学溶解以补充所述离子。在氧化还原反应中通过含在该淀积液中的Fe(III)化合物的氧化作用即可由铜构件或成形体形成铜离子。
因此,为了补充淀积所消耗的铜离子,采用装有铜构件的铜离子发生器。为了使由于铜离子消耗而贫化了的淀积液再生,可将所述溶液引导经过该阳极,借此即可由Fe(II)化合物形成Fe(III)化合物。随后,将该溶液引导通过铜离子发生器,使其与铜构件接触。Fe(III)化合物即与该铜构件反应以形成铜离子,即,该铜构件溶解。Fe(III)化合物同时转化为Fe(II)化合物。由于铜离子的生成,即可使含在淀积液中的铜离子总浓度保持恒定。该淀积液从铜离子发生器再返回到与晶片和阳极接触的电解液室。
由于这种特殊的技术,可以很容易地使淀积液中的铜离子浓度保持恒定。
为进行铜淀积通常将晶片保持水平放置。其中应注意不要使该晶片的背面与淀积液接触。淀积浴中的阳极,也要保持水平,直接对着该晶片放置。
本发明的方法特别适合于形成位于晶片表面上的凹穴中的导体通路、连接触点和连接位置。晶片的表面通常在形成这些金属结构之前由二氧化硅形成。为了生产导体通路和连接触点,将铜淀积在沟道样的凹穴或构型像盲孔样的凹穴中。
为了能够使铜层电解淀积在二氧化硅层的介电表面上,必须在开始时先使其成为导电的。此外,必须采取适当的措施以防止铜原子扩散入位于下面的硅中。
因此,为了在该铜层和硅之间产生扩散阻挡层,例如采用溅镀法形成氮化物层(例如氮化钽层)。
随后产生基础金属层,该基础金属层形成用于随后电解金属化的导电基底。优选采用物理金属淀积法和/或采用CVD法和/或PECVD法生产全表面层作为基础金属层,优选其厚度为0.02微米至0.3微米。然而,原则上也可以采用电镀法,例如无外部电流金属淀积法。可以淀积例如由铜形成的基础金属层。其它导电层,优选金属层,也是适宜的。
然后,根据上述的方法电解淀积厚度基本上为1微米的铜层。当然,该层也可以较薄或较厚,例如从0.2微米至5微米。
该铜层形成后,可转换导体通路、连接触点和连接位置的结构。为此可以采用通常结构化的方法。例如,可以将所形成的铜层涂以抗蚀层,随后,再曝光,将不打算形成导体通路、连接触点或连接位置的部位上的抗蚀层除去。最后,在曝光区将该铜层除去。
在通称为″Damaszene铜金属化″的操作方式中,更特别是,将铜淀积在沟道样或通路样的凹穴中,然后采用基于机械和化学法(CMP法)的抛光法将淀积在晶片表面上凹穴外面的铜选择性地除去。
下面给出一个根据本发明方法的实施例。
实施例:
为了生产铜层,首先将具有凹穴(沟道,通路)的晶片涂以由氮化钽形成的扩散阻挡层,随后,涂以厚度约为0.1微米的铜层,该阻挡层和铜层都通过溅镀法形成。将具有以下组成的铜淀积浴用于根据本发明的方法再一次淀积铜层:
H2SO4,98wt%  230g/l
CuSO4·5H2O    138g/l
FeSO4·7H2O    65g/l
NaCl             0.08g/l
含氧的聚合物润湿剂
在水中
在以下条件下淀积铜:
阴极电流密度      4安/平方分米
该浴的循环效率    5升/分钟
不溶性阳极
室温
该涂层的结果示于图1中,参见通过晶片1的截面图,在进行CMP法之前,所述晶片具有充填了铜3的凹穴2,凹穴2具有不同的宽度D。这些晶片1上的凸起部位的表面上也被涂以铜层3。在凹穴2上面的铜层厚度d令人惊奇地大于晶片1上的凸起部位上面的厚度。因此,采用CMP法使晶片1达到平整的表面并不很复杂。

Claims (9)

1.当生产集成电路时,在具有凹穴、更特别是具有高宽比大的凹穴的半导体基底表面上由高纯铜电镀形成导体结构的方法,该方法包括下列方法步骤:a.在具有凹穴的半导体基底表面上涂以全表面基础金属层,以获得足以进行电解淀积的导电性;b.采用电解金属淀积法,通过将该半导体基底与铜淀积浴接触,在该基础金属层上全表面淀积具有均匀层厚的铜层,
i.该铜淀积浴包含至少一种铜离子源、至少一种用以控制该铜层物理-机械性能的添加剂化合物以及Fe(II)和/或Fe(III)化合物,和
ii.在该半导体基底和尺寸稳定的、不溶于淀积浴并与其接触的反电极之间施加电压,使电流在该半导体基底和反电极之间流通;c.将该铜层结构化。
2.根据权利要求1的方法,其特征在于该电流随时间以单-或双极性脉冲的程序变化。
3.根据权利要求2的方法,其特征在于该电流随时间以双极性脉冲的程序变化,该双极性脉冲包括持续20毫秒至100毫秒的阴极脉冲和持续0.3毫秒至10毫秒的阳极脉冲的程序。
4.根据权利要求2和3的方法,其特征在于在双极性脉冲的情况下,将阳极脉冲的峰值电流设定为至少与阴极脉冲的峰值电流相同的值。
5.根据权利要求2-4中任一项的方法,其特征在于在双极性脉冲的情况下,将阳极脉冲的峰值电流设定为高达阴极脉冲的峰值电流的二倍至三倍。
6.根据前述权利要求中任一项的方法,其特征在于采用至少一种添加剂化合物,该添加剂化合物选自含氧的聚合化合物、有机硫化合物、硫脲化合物以及聚合的二甲基苯基吡唑酮鎓化合物。
7.根据前述权利要求中任一项的方法,其特征在于采用涂以贵金属或该贵金属的氧化物的惰性金属,作为尺寸稳定的、不溶性反电极。
8.根据权利要求7的方法,其特征在于采用涂以氧化铱并通过微粒辐射的钛板网作为反电极。
9.根据前述权利要求中任一项的方法,其特征在于由于将铜构件或含铜的成形体与铜淀积浴接触,并使铜通过与含在该淀积浴中的Fe(III)化合物和/或Fe(III)离子反应而溶解,从而使该铜淀积浴中铜离子源的化合物的浓度随时间保持恒定。
CNB008029377A 1999-01-21 2000-01-11 生产集成电路时由高纯铜电镀形成导体结构的方法 Expired - Fee Related CN1137511C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19903178 1999-01-21
DE19915146A DE19915146C1 (de) 1999-01-21 1999-03-26 Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
DE19903178.9 1999-03-26
DE19915146.6 1999-03-26

Publications (2)

Publication Number Publication Date
CN1337064A true CN1337064A (zh) 2002-02-20
CN1137511C CN1137511C (zh) 2004-02-04

Family

ID=26051508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008029377A Expired - Fee Related CN1137511C (zh) 1999-01-21 2000-01-11 生产集成电路时由高纯铜电镀形成导体结构的方法

Country Status (11)

Country Link
US (1) US6793795B1 (zh)
EP (1) EP1153430B1 (zh)
JP (1) JP3374130B2 (zh)
CN (1) CN1137511C (zh)
AT (1) ATE282248T1 (zh)
AU (1) AU3143500A (zh)
BR (1) BR0007639A (zh)
CA (1) CA2359473A1 (zh)
HK (1) HK1039683B (zh)
TW (1) TW464989B (zh)
WO (1) WO2000044042A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
CN100595343C (zh) * 2004-07-23 2010-03-24 上村工业株式会社 电镀铜浴和电镀铜的方法
CN1540040B (zh) * 2002-12-20 2012-04-04 希普雷公司 反向脉冲电镀组合物和方法
CN102629601A (zh) * 2011-02-01 2012-08-08 马克西姆综合产品公司 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
CN101855714B (zh) * 2007-08-02 2013-05-08 恩索恩公司 穿硅通孔的铜金属填充
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103290438A (zh) * 2013-06-25 2013-09-11 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103668356A (zh) * 2013-12-17 2014-03-26 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605204B1 (en) * 1999-10-14 2003-08-12 Atofina Chemicals, Inc. Electroplating of copper from alkanesulfonate electrolytes
JPWO2002031228A1 (ja) * 2000-10-10 2004-02-19 日本リーロナール株式会社 不溶性陽極を使用する電解銅めっき方法
US6736954B2 (en) * 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
DE10232612B4 (de) * 2002-07-12 2006-05-18 Atotech Deutschland Gmbh Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses
US20050082172A1 (en) * 2003-10-21 2005-04-21 Applied Materials, Inc. Copper replenishment for copper plating with insoluble anode
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
JP4799887B2 (ja) * 2005-03-24 2011-10-26 石原薬品株式会社 電気銅メッキ浴、並びに銅メッキ方法
US20070238265A1 (en) * 2005-04-05 2007-10-11 Keiichi Kurashina Plating apparatus and plating method
KR101335480B1 (ko) * 2006-03-30 2013-12-02 아토테크 도이칠란드 게엠베하 홀 및 캐비티를 금속으로 충전하기 위한 전기분해 방법
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
EP2392694A1 (en) 2010-06-02 2011-12-07 ATOTECH Deutschland GmbH Method for etching of copper and copper alloys
US8973538B2 (en) * 2010-06-18 2015-03-10 Caterpillar Inc. Inline engine having side-mounted heat exchangers
US20120024713A1 (en) 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
ES2644268T3 (es) 2011-01-26 2017-11-28 Macdermid Enthone Inc. Proceso para rellenar surcos de contacto en microelectrónica

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
GB8801827D0 (en) * 1988-01-27 1988-02-24 Jct Controls Ltd Improvements in electrochemical processes
DE4344387C2 (de) * 1993-12-24 1996-09-05 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
US5893966A (en) * 1997-07-28 1999-04-13 Micron Technology, Inc. Method and apparatus for continuous processing of semiconductor wafers
EP1019954B1 (en) * 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US6596148B1 (en) * 1999-08-04 2003-07-22 Mykrolis Corporation Regeneration of plating baths and system therefore

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540040B (zh) * 2002-12-20 2012-04-04 希普雷公司 反向脉冲电镀组合物和方法
CN100595343C (zh) * 2004-07-23 2010-03-24 上村工业株式会社 电镀铜浴和电镀铜的方法
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
CN101855714B (zh) * 2007-08-02 2013-05-08 恩索恩公司 穿硅通孔的铜金属填充
CN102629601A (zh) * 2011-02-01 2012-08-08 马克西姆综合产品公司 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
CN102629601B (zh) * 2011-02-01 2014-12-10 马克西姆综合产品公司 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103290438A (zh) * 2013-06-25 2013-09-11 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103290438B (zh) * 2013-06-25 2015-12-02 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103668356A (zh) * 2013-12-17 2014-03-26 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法
CN103668356B (zh) * 2013-12-17 2016-04-13 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法

Also Published As

Publication number Publication date
WO2000044042A1 (de) 2000-07-27
CN1137511C (zh) 2004-02-04
EP1153430B1 (de) 2004-11-10
CA2359473A1 (en) 2000-07-27
EP1153430A1 (de) 2001-11-14
US6793795B1 (en) 2004-09-21
HK1039683B (zh) 2005-05-06
HK1039683A1 (zh) 2002-05-03
BR0007639A (pt) 2001-11-06
ATE282248T1 (de) 2004-11-15
AU3143500A (en) 2000-08-07
JP3374130B2 (ja) 2003-02-04
TW464989B (en) 2001-11-21
JP2002535494A (ja) 2002-10-22

Similar Documents

Publication Publication Date Title
CN1137511C (zh) 生产集成电路时由高纯铜电镀形成导体结构的方法
CN100416777C (zh) 在半导体应用的电沉积铜中缺陷的降低
CN1180133C (zh) 应用调制电场在小深孔中的金属电淀积法
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
KR102509652B1 (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
CN1246504C (zh) 在工件上电镀金属的装置和方法
KR101105485B1 (ko) 관통전극형 채움 장치 및 방법
CN102318041B (zh) 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
CN104651893B (zh) 用于电镀的碱预处理
CN1867703A (zh) 电镀组合物和电镀方法
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
US8268155B1 (en) Copper electroplating solutions with halides
US7918983B2 (en) Substrate plating method and apparatus
KR100399796B1 (ko) 집적회로 제조시 고순도 구리의 도체 구조를 전해적으로형성시키는 방법
CN103003473B (zh) 刻蚀铜和铜合金的方法
KR101014839B1 (ko) 3차원 SiP의 관통형 비아와 범프의 전기화학적 가공방법
US20050092616A1 (en) Baths, methods, and tools for superconformal deposition of conductive materials other than copper
US20030188974A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
JP2009132982A (ja) 銅配線の製造方法
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
JP2025136751A (ja) 接合バンプ付き基材、および、接合バンプ付き基材の製造方法
TW202446999A (zh) 半導體電化學電鍍工具
JP2009135336A (ja) 銅層エッチング方法、エッチング処理液及び銅配線の製造方法
MXPA01007379A (es) Metodo para formar electroliticamente estructuras conductoras a partir de cobre altamente puro cuando se producen circuitos integrados

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040204

Termination date: 20170111