[go: up one dir, main page]

CN1331201C - 形成具有高沟道密度的半导体器件的方法 - Google Patents

形成具有高沟道密度的半导体器件的方法 Download PDF

Info

Publication number
CN1331201C
CN1331201C CNB031494048A CN03149404A CN1331201C CN 1331201 C CN1331201 C CN 1331201C CN B031494048 A CNB031494048 A CN B031494048A CN 03149404 A CN03149404 A CN 03149404A CN 1331201 C CN1331201 C CN 1331201C
Authority
CN
China
Prior art keywords
dielectric layer
layer
steps
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031494048A
Other languages
English (en)
Other versions
CN1469443A (zh
Inventor
普拉塞德·文卡特拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN1469443A publication Critical patent/CN1469443A/zh
Application granted granted Critical
Publication of CN1331201C publication Critical patent/CN1331201C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10D64/0111—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件(10)的方法，通过如下步骤进行：在衬底上形成第一介电层(140)；腐蚀穿透第一介电层以形成沟槽(150)，在沟槽侧壁(160)上具有沟道区(135)；侧向去除相邻于沟道上方的沟槽侧壁的部分第一介电层，以确定半导体器件的源区(280)。

Description

形成具有高沟道密度的半导体器件的方法
技术领域
本发明一般涉及半导体器件，尤其涉及给出低成本、高沟道密度的沟槽栅晶体管。
背景技术
沟槽功率金属氧化物半导体场效应晶体管(MOSFET)器件有许多应用，包括电源、电池充电器、计算机以及移动电话。沟槽功率MOSFET的一个重要特征在于其导通电阻(RDS(ON))。对于给定的器件面积，希望使功率MOSFET的RDS(ON)最小化。沟槽功率MOSFET通常用大量原胞制成。每个单独的原胞是一个小的沟槽栅晶体管。通过并联这些原胞，有可能获得器件的高电流承载能力，和低RDS(ON)。典型的沟槽功率MOSFET通常具有1000至1000000个原胞。每个原胞包含一个处于沟槽中的栅结构、处于相邻沟槽之间给出沟道的扩散基区、与每个沟槽和顶表面姓蔺的扩散源区，以及在顶表面上的基极接触区。原胞中的基极接触区是必须的，以避免基极条件漂移，后者会反过来影响器件的击穿电压和雪崩能量。
获得器件低RDS(ON)的一条途径是增大沟道密度，即器件每单位面积的有效沟道宽度。通常通过减小每个原胞的尺寸来增大原胞密度。然而，随着原胞尺寸的缩小，源区的宽度变小，而且要使用低成本光刻设备来制造更为困难。这样，为了减小原胞尺寸，需要更昂贵和复杂的光刻设备和工艺来保持对原胞尺寸的控制以避免引入缺陷，缺陷反过来会影响晶体管性能。
为了获得小的原胞尺寸，以前对更昂贵的光刻设备和复杂的工艺的需求导致了制造功率MOSFET器件整个成本的增加。
因此，需要具有小的原胞尺寸的功率沟槽MOSFET半导体器件以及以低成本制造该器件的方法。
发明内容
总之，本发明给出制造半导体器件10的方法，如下：在衬底上形成第一介电层140；腐蚀穿透第一介电层以在半导体衬底中形成沟槽150，在沟槽侧壁上具有沟道区135；侧向去除相邻于沟道上方的沟槽侧壁160的部分第一介电层，以确定半导体器件的源区280。
根据本发明的一个方面，提供了一种制造半导体器件的方法，其特征在于包括下列步骤：在衬底上形成第一介电层；在第一介电层上形成第二介电层；在第一和第二介电层中形成开口；在衬底中形成沟槽，其中沟槽具有侧壁；侧向去除相邻于侧壁的第一介电层的一部分，以在衬底上留下掩模部分；以及通过使用掩膜部分控制对衬底的掺杂剂注入来在衬底上形成掺杂区域。
根据本发明的另一个方面，提供了一种制造晶体管的方法，其特征在于：提供第一导电类型的半导体衬底，其中所述半导体衬底具有第一主表面及其中形成的第二导电类型的基区；在半导体衬底中形成第一和第二沟槽，其中所述第一和第二沟槽被间隔开，以及其中所述第一沟槽具有第一侧壁，以及其中所述第二沟槽具有第二侧壁；在第一主表面上，在第一和第二沟槽之间形成掩膜部分，其中掩膜部分的形成与光刻处理步骤无关；使用掩膜部分作为掺杂剂掩膜在半导体衬底中形成第一导电类型的第一和第二掺杂区域，其中第一掺杂区域相邻于第一侧壁，以及其中第二掺杂区域相邻于第二侧壁；在第一和第二侧壁上形成栅介电层；以及将第一导电材料放置在第一和第二沟槽中以形成栅结构。
根据本发明的另一个方面，提供了一种制造晶体管的方法，其特征在于，包括以下步骤：提供第一导电类型的衬底，该衬底具有其中形成的第二导电类型的第一掺杂区域；在半导体衬底上形成第一层；在第一层上形成第二层；在第一和第二层中形成开口；在半导体衬底中相邻于开口而形成沟槽；去除第一层在第二次之下的侧向部分以形成掩膜部分；去除第二层，从而留下掩膜部分；以及通过使用掩膜部分控制对半导体衬底的掺杂剂注入而在半导体衬底中形成第二掺杂区域。
附图说明
图1为半导体器件在第一制造阶段之后的剖面图；
图2为半导体器件在第二制造阶段之后的剖面图；
图3为半导体器件在第三制造阶段之后的剖面图；
图4为半导体器件在第四制造阶段之后的剖面图；以及
图5为半导体器件一个替代实施方案的剖面图。
具体实施方式
在附图中，具有相同参考号的要素具有类似的功能。
图1为半导体器件在第一制造阶段之后的剖面图，该半导体器件为晶体管10，具有半导体衬底100。
半导体衬底100包括n+掺杂的层110，厚度大约为六百二十五微米。在某一实施方案中，层110重掺杂以具有n+型电导，电阻率为大约0.001-0.02欧姆-分米，用作半导体器件10的导电电极。在某一实施方案中，层110包含单晶硅。
在层110上生长外延层，其厚度在层110上为大约二至二十微米之间，以形成漏区120。在某一实施方案中，外延层120包含掺杂为n-型电导的单晶硅，电阻率在大约0.1至大约10.0欧姆-分米之间。
然后将衬底100进行离子注入以形成导电类型相反的基区，标为层130。在某一实施方案中，层130厚度为大约一至三微米，掺杂为p型电导，表面处大约为1.0×1017cm-3至大约5×1017cm-3之间。
在层130上形成介电层140，厚度在大约两千至大约五千埃之间，以形成厚掩模。在某一实施方案中，介电层140由热生长的二氧化硅形成。
在介电层140上形成介电层170。在某一实施方案中，介电层170由低压化学气相沉积(LPCVD)的氮化硅形成，厚度为大约一千至两千埃。
用光刻胶构图衬底100的表面13以进行一系列标准步骤，去除介电层170和介电层140的暴露部分。然后进行标准的各向异性硅腐蚀以去除层30的暴露部分和一部分漏区或层120，以同时形成用于形成晶体管和其它有源器件的沟槽150。
然后在沟槽150的表面上生长厚度大约为五百至两千埃的牺牲氧化层(未示出)，以去除被各向异性腐蚀破坏的表面。
图2示出晶体管10在第二制造阶段之后的剖面图。使用标准的湿法化学腐蚀或各向同性等离子体腐蚀来选择去除牺牲氧化层(未示出)和部分介电层140，留下在介电层170下的介电140的掩模部分141，如图所示。
标准的湿法化学腐蚀或各向同性等离子体腐蚀在支配性侧向或水平方向211上从介电层140上去除材料，从每个侧壁160上去除的总量基本相等。因此，介电层140被下切了基本相等的距离220和221，该距离由标准湿法化学腐蚀或各向同性等离子体腐蚀步骤的持续时间来决定。这样，通过改变湿法化学腐蚀或各向同性等离子体腐蚀的时间，经侧向腐蚀介电层140以在基区130表面产生受控的侧向尺寸230，形成了掩模部分141，如图所示。
所以，利用上述工艺和光刻工艺，获得了掩模部分141的小的、恰当控制的特征尺寸，光刻工艺只需解决相邻沟槽150之间的间距，即，尺寸220、230和221之和。这样的光刻工艺只需更为便宜的设备和更简单的工艺，却能以低制造成本形成精确定位的掩模部分141。
这样使用上述简单的定时腐蚀来确定尺寸230、220和221。另外，由于尺寸220和尺寸221基本类似，掩模部分141在相邻沟槽150之间自对准。
在上述腐蚀过程中，“下切”或“支配性水平方向”指的是，通过选择合适的腐蚀化学，湿法化学腐蚀或各项同性等离子体腐蚀对介电层140的材料——在某一实施方案中，即二氧化硅——将能具有很高的选择性。因此，即使能从层130或介电层170上去除材料，也只是去掉一点点。在层170由氮化硅形成、层140由二氧化硅形成，而层130为基区的实施方案中，使用10∶1的氢氟酸(HF)溶液和氟化氨(NH4F)来进行定时湿法化学腐蚀。在替代实施方案中，用定时各向同性等离子体腐蚀来代替上面的湿法腐蚀以选择腐蚀上表面或平面195或下表面或平面190，以去除部分层140，其中腐蚀主要发生在垂直于沟槽150侧壁160的方向211上。
图3示出晶体管10在第三制造阶段之后的剖面图。利用定时腐蚀去除了介电材料170。在某一实施方案中，利用湿法化学腐蚀进行定时腐蚀处理，湿法化学腐蚀的特征在于热的磷酸溶液。
然后在衬底100上生长介电材料240。在某一实施方案中，介电材料240包括在氧气环境中热生长的二氧化硅，在大约八百至一千摄氏度的温度下生长大约三十至六十分钟。介电材料240的介电常数通常为大约3.9，厚度为大约一百至一千埃，用作晶体管100的栅氧化物。
然后在衬底100上沉积导电材料250，覆盖衬底并填充沟槽150。在某一实施方案中，导电材料250包括利用化学气相沉积来沉积的多晶硅。然后，使用标准的平面化技术去除沟槽150上的导电材料250。在某一实施方案中，利用反应离子刻蚀来进行平面化。在替代实施方案中，利用化学机械抛光(CMP)来进行平面化。
然后，利用掩模部分141作为注入掩模对衬底进行离子注入，在基区130中注入n+型掺杂剂260，以形成源区280。这样，注入掩模或掩模部分141防止掺杂剂进入阻挡注入或基极接触区270。由于精确控制了掩模部分141的尺寸230且掩模部分141是自对准的，因此源区280或基极接触区270可做得很小，而无须为未对准区域留下附加空间。另外，由于无需额外的光刻步骤来确定掩模部分141，因而可进一步降低制造成本。
此外，由于掩模部分141的厚度142在形成过程中可以改变，可以容易地对该部分的掩模特性进行可控改变，以使其有注入阻挡作用，其中掺杂物质只在掩模部分141中穿透很浅的深度，或其中掺杂物质穿透更大的深度而保持所有上述优点。
图4示出晶体管10在第四制造阶段之后的剖面图。在衬底上形成内层介电(ILD)材料245，例如二氧化硅，其厚度为大约0.5微米。然后进行接触光刻步骤以确定接触腐蚀。利用标准腐蚀技术从暴露的接触区去除ILD材料和掩模部分141。在接触腐蚀之后，进行p+增强注入290，以给出低阻基极接触275。然后将源在八百至一千摄氏度下退火大约三十分钟。在器件10开启时，沟道区或沟道135在源和漏之间传导电流。然后在衬底上形成金属——例如铝——作为电极，然后利用照相步骤来构图金属以形成晶体管的源和栅电极。然后通过研磨背面将晶片减薄至所需厚度，然后在背面上沉积金属形成晶体管的漏电极。这样，形成了具有沟道135、源285、漏120和栅250的晶体管10。
图5示出晶体管10一个替代实施方案的剖面图，其中利用掩模部分141来部分掩盖源，这样在掩模部分141下可以有源注入部分，以形成具有相邻于沟槽侧壁160的深部285的源276结，以及处在中间的浅部276，以改善工作特性。进行p+增强注入，它深于源的浅中心部分，但浅于源靠近沟槽侧壁的深部。以上述方式形成的源的深部防止了p+注入对沟道中掺杂浓度的影响，从而防止了阈值电压(VTH)受到不利影响。此外，源区中心的p+注入降低了基电阻，改善了雪崩能量特性。尽管没有示出，上述氧化物阻挡可阻挡中心部分的所有源注入，从而p+增强注入将延伸至表面。
上述简单方法与标准半导体工艺是兼容的，导致了具有精确定位的基极接触和源区的低成本、高沟道密度的沟槽功率MOSFET。

Claims (20)

1.一种制造半导体器件的方法，其特征在于包括下列步骤：
在衬底上形成第一介电层；
在第一介电层上形成第二介电层；
在第一和第二介电层中形成开口；
在暴露于所述开口的衬底中形成沟槽，其中沟槽具有侧壁；
侧向去除相邻于侧壁的第一介电层的一部分，以在衬底上留下掩膜部分；
去除所述第二介电层的至少一部分以暴露所述掩膜部分；以及
通过使用掩膜部分控制对衬底的掺杂剂注入来在衬底上形成掺杂区域。
2.根据权利要求1的方法，其中形成掺杂区域的步骤包括：形成掺杂区域，其中掩膜部分部分地阻挡对衬底的掺杂剂注入，以使得掺杂区域包括深部和浅部。
3.根据权利要求1的方法，其中形成掺杂区域的步骤包括：形成掺杂区域，其中掩膜部分基本上阻挡在掩膜部分之下对衬底的掺杂剂注入。
4.根据权利要求1的方法，其中在衬底上形成第一介电层的步骤包括以下步骤：在下述衬底上形成第一介电层，所述衬底包括在第二导电类型半导体材料的层中形成的第一导电类型的基区；以及其中，形成沟槽的步骤包括以下步骤：形成下述沟槽，所述沟槽通过基区延伸进入第二导电类型半导体材料的层中。
5.根据权利要求4的方法，其中形成掺杂区域的步骤包括以下步骤：形成第二导电类型的源区。
6.根据权利要求1的方法，其中侧向去除第一介电层的一部分的步骤包括以下步骤：通过进行湿法化学腐蚀或各向异性等离子体腐蚀之一来腐蚀第一介电层，以及其中所述侧向去除的步骤包括在第一介电层横向相对侧去除大致相等的量。
7.根据权利要求1的方法，其中形成第一介电层的步骤包括以下步骤：形成热生长二氧化硅层。
8.根据权利要求1的方法，其中形成第二介电层的步骤包括以下步骤：沉积氮化硅层。
9.一种制造晶体管的方法，其特征在于：
提供第一导电类型的半导体衬底，其中所述半导体衬底具有第一主表面及其中形成的第二导电类型的基区；
在第一主表面上形成第一介电层；
在第一介电层上形成第二介电层；
在第一和第二介电层中形成第一和第二开口，其中所述第一和第二开口被间隔开；
分别通过所述第一和第二开口在半导体衬底中形成第一和第二沟槽，其中所述第一沟槽具有第一侧壁，以及其中所述第二沟槽具有第二侧壁；
侧向去除第一介电层在第二介电层之下并相邻于第一和第二侧壁的部分，以形成掩膜部分；
去除所述第二介电层的至少一部分，以留下所述掩膜部分；
使用掩膜部分作为掺杂剂掩膜在半导体衬底中形成第一导电类型的第一和第二掺杂区域，其中第一掺杂区域相邻于第一侧壁，以及其中第二掺杂区域相邻于第二侧壁；
在第一和第二侧壁上形成栅介电层；以及
将第一导电材料放置在第一和第二沟槽中以形成栅结构。
10.根据权利要求9的方法，去除第二介电层以留下掩膜部分的步骤包括去除全部第二介电层。
11.根据权利要求9的方法，其中形成掩膜部分的步骤包括以下步骤：形成具有一定厚度的掩膜部分，当形成第一和第二掺杂区域时，所述掩膜部分部分地阻挡对半导体衬底的掺杂剂穿透，以使得在第一和第二掺杂区域之间形成浅掺杂部分。
12.根据权利要求9的方法，其中侧向去除第一介电层的部分的步骤包括下列步骤：用湿法化学方式来腐蚀第一介电层。
13.根据权利要求9的方法，其中侧向去除第一介电层的部分的步骤包括下列步骤：以等离子体方式腐蚀第一介电层。
14.一种制造晶体管的方法，其特征在于，包括以下步骤：
提供第一导电类型的衬底，该衬底具有其中形成的第二导电类型的第一掺杂区域；
在半导体衬底上形成第一层；
在第一层上形成第二层；
在第一和第二层中形成开口；
在半导体衬底中在开口内形成沟槽；
去除第一层在第二层之下的侧向部分以形成掩膜部分；
去除第二层，从而留下掩膜部分；以及
通过使用掩膜部分控制对半导体衬底的掺杂剂注入而在半导体衬底中形成第二掺杂区域。
15.根据权利要求14的方法，其中形成第一层的步骤包括以下步骤：形成二氧化硅层。
16.根据权利要求14的方法，其中形成第二层的步骤包括以下步骤：形成氮化硅层。
17.根据权利要求14的方法，进一步包括下列步骤：
在沟槽的侧壁上形成栅介电层；
在栅介电层上形成导电层；以及
在导电层上形成内层介电ILD。
18.根据权利要求14的方法，其中形成第二掺杂区域的步骤包括以下步骤：形成下述第二掺杂区域，所述第二掺杂区域具有相邻于沟槽的深部和相邻于深部的浅部。
19.根据权利要求14的方法，其中去除侧向部分的步骤包括以下步骤：用湿法化学方式来腐蚀第一介电层。
20.根据权利要求14的方法，其中去除侧向部分的步骤包括以下步骤：用各向异性等离子体腐蚀方式来腐蚀第一介电层。
CNB031494048A 2002-06-27 2003-06-20 形成具有高沟道密度的半导体器件的方法 Expired - Fee Related CN1331201C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/184,187 US6852634B2 (en) 2002-06-27 2002-06-27 Low cost method of providing a semiconductor device having a high channel density
US10/184,187 2002-06-27

Publications (2)

Publication Number Publication Date
CN1469443A CN1469443A (zh) 2004-01-21
CN1331201C true CN1331201C (zh) 2007-08-08

Family

ID=29779292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031494048A Expired - Fee Related CN1331201C (zh) 2002-06-27 2003-06-20 形成具有高沟道密度的半导体器件的方法

Country Status (3)

Country Link
US (1) US6852634B2 (zh)
CN (1) CN1331201C (zh)
TW (1) TWI287851B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511590B1 (ko) * 2003-01-30 2005-09-02 동부아남반도체 주식회사 반도체 소자 및 그의 제조 방법
US7276406B2 (en) * 2004-10-29 2007-10-02 Freescale Semiconductor, Inc. Transistor structure with dual trench for optimized stress effect and method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5387528A (en) * 1992-07-23 1995-02-07 U.S. Philips Corporation Method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5578508A (en) * 1993-10-28 1996-11-26 Kabushiki Kaisha Toshiba Vertical power MOSFET and process of fabricating the same
JPH11266015A (ja) * 1998-03-18 1999-09-28 Denso Corp 炭化珪素半導体装置の製造方法
US6372559B1 (en) * 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4705759B1 (en) * 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS644530A (en) * 1987-06-26 1989-01-09 Toyota Motor Corp Control device in differential operation limiting device in four-wheel-drive vehicle
DE69110059T2 (de) * 1990-12-27 1995-12-07 Du Pont Maleinsäureanhydrid/vinyl- oder allylether flecken abweisende polymere.
DE59208987D1 (de) * 1992-08-10 1997-11-27 Siemens Ag Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6358818B1 (en) * 1998-03-04 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming trench isolation regions
DE19953620A1 (de) * 1998-11-09 2000-05-11 Int Rectifier Corp Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
JP2001077356A (ja) * 1999-08-31 2001-03-23 Miyazaki Oki Electric Co Ltd 縦型ｍｏｓ半導体装置
US6372583B1 (en) * 2000-02-09 2002-04-16 Intel Corporation Process for making semiconductor device with epitaxially grown source and drain
WO2002023624A2 (en) * 2000-09-14 2002-03-21 Infineon Technologies North America Corp. Field effect transistor and method of fabrication
US6638813B1 (en) * 2002-01-29 2003-10-28 Taiwan Semiconductor Manufacturing Company Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell
US6767835B1 (en) * 2002-04-30 2004-07-27 Advanced Micro Devices, Inc. Method of making a shaped gate electrode structure, and device comprising same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387528A (en) * 1992-07-23 1995-02-07 U.S. Philips Corporation Method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5578508A (en) * 1993-10-28 1996-11-26 Kabushiki Kaisha Toshiba Vertical power MOSFET and process of fabricating the same
JPH11266015A (ja) * 1998-03-18 1999-09-28 Denso Corp 炭化珪素半導体装置の製造方法
US6372559B1 (en) * 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET

Also Published As

Publication number Publication date
US6852634B2 (en) 2005-02-08
TW200402830A (en) 2004-02-16
TWI287851B (en) 2007-10-01
CN1469443A (zh) 2004-01-21
US20040002222A1 (en) 2004-01-01

Similar Documents

Publication Publication Date Title
CN100474616C (zh) 具有增加的导通电阻的沟槽mosfet器件
US6043126A (en) Process for manufacture of MOS gated device with self aligned cells
US6051488A (en) Methods of forming semiconductor switching devices having trench-gate electrodes
US20100244125A1 (en) Power semiconductor device structure for integrated circuit and method of fabrication thereof
CN112825327B (zh) 半导体结构及其形成方法
JP2007531988A (ja) トレンチデバイスのための自動整合された接点構造体
TW591752B (en) Symmetric trench MOSFET device and method of making same
US20130049113A1 (en) U-shape resurf mosfet devices and associated methods of manufacturing
JP4122230B2 (ja) オン抵抗が低減された二重拡散型電界効果トランジスタ
KR100948663B1 (ko) 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법
TWM635837U (zh) 半導體裝置
JP5743246B2 (ja) 半導体装置及び関連する製造方法
CN112582265B (zh) 半导体结构及其形成方法
US7923330B2 (en) Method for manufacturing a semiconductor device
CN1331201C (zh) 形成具有高沟道密度的半导体器件的方法
TW202407808A (zh) 功率半導體裝置及其製造方法
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
EP0996970B1 (en) Manufacture of field-effect semiconductor devices
KR100419024B1 (ko) 트랜지스터의 제조 방법
KR100480673B1 (ko) 트렌치형파워모스펫제조방법
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
TWI802320B (zh) 半導體結構以及閘極結構的製造方法
EP3690952A1 (en) Trench gate semiconductor device and method of manufacture
KR20030002519A (ko) 반도체소자의 트랜지스터 형성방법
CN120239308A (zh) 具有超结沟槽栅的mosfet器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20210620