CN1329967C - 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法 - Google Patents

Abstract

提供了镍-自对准硅化物工艺和利用该工艺的制造半导体器件的方法。镍-自对准硅化物工艺包括制备具有硅区和包含硅的绝缘区的衬底。镍沉积在衬底上，并且在300℃至380℃的第一温度下退火镍以在硅区上选择性地形成单镍单硅化物层，并且在绝缘区上仅剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘区，并同时在硅区上仅剩下单镍单硅化物层。随后，在比第一温度高的第二温度下对单镍单硅化物层进行退火，从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

Description

镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法

相关申请的交叉引用

本申请要求了于2003年11月17提交的韩国专利申请号2003-81255的优先权，这里引入其全部内容作为参考。

技术领域

本发明涉及制造半导体器件的方法，更具体地涉及镍-自对准硅化物(nickel salicide)工艺和利用该工艺制造半导体器件的方法。

背景技术

分立器件例如金属氧化物半导体(MOS)晶体管广泛用于半导体器件中。由于半导体器件变得更加高度集成化，MOS晶体管按比例缩小了。结果，MOS晶体管的沟道长度减小从而导致了短沟道效应。沟道长度的减小导致栅极窄的宽度。从而增加了栅电极的电阻。为了改善短沟道效应，应该减小栅极绝缘层的厚度以及MOS晶体管的源和漏区的结深度。结果，提高了栅电极的电容(C)和电阻(R)。在这种情况下，由于电阻-电容(RC)的延迟时间，降低了用于栅电极的电信号的传输速度。

另外，为了改善MOS晶体管的特性，减小了源/漏区的结深度。在这种情况下，提高了源/漏区的薄层电阻。结果，降低了短沟道MOS晶体管的可操作性能(drivability)。为了实现适合于高度集成半导体器件的高性能MOS晶体管，广泛应用自对准硅化物(salicide)技术。

自对准硅化物技术是一种通过选择性地在栅电极和源/漏区上形成金属硅化物层，从而减小栅电极和源/漏区的电阻的工艺技术。广泛地应用硅化钴层或硅化钛层作为金属硅化物层。具体地，硅化钴层的电阻受线宽改变的影响非常小。因此，硅化钴层被广泛地用于形成在短沟道MOS晶体管的栅电极上的金属硅化物层。

在关于linuma等人的名称为“Semiconductor device and method ofmanufacturing the same”的美国专利号5,989,988中公开了一种形成硅化钴层的方法。然而，当栅电极的宽度小于约0.1μm时，硅化钴层的应用由于成团作用受到了某些限制。因而，近年来将镍-自对准硅化物技术用作制造高性能的MOS晶体管。

通过镍-自对准硅化物技术形成的硅化镍层可以具有不同的组成比率。例如，硅化镍层可以是双镍单硅化物层(Ni₂Si层)，单镍单硅化物层(NiSi层)和单镍双硅化物层(NiSi₂层)中的任何一种。在这些硅化镍层中NiSi层具有最低的电阻率。然而，NiSi层在大约300℃至约550℃的低温下形成。

在关于lnoue的名称为“salicide process for selectively forming amonocobalt disilicide film on a silicon region”的美国专利号5,780,361中公开了一种形成硅化镍层和硅化钴层的方法。根据lnoue的观点，以150℃至300℃的温度下在硅衬底上沉积镍以形成双镍单硅化物层，并且在高于沉积温度的温度下退火双镍单硅化物层，从而形成单镍单硅化物层。在这种情况下，当单镍单硅化物层在高于约600℃的温度下后退火时，可将单镍单硅化物层转化成单镍双硅化物层。

总之，需要提高单镍单硅化物层的热稳定性。

发明内容

本发明的实施方案提供了能够提高单镍单硅化物层的热稳定性的镍-自对准硅化物工艺。

本发明的另一实施方案提供了一种制造半导体器件的方法，该方法利用优化的镍-自对准硅化物工艺保持热稳定性。

一方面，本发明针对一种镍-自对准硅化物工艺。镍-自对准硅化物工艺包括准备具有硅区和包含硅的绝缘区的衬底，并且在衬底上沉积镍。在300℃至380℃的第一温度下退火具有沉积的镍的衬底。结果，在硅区上选择性地形成了单镍单硅化物层，并在绝缘区上留下未反应的镍层。选择性除去未反应的镍层，从而暴露绝缘区使得在硅区上仅仅剩下单镍单硅化物层。然后将已除去未反应的镍层的衬底在高于第一温度的第二温度下退火，从而不需要单镍单硅化物层的相变就形成了热稳定的单镍单硅化物层。

在一些实施方案中，硅区可以是单晶硅衬底或多晶硅层，并且绝缘区可以是氧化硅层或氮化硅层。

在另一些实施方案中，镍可以是纯镍或镍合金。镍合金可以包含从钽(Ta)、锆(Zr)、钛(Ti)、铪(Hf)、钨(W)、钴(Co)、铂(Pt)、钼(Mo)、钯(Pd)、钒(V)和铌(Nb)组成的组中选择的至少一种材料。

在其它的实施方案中，镍的沉积可以在150℃至300℃的温度下进行。另外，镍的沉积可以用溅射技术进行。

在其它的实施方案中，第二温度可以在400℃至500℃范围内。可以利用溅射装置或迅速热退火装置在第二温度下进行退火。

在另一方案中，本发明针对一种利用优化的镍-自对准硅化物工艺制造半导体器件的方法。该方法包括在半导体衬底的预定区域中形成MOS晶体管。形成的MOS晶体管具有彼此分开的源区和漏区、形成于源区和漏区之间的沟道区上方的栅极图案、以及覆盖栅极图案侧壁的绝缘隔离片(insulatingspacer)。在具有MOS晶体管的半导体衬底的整个表面上沉积镍。对具有沉积镍的半导体衬底在300℃至380℃的第一温度下进行第一退火工艺，从而至少在源和漏区上选择性地形成单镍单硅化物层。在这种情况下，在绝缘隔离片上剩下了未反应的镍层。选择性除去未反应的镍层，从而暴露绝缘隔离片并且在源和漏区上仅剩下单镍单硅化物层。对已除去了未反应的镍层的半导体衬底在高于第一温度的第二温度下进行第二退火工艺，在无需单镍单硅化物层的相变的情况下形成热稳定的单镍单硅化物层。

在一些实施方案中，形成栅极图案包括在半导体衬底上形成硅层并构图硅层。在这种情况下，在第一退火工艺期间，构图的硅层与在已构图的硅层上的镍反应形成了单镍单硅化物层。

可选择地，形成栅极图案可以包括在半导体衬底上依次形成导电层和绝缘层，并连续构图绝缘层和导电层。在这种情况下，仅在源区和漏区上形成单镍单硅化物层。

在其它实施方案中，镍可以是纯镍或镍合金。镍合金可以包含由Ta、Zr、Ti、Hf、W、Co、Pt、Mo、Pd、V和Nb构成的组中选择的至少一种材料。

在其它的实施方案中，可以在150℃至300℃的温度下进行沉积镍。另外，可以利用溅射技术沉积镍。

在另外其它的实施方案中，第二温度可以在400℃至500℃的范围内。可以利用溅射装置或迅速热退火装置在第二温度下进行退火。

在另一方面，本发明针对一种利用优化的镍-自对准硅化物技术制造半导体器件的方法。该方法包括在半导体衬底的预先区内形成MOS晶体管。形成MOS晶体管以具有彼此分开的源区和漏区、形成于源区和漏区之间的沟道区上方的栅电极、以及覆盖栅极侧壁的绝缘隔离片。在具有MOS晶体管的半导体衬底上形成暴露栅电极的绝缘掩模图案。形成绝缘掩模图案以覆盖源和漏区。在具有掩模图案的半导体衬底的整个表面上沉积镍。对具有沉积镍的半导体衬底在300℃至380℃的第一温度下进行第一退火工艺，从而在栅电极上选择性地形成单镍单硅化物层。在这种情况下，在掩模图案上剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘掩模图案，从而在栅电极上仅剩下单镍单硅化物层。将已除去未反应的镍层的半导体衬底在高于第一温度的第二温度下进行第二退火工艺，从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

在一些实施方案中，栅电极可以由硅层形成。另外，绝缘隔离片可以由氧化硅层或氮化硅层形成。

在其它实施方案中，形成绝缘掩模图案可以包括在具有MOS晶体管的半导体衬底的整个表面上形成绝缘掩模层，然后平坦化绝缘掩模层直到露出栅电极。绝缘掩模层可以由氧化硅层形成。

在另一些实施方案中，镍可以是纯镍或镍合金。镍合金可以包含由Ta、Zr、Ti、Hf、W、Co、Pt、Mo、Pd、V和Nb构成的组中选择的至少一种材料。

在另一些实施方案中，镍的沉积可以在150℃至300℃的温度下进行。另外，可以利用溅射技术来进行镍的沉积。

此外，第二温度可以是在400℃至500℃的范围内。

附图说明

通过本发明的优选实施方案结合附图的具体描述，本发明的上述和其它的目的、特征和优点将会变得显而易见。附图没有必要按比例，只要能说明本发明的主旨即可。

图1图解了根据本发明的实施方案制造半导体器件的方法的工艺流程图。

图2-7图解了根据本发明实施方案制造半导体器件的方法的截面图。

图8-11图解了根据本发明另一个实施方案制造半导体器件的方法的截面图。

图12是显示根据本发明的实施方案制造的硅化镍层的热稳定性和传统的硅化镍层的热稳定性的图表。

图13是显示与在本发明中进行的第一退火工艺的温度相对应的硅化镍层的薄层电阻的图表。

图14是显示与纯镍沉积温度相应的硅化镍层的热稳定性的图表。

图15是显示与镍-钽沉积温度对应的镍钽硅化物层的热稳定性的图表。

图16是显示与镍-钽沉积温度相对应的形成在N型杂质扩散区上的镍钽硅化物层的热稳定性的图表。

图17是显示与镍-钽沉积温度相对应的形成在P型杂质扩散区上的镍钽硅化物层的热稳定性的图表。

图18是显示与N型多晶硅栅电极的线宽对应的形成在N型多晶硅栅电极上的镍钽硅化物层的热稳定性的图表。

图19是显示与P型多晶硅栅电极的线宽对应的形成在P型多晶硅栅电极上的镍钽硅化物层的热稳定性的图表。

图20是显示与N型杂质扩散区的线宽对应的形成在N型杂质扩散区上的镍钽硅化物层的热稳定性的图表。

图21是显示与P型杂质扩散区的线宽对应的形成在P型杂质扩散区上的镍-钽硅化物层的热稳定性的图表。

图22显示了与不同的镍沉积温度对应的硅化镍层的x射线散射测量结果。

具体实施方式

现在下文中将参考所示的本发明优选实施方案的附图更加充分地描述本发明。然而本发明可以以不同的形式表达，并且不应该限制在此阐述的实施方案。而且，提供这些实施方案使得本公开更加透彻和完全，并且将充分地把本发明的范围传达给本领域技术人员。在图中，为了清楚夸大了层和区的厚度。在整个说明书中，相同的数字代表相同的元件。

图1图解了根据本发明的实施方案的镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法的工艺流程图，图2至7图解了根据本发明的实施方案的镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法的截面图。

参考图1和2，在例如单晶硅衬底的半导体衬底31的预定区中形成隔离层33以定义有源区(active region)。在有源区上形成栅极绝缘层35。栅极绝缘层可以由氧化硅层形成。栅极导电层和栅极帽层依次形成在具有栅极绝缘层35的半导体衬底的整个表面上。栅极导电层可以由非晶硅层、多晶硅层和单晶硅层中的任何一种形成。硅层可以掺杂有N型杂质或者P型杂质。可选择地，可以通过依次堆叠硅层、氮化钨(WN)层和钨层形成栅极导电层。在这种情况下，可分别形成厚度为800、50和500的硅层、WN层和钨层。另外，栅极帽层可以由绝缘层如氧化硅层或氮化硅层形成。形成栅极帽层的工艺可以省略。

构图栅极帽层和栅极导电层形成横跨有源区(在图1中步骤1)上方的栅极图案46。结果，栅极图案46包括依次叠加的栅电极43和栅极帽层图案45。然而，当形成栅极帽层的工艺被省略时，栅极图案46仅仅由栅电极43构成。当通过依次叠加硅层、WN层和钨层形成栅极导电层时，栅电极43包括依次叠加的硅图案37、WN图案39和钨图案41。可选择地，当栅极导电层仅由硅层形成时，栅电极43仅由硅图案37构成。

随后，利用栅极图案46和隔离层33作为离子注入掩模在有源区中注入第一杂质离子，从而形成稍微掺杂的漏区(LDD)47(图1中的步骤3)。第一杂质离子可以是N型杂质离子或P型杂质离子。

参考图1和3，在具有LDD区47的半导体衬底的整个表面上形成间隔绝缘层。间隔绝缘层可以由氧化硅层或氮化硅层形成。异向蚀刻间隔绝缘层以在栅极图案46的侧壁上形成绝缘隔离片(insulating spacer)49(图1中的步骤5)。利用栅极图案46、隔离片49和隔离层33作为离子注入掩模，把第二杂质离子注入到有源区中，从而形成源和漏区51(图1中的步骤7)。结果，LDD区47保留在隔离片49下面。第二杂质离子也可以是N型杂质离子或P型杂质离子。

退火具有源和漏区51的半导体衬底，以激活在源和漏区51内的杂质离子(在图1中的步骤9)。可以通过迅速热退火工艺在830℃至1150℃的温度下来进行源和漏退火工艺。栅极图案46、栅极绝缘层35、源和漏区51和隔离片49构成了MOS晶体管。源和漏区51可以通过除了本实施方案中描述的方法以外的其它方法来形成。比如，形成从半导体衬底的表面突出的源和漏区的方法，也就是说，形成上升的源和漏区的方法可以应用于源和漏区51。

参考图1和4，清洁已完成源和漏区退火处理的半导体衬底的表面以便除去天然氧化层和残留在源和漏区51上的污染颗粒。在清洁了的半导体衬底的整个表面上沉积镍(图1中的步骤11)。镍可以是纯镍或镍合金。具体地，镍合金可以包含从Ta、Zr、Ti、Hf、W、Co、Pt、Mo、Pd、V和Nb构成的组中选择的至少一种材料。当镍是镍合金时，可以提高在随后的工艺中要形成的镍合金硅化物层的热稳定性。

优选在150℃至300℃的温度下沉积镍。另外，镍可以利用溅射技术来沉积。可以通过在清洁过的半导体衬底的整个表面上形成镍层53，即纯镍层或镍合金层来沉积镍。在这种情况下，在源和漏区51内的硅原子在镍沉积期间可以与镍层53内的镍原子反应。结果，可以在源和漏区51上形成双镍单硅化物(Ni₂Si)层。然而，双镍单硅化物层仍然具有高的电阻。可以在镍层53上进一步形成帽层55。帽层55可以由氮化钛层构成。在这种情况下，氮化钛层用于防止镍层53氧化。然而，帽层55的形成可以被省略。

参考图1和图5，对具有镍层53和帽层55的半导体衬底进行第一退火工艺(图1中的步骤13)。第一退火工艺优选在约300℃至约380℃的第一温度下进行。在这种情况下，在源和漏区51上的镍层53与源和漏区51内的硅原子反应，从而形成具有最小电阻的单硅化镍层53a。当镍为镍钽时，单镍单硅化物层53a含有钽。

此时，在第一退火工艺期间，绝缘隔离片49、栅极帽层图案45和隔离层33不与镍层53反应。结果，即使当进行了第一退火工艺时，未反应的镍层53仍然残留在绝缘隔离片49、栅极帽层图案45和隔离层33上。

第一退火工艺可以利用溅射装置进行。也就是说，当利用溅射装置沉积镍时，在沉积镍后可以利用原位(in-situ)工艺进行第一退火工艺。

随后，利用湿蚀刻剂选择性地除去未反应的镍层53，以便露出绝缘隔离片49、隔离层33和栅极帽层图案45(图1中的步骤15)。可以利用硫酸(H₂SO₄)和过氧化氢(H₂O₂)的混合物除去未反应的镍层53。在除去未反应的镍层的同时还可以剥掉帽层55。

参考图1和6，在已经除去了未反应的镍层53的半导体衬底上进行第二退火工艺(图1中的步骤17)。第二退火工艺优选在比第一温度高的第二温度下进行。具体地，第二温度可以在大约400℃至约500℃的范围内。在这种情况下，在源和漏区51上的单镍单硅化物层53a可以不需要任何相变的情况下具有热稳定性。结果，在源和漏区51上形成了具有热稳定性的单镍单硅化物层53b。可以利用溅射装置或迅速热退火装置进行第二退火工艺。

在已经完成了第二退火工艺的半导体衬底上形成层间介电(ILD)层57(图1中的步骤19)。构图ILD层57以形成接触孔59，该接触孔59暴露了在源和漏区51上的单镍单硅化物层53b。在具有接触孔59的半导体衬底的整个表面上形成金属层，并且构图该金属层以形成覆盖接触孔的金属互连线61(图1中的步骤21)。

图7图解了根据本发明的另一实施方案的半导体器件的制造方法的截面图。本实施方案在形成栅极图案的方法方面不同于图2至图6中所示的实施方案。因此，在本实施方案中将仅描述形成栅极图案的方法。

参考图7，在具有栅极绝缘层35的半导体衬底的整个表面上形成硅层例如多晶硅层。构图多晶硅层以形成横跨有源区的栅电极，即多晶硅构图。在这种情况下，形成如图4中所示的镍层53以直接接触多晶硅图案37以及源和漏区51。结果，根据本实施方案，如图7所示，不仅在源和漏区51上形成了单镍单硅化物层53b，而且在栅电极37上形成了单镍单硅化物层53g。

图8至11图解了根据本发明的其它实施方案制造半导体器件的方法的截面图。

参考图8，利用参考图2和图3描述的同样的方法形成MOS晶体管。在本实施方案中，形成MOS晶体管的栅极图案，以仅具有图2和图3中所示的硅图案37。然后在具有MOS晶体管的半导体衬底的整个表面上形成绝缘掩模层。优选的，绝缘掩模层由对于硅图案37具有蚀刻选择性的绝缘层形成。例如，绝缘掩模层可以由氧化硅层形成。绝缘掩模层被平坦化以形成暴露硅图案37的绝缘掩模图案95。结果，至少源和漏区51覆盖有掩模图案95。

参考图9，在具有掩模图案95的半导体衬底的整个表面上沉积镍。利用参考图4描述的同样的方法沉积镍。即，镍可以是纯镍或镍合金，并且在150℃至300℃的温度下沉积。结果，在暴露的硅图案37和掩模图案95上形成镍层97。可以在镍层97上进一步形成帽层99。帽层99由与如图4中所示的帽层55相同的材料形成。

参考图10，对具有镍层97和帽层99的半导体衬底进行第一退火工艺。利用与参考图5描述的同样的方法进行第一退火工艺。结果，仅在硅图案37上选择性地形成单镍单硅化物层97a。然后利用H₂SO₄和H₂O₂的混合物除去残留在掩模图案95上的未反应的镍层97和帽层99。

参考图11，对已经除去未反应的镍层97的半导体衬底进行第二退火工艺。利用与参考图6所描述的同样的方法进行第二退火工艺。结果在硅图案37，即栅电极上形成了具有热稳定性的单镍单硅化物层97g。

在已完成第二退火工艺的半导体衬底上形成ILD层101。构图ILD层101和掩模图案95以形成暴露源和漏区51的接触孔103。当形成接触孔103时，还可以形成暴露单镍单硅化物层97g的其它接触孔。在具有接触孔103的半导体衬底的整个表面上形成金属层，并且构图金属层以形成覆盖接触孔的金属互连线105。

<实施例>

以下，将描述根据上述的实施方案和现有技术制造的样品的不同测量结果。

图12是显示根据本发明的实施方案和现有技术制造的单镍单硅化物层的抗热性的图表。参考图12，横轴表示后退火温度Tp，而纵轴表示薄层电阻Rs。

利用在下面的表1中描述的关键工艺条件在硅衬底上制造示出图12测量结果的单镍单硅化物层。

表1

工艺参数	现有技术	本发明
			1.镍沉积	纯镍，300℃	纯镍，150℃
2.第一退火	省略	300℃，3分钟
			3.湿蚀刻	已进行	已进行
4.第二退火	450℃，30秒，RTP	430℃，3分钟，溅射退火

参考图12和表1，传统的单镍单硅化物层和本发明的单镍单硅化物层都示出了在室温下(RT)的大约5欧姆/每平方的薄层电阻。然而，传统的单镍单硅化物层在650℃的温度下进行了30分钟的后退火工艺后，示出了大约160欧姆/sq的高薄层电阻。相反，即使在后退火工艺后，本发明的单镍单硅化物层仍示出了5欧姆/sq的薄层电阻。因此，可以知道传统的单镍单硅化物层在650℃的高温下发生了相变，而本发明的单镍单硅化物层即使在650℃的高温下仍然没有发生相变。即本发明与现有技术相比提高了单镍单硅化物层的热稳定性。

图13是显示在如表1中描述的第一退火工艺后形成的硅化镍层的薄层电阻的图表。参考图13，横轴表示第一退火工艺的温度T1，纵轴表示薄层电阻Rs。在这种情况下，通过利用溅射技术在150℃下沉积纯镍、并随后对纯镍退火3分钟来形成硅化镍层。

从图13中可以看出，当第一退火温度T1低于300℃时，硅化镍层示出了大约30欧姆/sq的薄层电阻。相反，当第一退火温度T1是300℃或更高时，硅化镍层的薄层电阻迅速降低到大约5欧姆/sq至大约10欧姆/sq。可以理解，在300℃或更高的温度下形成具有最低的电阻的单镍单硅化物层。

图14是显示与纯镍的沉积温度相对应的单镍单硅化物层的热稳定性的图表。参考图14，横轴表示后退火温度Tp，纵轴表示薄层电阻Rs。

利用下表2中描述的关键工艺条件，在硅衬底上制造示出了图14中的测量结果的单镍单硅化物层。

表2

工艺参数	样品A	样品B	样品C	样品D	样品E
						纯镍沉积	50℃	100℃	150℃	200℃	300℃
第一退火	300℃，3分钟
						湿蚀刻	已进行
第二退火	460℃，30秒

参考图14和表2，当以高于约150℃的温度沉积纯镍时，即使在大约600℃下进行了后退火工艺后，单镍单硅化物层仍示出了大约5欧姆/sq的稳定的薄层电阻。相反，当在大约100℃或更低的温度下沉积纯镍时，单镍单硅化物层的薄层电阻在约600℃下进行的后退火工艺后迅速降低到大约9欧姆/sq。因此，当纯镍的沉积温度高于约100℃时，可以得到热稳定的单镍单硅化物层。

图15是显示与镍钽(NiTa)的沉积温度相应的单镍单硅化物层的热稳定性的图表。参考图15，横轴表示后退火温度Tp，纵轴表示薄层电阻Rs。在这种情况下，利用包含3.5原子％的钽含量的镍钽靶沉积镍钽。

利用与表2描述的相同退火工艺条件制造显示出图15的测量结果的单镍单硅化物层。

参考图15，即使当后退火温度升高到700℃时，单镍单硅化物层仍然示出了大约4欧姆/sq至6欧姆/sq的薄层电阻。特别的，当在300℃下沉积镍钽时，即使在700℃下进行后退火工艺后单镍单硅化物层仍保持大约4.5欧姆/sq的低薄层电阻。因此，包含钽的镍合金硅化物层显示了比纯硅化镍层更好的热稳定性。

图16是显示与沉积在N型杂质区上的镍钽(NiTa)的沉积温度相对应的单镍单硅化物层的热稳定性的图表，图17是显示与沉积在P型杂质区域上的镍钽(NiTa)的沉积温度相对应的单镍单硅化物层的热稳定性的图表。参考图16和17，每个横轴表示后退火温度Tp，以及每个纵轴表示薄层电阻Rs。在这种情况下，利用包含3.5原子％的钽含量的镍钽靶沉积镍钽。另外，通过注入剂量为3×10¹⁵原子/cm²的砷离子到硅衬底，并随后在900℃退火砷离子来形成N型杂质区；P型杂质区是通过在硅衬底中注入剂量为3×1015原子/cm²的硼离子，然后将硼离子在900℃进行退火而形成的。

利用与表2所描述的相同的退火工艺条件制造示出了图16和17的测量结果的单镍单硅化物层。

参考图16和17，虽然镍钽是在150℃的低温下沉积的，但是在700℃的高温下进行了后退火后，形成在N型杂质区上的单镍单硅化物层显示出了大约5欧姆/sq的稳定的薄层电阻。

与此同时，当在150℃的低温下沉积镍钽时，形成在P型杂质区上的单镍单硅化物层在700℃的高温下进行了后退火后显示出了大约8.5欧姆/sq的高薄层电阻。然而，当在300℃下沉积镍钽时，形成在N型杂质区和P型杂质区上的单镍单硅化物层在700℃的高温下进行了后退火后显示出了大约4欧姆/sq至约5欧姆/sq的稳定的薄层电阻。

图18显示了与后退火温度和沉积在具有不同宽度的N型多晶硅栅电极上的镍钽的沉积温度相对应的单镍单硅化物层的热稳定性的图表；图19显示了与后退火温度和沉积在具有不同宽度的P型多晶硅栅电极上的镍钽的沉积温度相对应的单镍单硅化物层的热稳定性的图表。参考图18，横轴表示N型多晶硅栅电极的宽度WNG，纵轴表示形成在N型多晶硅栅电极上的单镍单硅化物层的薄层电阻Rs。相似的，参考图19，横轴表示P型多晶硅栅电极的宽度WPG，纵轴表示形成在P型多晶硅栅电极上的单镍单硅化物层的薄层电阻Rs。在这种情况下，利用包含3.5原子％的钽含量的镍钽靶沉积镍钽。

利用与表2所描述的相同退火工艺条件制造示出了图18和19的测量结果的单镍单硅化物层。

参考图18和19，当在300℃的高温下沉积镍钽时，形成在N型多晶硅栅电极和P型多晶硅栅电极上的单镍单硅化物层即使在550℃下进行后退火工艺后仍显示出了大约5欧姆/sq至大约10欧姆/sq的均匀薄层电阻。在这种情况下，虽然N型多晶硅栅电极的宽度WNG和P型多晶硅栅电极的宽度WPG都降低到0.09μm，但是形成在多晶硅栅电极上的单镍单硅化物层显示出了约5欧姆/sq至约10欧姆/sq的稳定的薄层电阻。

可选择地，当在200℃的低温下沉积镍钽时，形成在N型多晶硅栅电极和P型多晶硅栅电极上的单镍单硅化物层的薄层电阻，在450℃的低温下进行后退火工艺后迅速降低。特别地，在具有窄宽度为0.09μm的多晶硅栅电极上形成的单镍单硅化物层显示出大约15欧姆/sq至约20欧姆/sq的高的薄层电阻。

图20显示了与后退火温度和沉积在具有不同宽度的N型有源区上的镍钽(NiTa)的沉积温度相对应的单镍单硅化物层的热稳定性的图表；图21是显示与后退火温度和沉积在具有不同宽度的P型有源区上的镍钽(NiTa)的沉积温度相对应的单镍单硅化物层的热稳定性的图表。参考图20，横轴表示N型有源区的宽度WNA，纵轴表示形成在N型有源区上的单镍单硅化物层的薄层电阻Rs。相似地，参考图21，横轴表示P型有源区的宽度WPA，纵轴表示形成在P型有源区上的单镍单硅化物层的薄层电阻Rs。在这种情况下，利用包含3.5原子％的钽含量的镍钽靶沉积镍钽。分别利用与参考图16描述的形成N型杂质扩散区的方法和参考图17描述的形成P型杂质扩散区的方法相同的方法来形成N型有源区和P型有源区。

利用与表2所描述的相同退火工艺条件制造示出了图20和21的测量结果的单镍单硅化物层。

参考图20和21，当在300℃的高温下沉积镍钽时，在N型有源区和P型有源区上形成的单镍单硅化物层即使在550℃进行的后退火工艺后，仍显示出了大约5欧姆/sq至约8欧姆/sq的均匀的薄层电阻。在这种情况下，虽然N型有源区的宽度WNA和P型有源区的宽度WPA都降低到大约0.1μm，形成在有源区上的单镍单硅化物层仍显示出了小于约8欧姆/sq的薄层电阻。

可选择地，当在200℃的低温下沉积镍钽时，形成在N型有源区和P型有源区的单镍单硅化物层的薄层电阻，在450℃的低温下进行后退火工艺后迅速降低。特别地，在具有0.1μm的窄宽度的有源区上形成的单镍单硅化物层示出了大约12欧姆/sq至约15欧姆/sq的高的薄层电阻。

图22显示了相应于不同的镍沉积温度下制造的硅化镍层的x射线衍射测量结果。参考图22，横轴表示x射线2θ的散射角，纵轴表示散射的x射线的强度I。参考图22，曲线

表示在300℃下沉积镍的样品的测量结果，曲线

表示在150℃下沉积镍的样品的测量结果，曲线

表示在50℃下沉积镍的样品的测量结果。这些样品都利用与表2中描述的退火工艺相同的条件下制造。

可以从图22中看出，在50℃的低沉积温度下形成的硅化镍层，在进行了表2的第二退火工艺后，在散射角约36.5°和44.5°处显示出了显著的峰。然而，当在300℃的高温下形成硅化镍层时，这些峰值显著的降低了。这些峰值代表了具有不稳定相的η-NiSi相的存在。因此，可以知道当镍的沉积温度升高时，在硅化镍层中存在的η-NiSi相减少了，从而提高了硅化镍层的热稳定性。

根据上述的本发明，在150℃至300℃的温度下沉积镍，并分别在300℃至380℃的第一温度下和高于第一温度的第二温度下进行第一和第二退火工艺。结果，可以得到热稳定的单镍单硅化物层。

在这里公开了本发明的优选实施方案，虽然使用了专业术语，但是它们仅仅用作或被解释为一般或描述性的含义，并不是用作限制的目的。因此应当理解，本领域的普通技术人员在不脱离下面权利要求中所展现的本发明的精神和范围的情况下，可以在形式上和细节上作出各种改变。

Claims (38)

1.一种镍-自对准硅化物工艺，其包括：

制备具有硅区和包含硅的绝缘区的衬底；

在衬底上沉积镍；

在300℃至380℃的第一温度下，对具有沉积镍的衬底进行第一退火工艺，以在硅区上选择性地形成单镍单硅化物层，并同时在绝缘区上仅剩下未反应的镍层；

选择性除去未反应的镍层以暴露绝缘区，并且同时在硅区上仅剩下单镍单硅化物层；以及

在高于第一温度的第二温度下对已除去未反应镍层的衬底进行第二退火工艺，以在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

2.如权利要求1所述的镍-自对准硅化物工艺，其中镍是纯镍和镍合金中的任意一种。

3.如权利要求2所述的镍-自对准硅化物工艺，其中镍合金包括选自钽、锆、钛、铪、钨、钴、铂、钼、钯、钒和铌中的至少一种材料。

4.如权利要求1所述的镍-自对准硅化物工艺，其中在150℃至300℃的温度下沉积镍。

5.如权利要求4所述的镍-自对准硅化物工艺，其中利用溅射技术沉积镍。

6.如权利要求5所述的镍-自对准硅化物工艺，其中在沉积镍后利用原位工艺进行第一退火工艺。

7.如权利要求1所述的镍-自对准硅化物工艺，其中利用硫酸和过氧化氢的混合物进行选择性去除未反应的镍层。

8.如权利要求1所述的镍-自对准硅化物工艺，其中第二温度在400℃至500℃的范围内。

9.如权利要求8所述的镍-自对准硅化物工艺，其中利用溅射装置和迅速热退火装置中的任意一种进行第二退火工艺。

10.如权利要求1所述的镍-自对准硅化物工艺，其中绝缘区由氧化硅层和氮化硅层中的任意一种形成。

11.如权利要求1所述的镍-自对准硅化物工艺，其中硅区是单晶硅衬底和多晶硅层中的任意一种。

12.一种制造半导体器件的方法，其包括：

在半导体衬底的预定区中形成金属氧化物半导体晶体管，MOS晶体管具有彼此分开的源区和漏区、在源区和漏区之间的沟道区上方形成的栅极图案、和覆盖栅极图案侧壁的绝缘隔离片；

在具有MOS晶体管的半导体衬底的整个表面上沉积镍；

在300℃至380℃的第一温度下对具有沉积镍的半导体衬底进行第一退火工艺，从而至少在源区和漏区上选择性地形成单镍单硅化物层，并同时在绝缘隔离片上仅留下未反应的镍层；

选择性除去未反应的镍层以暴露绝缘隔离片，并同时在源区和漏区上仅留下单镍单硅化物层；以及

在高于第一温度的第二温度下对已除去未反应镍层的半导体衬底进行第二退火工艺，以在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

13.如权利要求12所述的方法，其中形成栅极图案包括：

在半导体衬底上形成硅层；和

构图硅层，该构图的硅层与在构图的硅层上的镍在第一退火工艺期间反应，以形成单镍单硅化物层。

14.如权利要求12所述的方法，其中形成栅极图案包括：

依序在半导体衬底上形成导电层和绝缘层；和

连续地构图绝缘层和导电层。

15.如权利要求12所述的方法，其中镍是纯镍和镍合金中的任意一种。

16.如权利要求15所述的方法，其中镍合金包括选自钽、锆、钛、铪、钨、钴、铂、钼、钯、钒和铌中的至少一种材料。

17.如权利要求12所述的方法，其中在150℃至300℃的温度下沉积镍。

18.如权利要求17所述的方法，其中利用溅射技术沉积镍。

19.如权利要求18所述的方法，其中在沉积镍后利用原位工艺进行第一退火工艺。

20.如权利要求12所述的方法，其中利用硫酸和过氧化氢的混合物选择性地除去未反应的镍层。

21.如权利要求12所述的方法，其中第二温度在400℃至500℃的范围内。

22.如权利要求21所述的方法，其中利用溅射装置和迅速热退火装置中的任意一种进行第二退火工艺。

23.如权利要求12所述的方法，其中绝缘隔离片由氧化硅层和氮化硅层中的任意一种形成。

24.如权利要求12所述的方法，其中进一步包括在已经完成第二退火工艺的半导体衬底的整个表面上形成层间介电层。

25.一种制造半导体器件的方法，其包括：

在半导体衬底的预定区中形成金属氧化物半导体晶体管，MOS晶体管具有彼此分开的源区和漏区、在源区和漏区之间的沟道区上方形成的栅电极、和覆盖栅电极侧壁的绝缘隔离片；

在具有MOS晶体管的半导体衬底上形成暴露栅电极的绝缘掩模图案，该绝缘掩模图案覆盖源区和漏区；

在含有掩模图案的半导体衬底的整个表面上沉积镍；

在300℃至380℃的第一温度下对具有沉积的镍的半导体衬底进行第一退火工艺，以在栅电极上选择性地形成单镍单硅化物层，并同时在掩模图案上仅留下未反应的镍层；

选择性除去未反应的镍层以暴露绝缘掩模图案，并同时在栅电极上仅留下单镍单硅化物层；以及

在高于第一温度的第二温度下对已除去了未反应的镍层的半导体衬底进行第二退火工艺，以在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

26.如权利要求25所述的方法，其中栅电极由硅层构成。

27.如权利要求25所述的方法，其中绝缘隔离片由氧化硅层和氮化硅层中的任意一种形成。

28.如权利要求25所述的方法，其中形成绝缘掩模图案包括：

在具有MOS晶体管的半导体衬底的整个表面上形成绝缘掩模层；和

平坦化绝缘掩模层直到露出栅电极。

29.如权利要求28所述的方法，其中绝缘掩模层由氧化硅层形成。

30.如权利要求25所述的方法，其中镍是纯镍和镍合金中的任意一种。

31.如权利要求30所述的方法，其中镍合金包括选自钽、锆、钛、铪、钨、钴、铂、钼、钯、钒和铌中的至少一种材料。

32.如权利要求25所述的方法，其中在150℃至300℃的温度下沉积镍。

33.如权利要求32所述的方法，其中利用溅射技术沉积镍。

34.如权利要求33所述的方法，其中在沉积镍后利用原位工艺进行第一退火工艺。

35.如权利要求25所述的方法，其中利用硫酸和过氧化氢的混合物选择性地除去未反应的镍层。

36.如权利要求25所述的方法，其中第二温度在400℃至500℃的范围内。

37.如权利要求36所述的方法，其中利用溅射装置和迅速热退火装置中的任意一种进行第二退火工艺。

38.如权利要求25所述的方法，其中进一步包括在已经完成了第二退火工艺的半导体衬底的整个表面上形成层间介电层。

Images