[go: up one dir, main page]

CN1327479C - 电子器件的制造方法 - Google Patents

电子器件的制造方法 Download PDF

Info

Publication number
CN1327479C
CN1327479C CNB2004100383202A CN200410038320A CN1327479C CN 1327479 C CN1327479 C CN 1327479C CN B2004100383202 A CNB2004100383202 A CN B2004100383202A CN 200410038320 A CN200410038320 A CN 200410038320A CN 1327479 C CN1327479 C CN 1327479C
Authority
CN
China
Prior art keywords
copper plating
film
seed layer
insulating film
electrolytic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100383202A
Other languages
English (en)
Other versions
CN1551295A (zh
Inventor
松田哲朗
金子尚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1551295A publication Critical patent/CN1551295A/zh
Application granted granted Critical
Publication of CN1327479C publication Critical patent/CN1327479C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W20/057—
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H10P14/47—
    • H10W20/043—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了制造电子器件的方法，包括：在基础部件的表面上形成凹进部分，在基础部件的在其上将要形成镀膜的表面上形成导电种子层，以及在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分以外的表面上形成抑制电解电镀的物质，其中通过氧化处理、氮化处理和氧氮化处理中的至少一种提供抑制电解电镀的物质。

Description

电子器件的制造方法
相关申请的交叉引用
本申请基于2003年5月14日提交的日本专利申请2003-136011并要求其优先权，其整个内容被结合在此作为参考。
技术领域
本发明涉及电子器件的制造方法，具体涉及制造诸如半导体器件、液晶显示设备或印制电路板的电子器件的方法，其中改进了形成镀膜的过程。
背景技术
近年来，在例如半导体器件中使用了低电阻率的铜线。通过例如下述方法形成铜线。第一步，在半导体衬底上的绝缘膜中形成沟槽等，接着在绝缘膜的包括沟槽的表面上形成铜膜。然后，对铜膜进行化学机械抛光(CMP)以在形成于绝缘膜中的沟槽内保留铜层从而形成掩埋布线。
过去通常利用电解铜电镀方法形成铜膜，因为电解电镀铜膜在沟槽等的凹进部分中显示出很高的掩埋特性并可以简化制造过程从而降低制造成本。
然而，在利用电解铜电镀方法形成镀铜膜的过程中，在沟槽以外的其它区域沉积和聚集了过量的镀铜膜。图10示出了这种情形。更具体地说，在形成于半导体衬底51上的底层膜52中形成沟槽(或孔)53，接着在包括沟槽53的底层膜52上形成诸如铜层的种子层54。然后，对整个表面进行电解铜电镀处理以在种子层54的表面上沉积和聚集镀铜膜55。同时，在沟槽53正上方的区域发生了超出统一膜厚的膜生长，结果在底层膜52的沟槽53以外的表面上沉积和聚集了包括台阶部分的过量镀铜膜56。
在此情形下，需要通过CMP处理除去在沟槽53以外的区域中形成的过量镀铜膜。自然地，CMP过程需要长的时间，降低了生产率。还应该注意，其中绝缘膜由例如很易碎的低k膜构成，进行很长时间的CMP处理牺牲了所述过程的自由度和余量。例如，会损坏绝缘膜。
在此情形下，在PCT/US99/25656WO00/26443中公开了一种方法，其中使在CMP处理中使用的诸如抛光板的部件与被施加电镀处理的半导体衬底接触，并在电解电镀处理的同时或期间，间断地进行膜抛光以抑制膜的生长。
然而，上述现有技术只示出了一种方法，其中在电解电镀处理的同时或期间，间断地抛光电解电镀膜。应该注意，上述现有技术中所公开的方法不能克服现有技术中所固有的问题，所述问题为在电解电镀处理期间在底层膜的沟槽以外的表面上沉积具有台阶部分的过量镀铜膜。
发明内容
根据本发明的一个实施例，提供了一种电子器件的制造方法，包括：
在基础部件的表面上形成凹进部分；
在基础部件的在其上形成镀膜的表面上形成导电种子层；以及
在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分以外的表面上形成抑制电解电镀的物质，
其中抑制电解电镀的物质是绝缘材料。
根据本发明的另一个实施例，提供了一种电子器件的制造方法，包括：
在基础部件的表面上形成凹进部分；
在基础部件的在其上形成镀膜的表面上形成导电种子层；以及
在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分以外的表面上形成抑制电解电镀的物质，
其中在形成膜的方向上使基础部件保持倾斜，通过形成具有方向性的膜来形成一层抑制电解电镀的物质。
此外，根据本发明的再一个实施例，提供了一种电子器件的制造方法，包括：
在基础部件的表面上形成凹进部分；
在基础部件的在其上形成镀膜的表面上形成导电种子层；以及
在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分以外的表面上形成抑制电解电镀的物质，
其中通过有选择地使注入抑制电解电镀的物质的部件与基础部件的凹进部分以外的表面接触来形成抑制电解电镀的物质。
附图说明
图1A和1B的截面图共同示出了根据本发明的第一实施例，把加速电解铜电镀的物质保留在位于凹进部分中的种子层上的过程；
图2的截面图示出了根据本发明的第一实施例，把加速电解铜电镀的物质保留在位于凹进部分中的种子层上的另一种方法；
图3A到3C的截面图共同示出了根据本发明的第二实施例，在位于表面的种子层上形成一层抑制电解铜电镀的物质的过程；
图4的截面图示出了根据本发明的第二实施例，在位于表面的种子层上形成一层抑制电解铜电镀的物质的另一种方法；
图5A到5D的截面图共同示出了本发明的实例1的制造半导体器件的过程；
图6的截面图示出了在比较实例1中用于在位于第二绝缘膜的包括导通孔和沟槽的表面上的种子层上形成镀铜膜的电解铜电镀处理后的状态；
图7的截面图示出了在本发明的实例2中用于在位于第二绝缘膜的包括导通孔和沟槽的表面上的种子层上形成镀铜膜的电解铜电镀后的状态；
图8的截面图示出了在本发明的实例3中用于在位于第二绝缘膜的包括导通孔和沟槽的表面上的种子层上形成镀铜膜的电解铜电镀后的状态；
图9的截面图示出了在本发明的实例4中用于在位于第二绝缘膜的包括导通孔和沟槽的表面上的种子层上形成镀铜膜的电解铜电镀后的状态；以及
图10的截面图示出了镀铜膜的状态，包括如下情形；其中利用传统方法对具有沟槽的底层膜进行电解铜电镀。
具体实施方式
现在将详细说明本发明的一些实施例。
(第一实施例)
在第一实施例中，将详细说明制造电子器件的方法，包括通过电解铜电镀处理形成镀铜布线层的过程，例如制造半导体器件(大规模集成电路)的方法。
(第一步)
在基础部件的表面形成凹进部分后，至少在基础部件的在其上形成镀膜的表面上形成导电种子层。
本发明的本实施例中使用的基础部件包括例如通过形成覆盖诸如硅衬底的半导体衬底的绝缘膜制备的结构。更具体地说，本发明的实施例中使用的基础部件包括例如：1)通过形成直接与半导体衬底的表面接触的第一绝缘膜制备的基础部件；2)通过在半导体衬底的表面上依次形成第一绝缘膜、第一布线层和第二绝缘膜制备的基础部件；以及3)通过在半导体衬底的表面上依次形成第一绝缘膜、第一布线层、第二绝缘膜、第二布线层和第三绝缘膜制备的基础部件。
在上述的基础部件2)中，第一布线层可以包括在第一绝缘膜中掩埋的过孔填充。
在本发明的本实施例中形成的绝缘膜包括例如：硅氧化物膜、硼磷硅玻璃膜(BPSG膜)、磷硅玻璃膜(PSG膜)、SiOF膜、有机旋涂玻璃膜、聚酰亚胺膜和低k膜。
在基础部件的表面上形成的凹进部分包括例如沟槽、孔、凹槽和它们的结合。孔和凹槽的形状是可以选择的。例如，孔和凹槽的形状可以为圆柱形、截锥形、反截锥形或矩形柱形。沟槽的形状也是可以选择的。例如，沟槽可以具有平底部分，或具有类似研钵或圆屋顶的形状。
在电解铜电镀过程中，导电种子层充当公共电极的功能，将在后面对其进行说明。理想的种子层由例如铜或镍构成并具有10到20nm的厚度。此外，种子层可以通过例如溅射方法形成。
顺便提及，在基础部件的凹进部分中形成由铜构成的布线层时，可以在形成种子层之前形成导电势垒层以抑制形成布线层的铜扩散。导电势垒层可以是由例如钽、钨、钛或其氮化物构成的单层结构或层积结构。
(第二步)
在这样的条件下把种子层作为公共电极进行电解铜电镀处理以形成镀铜膜：允许在基础部件的凹进部分中存在的加速电解铜电镀的物质的量大于在基础部件的表面上的量。
第二步中重要的是使在基础部件的凹进部分中存在的加速电解铜电镀的物质的量大于在基础部件的表面上的量。换句话说，重要的是在基础部件的凹进部分中的加速电解铜电镀的物质的单位面积的浓度(或密度)高于在基础部件的表面上的加速电解铜电镀的物质的单位面积的浓度。
用于电解铜电镀处理的铜电镀溶液含有作为基本成分的硫酸铜盐。铜电镀溶液含有微量的例如盐酸、通常被称为聚合物或抑制物(suppresser)的诸如聚氧乙烯的高分子量化合物、含硫的化合物以及含氮的化合物。使用这些添加剂是为了改善在诸如孔或沟槽的凹进部分中电解电镀铜层的掩埋特性，改善镀铜层的表面光泽，以及改善镀铜层的机械强度和耐电强度。
含硫化合物用来加速形成镀铜膜的速率并如此被称为电解铜电镀加速剂。本发明使用的电解铜电镀加速剂包括例如磺化丙基二硫化物[HO3S(CH2)3SS(CH2)3SO3H:SPS]。
含氮化合物被称为例如平衡剂(leveler)，作为具有离子特性的电镀抑制剂并用来缓和在膜表面上形成的微小的不平整和擦痕。
顺便提及，各种方式中使用的电镀成分依赖于电镀液的制造商，并没有准确地对电镀成分的使用进行归类。然而，添加到电解液中用来增加电镀金属的电沉积电压的添加剂通常被归类为例如聚合物、抑制物和平衡剂，以及用来降低电沉积电压的添加剂，即用来促进电镀的添加剂通常被归类为例如电解电镀加速剂。
在基础部件的凹进部分中的电解铜电镀加速剂的，即用于加速电解铜电镀的物质的，单位面积的浓度理想为在基础部件的表面上的电解铜电镀加速剂的单位面积的浓度的至少5倍，更理想为至少200倍。
通过如下方式可以使基础部件的凹进部分中的电解铜电镀加速剂的量大于基础部件的表面上的电解铜电镀加速剂的量：例如，(1)在电解铜电镀处理之前在基础部件的凹进部分中提供电解铜电镀加速剂，或(2)有选择地连续地或间隔地除去电解铜电镀加速剂，该电解铜电镀加速剂是通过使用含有电解铜电镀加速剂的电解铜电镀溶液进行电解铜电镀时从电解铜电镀溶液中提供到基础部件的表面上的。现在将详细说明上述方法(1)和(2)。
(1)如图1A所示，制备被例如绝缘膜1覆盖的半导体衬底2等的基础部件，然后在基础部件的绝缘膜1的表面4上形成凹进部分3。然后，在绝缘膜1的包括凹进部分3的表面4上形成种子层5。在形成种子层5后，通过例如具有电解铜电镀加速剂的水溶液的旋转涂覆方法涂覆种子层5的整个表面，然后烘干涂层以在与绝缘膜1的凹进部分3和表面4对应的种子层5上沉积电解铜电镀加速剂颗粒6。在水溶液中的电解铜电镀加速剂颗粒的浓度的范围理想为0.001到10重量％之间。然后，如图1B所示，通过物理、化学和光化学方法中的至少一种方法除去位于绝缘膜1的表面4上的种子层5上的电解铜电镀加速剂颗粒6以在位于绝缘膜1的凹进部分3中的种子层5上保留电解铜电镀加速剂颗粒6。
1-1)物理除去方法
使刷子与位于绝缘膜1的表面4上的种子层5滑动接触以通过扫刷效应除去电解铜电镀加速剂颗粒6。
在此方法中，可以使用毛翅(fin)或织物(web)代替刷子。也可以利用纯水使刷子膨胀并使膨胀的刷子与位于绝缘膜1的表面4上的种子层5滑动接触。在这种情况下，通过扫刷效应和由纯水产生的稀释效应除去电解铜电镀加速剂颗粒6。
1-2)物理/化学除去方法
把含有硫磺酸的水溶液和过氧化氢溶液注入高硬度的海绵材料，并使特别的海绵材料与位于绝缘膜1的表面4上的种子层5滑动接触。在这种情况下，物理地和化学地除去电解铜电镀加速剂颗粒6。
1-3)光化学除去方法
用短波长的紫外灯倾斜照射位于凹进部分3的上部的种子层5的表面和绝缘膜1的表面4，以优先分解位于绝缘膜1的表面4上的种子层5上的电解铜电镀加速剂颗粒6，从而在位于绝缘膜1的凹进部分3中的种子层5上保留电解铜电镀加速剂颗粒6。可以按照例如凹进部分3的纵横比合适地选择灯的照射角。
可以交替进行除去过程和电解铜电镀处理。
通过上述的预处理以在位于基础部件的凹进部分中的种子层上保留电解铜电镀加速剂颗粒后，进行电解铜电镀处理，优选使用含有低浓度的电解铜电镀加速剂的电解铜电镀溶液进行电解铜电镀处理。在这种情况下，在基础部件的整个凹进部分中掩埋电解电镀铜层，并形成从基础部件的表面算起厚度较小的电解电镀铜层以使包括凹进部分的正上方区域的镀铜层的表面平面化。
更具体地说，在掩埋镀铜膜的初始阶段，通过在凹进部分中保留电解铜电镀加速剂加速在位于基础部件的凹进部分中的种子层上电解电镀铜膜的沉积和生长，从而可以抑制在凹进部分，特别是小凹进部分的正上方区域电解电镀铜膜的过量沉积和聚集。结果，可以优先在基础部件的凹进部分中沉积和掩埋电解电镀铜膜以使电解电镀铜膜的表面变成平面。同时，可以抑制在位于基础部件的表面4上的种子层上电解电镀铜膜的过量沉积。接着在基础部件的整个凹进部分中掩埋电解电镀铜膜，并形成从基础部件的表面算起厚度较小的电解电镀铜膜以使镀铜膜的包括凹进部分的正上方区域的表面平面化。
顺便提及，在铜电镀溶液中的电解铜电镀加速剂不必与预先涂覆的电解铜电镀加速剂完全等量。
(2)如图2所示，制备被例如绝缘膜1覆盖的半导体衬底2等的基础部件，然后在绝缘膜1的表面4上形成凹进部分3，然后，在绝缘膜1的包括凹进部分3的表面4上形成种子层5，接着，使用含有电解铜电镀加速剂的电解铜电镀溶液进行电解铜电镀处理。在进行电解铜电镀处理中，使诸如刷子7的除去部件与位于绝缘膜1的表面4上的种子层5的表面连续地或间隔地滑动接触，以有选择地除去从电解铜电镀溶液中提供到位于绝缘膜1的表面4上的种子层5的表面上的电解铜电镀加速剂6。结果，如图2所示，在掩埋镀铜膜的初始阶段加速了在位于凹进部分3中的种子层5上的电解电镀铜膜8的沉积和生长。另一方面，可以抑制位于绝缘膜1的表面4上的种子层5上电解电镀铜膜8的过量沉积。此外，除去在凹进部分3的正上方区域在电解电镀铜膜的表面上聚集的电解铜电镀加速剂，从而可以抑制在凹进部分3，特别是小凹进部分的正上方区域电解电镀铜膜的过量沉积和聚集。结果，可以优先在基础部件的凹进部分3中沉积和掩埋电解电镀铜膜以使电解电镀铜膜的表面变成平面。接着在基础部件的整个凹进部分3中掩埋电解电镀铜膜8，并形成从基础部件的表面4算起厚度较小的电解电镀铜膜8以使镀铜膜8的包括凹进部分3的正上方区域的表面平面化。
在上述的方法中，可以使用毛翅或织物代替刷子7。
(第三步)
在通过上述的电解铜电镀处理在基础部件的凹进部分中掩埋镀铜膜后进行化学机械抛光(CMP)处理，以从基础部件的表面抛光并除去过量的镀铜膜，从而在基础部件的凹进部分中形成诸如掩埋布线或过孔填充的布线层。
如上所述，根据本发明的第一实施例，注意力集中在这样的情况，在过量铜膜的生长中涉及到诸如磺化丙基二硫化物(SPS)的电解铜电镀加速剂，所述过量铜膜通过电解电镀形成于基础部件的凹进部分的正上方区域。在此情形下，可以使位于基础部件的凹进部分中的种子层上的电解铜电镀加速剂的量大于位于基础部件的表面上的种子层上的电解铜电镀加速剂的量。结果，可以在基础部件的整个凹进部分中掩埋电解电镀铜膜，并形成从基础部件的表面算起厚度较小的电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化。下面指出本发明的第一实施例产生的显著效果：
(i)由于可以形成从基础部件的表面算起厚度较小的电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化，可以缩短在电解铜电镀处理后用于形成铜布线层的CMP处理所需的时间。结果，可以缩短形成铜布线层所需的时间，从而提高半导体器件等的电子器件的生产率，并如此降低了电子器件的制造成本。也可以降低CMP处理期间排出的铜的量以减轻污水处理的负担。
(ii)其中使用具有低介电常数的低k膜作为绝缘膜，在绝缘膜中形成了诸如沟槽或孔的凹进部分，在电解铜电镀处理后因为低k膜很易碎，如果CMP处理进行很长时间，低k膜容易被损坏或弄破。
然而，在本发明的第一实施例中，如上面(i)中指出的那样可以缩短CMP处理时间。因此，可以形成诸如掩埋布线或过孔填充的铜布线层且不损坏和弄破低k膜。因此，可以降低相邻布线层之间的电容以提高信号传输速率并制造可靠性高的半导体器件等的电子器件。
(iii)由于本发明的第一实施例可以形成从基础部件的表面算起厚度较小的电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化，与传统方法相比，可以缩短电解铜电镀处理所需的时间。因此，可以提高半导体器件等的电子器件的生产率。
(第二实施例)
在本发明的第二实施例中，将详细说明制造例如半导体器件(大规模集成电路)的电子器件的方法，包括通过电解铜电镀处理形成镀铜布线层的过程。
(第一步)
在基础部件的表面形成凹进部分后，至少在基础部件的在其上形成镀铜的表面上形成导电种子层。
用于第二实施例的基础部件、凹进部分和种子层基本上与前面结合第一实施例说明的那些相同。
(第二步)
在基础部件的凹进部分以外的表面上形成一层抑制电解铜电镀的物质，并把种子层作为公共电极进行电解铜电镀处理以优先在基础部件的凹进部分中形成镀铜膜。
现在将详细介绍在基础部件的凹进部分以外的表面上形成一层抑制电解铜电镀的物质的方法。
(1)如图3A所示，制备被例如绝缘膜1覆盖的半导体衬底2等的基础部件，并在绝缘膜1的表面4上形成凹进部分3。然后，在绝缘膜1的包括凹进部分3的表面4上形成种子层5。在形成种子层5后，用掩膜9覆盖与绝缘膜1的包括凹进部分3的表面4相应的种子层5，接着将掩膜9平面化。然后，如图3B所示，蚀刻掩膜9以在位于凹进部分3中的种子层5的部分上保留掩膜9，并使位于绝缘膜1的表面4上的种子层5的部分暴露于外界。下一步，对位于绝缘膜1的表面4上并被暴露于外界的种子层5进行氧化处理，以形成一层抑制电解铜电镀的氧化层(氧化铜层)10。此外，除去掩膜9以使位于绝缘膜1的凹进部分3中的种子层5暴露于外界。
形成氧化膜后被除去的掩膜理想由相对于氧化膜具有高蚀刻选择比的材料构成。更具体地说，掩膜理想由例如光刻胶膜或旋涂玻璃膜构成。
可以通过例如反应离子刻蚀方法蚀刻掩膜。如果蚀刻过程中蚀刻气体的一部分为氧气，可以在基础部件(绝缘膜)的表面上的种子层被暴露于外界后进行氧化处理。
可以这样进行氧化处理：使例如臭氧水、臭氧气体、氧气、氧等离子体或过氧化氢水溶液与被暴露表面上的种子层反应。
如果在氧化处理中，在整个厚度方向氧化位于基础部件的被暴露表面上的种子层，种子层被依赖于凹进部分的形状的氧化层电隔离，导致种子层失去作为公共电极的功能。在这种情况下，需要在种子层的表面区域形成氧化层，并在随后的电解铜电镀处理中把相反一侧的种子层部分作为公共电极。
其中种子层具有20到200nm的厚度，氧化层的厚度理想为10nm。应该注意，在这一点上，在形成氧化层时没有被氧化的种子层的那部分的厚度理想为至少10nm。
可以利用氮化物处理或氮氧化物处理代替氧化处理。
(2)如图3A所示，通过与上面(1)所述的基本上相同的方法在被例如绝缘膜1覆盖的半导体衬底2等的基础部件的绝缘膜1的表面4上形成凹进部分3。然后，在包括凹进部分3的绝缘膜1的表面4上形成种子层5，接着用掩膜9覆盖与包括凹进部分3的表面4相对应的种子层5并随后使掩膜9平面化。下一步，蚀刻掩膜9以在位于绝缘膜1的凹进部分3中的种子层5的部分上保留掩膜9，并使位于绝缘膜1的表面4上的种子层5的部分暴露于外界。然后，在位于绝缘膜1的被暴露表面4上的种子层5的部分上形成一层抑制电解铜电镀的有机材料层。此外，除去掩膜以使位于绝缘膜1的凹进部分3中的种子层5暴露于外界。
可以通过例如使注入了有机材料的硬海绵与基础部件的表面滑动接触的方法，在位于基础部件(绝缘层1)的表面上的种子层上形成有机材料层。
本发明中使用的有机材料包括例如：油和脂肪、甘油、以及碳氟聚合物。
也可以使用作为电解铜电镀溶液成分的高分子量化合物(抑制物)或平衡剂代替有机材料。
(3)在被绝缘膜覆盖的半导体衬底等的基础部件的绝缘膜的表面上形成凹进部分。然后，在绝缘膜的包括凹进部分的表面上形成种子层后，可以相对于基础部件以小的角度有方向性地使绝缘材料流动，以优先在位于绝缘膜的表面上的种子层上形成一层抑制电解铜电镀的绝缘膜。
上述绝缘材料包括例如：硅氧化物、硅氮化物、以及碳氟聚合物。
可以利用例如高频溅射等的溅射方法、电子回旋共振方法或感应激励线圈等离子体方法使绝缘材料有方向性地流动。
当绝缘材料的方向性(各向异性)不足时，可以利用溅射或使用准直仪的长距离溅射(long-throw sputter)得到进一步改善的效果，在准直仪中在溅射靶和衬底之间安装具有高纵横比的通道。例如，如图4所示，在被绝缘膜1覆盖的半导体衬底2等的基础部件的绝缘膜1中形成直径为30μm、深度为200μm的高纵横比的孔(凹进部分)3。然后，在包括凹进部分3的表面4上形成种子层5。在形成种子层5后，把半导体衬底2设置在距石英靶500mm的位置，并利用在石英靶和半导体衬底2之间安装有准直仪11的高频溅射方法在种子层5上形成膜。衬底2绕它自己的轴旋转同时在靶的轴和衬底2的轴之间保持1°的角度。通过该特殊处理，可以在表面4上和绝缘膜1的孔(凹进部分)3中形成约0.5μm(30μm×tan1°)范围内的硅氧化膜12。
在本发明的第二实施例中，可以在进行电解铜电镀处理时在基础部件的表面上形成一层抑制电解铜电镀的物质，并把种子层作为公共电极进行电解铜电镀处理以优先在基础部件的凹进部分中形成镀铜膜。现在将详细说明在基础部件的表面上形成一层抑制电解铜电镀的物质的方法。
(4)在包括凹进部分的基础部件的表面上形成种子层。然后，在使用电解铜电镀溶液进行电解铜电镀处理中，使注入有油和脂肪、高分子量化合物(抑制物)或平衡剂的高硬度的海绵材料与位于基础部件的表面上的种子层连续地或间隔地滑动接触，以在基础部件的表面提供抑制电解铜电镀的物质。
如上面(1)到(3)中所述，可以形成在基础部件的整个凹进部分中掩埋的电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化到与下表面基本同一水平：在预处理以在位于基础部件的不包括凹进部分的表面上的种子层上形成一层抑制电解铜电镀的物质后，利用电解铜电镀处理获得的基础部件的表面。
更具体地说，在掩埋镀铜膜的初始阶段，利用抑制电解铜电镀的物质抑制了在位于衬底的不包括凹进部分的表面上的种子层上镀铜膜的沉积，从而抑制镀铜膜的过量沉积。同时，优先在位于凹进部分中的种子层上进行镀铜膜的沉积和生长以抑制凹进部分(特别是小凹进部分)的正上方区域电解电镀铜膜的过量沉积和聚集。结果，在使镀铜膜的表面平面化到与基础部件的不包括凹进部分的表面基本同一水平的状态下，可以优先在基础部件的凹进部分中沉积和掩埋电解电镀铜膜。然后，可以在基础部件的整个凹进部分中掩埋并形成电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化到与基础部件的不包括凹进部分的表面基本上同一水平。
还应该注意，如上面(4)所述，在通过在基础部件的包括凹进部分的表面上形成种子层进行电解铜电镀处理中，通过在基础部件的不包括凹进部分的表面上连续地或间隔地提供抑制电解铜电镀的物质，可以形成从基础部件的不包括凹进部分的表面算起厚度很小的在基础部件的整个凹进部分中掩埋的电解电镀铜层，以使包括凹进部分的正上方区域的镀铜层的表面平面化。
更具体地说，在掩埋镀铜膜的初始阶段，利用提供的抑制电解铜电镀的物质抑制或阻止在基础部件的不包括凹进部分的表面上镀铜膜的沉积，从而抑制或阻止了镀铜层的过量沉积。同时，优先进行位于凹进部分中的种子层上的镀铜膜的沉积和生长以抑制凹进部分(特别是小凹进部分)的正上方区域电解电镀铜膜的过量沉积和聚集。结果，在使镀铜膜的表面平面化的状态下，可以优先在基础部件的凹进部分中沉积和掩埋电解电镀铜膜。然后，可以距基础部件的不包括凹进部分的表面很小的厚度内在基础部件的整个凹进部分中掩埋电解电镀铜膜，以使包括凹进部分的正上方区域的镀铜膜的表面平面化。
顺便提及，如上面(1)到(4)所述，在使用含有诸如磺化丙基二硫化物(SPS)的电解铜电镀加速剂的电解铜电镀溶液进行电解铜电镀处理的情况下，通过镀铜膜的沉积提高了在位于凹进部分中的种子层上镀铜膜的沉积和生长速率，从而更加有效地抑制凹进部分(特别是小凹进部分)的正上方区域电解电镀铜膜的过量沉积和聚集。
(第三步)
在通过上述电解铜电镀处理，在基础部件的凹进部分中掩埋镀铜膜后进行化学机械抛光(CMP)处理，以抛光并除去基础部件表面过量的镀铜膜，从而在基础部件的凹进部分中形成诸如掩埋布线或过孔填充的布线层。
如上所述，根据本发明的第二实施例，通过在位于基础部件的不包括凹进部分的表面上的种子层上形成一层抑制电解铜电镀的物质，可以形成在基础部件的整个凹进部分中掩埋的电解电镀铜膜，并使包括凹进部分的正上方区域的表面平面化到与基础部件的不包括凹进部分的表面基本上同一水平(或电解电镀铜膜具有从基础部件的表面算起很小的厚度，并使包括凹进部分的正上方区域的表面平面化)。下面指出在本发明的第二实施例中由特定处理产生的显著效果：
(i)由于可以形成从基础部件的表面算起厚度很小的电解电镀铜膜以使包括凹进部分的正上方区域的镀铜膜的表面平面化，可以缩短在电解铜电镀处理后用于形成铜布线层的CMP处理所需的时间。结果，可以缩短形成铜布线层所需的时间，从而提高了半导体器件等的电子器件的生产率，并如此降低了电子器件的制造成本。也可以降低CMP处理期间排出的铜的量以减轻污水处理的负担。
(ii)当使用具有低介电常数的低k膜作为绝缘膜，在绝缘膜中形成了诸如沟槽或孔的凹进部分时，在电解铜电镀处理后因为低k膜很易碎，如果CMP处理进行很长时间，低k膜容易被损坏或弄破。
然而，在本发明的第二实施例中，如上面(i)中指出的，可以缩短CMP处理时间。因此，可以形成诸如掩埋布线或过孔填充的铜布线层且不损坏和弄破低k膜。此外，可以降低相邻布线层之间的电容以提高信号传输速率并制造可靠性高的半导体器件等的电子器件。
(iii)由于本发明的第二实施例可以形成从基础部件的表面算起厚度较小的电解电镀铜膜，以使包括凹进部分的基础部件的正上方区域的镀铜膜的表面平面化，与传统方法相比，可以缩短电解铜电镀处理所需的时间。此外，可以提高半导体器件等的电子器件的生产率。
顺便提及，上述本发明的第一和第二实施例中的任何一个都可以直接作为制造例如大规模集成电路的半导体器件的方法，包括通过电解铜电镀处理形成镀铜布线层的过程。然而，本发明并不局限于这些特定的情形。例如，本发明的方法也可以同样用于包括用于芯片堆叠的电解电镀过程的半导体器件的制造方法、包括通过电解电镀处理形成布线的过程的液晶显示部件的制造方法、以及包括通过电解电镀处理形成布线层的过程的印制电路板的制造方法。
此外，通过电解电镀处理形成的镀膜也不局限于镀铜膜。本发明的方法也可同样用于各种金属镀膜，例如铜与另一种金属的合金、以及金、银、镍、硼和锡的镀膜的形成。
现在将参考附图说明本发明的一些实例。
(实例1)
如图5A所示，在其上预先形成有源区(没示出)的半导体衬底21上利用例如等离子体CVD方法形成厚度为0.4μm的由SiO2构成的第一绝缘膜22，接着在第一绝缘膜22中形成沟槽23。顺便提及，在上述有源区中形成诸如晶体管和电容的有源部件。然后，在含氮气和氩气的气氛下通过溅射钛在沟槽23的底部形成作为导电势垒层的TiN膜24，接着通过使用含WF6和SiH4的膜形成气体的DVD方法在沟槽23内形成由钨构成的掩埋布线(下布线)25。
下一步，如图5B所示，在包括掩埋布线25的第一绝缘膜22的表面上利用例如等离子体CVD方法形成厚度为0.6μm的由SiO2构成的第二绝缘膜26。然后，在第二绝缘膜26上通过光刻形成包括孔的抗蚀图形(没示出)，其中在形成连接上布线和下布线的导通孔的部分形成所述孔，接着把抗蚀图形作为掩膜利用反应离子蚀刻(RIE)方法各向异性地蚀刻第二绝缘膜26以形成导通孔27。然后，再次通过光刻形成包括孔的另一个抗蚀图形(没示出)，其中所述孔位于形成沟槽的部分，接着在导通孔27的位置和导通孔27以外的其它部分各向异性地蚀刻第二绝缘膜26以在第二绝缘膜26中形成多个沟槽28。顺便提及，在导通孔27的位置，以与导通孔27连通的方式形成沟槽28。每个这样的沟槽28的深度大约为导通孔27的深度的一半，例如0.3μm。也形成了最大宽度为例如20μm的沟槽(没示出)。此外，如图5B所示，在第二绝缘膜26的包括导通孔27和沟槽28的表面上通过磁控管溅射方法形成例如20nm厚的由氮化钽构成的导电势垒层29，接着在导电势垒层29上形成例如100nm厚的由铜构成的种子层30。
下一步，通过旋转涂覆方法，用含有1重量％的作为电解铜电镀加速剂的磺化丙基二硫化物[HO3S(CH2)3SS(CH2)3SO3H:SPS]的水溶液涂覆在第二绝缘膜26的包括导通孔27和沟槽28的表面上的种子层30。在半导体衬底21的表面被干燥后，使利用少量纯水弄湿的清洗刷与位于不包括导通孔27和沟槽28的区域的种子层30的表面滑动接触，以优先在位于导通孔27和沟槽28中的种子层30的表面上保留SPS。然后，把在其上保留SPS的半导体衬底21浸入铜电解液，并在种子层30上施加负电压以使电流从种子层30和在种子层30对面安装的阳极之间的铜电解液中流过。铜电解液这样配制：在1L水中溶解约50g的硫磺酸、约200g的五水硫酸铜、约50ppm的盐酸、以及痕量的诸如乙二醇的各种添加剂。使用电流密度为1mA/cm2到60mA/cm2的DC电流或脉冲电流进行电解铜电镀。在20mA/cm2的电流密度下，沉积率为约0.4μm/min，沉积率的变化依赖于电流密度。
通过上述的电解铜电镀处理，如图5C所示，优先在位于在其上保留SPS的导通孔27和沟槽28中的种子层30的表面上沉积和聚集铜，以在位于第二绝缘膜26的包括导通孔27和沟槽28的表面上的种子层30上形成镀铜膜31。
发现镀铜膜31在沟槽28的开口部分和镀铜膜31的表面之间具有0.4μm的厚度A，即沟槽28正上方的厚度，并在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面和镀铜膜31的表面之间具有0.4μm的厚度B。换句话说，在导通孔27和沟槽28的整个区域掩埋镀铜膜31，镀铜膜31具有从位于第二绝缘膜26的表面上的种子层30的表面算起0.4μm的较小厚度，且镀钢膜31在包括沟槽28的正上方区域的整个区域具有平整表面。
此外，形成镀铜膜31所需的时间为65秒，其中镀铜膜31填充了宽度为20μm的整个沟槽并从第二绝缘膜26的表面的种子层30的表面向上略微突出。
下一步，如图5D所示，对镀铜膜31进行CMP处理，然后对位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30和导电势垒层29进行CMP处理，以在第二绝缘膜26中形成由铜构成的掩埋布线(上层布线)33并形成由铜构成的通过过孔填充32与下层布线25电连接的另一掩埋布线(上层布线)33，从而获得理想的半导体器件。
(比较实例1)
形成种子层30后，如实例1那样进行电解铜电镀处理，其中没有使用磺化丙基二硫化物(SPS)涂层和清洁刷。如图6所示，通过电解铜电镀处理，在位于第二绝缘膜26的包括导通孔27和沟槽28的表面的种子层30的表面上形成了镀铜膜34。
发现如此形成的镀铜膜34在沟槽28的开口部分和镀铜膜34的表面之间具有1.1μm的厚度A，即沟槽28正上方的厚度，并在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面和镀铜膜34的表面之间具有0.7μm的厚度B。此外，形成特定镀铜膜34所需时间为115秒。
下一步，如实例1那样，对镀铜膜34以及位于第二绝缘膜26的表面上的种子层30和导电势垒层29进行CMP处理，以在第二绝缘膜26中形成由铜构成的掩埋布线(上层布线)，未示出，并形成由铜构成的通过过孔填充与下层布线电连接的另一掩埋布线(上层布线)，未示出，从而制造半导体器件。
在上述比较实例1中，无疑在导通孔27和沟槽28中的整个区域掩埋镀铜膜34。然而，在沟槽28的正上方区域过量地沉积和聚集了厚度为1.1μm的大量镀铜，并在位于第二绝缘膜26的表面上的种子层30的表面上过量地沉积和聚集了厚度为0.7μm的大量镀铜。
另一方面，在实例1中，如图5C所示，在导通孔27和沟槽28内的整个区域掩埋镀铜膜31。此外，抑制了在沟槽28的正上方区域镀铜膜31的过量沉积和聚集，因此，在沟槽28的正上方区域只形成了厚度为0.4μm的镀铜膜31。此外，抑制了在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上镀铜膜31的过量沉积和聚集，因此，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上只形成了厚度为0.4μm的镀铜膜31。换句话说，在实例1中，抑制了镀铜膜31的过量沉积和聚集，且在包括沟槽28的正上方区域的整个区域镀铜膜31具有平整表面。
从实例1和比较实例1的比较中明显看出，与比较实例1相比，实例1可以显著缩短用于形成过孔填充32和掩埋布线(上层布线)33的CMP处理所需的时间。
还应该注意，在实例1中，如图5C所示形成镀铜膜31所需的时间仅为65秒，与如图6所示的比较实例1中形成镀铜膜34所需的时间(115秒)相比，显著缩短了所需的时间。
(实例2)
使用含有1重量％的磺化丙基二硫化物[HO3S(CH2)3SS(CH2)3SO3H:SPS]的水溶液，利用旋转涂覆方法涂覆位于第二绝缘膜26的包括导通孔27和沟槽28的表面上的种子层30，其中在类似于实例1使用的方法中，磺化丙基二硫化物被用作电解铜电镀加速剂。在半导体衬底21的表面被干燥后，用短波长的紫外灯倾斜照射位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面。更具体地说，在与半导体衬底21的夹角为2°的方向，用紫外灯照射种子层30的表面。结果，优先分解在位于第二绝缘膜26的表面上的种子层30上的电镀加速剂SPS，以在位于导通孔27和沟槽28中的种子层30上保留电镀加速剂SPS。然后，如实例1那样进行电解铜电镀处理。
电解铜电镀处理的结果是，如图7所示，在位于导通孔27和沟槽28中的种子层30的表面上，即在其上保留有电镀加速剂SPS的表面上优先沉积和聚集金属铜，以在位于第二绝缘膜26的包括导通孔27和沟槽28的表面上的种子层30上形成镀铜膜35。
发现如此形成的镀铜层35在导通孔27的开口部分的上边缘和镀铜膜35的表面之间具有0.7μm的厚度A，即沟槽28正上方的厚度，并在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面和镀铜膜35的表面之间具有0.5μm的厚度B。此外，形成镀铜膜35所需的时间为83秒，其中镀铜膜35填充了宽度为20μm的沟槽的整个区域并从第二绝缘膜26的表面的种子层30向上略微突出。
下一步，对镀铜膜35进行CMP处理，然后对位于第二绝缘膜26的表面上的种子层30和导电势垒层29进行CMP处理，以在第二绝缘膜中形成由铜构成的掩埋布线(上层布线)，未示出，并形成由铜构成的通过过孔填充32与下层布线电连接的另一掩埋布线(上层布线)，未示出，从而获得理想的半导体器件。
根据实例2，如图7所示，在整个导通孔27和沟槽28中掩埋镀铜膜35。此外，抑制了在沟槽28的正上方区域铜的过量沉积和聚集，因此，在沟槽28的正上方区域只形成了厚度为0.7μm的镀铜膜35。此外，抑制了在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上铜的过量沉积和聚集，因此，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上只形成了厚度为0.5μm的镀铜膜35。换句话说，在实例2中，抑制了镀铜膜35的过量沉积和聚集，且在包括沟槽28的正上方区域的整个区域镀铜膜35具有基本上平整的表面。结果，与比较实例1相比，实例2可以显著缩短用于形成过孔填充和掩埋布线(上层布线)的CMP处理所需的时间。
此外，在如图7所示的实例2中，形成镀铜膜35所需的时间为83秒，与如图6所示的比较实例1中形成镀铜膜34所需的时间(115秒)相比，显著缩短了所需的时间。
(实例3)
通过类似于实例1使用的方法，在第二绝缘膜26的包括导通孔27和沟槽28的表面上形成种子层30后，用光刻胶(未示出)涂覆种子层30以形成具有平整表面的光刻胶膜。然后，通过反应离子刻蚀方法蚀刻光刻胶膜以把位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层暴露于外界。此外，如图8所示，利用臭氧水氧化处理种子层30的被暴露表面以在位于表面的种子层30上形成作为电解铜电镀抑制剂的氧化层(铜氧化层)36，接着除去剩余的光刻胶膜。然后，如实例1那样进行电解铜电镀处理。
在电解铜电镀处理的过程中，如图8所示，阻止了在位于第二绝缘膜26的表面上被氧化层36覆盖的种子层30上铜的沉积，并优先在位于导通孔27和沟槽28中的种子层30的表面上沉积和聚集铜，结果在位于导通孔27和沟槽28中的种子层30上形成镀铜膜37。
发现如此形成的镀铜层37在沟槽28的开口部分和镀铜膜37的表面之间具有0.1μm的厚度A，即沟槽28正上方的厚度。此外，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上没有沉积铜。
此外，形成特定镀铜层37所需的时间为约5到15秒，所需时间依赖于底层图形，诸如在第二绝缘膜26中形成的沟槽的深度和密度。
下一步，对镀铜膜37进行CMP处理，然后对位于第二绝缘膜26的表面上的种子层30和导电势垒层29进行CMP处理，以在第二绝缘膜中形成由铜构成的掩埋布线(上层布线)，未示出，并形成由铜构成的通过过孔填充32与下层布线电连接的另一掩埋布线(上层布线)，未示出，从而获得理想的半导体器件。
根据实例3，如图8所示，在整个导通孔27和沟槽28中掩埋镀铜膜37。此外，显著抑制了在沟槽28的正上方区域铜的过量沉积和聚集，因此，在沟槽28的正上方区域只形成了厚度为0.1μm的镀铜膜37。此外，抑制了在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上铜的过量沉积和聚集，因此，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上形成了厚度为零的镀铜膜37。换句话说，在实例3中，镀铜膜37的过量沉积和聚集基本为零，且在包括沟槽28的正上方区域的整个区域，镀铜膜37具有与位于26的表面上的种子层30基本相同水平的基本上平整的表面。结果，与比较实例1相比，实例3可以显著缩短用于形成过孔填充和掩埋布线(上层布线)的CMP处理所需的时间。
此外，在如图8所示的实例3中，形成镀铜膜37所需的时间为5到15秒，与如图6所示的比较实例1中形成镀铜膜34所需的时间(115秒)相比，显著缩短了所需的时间。
(实例4)
通过类似于实例1使用的方法在第二绝缘膜26的包括导通孔27和沟槽28的表面上形成种子层30。然后，把半导体衬底21设置在距石英靶500mm的位置，并在半导体衬底21和石英靶之间安装准直仪。在此条件下，在沿其自身轴旋转半导体衬底21的同时进行高频溅射处理，并保持半导体衬底21的轴和靶的轴之间的夹角为1°。结果，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30上有选择地形成作为电解铜电镀抑制剂的硅氧化膜38。然后，如实例1那样进行电解铜电镀处理。
在电解铜电镀处理的过程中，如图9所示，阻止了在位于第二绝缘膜26的表面上并被氧化层38覆盖的种子层30上铜的沉积，并优先在位于导通孔27和沟槽28中的种子层30的表面上沉积和聚集铜，结果在位于导通孔27和沟槽28中的种子层30上形成了镀铜膜39。
发现如此形成的镀铜层39在导通孔27的上边缘的开口部分和镀铜膜39的表面之间具有0.05μm的厚度A，即沟槽28正上方的厚度。此外，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上没有沉积铜。
此外，形成特定镀铜层39所需的时间为约3到12秒，所需时间依赖于底层图形，诸如在第二绝缘膜26中形成的沟槽的深度和密度。
下一步，对镀铜膜39进行CMP处理，然后对位于第二绝缘膜26的表面上的种子层30和导电势垒层29进行CMP处理，以在第二绝缘膜中形成由铜构成的掩埋布线(上层布线)，未示出，并形成由铜构成的通过过孔填充32与下层布线电连接的另一掩埋布线(上层布线)，未示出，从而获得理想的半导体器件。
根据实例4，如图9所示，在整个导通孔27和沟槽28中掩埋镀铜膜39。而且，显著抑制了在沟槽28的正上方区域铜的过量沉积和聚集，因此，在沟槽28的正上方区域只形成了厚度为0.05μm的镀铜膜39。此外，抑制了在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上铜的过量沉积和聚集，因此，在位于第二绝缘膜26的不包括导通孔27和沟槽28的表面上的种子层30的表面上形成了厚度为零的镀铜膜39。换句话说，在实例4中，镀铜膜39的过量沉积和聚集基本为零，且在包括沟槽28的正上方区域的整个区域镀铜膜39具有与位于26的表面上的种子层30基本相同水平的基本上平整的表面。结果，与比较实例1相比，实例4可以进一步缩短用于形成过孔填充和掩埋布线(上层布线)的CMP处理所需的时间。
此外，在如图9所示的实例4中，形成镀铜膜39所需的时间为3到12秒，与如图6所示的比较实例1中形成镀铜膜34所需的时间(115秒)相比，显著缩短了所需的时间。
顺便提及，在实例3和4的每一个中，可以使导通孔27的上边缘的开口部分和镀铜膜的表面之间的厚度A为零。然而，考虑到CMP处理中除去的部分，实际上希望确保一定的厚度A。也可以使沟槽正上方区域内的镀铜膜的厚度A为零以省略CMP处理，因此，形成了诸如过孔填充或掩埋布线的波纹布线。
对本领域的技术人员来说，额外的优点和修改将是显而易见的。因此，本发明在其更宽范围内并不限于这里示出和说明的具体细节和代表性实施例。因此，只要不脱离所附权利要求和其等同替换限定的总发明构思的精神或范围，可以进行各种修改。

Claims (2)

1.一种制造电子器件的方法，包括：
在基础部件的表面上形成凹进部分；
在基础部件的在其上将要形成镀膜的表面上形成导电种子层；以及
在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分以外的表面上形成抑制电解电镀的物质，
其中通过氧化处理、氮化处理和氧氮化处理中的至少一种提供抑制电解电镀的物质。
2.根据权利要求1的电子器件制造方法，进一步包括对所述镀膜进行化学机械抛光处理以在基础部件的凹进部分中形成掩埋布线。
CNB2004100383202A 2003-05-14 2004-05-14 电子器件的制造方法 Expired - Fee Related CN1327479C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136011/2003 2003-05-14
JP2003136011A JP2004342750A (ja) 2003-05-14 2003-05-14 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN1551295A CN1551295A (zh) 2004-12-01
CN1327479C true CN1327479C (zh) 2007-07-18

Family

ID=33410728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100383202A Expired - Fee Related CN1327479C (zh) 2003-05-14 2004-05-14 电子器件的制造方法

Country Status (4)

Country Link
US (1) US7214305B2 (zh)
JP (1) JP2004342750A (zh)
CN (1) CN1327479C (zh)
TW (1) TWI324191B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7531079B1 (en) 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US7405163B1 (en) * 2003-12-17 2008-07-29 Novellus Systems, Inc. Selectively accelerated plating of metal features
US7449099B1 (en) * 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7879218B1 (en) 2003-12-18 2011-02-01 Novellus Systems, Inc. Deposit morphology of electroplated copper
US20060234499A1 (en) * 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus
JP2007073797A (ja) * 2005-09-08 2007-03-22 Renesas Technology Corp デバイス設計支援方法、デバイス設計支援システム及びデバイス設計支援プログラム
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
JP4810306B2 (ja) * 2006-05-16 2011-11-09 日本電気株式会社 銅ダマシン多層配線の形成方法
KR100800495B1 (ko) * 2007-02-27 2008-02-04 삼성전자주식회사 반도체 장치의 제조방법
KR100897509B1 (ko) * 2007-04-24 2009-05-15 박태흠 음각부, 양각부와 관통부를 갖는 금속박판체를 제조하기위한 미세금속몰드, 그 제조방법 및 위의 미세금속몰드로제조된 금속박판체
KR20100038576A (ko) * 2008-10-06 2010-04-15 삼성전자주식회사 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법
US8597461B2 (en) 2009-09-02 2013-12-03 Novellus Systems, Inc. Reduced isotropic etchant material consumption and waste generation
US8168540B1 (en) 2009-12-29 2012-05-01 Novellus Systems, Inc. Methods and apparatus for depositing copper on tungsten
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2013178361A (ja) * 2012-02-28 2013-09-09 Canon Inc 構造体の製造方法
JP2013191658A (ja) * 2012-03-13 2013-09-26 Micronics Japan Co Ltd 配線基板及びその製造方法
JP5823359B2 (ja) * 2012-08-23 2015-11-25 株式会社東芝 半導体装置の製造方法
US9070750B2 (en) 2013-03-06 2015-06-30 Novellus Systems, Inc. Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US9598787B2 (en) * 2013-03-14 2017-03-21 Rohm And Haas Electronic Materials Llc Method of filling through-holes
JP5826952B2 (ja) * 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
US10508357B2 (en) 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10512174B2 (en) 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP6823392B2 (ja) * 2016-07-05 2021-02-03 東京エレクトロン株式会社 絶縁膜を形成する方法
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
KR102421980B1 (ko) * 2017-07-26 2022-07-18 삼성전기주식회사 인쇄회로기판
US10366919B2 (en) * 2017-09-20 2019-07-30 Globalfoundries Inc. Fully aligned via in ground rule region
CN111326290B (zh) * 2018-12-14 2021-12-10 海安科技株式会社 透明导电膜的制造方法
WO2020255772A1 (ja) * 2019-06-18 2020-12-24 東京エレクトロン株式会社 基板処理方法および基板処理装置
WO2021022292A1 (en) * 2019-07-26 2021-02-04 Lam Research Corporation Differential contrast plating for advanced packaging applications
WO2021236398A1 (en) * 2020-05-18 2021-11-25 Lam Research Corporation Electroplating nanotwinned and non-nanotwinned copper features
CN113747664B (zh) * 2020-05-29 2024-01-05 深南电路股份有限公司 一种印制线路板及其制作方法
WO2022024907A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 回路基板およびその製造方法
CN114597193A (zh) * 2020-12-07 2022-06-07 群创光电股份有限公司 电子装置的重布线层结构及其制作方法
CN113061881A (zh) * 2021-03-18 2021-07-02 鑫巨(深圳)半导体科技有限公司 一种电解镀铜的铜处理装置及方法
CN115988757B (zh) * 2021-10-15 2025-09-19 深南电路股份有限公司 一种电路板的电镀方法及电路板
US12412781B2 (en) * 2022-05-26 2025-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a contact plug by bottom-up metal growth
CN114743931B (zh) * 2022-06-14 2022-09-02 合肥晶合集成电路股份有限公司 一种半导体集成器件的制作方法
CN118973253B (zh) * 2023-05-08 2025-10-21 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
EP1122989A2 (en) * 2000-02-01 2001-08-08 Shinko Electric Industries Co. Ltd. Method of plating for filling via holes
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
CN1465752A (zh) * 2002-07-05 2004-01-07 旺宏电子股份有限公司 铜电镀溶液及铜电镀方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214838A (ja) 1998-01-27 1999-08-06 Matsushita Electric Works Ltd 回路板の製造方法
US6176992B1 (en) 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
JP2000297395A (ja) 1999-04-15 2000-10-24 Japan Energy Corp 電気銅めっき液
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
JP2001316866A (ja) 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法および製造装置
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
JP3967879B2 (ja) 2000-11-16 2007-08-29 株式会社ルネサステクノロジ 銅めっき液及びそれを用いた半導体集積回路装置の製造方法
US6946066B2 (en) * 2001-07-20 2005-09-20 Asm Nutool, Inc. Multi step electrodeposition process for reducing defects and minimizing film thickness
JP2002212779A (ja) 2001-01-10 2002-07-31 Hitachi Ltd 表面処理方法およびそれを用いた薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
JP2003129273A (ja) 2001-10-29 2003-05-08 Applied Materials Inc 電解めっき方法
US20040069651A1 (en) * 2002-10-15 2004-04-15 Applied Materials, Inc. Oxide treatment and pressure control for electrodeposition
US7105082B2 (en) * 2003-02-27 2006-09-12 Novellus Systems, Inc. Composition and method for electrodeposition of metal on a work piece
US7238610B2 (en) * 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
EP1122989A2 (en) * 2000-02-01 2001-08-08 Shinko Electric Industries Co. Ltd. Method of plating for filling via holes
CN1465752A (zh) * 2002-07-05 2004-01-07 旺宏电子股份有限公司 铜电镀溶液及铜电镀方法

Also Published As

Publication number Publication date
US7214305B2 (en) 2007-05-08
US20040226827A1 (en) 2004-11-18
JP2004342750A (ja) 2004-12-02
TW200508425A (en) 2005-03-01
TWI324191B (en) 2010-05-01
CN1551295A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
CN1327479C (zh) 电子器件的制造方法
US20030116439A1 (en) Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
CN100378954C (zh) 半导体元件及制造铜导线的方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US8197662B1 (en) Deposit morphology of electroplated copper
KR100340776B1 (ko) 칩 상호 접속부 및 패키징 기술을 위한 인터록 및 고성능다중층 구조를 위한 방법 및 구조물
US7147766B2 (en) Chip interconnect and packaging deposition methods and structures
JP3452515B2 (ja) エレクトロマイグレーション抵抗力を有する微細構造及びその製造方法
US6653229B2 (en) Integrated circuit with a recessed conductive layer
CN100481380C (zh) 半导体元件中内连线结构的制造方法
JP2012191226A (ja) 銅結線のシード層の処理方法および処理装置
US6440289B1 (en) Method for improving seed layer electroplating for semiconductor
US20050029662A1 (en) Semiconductor production method
KR20150056655A (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
US6998337B1 (en) Thermal annealing for Cu seed layer enhancement
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4309873B2 (ja) 電子デバイスの製造方法
JPWO2005038088A1 (ja) 無電解銅めっき液及びそれを用いた配線基板の製造方法
US6841458B2 (en) Dopant interface formation
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
US6664633B1 (en) Alkaline copper plating
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
KR20200080122A (ko) 반도체 소자의 제조 방법
TWI238461B (en) Preparation method of planar electroplated metal layer and electroplating solution therefore

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20110514