[go: up one dir, main page]

CN1324656C - 形成金属单层膜、配线及制造场效应晶体管的方法 - Google Patents

形成金属单层膜、配线及制造场效应晶体管的方法 Download PDF

Info

Publication number
CN1324656C
CN1324656C CNB2004100752391A CN200410075239A CN1324656C CN 1324656 C CN1324656 C CN 1324656C CN B2004100752391 A CNB2004100752391 A CN B2004100752391A CN 200410075239 A CN200410075239 A CN 200410075239A CN 1324656 C CN1324656 C CN 1324656C
Authority
CN
China
Prior art keywords
substrate
coupling agent
silane coupling
single layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100752391A
Other languages
English (en)
Other versions
CN1595614A (zh
Inventor
米屋伸英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1595614A publication Critical patent/CN1595614A/zh
Application granted granted Critical
Publication of CN1324656C publication Critical patent/CN1324656C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10P14/40—
    • H10P14/412—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造场效应晶体管的方法，该晶体管具有牢固地粘附于栅绝缘膜的金属单层膜的源/漏电极。该方法由以下步骤组成：在支承体上形成栅极，在支承体和栅极上形成栅绝缘膜，用硅烷偶合剂对栅绝缘膜表面进行处理，在已用硅烷偶合剂处理过的栅绝缘膜13上，形成金属单层膜的源/漏电极，以及在源/漏电极之间保留的栅绝缘膜上形成半导体层的沟道形成区域。

Description

形成金属单层膜、配线及制造场效应晶体管的方法
技术领域
本发明涉及形成金属单层膜的方法、形成配线的方法和制造场效应晶体管的方法。
背景技术
任何具有绝缘SiO2膜和直接形成于其上的金或铂层(用于配线或电极)的半导体器件会涉及到它们之间的粘附性的困难。防止金属层从绝缘层脱落的普遍的办法是，在它们之间嵌入钛或铬的粘附层。
具有金属层和粘附层的多层结构的缺点是，在刻蚀条件下制作它们的布线图案有时会出现困难。另一个缺点是，为形成粘附层而附加的材料和过程，导致生产成本增大。而且，在具有沟道形成区域(channel-forming region)的半导体器件的情形下，该沟道形成区域连接着金的源/漏电极和钛的粘附层，钛粘附层降低了贯穿整个晶体管的沟道迁移率(channel mobility)(这是由于电荷在钛和沟道之间的移动)。
发明内容
本发明的目的是，提供一种形成牢固地粘附于SiO2基底的金属单层膜的方法，提供一种形成牢固地粘附于SiO2基底的配线的方法，和提供一种生产场效应晶体管的方法，该晶体管具有牢固地粘附于栅绝缘膜或基底的金属单层膜的源-漏电极。
在实施本发明中以及根据其第一方面，提供在基底表面上形成金属单层膜的方法，所述方法包括在形成该金属单层膜之前，用硅烷偶合剂处理该基底表面。
根据本发明的第二方面，提供形成配线(wiring)的方法，其涉及到提走(lift-off)方法，由以下组成：
(A)在基底上形成将要形成配线处的部分被移除的抗蚀层(resist layer)的步骤，
(B)用硅烷偶合剂处理基底的暴露表面的步骤，
(C)在抗蚀层和基底上形成金属单层膜的步骤，以及
(D)以在基底上剩下金属单层膜的配线的方式，移除抗蚀层的步骤。
根据本发明的第三方面，提供形成配线的方法，其涉及到刻蚀，由以下组成：
(A)用硅烷偶合剂处理基底表面的步骤，
(B)在硅烷偶合剂处理后的基底上形成金属单层膜的步骤，以及
(C)通过刻蚀选择性地移除金属单层膜的步骤，因而在基底上形成金属单层膜的配线。
根据本发明的第四方面，提供制造场效应晶体管的方法，由以下组成：
(A)在支承体上形成栅极的步骤，
(B)在该栅极上形成栅绝缘膜的步骤，
(C)用硅烷偶合剂处理栅绝缘膜表面的步骤，
(D)在已用硅烷偶合剂处理过的栅绝缘膜上，形成金属单层膜的源/漏电极的步骤，以及
(E)在源/漏电极之间的栅绝缘膜上形成半导体材料的沟道形成区域的步骤。
根据本发明的第五方面，提供制造场效应晶体管的方法，由以下组成：
(A)用硅烷偶合剂处理基底表面的步骤，
(B)在已用硅烷偶合剂处理过的基底表面上，形成金属单层膜的源/漏电极的步骤，
(C)在源/漏电极上和它们之间的基底上形成半导体材料层的步骤，从而在源/漏电极之间形成半导体层的沟道形成区域，
(D)在该半导体材料层上形成栅绝缘膜的步骤，以及
(E)在该栅绝缘膜上形成栅极的步骤。
本发明涉及到用硅烷偶合剂处理基底表面或栅绝缘膜的表面。该处理导致基底表面或栅绝缘膜的表面具有诸如硫醇基的末端官能团。这些官能团促进基底或栅绝缘膜与其上形成的金属单层膜的粘附性。形成于基底或栅绝缘膜上的金属单层膜有利于改善刻蚀控制、降低成本、简单化场效应晶体管的制作工艺、和降低生产成本。用作场效应晶体管源/漏电极的金属单层膜提供了以下优点：在沟道和粘附促进层之间不会存在电荷转移，并且在沟道和源/漏电极之间的电荷转移顺利进行。这有利于提高场效应晶体管的特性(沟道迁移率)。
附图说明
图1A到1D是支承体等的剖面示意图，其用于解释在实施例1中制造场效应晶体管的方法。
图2A到2C作为图1D的继续，是支承体等的剖面示意图，其用于解释在实施例1中制造场效应晶体管的方法。
图3作为图2C的继续，是支承体等的剖面示意图，其用于解释在实施例1中制造场效应晶体管的方法。
图4A到4D是支承体等的剖面示意图，其用于解释在实施例2中制造场效应晶体管的方法。
图5作为图4D的继续，是支承体等的剖面示意图，其用于解释在实施例2中制造场效应晶体管的方法。
图6示出了适合本发明半导体层的导电聚合物材料的结构式。
图7示出了适合本发明半导体层的导电聚合物材料的结构式。
图8示出了适合本发明半导体层的导电聚合物材料的结构式。
具体实施方式
根据本发明，以下涉及到用硅烷偶合剂处理基底：第一实施方式的形成金属单层膜的方法，第二和第三实施方式的形成配线的方法，和第五实施方式的制造场效应晶体管的方法。而且，本发明第四实施方式的制造场效应晶体管的方法涉及到用硅烷偶合剂处理栅绝缘膜。基底或栅绝缘膜可以基本上由任何在其最外层具有OH基团的材料形成，因为该末端OH基团允许用硅烷偶合剂处理。这种材料的实例为基于SiO2的材料。基底的其他实例为有机绝缘材料如：聚甲基丙烯酸甲酯(PMMA)、聚乙烯基酚(PVP)、聚乙烯醇(PVA)、和聚乙烯。金属单层膜可以由选自以下的金属形成：金(Au)、铂(Pt)、银(Ag)、钯(Pd)、铷(Rb)和铑(Rh)，其与硫醇基(-SH)反应。
基于SiO2的材料包括二氧化硅(SiO2)、BPSG、PSG、BSG、AsSG、PbSG、氮氧化硅(SiON)、SOG(旋涂在玻璃上)、和低介电的基于SiO2的材料。最后一种包括：聚芳基醚、环全氟化碳聚合物、苯并环丁烯、环氟化碳树脂、聚四氟乙烯、氟化芳基醚、氟化聚酰亚胺、无定形碳、和有机SOG。
基于SiO2的材料可以通过选自以下的任何已知工艺制成基底或栅绝缘膜：物理气相乘积(PVD)(如真空沉积和溅射)、化学气相沉积(CVD)、旋涂、印刷(如丝网印刷和喷墨打印)、涂布、浸涂、浇涂、和对硅热氧化得到SiO2。
栅绝缘膜可以通过氧化栅极的表面而形成。氧化可以通过阳极氧化或O2等离子氧化完成，其选择依赖于用于制成栅极的材料。在金栅极的情形下，其上的栅绝缘膜的形成可以通过，对栅极表面涂布具有末端巯基的线型烃类(或具有能够化学键合到该栅极的官能团的绝缘材料)。该涂布可以通过浸涂等完成。
硅烷偶合剂为X-Si(OR)3表示的化合物，其中X指以下官能团，如：硫醇基(巯基)、氨基、乙烯基、环氧基、氯基团、和甲基丙烯酰基，OR指可水解基团，如甲氧基和乙氧基。硅烷偶合剂的实例包括3-巯基丙基三甲氧基硅烷[(CH3O)3SiC3H3SH]。
用硅烷偶合剂处理可以通过以下完成：将物体暴露于硅烷偶合剂的气相中、将物体浸入到硅烷偶合剂的溶液里、将物体用硅烷偶合剂溶液涂布、和将物体用硅烷偶合剂溶液旋涂。涂布方法的实例包括：气刀涂布(air doctorcoating)、刮刀涂布、棒式涂布(rod coating)、刀涂、挤压涂布、逆向辊涂、转移辊涂、凹版辊涂、压边浇涂(kiss coating)、浇涂、喷涂、狭缝开孔涂布、和辗压涂布。
栅极可以由选自以下的金属形成：金(Au)、铂(Pt)、银(Ag)、钯(Pd)、铷(Rb)和铑(Rh)。可选地，栅极还可以由选自以下的金属形成：铝(Al)、铜(Cu)、镍(Ni)、铬(Cr)、钨(W)、钽(Ta)、钛(Ti)和铟(In)和锡(Sn)。金属可以按照合金和电导颗粒的形式使用。栅极可以采用含有所述元素的薄片状形式。其他的用于栅极的材料包括电导性聚合物，如，下述将提及的聚(3，4-亚乙基二氧噻吩)/聚苯乙烯磺酸[PEDOT/PSS]，或大量地掺杂的硅。
金属单层膜、源/漏电极、和栅极可以通过以下依据所用材料选择的任何方法形成。PVD法如真空沉积和溅射；CVD法包括MOCVD法；旋涂；印刷法如丝网印刷(用导电涂料或导电高分子溶液)和喷墨打印；如上所述的涂布方法；lift-off法；掩膜法；镀的方法如电镀和非电镀；以及喷涂法。另外，PVD法包括以下：(a)电子束加热法，电阻加热法，快速气相沉积(flashvapor deposition)法，和其他气相沉积法；(b)等离子气相沉积法；(c)双极溅射法，直流溅射法，直流磁控管溅射法，高频溅射法，磁控管溅射法，离子束溅射法，偏极溅射法，和其他的溅射法；(d)DC(直流电)法，RF法，多阴极方法，活化反应法，高频离子镀法，活性离子镀法，和其他的离子镀方法。
半导体层可以由以下任何材料形成。2，3，6，7-二苯并蒽(anthrathene)(或并五苯)，C9S9(苯并[1，2-c；3，4-e′；5，6-c″]三[1，2]二硫醇基-1，4，7-三硫酮)，C24H14S6(α-六噻吩)，以铜酞菁为代表的酞菁，富勒烯(C60)，四硫代并四苯(tetrathene)(C18H8S4)，四硒代并四苯(tetraselenotetrathene)(C18H8Se4)，四碲代并四苯(tetratellurotetrathene)(C18H8Te4)，和聚(3，4-亚乙基二氧噻吩)/聚苯乙烯磺酸[PEDOT/PSS]。另外，聚(3，4-亚乙基二氧噻吩)和聚苯乙烯磺酸[PEDOT/PSS]分别以图6中的结构式(1)和(2)表示。
可选地，半导体层还可以由杂环共轭导电聚合物和含杂原子的共轭导电聚合物形成，其在以下例举。另外，结构式具有的烷基(CnH2n+1)以R和R′表示。
[杂环共轭导电聚合物]
聚吡咯(图6中结构式(3))
聚呋喃(图6中结构式(4))
聚噻吩(图6中结构式(5))
聚硒吩(图6中结构式(6))
聚碲吩(polytellurophene)(图6中结构式(7))
聚(3-烷基噻吩)(图6中结构式(8))
聚(3-噻吩-β-乙磺酸)(图6中结构式(9))
聚(N-烷基吡咯)(图7中结构式(10))
聚(3-烷基吡咯)(图7中结构式(11))
聚(3，4-二烷基吡咯)(图7中结构式(12))
聚(2，2′-噻吩基吡咯)(图7中结构式(13))
[含杂原子的共轭导电聚合物]
聚苯胺(图7中结构式(14))
聚(二苯并噻吩硫化物)(图7中结构式(15))
形成半导体层的材料的另外实例包括有机半导体分子，其具有共轭键、还在分子的两个末端任意地具有以下的：硫醇基(-SH)、氨基(-NH2)、异氰基(-NC)、硫代乙酰氧基(-SCOCH3)、和羧基(-COOH)。有机半导体分子的典型的实例如下所示。
4，4′-联苯基二硫醇(图8中结构式(16))
4，4′-二异氰基联苯(图8中结构式(17))
4，4′-二异氰基-对-三联苯(图8中结构式(18))
2，5-双(5′-硫代乙酰氧基-2′-苯硫基)噻吩(图8中结构式(19))
而且，半导体层可以由无机半导体材料形成，如Si、Ge和Se。
导电聚合物半导体层(或沟道形成区域)可以通过选自以下的任何方法形成：PVD法(如真空沉积和溅射)，各种CVD法，旋涂，印刷法(如丝网印刷和喷墨打印)，各种涂布方法，浸涂，冲压，提走法(lift-off)，掩膜法，和喷涂。无机半导体的半导体层(或沟道形成区域)可以通过任何各种CVD法和PVD方法形成。
如本发明第一实施方式，制造场效应晶体管的方法用于在支承体上形成场效应晶体管。支承体的实例包括：玻璃基底、其上形成绝缘层的玻璃基底、石英基底、其上形成绝缘层的石英基底、其上形成绝缘层的硅基底。另外的实例包括由聚醚砜(PES)、聚亚酰胺、聚碳酸酯、聚对苯二甲酸乙二醇酯(PET)等制成的塑料膜、薄片或基底。由柔性聚合物材料制成的支承体实现了合并有场效应晶体管的弯曲显示器。所得到的场效应晶体管可以用树脂封装。如本发明第二实施方式，用制造场效应晶体管的方法制成的场效应晶体管，应该合适地安装成使基底得到支承体的支承。该支承体可以由任何上述材料形成。
参照附图本发明将会得到更详细的描述。有可能通过简单地更改制作步骤而不改变通常的场效应晶体管的结构和配线，得到具有良好粘附性的源/漏电极和配线。
[实施例1]
本实施例显示制造根据本发明的场效应晶体管的方法(如第四实施方式)，根据本发明的形成配线的方法(如第二和第三实施方式)，和根据本发明的形成金属单层膜的方法(如第一实施方式)。本实施例所得到的场效应晶体管(更具体地，薄膜晶体管或TFT)具有图3所示的结构，其为表示取自垂直于栅极延伸方向的虚拟平面(virtual plane)的示意性部分剖面图。
实施例1涉及的场效应晶体管为所谓的底栅(bottom gate)型或底接触型TFT。它由如下构成：(A)形成于支承体上的栅极12，(B)形成于栅极12上的栅绝缘膜13，(C)形成于栅绝缘膜13上的源/漏电极14，和(D)形成于栅绝缘膜13上和在源/漏电极14之间的沟道形成区域15(作为半导体层)。
在整个表面上形成了SiO2的内层(inter-layer)绝缘层20，其上形成配线21。在内层绝缘层20的部分形成缺口，其在命令配线(word wire)(从栅极12延伸而来)和源/漏电极14之上。配线21延伸到该缺口中并与命令线(word line)和源/漏电极14相连通。
通过本发明第四实施方式涉及的制造场效应晶体管方法，制造了图3中所示的TFT。该情形下，也起到命令线作用的栅极12被认为是配线，该栅极12(配线)通过本发明第二实施方式涉及的形成配线的方法形成，并且在内层绝缘层20上的配线21，通过本发明第三实施方式涉及的形成配线的方法形成。
在实施例1中，构成沟道形成区域15的半导体层由并五苯(pentathene)形成。而且，支承体由玻璃基底10和通过溅射形成于其上的SiO2的绝缘层11构成。栅极12、源/漏电极14、配线21由金(Au)金属单层膜形成。栅绝缘膜13由SiO2形成。内层绝缘层20由SiO2形成。换言之，在本发明第二实施方式涉及的形成配线的方法中，绝缘层11相应于基底；在本发明第三实施方式涉及的形成配线的方法中，内层绝缘层20相应于基底；在本发明第一实施方式涉及的形成金属单层膜的方法中，绝缘层11、栅绝缘膜13、或内层绝缘层20相应于基底。
以下为制造实施例1中场效应晶体管的方法的要点。该要点将通过参照图1到3解释，其为对支承体等的示意性剖面图。
[步骤100]
第一步用于在支承体上形成栅极12。具体地，在玻璃基底10上形成SiO2的绝缘层11。在绝缘层11上形成抗蚀层31，其紧接着通过光刻(lithography)刻蚀，使得将要形成配线(栅极12)的部分被移除(见图1A)。另外，在抗蚀层31形成后，实施氧等离子灰化以移除抗蚀层31的残留物是理想的。
暴露的基底(绝缘层11)通过暴露在硅烷偶合剂乙醇溶液的气相中，用硅烷偶合剂处理，接着干燥。该硅烷偶合剂为3-巯基丙基三甲氧基硅烷[(CH3O)3SiC3H3SH]。
接着，通过真空气相沉积，在抗蚀层31和支承体(绝缘层11)上形成金(Au)金属单层膜。这样，获得了由金(Au)金属单层膜构成的栅极12，如图1所示。之后，抗蚀层31用lift-off法移除，使得金属单层膜的配线(栅极12)保留在基底上(绝缘层11)。这样，在基底(绝缘层11)上形成栅极12(相应于配线)(见图1C)。
因此，上述的步骤100实现了根据本发明第一实施方式的形成金属单层膜的方法，和根据本发明第二实施方式的形成配线的方法。
[步骤110]
接着，在包括栅极12的支承体(或绝缘膜11)上形成栅绝缘膜13。具体地，通过溅射在栅极12和绝缘层11上形成SiO2的栅绝缘膜13。当栅绝缘膜13形成时，栅极12被硬掩膜部分覆盖，使得栅极12的引出线(未示出)可以不经过光刻工艺形成。
[步骤120]
接着，在栅绝缘膜13的表面上进行硅烷偶合剂处理。在处理过的栅绝缘膜13上形成由金(Au)金属单层膜形成的源/漏电极14。
具体地，在栅绝缘膜13上形成抗蚀层32，接着，通过光刻技术图案化使得要形成源/漏电极14的部分被移除，见图1D。另外，在抗蚀层32形成后，实施氧等离子灰化以移除抗蚀层32的残留物是理想的。按照与步骤100相同的方式进行栅绝缘膜13上暴露表面的硅烷偶合剂处理。紧接着，在抗蚀层32和栅绝缘膜13上形成金(Au)金属单层膜。这样，获得了由金(Au)金属单层膜形成的源/漏电极14，如图2A所示。抗蚀层32用lift-off法移除，使得金属单层膜的源/漏电极14保留在栅绝缘膜13上。这样，在栅绝缘膜13上形成了源/漏电极14，见图2B。
[步骤130]
接着，在源/漏电极14之间的栅绝缘膜13上，形成作为半导体层的沟道形成区域15，见图2C。具体地，并五苯(pentathene)有机半导体层通过真空气相沉积形成于源/漏电极14和栅绝缘膜13上。当该有机半导体层形成时，栅绝缘膜13和源/漏电极被硬掩膜部分地覆盖，使得沟道形成区域15可以不经过光刻工艺形成。
因此，上述的步骤100到130实现了本发明第四实施方式涉及的制造场效应晶体管的方法，和本发明涉及的形成金属单层膜的方法。
[步骤140]
在整个表面上形成了SiO2的内层绝缘层20。在内层绝缘层20的部分形成缺口，其在命令配线(word wire)(从栅极12延伸而来)和源/漏电极14之上。
按照与实施例1中步骤100相同的方式，进行内层绝缘层20(相应于支承体)表面上的硅烷偶合剂处理。
接着，在硅烷偶合剂处理过的支承体(内层绝缘层20)上，形成金属单层膜。具体地，在包括缺口的内层绝缘层20上，通过真空沉积由金(Au)形成金属单层膜。接着该金属单层膜选择性地通过刻蚀移除(或图案化)。这样，可能在内层绝缘层20(作为基底)上形成配线(未示出)，该配线连通从栅极12延伸而来的命令配线，和连通着源/漏电极14的配线21，见图3。因此，获得了实施例1涉及的TFT。
因此，上述的步骤140实现了本发明第三实施方式涉及的形成配线的方法，和本发明第一实施方式涉及的形成金属单层膜的方法。
由此获得的TFT进行了沟道迁移率的测试。结果为2.0×10-1cm2/(V·s)。作为对比，制备了TFT试样，其具有形成的钛(Ti)粘附层来代替步骤120，还具有由金(Au)形成的源/漏电极。发现该试样具有的沟道迁移率为7.1×10-3cm2/(V·s)。换言之，根据本发明制造的TFT具有比通常TFT大两个数量级的沟道迁移率。而且，源/漏电极14、栅极12和配线12没有显示出脱落的迹象。
[实施例2]
本实施例显示制造根据本发明的场效应晶体管的方法(如第五实施方式)，根据本发明的形成配线的方法(如第二和第三实施方式)，和根据本发明的形成金属单层膜的方法(如第一实施方式)。本实施例所得到的场效应晶体管(更具体地，TFT)具有图5所示的结构，其为表示取自垂直于栅极延伸方向的虚拟平面的示意性部分剖面图。
实施例2涉及的场效应晶体管为所谓的底栅(bottom gate)型或顶接触型TFT。它由如下构成：(A)形成于基底上的源/漏电极14，(B)形成于基底上(或绝缘层111)和源/漏电极14之间的半导体层沟道形成区域15，(C)形成于该半导体层上的栅绝缘膜13，和(D)形成于栅绝缘膜13上的栅极12。
在整个表面上形成了SiO2的内层(inter-layer)绝缘层20，其上形成配线21。在内层绝缘层20的部分形成缺口，其在命令配线(word wire)(从栅极12延伸而来)和源/漏电极14之上。配线21延伸到该缺口中并与命令线(word line)和源/漏电极14相连通。
通过本发明第五实施方式涉及的制造场效应晶体管方法，制造了图5所示的TFT。该情形下，也起到命令线作用的栅极12被认为是配线，该栅极12(配线)通过本发明第一实施方式涉及的形成配线的方法形成，并且在内层绝缘层20上的配线21，通过本发明第二实施方式涉及的形成配线的方法形成。
在实施例2中，构成沟道形成区域15的半导体层由与实施例1中相同的半导体材料形成。而且，基底为SiO2的绝缘层111。另外，绝缘层111通过在作为支承体的玻璃基底10表面上溅射形成。栅极12、源/漏电极14、配线21由金(Au)金属单层膜形成。栅绝缘膜13由SiO2形成。内层绝缘层20由SiO2形成。换言之，在本发明第二实施方式涉及的形成配线的方法中，栅绝缘膜13相应于基底；在本发明第三实施方式涉及的形成配线的方法中，内层绝缘层20相应于基底；在本发明第一实施方式涉及的形成金属单层膜的方法中，绝缘层111、栅绝缘膜13、或内层绝缘层20相应于基底。
以下为制造实施例2中场效应晶体管的方法的要点。该要点将通过参照参照图4和5解释，其为对支承体等的示意性剖面图。
[步骤200]
第一步是在基底表面上进行硅烷偶合剂处理。在已经用硅烷偶合剂处理过的基底表面上，形成源/漏电极。具体地，按照与实施例1的步骤120相同的方式，通过光刻作为基底的SiO2绝缘层111形成抗蚀层131。该抗蚀层131被图案化使得将要形成源/漏电极14的部分被移除，见图4A。另外，在抗蚀层131形成后，实施氧等离子灰化以移除抗蚀层131的残留物是理想的。按照与实施例1的步骤100相同的方式，对暴露的绝缘层111表面用硅烷偶合剂处理，接着，通过真空气相沉积，在抗蚀层131和基底(绝缘层111)上形成金(Au)金属单层膜。这样，获得了由金(Au)金属单层膜构成的源/漏电极14，如图4B所示。之后，抗蚀层131用lift-off法移除，使得金属单层膜构成的源/漏电极14保留在基底(绝缘层111)上。这样，在基底(绝缘层111)上形成了源/漏电极14，见图4C。
[步骤210]
在源/漏电极14上和源/漏电极14之间保留的部分基底(绝缘层111)上，形成半导体层。这样，在源/漏电极14之间保留的部分基底(绝缘层111)上，获得了由半导体层构成的沟道形成区域15。具体地，按照与实施例1的步骤130相同的方式，在源/漏电极14和绝缘层111上，通过气相沉积形成了与实施例1中所使用的相同的有机半导体层。
[步骤220]
紧接着，在半导体层上形成栅绝缘膜13。具体地，按照与实施例1的步骤110相同的方式，在整个表面通过溅射形成SiO2的栅绝缘膜13。
[步骤230]
接着，在栅极12上形成栅绝缘膜13。具体地，在栅绝缘膜13(相应于基底)上形成抗蚀层(未示出)，按照与实施例1中步骤100相同的方式，通过光刻技术图案化该抗蚀层，使得将要形成栅极12(相应于配线)的部分被移除。另外，在抗蚀层形成后，实施氧等离子灰化以移除抗蚀层的残留物是理想的。
按照与实施例1的步骤100相同的方式，对暴露的基底(栅绝缘膜13)的表面进行硅烷偶合剂处理。
接着，通过真空气相沉积，在抗蚀层和基底(栅绝缘膜13)上形成金(Au)金属单层膜。这样，获得了由金(Au)金属单层膜构成的栅极12。之后，抗蚀层用lift-off法移除，使得金属单层膜构成的配线(栅极12)保留在基底上(栅绝缘膜13)。这样，有可能在作为基底的栅绝缘膜13上形成了相应于配线的栅极12，见图4D。
因此，上述的步骤200到230实现了本发明第五实施方式涉及的制造场效应晶体管的方法，和本发明涉及的形成金属单层膜的方法。而且，步骤230实现了本发明第二实施方式涉及的形成配线的方法，和本发明第一实施方式涉及的形成金属单层膜的方法。
[步骤240]
接着，按照与实施例1中步骤140相同的方式，在整个表面上形成了SiO2的内层绝缘层20。在内层绝缘层20的部分形成缺口，其在命令配线(word wire)(从栅极12延伸而来)和源/漏电极14之上。按照与实施例1中步骤100相同的方式，进行内层绝缘层20(相应于基底)表面上的硅烷偶合剂处理。接着，在硅烷偶合剂处理过的基底上，形成金属单层膜。具体地，在包括在缺口以内的部分的内层绝缘层20上，通过真空沉积由金(Au)形成金属单层膜。该金属单层膜通过刻蚀选择性地移除(或图案化)。这样，可能在作为基底的内层绝缘层20上形成配线(未示出)，该配线连通从栅极12延伸而来的命令线，和连通着源/漏电极14的配线21，见图5。这样，获得了实施例2中期望的TFT。该TFT没有显示源/漏电极14、栅极12和配线21脱落的迹象。
步骤240实现了本发明第三实施方式涉及的形成配线的方法，和本发明第一实施方式涉及的形成金属单层膜的方法。
虽然本发明参照优选实施例进行了描述，但是本发明并不限于此。场效应晶体管的结构和制作条件仅为示例性的，且可以适当地变更。在实施例1和2中，栅极(配线)可以通过本发明第三实施方式涉及的形成配线的方法形成，或者在内层绝缘层20上的配线21可以通过本发明第二实施方式涉及的形成配线的方法形成。通过根据本发明形成配线的方法获得的配线的结构并不限于实施例中解释的配线结构。在本发明所获得的场效应晶体管(TFT)应用于显示单元或各种电子设备的情形下，可能制成由在支承体或支承部件上的大量的TFT组成的单片集成电路。可选地，TFT可以分为独立的片以用作分离部分。

Claims (7)

1.在基底表面上形成金属单层膜的方法，所述方法包含在形成该金属单层膜之前用硅烷偶合剂处理该基底表面，其中基底由基于SiO2的材料形成，金属单层膜由选自以下的一种金属形成：金、铂、银、钯、铷和铑，硅烷偶合剂为X-Si(OR)3表示的化合物，其中X为选自硫醇基、氨基、乙烯基、环氧基、氯基团、和甲基丙烯酰基的官能团，OR指可水解基团。
2.形成配线的方法，包含：
(A)在基底上形成将要形成配线处的部分被移除的抗蚀层的步骤，
(B)用硅烷偶合剂处理基底的暴露表面的步骤，
(C)在抗蚀层和基底上形成金属单层膜的步骤，以及
(D)以在基底上剩下金属单层膜的配线的方式，移除抗蚀层的步骤，
其中基底由基于SiO2的材料形成，金属单层膜由选自以下的一种金属形成：金、铂、银、钯、铷和铑，硅烷偶合剂为X-Si(OR)3表示的化合物，其中X为选自硫醇基、氨基、乙烯基、环氧基、氯基团、和甲基丙烯酰基的官能团，OR指可水解基团。
3.形成配线的方法，包含：
(A)用硅烷偶合剂处理基底表面的步骤，
(B)在硅烷偶合剂处理后的基底上形成金属单层膜的步骤，以及
(C)通过刻蚀选择性地移除金属单层膜的步骤，因而在基底上形成金属单层膜的配线，
其中基底由基于SiO2的材料形成，金属单层膜由选自以下的一种金属形成：金、铂、银、钯、铷和铑，硅烷偶合剂为X-Si(OR)3表示的化合物，其中X为选自硫醇基、氨基、乙烯基、环氧基、氯基团、和甲基丙烯酰基的官能团，OR指可水解基团。
4.制造场效应晶体管的方法，包含：
(A)在支承体上形成栅极的步骤，
(B)在该栅极上形成栅绝缘膜的步骤，
(C)用硅烷偶合剂处理该栅绝缘膜表面的步骤，
(D)在已用硅烷偶合剂处理过的栅绝缘膜上，形成金属单层膜的源/漏电极的步骤，以及
(E)在该源/漏电极之间的栅绝缘膜上形成半导体材料的沟道形成区域的步骤。
5.如权利要求4所述的制造场效应晶体管的方法，其中栅绝缘膜由基于SiO2的材料形成，金属单层膜由选自以下的一种金属形成：金、铂、银、钯、铷和铑。
6.制造场效应晶体管的方法，包含：
(A)用硅烷偶合剂处理基底表面的步骤，
(B)在已用硅烷偶合剂处理过的基底表面上，形成金属单层膜的源/漏电极的步骤，
(C)在源/漏电极上和它们之间的基底上形成半导体材料层的步骤，从而在源/漏电极之间形成半导体层的沟道形成区域，
(D)在该半导体材料层上形成栅绝缘膜的步骤，以及
(E)在该栅绝缘膜上形成栅极的步骤。
7.如权利要求6所述的制造场效应晶体管的方法，其中基底由基于SiO2的材料形成，金属单层膜由选自以下的一种金属形成：金、铂、银、钯、铷和铑。
CNB2004100752391A 2003-09-11 2004-09-13 形成金属单层膜、配线及制造场效应晶体管的方法 Expired - Fee Related CN1324656C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP319557/03 2003-09-11
JP2003319557A JP2005086147A (ja) 2003-09-11 2003-09-11 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP319557/2003 2003-09-11

Publications (2)

Publication Number Publication Date
CN1595614A CN1595614A (zh) 2005-03-16
CN1324656C true CN1324656C (zh) 2007-07-04

Family

ID=34132024

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100752391A Expired - Fee Related CN1324656C (zh) 2003-09-11 2004-09-13 形成金属单层膜、配线及制造场效应晶体管的方法

Country Status (6)

Country Link
US (1) US7186634B2 (zh)
EP (1) EP1515378A3 (zh)
JP (1) JP2005086147A (zh)
KR (1) KR101164614B1 (zh)
CN (1) CN1324656C (zh)
TW (1) TWI252525B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006002243A (ja) * 2004-06-21 2006-01-05 Seiko Epson Corp マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
KR101058458B1 (ko) * 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US7582534B2 (en) * 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
TWI292076B (en) * 2004-12-24 2008-01-01 Au Optronics Corp Pixel structure and thin film transistor and fabricating methods thereof
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
GB0506895D0 (en) * 2005-04-05 2005-05-11 Plastic Logic Ltd Ablation threshold adjustment by electroless plating
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
JP2007115986A (ja) * 2005-10-21 2007-05-10 Sharp Corp 薄膜デバイス及びその製造方法
KR100766318B1 (ko) 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101139052B1 (ko) * 2005-12-06 2012-04-30 삼성전자주식회사 불소를 포함하는 유기절연체 조성물 및 이를 이용한 유기박막 트랜지스터
KR101235135B1 (ko) * 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
GB0601008D0 (en) * 2006-01-18 2006-03-01 Qinetiq Ltd Method of fabricating a semicondutor device
KR100788758B1 (ko) * 2006-02-06 2007-12-26 양재우 저전압 유기 박막 트랜지스터 및 그 제조 방법
TW200731589A (en) * 2006-02-06 2007-08-16 Yang Jae Woo Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof
KR101198219B1 (ko) 2006-06-23 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP4733005B2 (ja) * 2006-04-20 2011-07-27 エルジー ディスプレイ カンパニー リミテッド 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101163576B1 (ko) 2006-04-20 2012-07-06 엘지디스플레이 주식회사 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
JP4293467B2 (ja) * 2006-09-28 2009-07-08 国立大学法人京都大学 有機材料装置の製造方法
KR101169395B1 (ko) * 2006-10-13 2012-07-30 삼성전자주식회사 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법
KR101274695B1 (ko) * 2006-11-30 2013-06-12 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
EP2113944A4 (en) * 2007-02-23 2012-08-22 Konica Minolta Holdings Inc ORGANIC THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING ORGANIC THIN FILM TRANSISTOR
KR101353824B1 (ko) * 2007-06-12 2014-01-21 삼성전자주식회사 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체
JP2009021309A (ja) * 2007-07-10 2009-01-29 Ricoh Co Ltd 電子素子及びその製造方法、並びに該電子素子を備えた表示装置
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
US20090104566A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Process of multiple exposures with spin castable film
TW200920687A (en) * 2007-11-02 2009-05-16 Delta Electronics Inc Method for treating surface of element
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
EP2086033A1 (en) * 2008-01-31 2009-08-05 Applied Materials, Inc. Method of coating a substrate and coating installation
DE102010044350A1 (de) * 2010-09-03 2012-03-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Metallstruktur auf einer Oberfläche eines Halbleitersubstrates
FR2965749B1 (fr) * 2010-10-12 2014-02-14 Univ Troyes Technologie Structure multicouche comprenant un métal précieux accroche sur un substrat diélectrique procédé et utilisation associes
DE102011114865B4 (de) * 2011-07-29 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
FR2980041B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor a effet de champ comprenant un limiteur de courant de fuite
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器
JP6197306B2 (ja) * 2013-02-22 2017-09-20 凸版印刷株式会社 薄膜トランジスタの製造方法
CN103325732B (zh) * 2013-06-28 2016-03-30 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置
CN103606634B (zh) * 2013-11-14 2016-02-10 中国科学院化学研究所 一种图案化金属电极及其制备方法
CN105706220B (zh) * 2013-11-21 2018-09-18 株式会社尼康 晶体管的制造方法和晶体管
JP6145032B2 (ja) * 2013-11-26 2017-06-07 東京エレクトロン株式会社 有機単分子膜の形成方法および形成装置
JP6263450B2 (ja) 2014-07-24 2018-01-17 東京エレクトロン株式会社 有機単分子膜形成方法
CN105118835A (zh) * 2015-07-22 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN107275380B (zh) * 2017-06-14 2020-05-22 厦门市三安集成电路有限公司 一种化合物半导体的金属层及其制备方法
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN116093175B (zh) * 2023-03-21 2023-11-03 泉州师范学院 一种大面积图案化锡金属栅线电极的常温制备方法
JP2025074478A (ja) * 2023-10-30 2025-05-14 日新電機株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002129329A (ja) * 2000-10-25 2002-05-09 Sony Corp タングステン膜の成膜方法
US20030008075A1 (en) * 2001-05-28 2003-01-09 Waseda University, Nec Corporation ULSI wiring and method of manufacturing the same
US6506675B1 (en) * 1999-07-09 2003-01-14 Kabushiki Kaisha Toshiba Copper film selective formation method
JP2003051463A (ja) * 2001-05-29 2003-02-21 Sharp Corp 金属配線の製造方法およびその方法を用いた金属配線基板
US20030107023A1 (en) * 2001-12-06 2003-06-12 Lg.Philips Lcd Co., Ltd. Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
US20030145458A1 (en) * 2002-02-07 2003-08-07 Fujitsu Limited Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured thereby

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4204009A (en) * 1977-12-30 1980-05-20 International Business Machines Corporation Two layer resist system
US4917471A (en) * 1986-08-30 1990-04-17 Canon Kabushiki Kaisha Liquid crystal device
JPH0766990B2 (ja) 1988-07-15 1995-07-19 松下電器産業株式会社 有機デバイスおよびその製造方法
EP0865078A1 (en) * 1997-03-13 1998-09-16 Hitachi Europe Limited Method of depositing nanometre scale particles
CA2395004C (en) 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
KR100462712B1 (ko) * 2000-08-10 2004-12-20 마쯔시다덴기산교 가부시키가이샤 유기전자장치와 그 제조방법과 그 동작방법 및 그것을 사용한 표시장치
US7244669B2 (en) 2001-05-23 2007-07-17 Plastic Logic Limited Patterning of devices
KR100442413B1 (ko) * 2001-08-04 2004-07-30 학교법인 포항공과대학교 표면에 금속 미세 패턴을 가진 플라스틱 기판의 제조방법
US20030047796A1 (en) * 2001-09-13 2003-03-13 Zhenan Bao Narrow channel field effect transistor and method of making the same
US6767828B2 (en) * 2001-10-05 2004-07-27 International Business Machines Corporation Method for forming patterns for semiconductor devices
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
CN1186822C (zh) * 2002-09-23 2005-01-26 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506675B1 (en) * 1999-07-09 2003-01-14 Kabushiki Kaisha Toshiba Copper film selective formation method
JP2002129329A (ja) * 2000-10-25 2002-05-09 Sony Corp タングステン膜の成膜方法
US20030008075A1 (en) * 2001-05-28 2003-01-09 Waseda University, Nec Corporation ULSI wiring and method of manufacturing the same
JP2003051463A (ja) * 2001-05-29 2003-02-21 Sharp Corp 金属配線の製造方法およびその方法を用いた金属配線基板
US20030107023A1 (en) * 2001-12-06 2003-06-12 Lg.Philips Lcd Co., Ltd. Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
US20030145458A1 (en) * 2002-02-07 2003-08-07 Fujitsu Limited Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured thereby

Also Published As

Publication number Publication date
JP2005086147A (ja) 2005-03-31
KR101164614B1 (ko) 2012-07-11
TWI252525B (en) 2006-04-01
TW200524012A (en) 2005-07-16
CN1595614A (zh) 2005-03-16
US7186634B2 (en) 2007-03-06
EP1515378A3 (en) 2008-04-23
KR20050027006A (ko) 2005-03-17
EP1515378A2 (en) 2005-03-16
US20050059193A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN1324656C (zh) 形成金属单层膜、配线及制造场效应晶体管的方法
CN1761067A (zh) 有机薄膜晶体管阵列及其制造方法
CN1853943A (zh) 图案形成方法,有机场效应晶体管的制造方法,以及柔性印刷电路板的制造方法
CN1893141A (zh) 有机薄膜晶体管及其制造方法
CN1870284A (zh) 有机薄膜晶体管阵列板及其制造方法
CN1738070A (zh) 薄膜晶体管及其制造方法
CN1282259C (zh) 含有保护层的有机半导体场效应晶体管及制作方法
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
CN1832191A (zh) 有机薄膜晶体管阵列板及其制作方法
CN102867915A (zh) 半导体装置及其制造方法、图像显示装置的制造方法
CN101714611A (zh) 薄膜晶体管及其制造方法、和电子设备
CN1839491A (zh) 用于密封薄膜晶体管的方法
CN1881549A (zh) 薄膜晶体管的制作方法
CN1767158A (zh) 制备薄膜晶体管的方法
CN1743930A (zh) 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
CN1841759A (zh) 有机薄膜晶体管阵列面板及其制造方法
CN1825548A (zh) 形成导电图案的方法、薄膜晶体管及其制造方法
CN1928679A (zh) 液晶显示装置
CN1941398A (zh) 制造有机薄膜晶体管阵列面板
CN1832182A (zh) 薄膜晶体管基板及其制造方法
CN1773717A (zh) 有机场致发光显示装置及构造该装置的方法
CN1716059A (zh) 有机薄膜晶体管阵列面板及其制造方法
CN1841809A (zh) 有机绝缘体、包含它的有机薄膜晶体管阵列面板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070704

Termination date: 20150913

EXPY Termination of patent right or utility model