CN1322512C - 存储设备及其操作方法 - Google Patents
存储设备及其操作方法 Download PDFInfo
- Publication number
- CN1322512C CN1322512C CNB018203752A CN01820375A CN1322512C CN 1322512 C CN1322512 C CN 1322512C CN B018203752 A CNB018203752 A CN B018203752A CN 01820375 A CN01820375 A CN 01820375A CN 1322512 C CN1322512 C CN 1322512C
- Authority
- CN
- China
- Prior art keywords
- capacitor
- region
- bit line
- memory device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明的目的是要保证高度灵活性和紧凑的结构。为了这一目的,存储设备(1)的以磁滞处理为基础而工作的现有的板极导电设备(50)被配置为检测存储电容器(10)的状态,因而信息能被存储。
Description
技术领域
本发明涉及一种存储设备以及存储设备的操作方法。
背景技术
在现代存储技术的发展中,有必要同时实现不同的、部分最初冲突的边界条件以便设计出既节省成本又能在商业上宣传的有效的存储模块。这些基本需求涉及几何学范畴、切换速度和布局的复杂度,该布局在半导体衬底上实现并形成各自存储模块或各自存储单元的基础。
在存储设备中,存储单元通常设置为矩阵形式,由通过指定的行或字线和列或位线的同时寻址来激活,以便从中读出和/或写入。依照这种激活,例如,访问一电容或类似设置为存储信息的装置。传统的访问实质上通过能被连接或连接到电容器的晶体管来实现,确切地讲,是由以下过程来实现:激活后,在电容器上读出的信息承载信号通过一个在列线或位线上的相应的读出放大器检测并适当地放大,以便使该信息承载信号以一种被分支以作为放大的数据信号的方式来传递。
对存储结构的进一步需求,特别是简化存储管理的目标和保持存储内容而与操作电压无关的要求,已推动了所谓的非易失性存储技术。后者,例如实质上是基于存储元件或存储电容器的磁滞处理或效应。这些方面体现在所谓的FeRAM单元、MRAM单元等的发展中。
非易失性类型的存储单元,特别是FeRAM单元或类以的,通常连接在一条列线或位线和一条附加充电线之间,该附加充电线也被称为板极线(plate line)或“板极”。该板极线通常连接到一驱动电路,该驱动电路使该板极线保持在一预定电压上。在存储设备的传统操作中,存储设备的列线或位线及充电线或板极线在所有情况下都有一个有源的和一个无源的操作模式或相应的状态。作为举例,在有源操作模式下,存储单元的内容被读出,相应的列线或位线连接到一个读出放大器。在这种情况下,该板极线或充电线具有预定的电压。在无源的操作模式下,相应的列线或位线和各自的充电线通常连接到一个具有通用电源电压的终端,特别是为了避免对存储内容的非故意改变,例如由于干扰等等。
尽管有了这些进步,仍然存在着在半导体衬底中的单个存储单元的更高度集成和减少切换次数的需求。与此同时,整体上,为了这些概念的实现,关于整个存储模块中的单个存储单元的各条线的布局将以特别低的面积的要求来配置。
发明内容
本发明的目的是要提供一种能对存储内容进行可靠访问及尽管如此仍能允许一种节省空间的布局的存储设备。
该目的将由根据本发明的装置与在前面提到的存储设备类型来实现。设备解决方案为设计的板极线设备提供,以便对电容器读出或感测,特别是对它的电磁和/或铁电的状态读出或感测,以便访问存储于其中的信息。
该电磁和/或铁电的状态可以特别解释为充电状态或极化状态。然而,与某种磁属性或数量有关的状态也是可以想到的。
因此,相对于基于磁滞处理或效应的传统存储设备,本发明的基本思想是要以它能用来感测和读出电容器的方式配置并设计现有的板极线设备。通过检测电容器各电磁和/或铁电的状态来实现电容器的感测或读出。大体说来,然后,不管是在读方式还是在写方式,该板极线设备被设置以访问存储在电容器中的信息。
为感测或读出存储内容而设计的板极线设备减轻了传统存储设备中用于此目的的列线或位线的负担。既然此任务不再给予位线,结果就是出现对于布局、整个存储模块的位线的设计以及对位线和字线的同步设置的较高灵活性。因此,与现有技术相比,用于感测或读出的板极线的本发明的存储设备具有较高的灵活性。在这种情况下保持了较少的切换次数和与应用的操作电压无关的存储内容的非易失性。提高了灵活性意味着与现有技术相比本发明的存储设备的进一步小型化和更高的集成度是可以想到的。
在上下文中,非易失的或剩余的磁滞处理或效应可理解为最好是发生和存在于存储着存储信息的存储设备的区域中的电磁和/或铁电处理或效应,并且涉及电的和/或磁的属性或数量。而且,能互相区别的大量的——最好两个物理状态能由处理或效应产生。所述的状态被指定给特定的信息内容,这些信息内容即使在存储设备的外部操作电压被切断后仍受到保存。实质上只有通过明确和有效的改变,它们才能发生变化。
为了通过板极线确保并可靠地配置电容器的感测,根据本发明的存储设备的优选实施例,借助于哪些被抽出的信号可被检测和放大提供连接到或能被连接到一个读出放大器设备的板极线设备。
该存储设备在每种情况下实质上都可设置为,特别是基本的,FeRAM单元、MRAM单元等等。
在作为FeRAM单元的情况下,非易失性磁滞过程由电容器的电极之间的非易失性极化结构构成。
相应地,在MRAM单元中,磁化状态等由非易失性磁滞处理适当地改变。在这种情况下,指定能精确地使用以便直接地或间接地产生和/或感测相应的磁场和/或磁化状态的这种类型的电磁设备或相应的存储元件,而不是电容器。
依照本发明的存储设备的优选实施例,该电容器具有至少第一和第二电极、连接到该处的第一和第二端,以及位于电极之间的带有感应媒质的感应区域。在这种情况下,该感应区域可以理解成一个为传输和读出信息而被感应,特别是电磁感应的空间区域。由于感应作用,包含在所述的感应作用或感应区域中的媒质,也就是感应媒质的相应的电和/或磁属性或数量同样受到感应。在FeRAM单元的情况下,该感应媒质是一种由于感应作用,特别是电磁的感应作用,其极化状态能被改变和/或读出的铁电电介质。
这种设置使访问被提供作为存储媒质的感应媒质的电磁特别是铁电状态成为可能。要被存储的信息由该感应媒质的状态表示,并且该信息能被读出和/或改变,例如通过电容器的两个电极。
将晶体管有益地设计为一个场效应晶体管,并具有源极区域、漏极区域和栅极区域。它们分别电连接到同样被提供的第一、第二和第三端区域的第一末端。设计该第一端区域的第二末端使得它能连接到该电容器的第二端。这样设置就能实现通过晶体管访问电容器。
在进一步的实施例中提供位线设备。后者能通过第三端区域电连接到该晶体管的漏极区域。最好是,设置该位线设备以便在操作中与大量存储设备中的多个接触式连接。
而且这里还提供了字线设备。后者能通过第二端区域电连接到该晶体管的栅极区域。特别地,该字线设备也被设计为在操作中与大量存储设备中的多个接触式连接。
依照本发明的存储设备的进一步实施例,该感应媒质是一种铁电媒质,特别是由SBT、SrBi2Ta2O9等等制成。铁电媒质具有特别有利的、可用在FeRAM单元的结构中的磁滞属性。在MRAM的情况下,特别是在与硬磁区域结合时,软磁感应媒质相应地体现出优点。
为了多个存储设备的大规模集成,将存储设备设计成至少是半导体衬底等中的集成电路的一部分是有益处的。
在这种情况下,作为首选,电容器设置成基本上垂直设置的层结构,特别是在半导体衬底上。
依靠带有多个存储设备的存储模块的布局和设计,对于在有限空间内最可能的存储设备的封装密度来说,将平面/垂直电容器和/或晶体管互相结合或者以更大或更小的形式从严格的平面度或垂直度中分开是适宜的。
电容器的第二电极和位线设备用同一种材料最好是金属制成具有进一步的优点。在此情况下,最好是将电容器的第二电极和位线设备在半导体衬底的同一垂直层区域中形成。
所提供的优点是,存储模块的象层一样的结构中包括本发明的多个存储设备,先前的生产处理不必作根本地改变。
FeRAM单元的电容器的第二电极,其电极通常被设计为所谓的底电极,是金属最好是铂制成,并应用到上下文中的特定生产阶段的半导体衬底。同时像第二或底电极的应用一样,所描述的实施例在半导体衬底的同一生产步骤中实现所谓的位线设备或位线成为可能,同一材料的使用既提供了生产技术的优点又有助于避免电化学问题。然后,位线不再需要附加的和/或偏离的金属化层。
根据本发明的存储设备在生产工艺方面具有特别的优点,依照进一步的实施例,板极线设备或板极线实质上是在半导体衬底上的表面层区域上形成。在此情况下,该表面层区域可理解为如在层结构的顶部设置一个层。
关于包含在存储模块中依照本发明的多个存储设备的设置的布局和设计的灵活性,表面区域的板极线的设置还给予了通常提供的位线和字线的脱离接触和平衡的可能性。而且,还可以以一种特别简单的方式采用已有的电路布局成为可能,在这种情况下,该板极线设备实际上在下游的构造操作中放置于已证实的布局上。
其中在电容器的第一电极在板极线设备的区域中以任何方式形成的实施例,特别是作为其部分,是特别有利的。因此,在用于板极线的金属化层的应用中,用于FeRAM单元的电容器的相应的电极或电容偏板也同时生产。
根据这种方法,根据本发明的解决方案在于以下实事,在操作存储设备,特别是本发明的存储设备的方法中,该存储设备的信息通过在存储设备提供的板极线设备读出的,并且特别是在操作过程中,连接到存储单元的电容器的第一电极上。这一过程减轻了正好来自于通常与存储内容的读出联系在一起的位线设备的任务的负担,因此导致了布局和存储管理的较高的灵活性及紧密度。
操作存储设备的方法以特别有益的方式配置,依照它的优选实施例,在读出操作的读出过程中,在读出期间,存储设备中的字线设备和/或位线设备用于激活该存储设备进行读取,实质上在读出开始之前直接从相对低的电压值升高至相对高的电压值,并实质上在读出结束之后直接从相对高的电压值降低至相对低的电压值。
以一种有益的方式,字线和,特别是,位线以一种实质上为脉冲的形式从零电压升高至相应的激活电压,字线电压最好地位线电压升高之前升高,在位线电压降低之后降低。
本发明的存储设备在这里第一次有益地、精确使用以脉冲的位线电压辅助的相应的存储设备的激活。这是因为,作为位线脉冲的结果,可以获得比传统存储设备中更高的信号电平,确切地说是不失时机。在这种情况中,脉冲沿上升的时间常数τ定义为τ=R×C,其中C表示由线寻址的单元阵列的总电容,即并联的单个单元电容量和位线的线电容量之和,R表示与这些电容量有关的位线的无抗电阻。在具有传统的位线的传统的单元布局中,相应的无抗电阻相对较高。然而根据本发明的存储设备,已在细节中作过详细解释的位线形成于同一垂直层区域中并作为底电极或底电容器电极。它们优选地由低电阻的金属材料,特别是铂制成,结果使位线的无抗电阻R彻底地减小并这样产生小时间常数τ,因此启动位线上的脉冲操作。
附图说明
下面将基于参照附图的优选的示意性的实施例,对本发明作更详尽的解释。
图1示出了根据本发明的存储设备的一个实施例的基本电路设置。
图2示出了在存储单元阵列中的根据本发明的大量相同的存储设备的基本设置。
图3示出了在半导体衬底上的根据本发明的存储设备的一个实施例的配置的横断面视图。
图4示出了关于图3的横断面示意图的布局的俯视图。
图5阐明了在根据本发明的存储设备上读/写的操作方法。
图1概略地示出了根据本发明的存储设备1的一个实施例的电路设置。
具体实施方式
该存储设备1被设计为所谓的FeRAM单元。它具有一个带有第一电极11和第二电极12的存储电容器10。在所述电极之间形感应区域15,该感应区域用感应介质填充以作为它的一部分。
而且,该存储设备1具有一个带有源极区域S、漏极区域D和栅极区域G的场效应晶体管作为存取晶体管20。通过一个第一端区域25,该存取晶体管20的源极区域S连接到存储电容器10的第二端14,特别是连接到其第二电极12,即底电极。
一条列线或位线30和一条行线或字线40用于访问存储设备1。该位线30通过第三端27连接到该存取晶体管20的漏极区域D。字线40通过第二端区域26连接到该存取晶体管20的栅极区域G。
为了访问存储内容,该存储内容由感应区域15中的感应媒质16的电磁——特别是铁电——状态表示,根据本发明,板极线50连接到一个识别分支的信号并为传递而放大该信号的读出放大器设备51(SA)。该板极线50通过该存储电容器10的第一端13连接到其第一电极11,即顶电极。
图2以示意电路图的形式示出了具有大量——即:4个根据本发明的具有相同结构的连上存储设备I至IV的单元阵列100的设置。每一个本发明的连上存储单元I至IV都具有,像:FeRAM单元,通过存取晶体管201…204被分别访问的存储电容器101…104。该存取晶体管201…204通过字线401和402及位线301和302被寻址和激活。该存储电容器101…104通过各自时一端连接到板极线501或502并通过它们的另一电极连接到各自的存取晶体管201…204。该板极线501和502具有用于感测、检测和放大被分支的信号的读出放大器511和512。
图3以剖面图的形式示出了在半导体衬底60上的本发明的存储设备1的一个实施例的设计。
在半导体衬底60的上部区域中,存取晶体管20的源极区域S和漏极区域D形成如半导体衬底60中的n型搀杂区域。在其上面的层中,在半导体衬底60上,首先在中心形成该存取晶体管20的栅极区域G。作为其一部分在其上直接应用一个层,该层上形成所谓的字线40,该字线40在半导体衬底60的横向延伸,也就是延伸到图2的平面上。
源极区域S和漏极区域D例如以所谓的插头的形式分别通过第一和第三端区域25和27连接。后者分别连接到电容器10的底或第二电极12和位线30。明显地,该电容器10的底或第二电极12和位线30是用同一种材料生产的,即:铂,并且它们构造于半导体衬底60的同一层中。在这种情况下,如果适当,位线30也可以作为扩散区域等来布线。
带有感应媒质16的该感应区域15形成于电容器10的底或第二电极12上面。在该感应区域15之上,所谓的板极线50以应用的金属化层的形式从左至右延伸,该板极线50也同时形成该电容器10的顶或第一电极11,并连接到读出放大器51。
图4示出了图3的设置的布局俯视图,确切地讲是沿剖视区X-X的布局俯视图。
从图3和图4的关系上能清楚地了解到字线40和位线30大致互相平行,确切地讲是在半导体衬底60的不同层区域中。确切地讲,在图3和图4所示的典型实施例中,板极线50在位于半导体衬底60顶面右侧的层区域中横向延伸。
图5A和图5B以图表的形式示出了发生在本发明的存储设备的一个实施例中的各种信号的时间曲线图,从这各种信号中能清楚地了解到本发明的存储设备的一种可能的操作模式。
图5A示出了电磁或铁电状态的时间曲线图,就是本发明的存储设备1的存储电容器10的感应媒质16的电极化P的时间曲线图。存储内容“0”或“1”将由取决于电容器10的感应区域15中的感应媒质16的极化P的定义来实现。极化P随时间t改变,结果使逻辑“1”由第一时间区域表示,逻辑“0”由第二时间区域表示。
图5B示出了本发明的存储设备1的字线40、位线30和板极线50的电压WL(字线电压)、BL(位线电压)和PL(板极线电压)的时间曲线图。在t0时刻,本发明的存储设备1通过升高字线电压WL和位线电压BL被激活以读出。然后,由感应媒质16的极化状态P感应的信号电平在t1时刻,即在信号产生的开始在板极线50上以暂时偏移方式产生。与比较电平Uc相比,由于极化P产生了增加的电平,并且板极线电压PL由读出放大器在t2时刻——即感测和放大的时刻被设置为相当于存储内容“1”的“高”。在t3时刻,为了重写要再次读入存储单元的信息,位线BL被无效。重写过程在t4时刻以切断放大器的方式结束。在t5时刻,存储单元以切断字线电压WL的方式而无效,但感应媒质16中的信息内容由于非易失性磁滞处理而被保存起来。
对于下面的操作部分,假设该感应媒质16处于相反极化状态P,结果使逻辑“0”代表着存储内容。
在时刻t’0,本发明的存储设备1通过升高字线电压WL和位线电压BL再次被激活。以有点暂时延迟的方式,在时刻t’1,板极线50上的信号电平随后被读出,该信号电平通过感应媒质16的极化状态P再次被感应。由于相反极化(代表“0”状态),该信号电平下降并低于比较电压Uc,然后在时刻t’2由读出放大器设置为“低”,结果在板极线50上出现逻辑“0”作为相应的值。
本发明的存储设备的操作过程的实质是,尤其是,在从本发明的存储设备1读出所存储的信息的过程中可能出现具有相应的位线信号BL的位线30的暂时的临时性升高。
这种脉冲的操作在花费时间方面及从组织的观点上产生有益效果,并且对于第一次可能出现这种脉冲操作,因为位线30是由与电容器10的底第二电极12相同的材料制成。实际上是位线30的低电阻配置有利于启动了位线30上的脉冲操作。
综上所述,作为本发明的存储设备和存储设备的操作方法的实质性方面出现的是:现有的板极线设备为感测或读出存储电容器等内的信息而设计以及,为此目的,特别该板极线设备特别设计为连接到相应的读出放大器,而且,现有的位线设备在底电容器电极或底电极的同一垂直层区域中和/或由与底电极采用同种材料近似地实施。布局和材料的设计使脉冲的操作成为可能,特别是在位线设备上,确切地说是具有相对低电阻的位线设备在位线电压脉冲的上升沿的时间常数的减少过程中时间无损失。
附图标记清单
1存储设备
10电容器、存储电容器
11第一、顶电极
12第二、底电极
13第一端
14第二端
15感应区域
16感应媒质
20晶体管、存取晶体管
25第一端区域
26第二端区域
27第三端区域
30位线设备、位线
40字线设备、字线
50板极线设备、板极线
BL位线电压
D漏极区域
G栅极区域
P极化状态
S源极区域
Uc比较电压
WL字线电压
X剖视线
Claims (11)
1.一种存储设备具有
-至少一个电容器(10),设置用于存储基于磁滞处理的信息,并且有用于此目的的第一和第二电极(11、12)、连接到那里的第一和第二端(13、14)和位于该电极(11、12)之间的具有感应媒质(16)的感应区域(15),
-至少一个晶体管(20),它用于以读和改变该信息为目的而访问该电容器(10),并且以此为目的而设置以便使它能连接到该电容器(10),
其特征在于
该存储设备更具有至少一板极线设备(50),它能通过一个自由端(13)电连接到该电容器(10),并且它用于通过一个读出放大器设备(51)感测该电容器(10)的电磁状态以便访问存储在那里的信息,
该电容器(10)的第二电极(12)和一位线设备(30)是由同一种金属材料形成,以及
该电容器(10)的第二电极(12)和该位线设备(30)是位于一半导体衬底(60)的相同垂直层区域中。
2.如权利要求1的存储设备,实质上是设置为FeRAM单元或MRAM单元。
3.如前任何一个权利要求的存储设备,其特征在于,该晶体管(20)设置为一个场效晶体管并具有源极区域、漏极区域和栅极区域(S、D、G),设置它们分别电连接到所提供的第一、第二及第三端区域(25、26、27)的第一末端,该第一端区域(25)的第二末端连接到该电容器(10)的第二端(14)。
4.如权利要求3的存储设备,其特征在于,提供位线设备(30),它通过该第三端区域(27)电连接到该晶体管(20)的漏极区域(D),并且它能在操作期间与更多的存储设备(1)中的多个接触式连接。
5.如前任何一个权利要求的存储设备,其特征在于,提供字线设备(40),它们通过该第二端区域(26)电连接到该晶体管(20)的栅极区域(G),并且它能在操作期间与更多的存储设备(1)中的多个接触式连接。
6.如前任何一个权利要求的存储设备,其特征在于,提供铁电媒质SBT或SrBi2Ta2O9,做为该感应媒质(16)。
7.如前任何一个权利要求的存储设备,其特征在于,该存储设备(1)至少做为集成电路或半导体衬底(60)上的一部份,以及其中该电容器(10)形成实质上垂直设置的结构。
8.如前任何一个权利要求的存储设备,其特征在于,该板极线设备(50)实质上在半导体衬底(60)上的表面层区域中形成。
9.如前任何一个权利要求的存储设备,其特征在于,该电容器(10)的第一电极(11)在该板极线设备(50)的区域形成并或做为它的一部份。
10.一种如权利要求1至9的任何一个的存储设备的操作方法,其特征在于,在读出期间中,为激活要被读取的存储设备(1),该存储设备(1)的字线设备(40)和位线设置(30),实质上在读出开始之前直接从一相对低电压值升高到一相对高电压值,并实质上在读出结束之后直接从一相对高电压值降低至一相对低电压值。
11.一种如权利要求1至9的任何一个的存储设备的操作方法,其特征在于,
-该字线路设备(10)和位线设备(30)以一种实质上为脉冲的形式从零电压升高至一相应的激活电压,
-且字线电压在位线电压升高之前升高,在位线电压降低之后降低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10061580.5 | 2000-12-11 | ||
| DE10061580A DE10061580A1 (de) | 2000-12-11 | 2000-12-11 | Speichereinrichtung und Verfahren zu deren Betrieb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1479923A CN1479923A (zh) | 2004-03-03 |
| CN1322512C true CN1322512C (zh) | 2007-06-20 |
Family
ID=7666635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018203752A Expired - Fee Related CN1322512C (zh) | 2000-12-11 | 2001-12-03 | 存储设备及其操作方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6898106B2 (zh) |
| EP (1) | EP1342243B8 (zh) |
| JP (1) | JP2004516646A (zh) |
| KR (1) | KR20040011442A (zh) |
| CN (1) | CN1322512C (zh) |
| DE (2) | DE10061580A1 (zh) |
| WO (1) | WO2002049035A2 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7264985B2 (en) * | 2005-08-31 | 2007-09-04 | Freescale Semiconductor, Inc. | Passive elements in MRAM embedded integrated circuits |
| US7495951B1 (en) * | 2006-04-27 | 2009-02-24 | Spansion Llc | Resistive memory cell array with common plate |
| US7877858B2 (en) * | 2007-09-20 | 2011-02-01 | Galtronics Ltd. | Method of manufacturing a multi-layer conductive tube antenna |
| US9105342B2 (en) | 2013-01-31 | 2015-08-11 | International Business Machines Corporation | Read circuit for memory |
| US20150124514A1 (en) * | 2013-11-05 | 2015-05-07 | Purdue Research Foundation | Lifetime of Ferroelectric Devices |
| CN110428858B (zh) * | 2019-07-11 | 2021-09-24 | 清华大学 | 基于具有滞回特性器件的静态存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487032A (en) * | 1994-11-10 | 1996-01-23 | Symetrix Corporation | Method and apparatus for reduced fatigue in ferroelectric memory elements |
| CN1157458A (zh) * | 1995-08-31 | 1997-08-20 | 摩托罗拉公司 | 在数据存储元件中读和再存储数据的方法 |
| US5744832A (en) * | 1994-10-04 | 1998-04-28 | U.S. Philips Corporation | Semiconductor device having a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| US5995407A (en) * | 1998-10-13 | 1999-11-30 | Celis Semiconductor Corporation | Self-referencing ferroelectric memory |
| CN1254929A (zh) * | 1998-11-19 | 2000-05-31 | 因芬尼昂技术股份公司 | 磁性存储器 |
| US6094369A (en) * | 1997-06-23 | 2000-07-25 | Rohm Co., Ltd. | Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236969A (ja) * | 1993-02-12 | 1994-08-23 | Hitachi Ltd | 強誘電体メモリ |
| US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
| KR100224673B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 불휘발성 강유전체 메모리장치 및 그의 구동방법 |
| JPH10302481A (ja) * | 1997-04-24 | 1998-11-13 | Nec Corp | 強誘電体メモリ |
| JPH11224933A (ja) * | 1998-02-05 | 1999-08-17 | Sanyo Electric Co Ltd | 容量素子及び記憶装置 |
| KR100348576B1 (ko) * | 1999-09-30 | 2002-08-13 | 동부전자 주식회사 | 강유전체 메모리 |
-
2000
- 2000-12-11 DE DE10061580A patent/DE10061580A1/de not_active Withdrawn
-
2001
- 2001-12-03 EP EP01270888A patent/EP1342243B8/de not_active Expired - Lifetime
- 2001-12-03 WO PCT/DE2001/004524 patent/WO2002049035A2/de not_active Ceased
- 2001-12-03 KR KR10-2003-7007733A patent/KR20040011442A/ko not_active Ceased
- 2001-12-03 CN CNB018203752A patent/CN1322512C/zh not_active Expired - Fee Related
- 2001-12-03 JP JP2002550256A patent/JP2004516646A/ja active Pending
- 2001-12-03 DE DE50113766T patent/DE50113766D1/de not_active Expired - Fee Related
-
2003
- 2003-06-11 US US10/458,965 patent/US6898106B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744832A (en) * | 1994-10-04 | 1998-04-28 | U.S. Philips Corporation | Semiconductor device having a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| US5487032A (en) * | 1994-11-10 | 1996-01-23 | Symetrix Corporation | Method and apparatus for reduced fatigue in ferroelectric memory elements |
| CN1157458A (zh) * | 1995-08-31 | 1997-08-20 | 摩托罗拉公司 | 在数据存储元件中读和再存储数据的方法 |
| US6094369A (en) * | 1997-06-23 | 2000-07-25 | Rohm Co., Ltd. | Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof |
| US5995407A (en) * | 1998-10-13 | 1999-11-30 | Celis Semiconductor Corporation | Self-referencing ferroelectric memory |
| CN1254929A (zh) * | 1998-11-19 | 2000-05-31 | 因芬尼昂技术股份公司 | 磁性存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1342243B1 (de) | 2008-03-19 |
| CN1479923A (zh) | 2004-03-03 |
| US6898106B2 (en) | 2005-05-24 |
| EP1342243B8 (de) | 2008-05-21 |
| KR20040011442A (ko) | 2004-02-05 |
| EP1342243A2 (de) | 2003-09-10 |
| JP2004516646A (ja) | 2004-06-03 |
| WO2002049035A2 (de) | 2002-06-20 |
| WO2002049035A3 (de) | 2003-01-23 |
| US20040022117A1 (en) | 2004-02-05 |
| DE50113766D1 (de) | 2008-04-30 |
| DE10061580A1 (de) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102381808B1 (ko) | 강유전 메모리 셀 및 유전 메모리 셀을 포함하는 메모리를 위한 장치 및 방법 | |
| JP6980006B2 (ja) | 強誘電体メモリセル | |
| JP6980902B2 (ja) | 遮蔽メモリアーキテクチャのための装置及び方法 | |
| US6795331B2 (en) | Ferroelectric memory wherein bit line capacitance can be maximized | |
| US6717838B2 (en) | Semiconductor storage device with ferroelectric capacitor and read transistor having gate communicating with bit line | |
| JP6777369B2 (ja) | 強誘電体メモリを含み、強誘電体メモリを動作するための装置及び方法 | |
| US20120307545A1 (en) | Interleaved Bit Line Architecture for 2T2C Ferroelectric Memories | |
| EP3507806B1 (en) | Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory | |
| JP4049519B2 (ja) | 強誘電体記憶装置 | |
| CN109690678A (zh) | 用于存储器的冗余阵列列解码器 | |
| TW492005B (en) | Nonvolatile ferroelectric memory device and method for driving same | |
| JP3971536B2 (ja) | 強誘電体メモリ装置 | |
| CN1307645C (zh) | 强电介质存储器装置及其驱动方法 | |
| CN1322512C (zh) | 存储设备及其操作方法 | |
| WO2022120910A1 (zh) | 铁电存储器及其存储数据读取方法 | |
| KR100745938B1 (ko) | 강유전체 메모리 및 그 동작 방법 | |
| KR100428652B1 (ko) | 인접 셀간에 셀 플레이트를 공유하는 강유전체 메모리 소자 | |
| US6956760B2 (en) | Ferroelectric random access memory | |
| KR100333650B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
| KR100318440B1 (ko) | 강유전체 메모리 장치 및 그의 구동방법 | |
| KR20020002549A (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |