[go: up one dir, main page]

CN1310815A - 总线没有出现活动期间停止总线时钟的方法和设备 - Google Patents

总线没有出现活动期间停止总线时钟的方法和设备 Download PDF

Info

Publication number
CN1310815A
CN1310815A CN99809023A CN99809023A CN1310815A CN 1310815 A CN1310815 A CN 1310815A CN 99809023 A CN99809023 A CN 99809023A CN 99809023 A CN99809023 A CN 99809023A CN 1310815 A CN1310815 A CN 1310815A
Authority
CN
China
Prior art keywords
bus
clock signal
clock
stopping
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99809023A
Other languages
English (en)
Other versions
CN100430862C (zh
Inventor
S·S·曹
N·霍马约恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1310815A publication Critical patent/CN1310815A/zh
Application granted granted Critical
Publication of CN100430862C publication Critical patent/CN100430862C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

当总线没有出现I/O任务时停止总线时钟的方法和装置。在说明性实施方案中,AGP总线(115)将图形控制器(120)连接到核心逻辑(130)以便在两个设备(120、130)间传输数据。控制器(310)为第一和第二设备(120、130)产生第一(AGP总线)时钟信号CLK和第二(内部)时钟信号iclk。如果控制器(310)确定AGP总线上没有图形活动(即,总线空闲),则控制器(310)发出一个停要求停止内部时钟信号iclk。停止要求的处理在AGP总线时钟CLK上延迟7个周期的时期以等待来自图形控制器(120)或核心逻辑(130)的反对意见。如果在7个延迟周期期间收到了反对意见,则不停止内部时钟iclk并将继续运行。可是,如果没有收到反对意见,则将停止内部时钟iclk。如果图形控制器(120)处于低功率或“休眠”态,则AGP总线时钟CLK停止,从而节省了功率。

Description

总线没有出现活动期间停止总 线时钟的方法和设备
发明背景
1．发明领域
本发明一般涉及计算机系统结构，特别是，讨论到点对点总线没有出现活动期间停止这种总线的总线时钟的方法和设备。
2．相关技术描述
传统上，在计算机系统上产生图形是通过由外部部件接口(PCI)总线连接的图形设备完成的。请转向附图，特别是参照图1，该图示出了通过PCI(105)总线在计算机显示器上产生这种图形的通用系统(100)。系统(100)包含一个中央处理部件(CPU)(110)，它用来在其上运行特殊的计算机程序，该程序向图形控制器(120)指示在显示设备(未示出)上显示该图形。CPI总线(105)还连到核心逻辑(130)上，核心逻辑则连到主存(140)上。核心逻辑(130)是一个由产生图形的图形控制器(120)控制对主存(140)访问的芯片集。一般PCI总线(105)还将其他设备连到CPU(110)上诸如，例如，磁盘机(150)。
图形控制器(120)用主存(140)执行各种与图形有关的任务诸如，例如，三维图形计算、访问存储在存储器(140)中的结构图以产生3D图形，等等。PCI总线(105)一般的频率为33MHz，这种频率允许图形控制器(120)和主存(140)间的最大传输速率为133M字节/秒以执行各种与图形有关的任务。
一般PCI总线(105)用来在图形控制器(120)和核心逻辑(130)间交互作用以处理二维和三维基本图形是一种能胜任的装置。然而，过去几年期间，随着这些图形复杂性明显的增加，即复杂的三维图形的出现，将PCI总线(105)用于图形应用已成了问题。由于图形已变得更为复杂，图形控制器(120)要求对主存(140)的访问更多、速度更快以处理这些复杂的任务。PCI总线(105)的有限频宽限制了图形控制器(120)充分产生这些复杂的3D图形的能力。而且，图形控制器(120)还与其他“非图形”相关的设备诸如磁盘机(150)共用PCI总线(105)，从而进一步降低了PCI总线(105)向图形控制器(120)提供频宽量。结果是，PCI总线(105)对充分处理最新的3D图形技术的反应变得越来越慢。
为了减轻与有限频宽有关的问题以使PCI总线(105)适用于图形控制器(120)，开发了另一种技术，称作“加速图形端口”即“AGP”。
按照AGP结构，图形控制器(120)通过AGP总线(115)直接连接到核心逻辑130，AGP总线115则以两倍于PCI总线(105)的速度运行。由于它增加了速度，AGP总线(115)提供比PCI总线(105)的传输速率有显著的提高的最小的传输速率。而且，AGP总线(115)是一条专用的“点对点”总线，它让图形控制器(120)直接访问核心逻辑(130)。这比PCI总线(105)有明显的优点，因为在PCI总线(105)中图形控制器(120)须与其他的“非图形”设备共用PCI总线(105)。
AGP总线(115)因为有了其提高了的传输速率和直接的“点对点”连接可充分处理今天的计算机应用的复杂三维图形。速度明显提高的结果是，AGP总线(115)超过了PCI总线(105)，因此AGP总线(115)的功率消耗比PCI总线(105)的明显地多。AGP总线(115)的这一缺点对便携式或移动式计算机用户特别不利因为一般在产生图形时它能以比传统的PCI总线(105)更快速率消耗便携式或膝上式计算机的电池。
本发明旨在克服或至少减轻上面提出的一个或多个问题的影响。
发明概述
本发明的一个方面，提供了一种控制总线时钟的方法。该总线连接至少第一设备和第二设备。该总线和第一及第二设备呈现多种功率状态的一种。该方法包括为该总线产生第一时钟信号和为第一及第二设备产生第二时钟信号以及确定是否在该总线上出现了信号量。该方法进一步包括停止第二时钟信号以响应确定该总线没有信号量并包括如果第一和第二设备处于第一功率状态则停止第一时钟信号。
本发明的另一方面，一种装置包括第一设备和第二设备。与第一设备及第二设备连接的总线在第一及第二设备间传输数据。该装置进一步包括为该总线产生第一时钟信号和为第一和第二设备产生第二时钟信号的控制器。该控制器在确定了总线上没有I/0活动后停止第一时钟信号。
附图简述
阅读了下面的详细描述并参照了附图后本发明的其他目的和优点将变得明显了，其中：
图1示出了现有技术的图形系统框图，它说明了用PCI总线和AGP总线执行图形功能间的区别；
图2描述按本发明的一个实施方案的图形系统框图；
图3详细示出了图2的核心逻辑设备，该设备包括一个停止AGP总线时钟CLK的组件；
图4说明了中央资源控制器(属于图2中的核心逻辑设备)、主设备和控制时钟信号的目标设备所承担的作用间的关系；和
图5描述了给图3的AGP总线以各种功能状态的状态图。
一方面，本发明可以有各种修正和更替方式，另一方面，本发明在附图中用举例方式示出了本发明的具体实施方案并在其中作了详细的说明。然而，应当说明的是，具体实施方案中的说明不是要将本发明局限于所公布的特定形式，相反，而是要使本发明包括落入本发明的精神和范围中的所有修正、等效方案和更替方案(如所附的权利要求所定义的那样)。具体实施方案的详细描述
下面描述本发明的说明性实施方案。为清楚起见，在本技术说明中不描述实际实现的所有特性。当然，可以理解在任何这类实际实施方案的开发中，为达到开发者的具体目标必须做的许多具体实施决策诸如与系统相关和与业务相关的制约条件的配合性，这些是随不同的实现而变的。而且，可以理解虽然这种开发努力(即便复杂和耗时的)对本领域的那些普通技术人员来说是一种日常工作。
现在转向附图，特别是参照图2，图中示出了按照本发明的一种装置(200)，装有加速图形端口(AGP)结构。在一个实施方案中，装置(200)可采用个人计算机(PC)形式。装置(200)包含一个CPU(110)，它用于在其上运行各种计算机程序。在CPU(110)上运行的计算机程序可以是基于二维或三维图形的应用诸如计算机博奕或与设计相关的软件，也可以是基于文本的应用诸如字处理、数据表和e-mail应用。在CPU(110)上运行的计算机程序可包含任何与CPU(110)兼容的商用软件，因此，不需要局限于前述的例子。
装置(200)进一步包括在左CPU(110)上运行的计算机程序的指挥下在显示设备(未示出)上产生图形的图形控制器(120)。图形控制器(120)通过专用的“点对点”总线(115)诸如按照说明性实施方案的AGP总线连接到核心逻辑(130)(通常叫“北桥”)。如以前提过的那样，核心逻辑(130)是一个通过图形控制器(120)和CPU(110)控制对主存(140)访问的心片集。核心逻辑(130)产生第一时钟信号，该时钟信号在说明性实施方案中是一个GAP总线时钟信号CLK，用以通过AGP总线(115)在图形控制器(120)和核心逻辑(130)间传输数据。如所述，AGP总线(115)是一条专用的点对点总线并且只能由图形控制器(120)或核心逻辑(130)访问。
装置(200)的每一种设备(即图形控制器(120)、核心逻辑(130)主存(140)等等)由在CPU(110)上运行的操作系统(US)动态地设置在四种“设备”功率状态(即，D0、D1、D2和D3)中的一种。D0功率状态给设备提供全功率，它产生设备功率消耗的最高水平。当设备在D0功率状态时，它是全速的和灵敏的且一般能连续记住所有相关的环境。在D3功率状态时，不向该设备提供功率且一般所有相关的环境都完全丢失。一旦该设备处在D3功率状态，则该设备只能返回到D0状态，在那里该设备再次是全功率的且复位。当设备设置在“休眠”状态时则呈现D1和D2功率状态。该设备在D1状态比在D2功率状态消耗更多的功率且保存更多的环境。实质上，D2功率状态比D1功率状态使该设备处于“更深的”休眠状态。装置(200)的每种设备都处于D0-D3状态的一种中，这取决于它当时包含由装置(200)完成的特殊任务情况。即，如果当前没有制图任务，则图形控制器(120)可由操作系统(OS)安排在D1或D2“休眠”状态中。OS用以确定某设备处于D0-D3这些特定状态中的一种方式，它对本领域的那些普通技术人员来说是众所周知的。因此，这里将不讨论这种过程的具体情况以免不必要地将本发明弄得不好理解。
OS除给装置(200)的设备指派功率状态外，还可将AGP总线(115)放在三种“总线”功率状态(即B0、B1和B2)中的一种中。AGP总线(115)在B0功率状态中是全功率且全速工作。AGP总线(115)在B2状态中是处在“休眠”状态中，部分地提供功率。而AGP总线(115)在B3状态中则不给它加功率因此不工作。一旦AGP总线(115)处在B3状态，只能由OS复位到B0状态且变成全速工作以使能图形控制器(120)和核心逻辑(130)间交互作用。
当装置(200)忙于图形任务时，AGP总线(115)处于B0功率状态且AGP总线时钟CLK仍然工作以执行这类图形任务。图形任务可包括产生3D图形，其中图形控制器(120)通过AGP总线(115)和核心逻辑(130)访问主存(140)以将组织结构加给3D几何图形。当然，图形控制器(120)也可以执行若干其他与图形有关的任务，因此，不需要局限于前述的例子。当这些图形任务停止时，不希望永远运行AGP总线时钟CUK因为AGP总线(115)当前不用于这种电流状态。因此，按照本发明，停止AGP总线时钟CLK，从而节省了装置(200)消耗的功率。下面陈述当AGP总线上没有图形任务时用以停止AGP总线时钟CLK的一种方式。
现在转向图3，核心逻辑(130)(属于图2)包括一个中央资源控制器(310)，该控制器产生并控制AGP总线时钟CLK以便允许图形控制器(120)和核心逻辑(130)间通过AGP总线(115)通讯。中央资源控制器(310)进一步控制第二时钟信号(即内部时钟“iclk”)，它由图形控制器(120)和核心逻辑(130)用来执行它们各自的功能。
中央资源控制器(310)包含一个“MOD_RUN”组件(320)，该组件控制内部时钟iclk的启停，转过来该内部时钟又将最终导致AGP总线时钟CLK的启停，这取决于是否在AGP总线上正在进行图形任务。
转向图4，这里示出了中央资源控制器(310)、主设备(410)和目标设备(420)的作用间关系。主设备(410)和目标设备(420)被连接到AGP总线(115)。因此，按照说明性实施方案，主设备(410)或目标设备(420)可以是图形控制器(120)或核心逻辑(130)。如果图形控制器(120)希望用AGP总线(115)来与核心逻辑(130)通信，则图形控制器(120)起主设备(410)的作用，核心逻辑(130)起目标设备(420)的作用。结果是，如果核心逻辑(130)希望通过AGP总线(115)启动与图形控制器(120)的通信，那末核心逻辑(130)起主设备(410)的作用，图形控制器(120)起目标设备(420)的作用。
中央资源控制器(310)在AGP总线(115)上向主设备(410)和目标设备(420)两者提供AGP总线时钟信号CLK。中央资源控制器(310)还驱动MOD_RUN线路(430)以控制MOD_RUN组件(320)。对中央资源控制器(310)来说，MOD_RUN线路(430)是一个持续的三态I/O信号。对主设备(410)和目标设备(420)来说，MOD_RUN线路(430)则是一个漏极输出端及输入端。即，主设备(410)和目标设备(420)都有能力监视MOD_RUN线路(430)的状态且除了能监视MOD_RUN线路的状态外，还能驱动MOD RUN线路(430)LOW。中央资源控制器(310)有监视MOD_RUN线路(430)的状态的能力和驱动MOD_RUN线路(430)HIGH或LOW的能力。
现在，转回到图3，MOD_RUN线路(430)表示内部时钟iCLK的状态，它由中央资源控制器(310)的MOD_RUN组件(320)控制。MOD_RUN组件(320)包括MOD_RUN线路(430)和AGP总线时钟CLK的一个输入端(如图3所示)。组件(320)还包含一个iCLK使能块(330)以便产生反应块或反应慢的iCLK使能信号(即iclken)。组件(320)进一步包含一个反相器用以缓冲AGP总线的时钟信号CLK。缓冲后，将AGP总线时钟信号CLK馈入iclk使能块(330)以及通过相位锁定环路(PLL)(350)。然后，将PLL输出的CLK信号馈回给iclk使能块(330)。输出的CLK信号还通过门(360)的输入端。门(360)启停内部时钟iclk，这取决于iclk使能块(330)的输出。
当MOD_RUN线路(430)为HIGH时，这只能由中央资源控制器(310)置位，它使iclk使能块(330)送出一个反应慢的iclk使能信号(即，反应慢的iclken)给门(360)，它使内部时钟iclk停止。当MOD_RUN线路(430)为LOW时，它使iclk使能块(330)送出一个反应块的iclk使能信号(即，反应块的iclken)给门(360)，它使内部时钟iclk运行。将该内部时钟iclk送给AGP总线接口(370)，然后给图形控制器(120)和核心逻辑(130)以执行它们各自的设备功能(380)。
如果图形控制器(120)或核心逻辑(130)希望控制AGP总线(115)来与另一个设备传输数据，则图形控制器(120)或核心逻辑(130)(即，不管哪一个希望成为主设备(410))将要求反应块的iclken信号启动内部时钟iclk。为了这样做，图形控制器(120)或核心逻辑(130)将维持MOD_RUN线路(430)以驱动该线路(430)LOW。这将使iclk使能块(330)产生一个反应块的iclken信号并使门(360)启动内部时钟iclk。
如果中央资源控制器(310)确定AGP总线(115)上没有图形任务，它将要求MOD_RUN线路(430)HIGH以便停止内部时钟iclk。然而，在内部时钟iclk(由于没有图形任务)停止前(在内部时钟iclk实际停止前)，施加7个时钟延迟给图形控制器(120)或核心逻辑(130)提供一个机会来反对中央资源控制器停止内部时钟iclk的希望。图形控制器(120)或核心逻辑(130)可通过要求MOD_RUN线路(430)来反对；在这种情况中MOD_RUN线路(430)将变成LUW且内部时钟iclk将继续运行。
如果在7个延迟周期后图形控制器(120)或核心逻辑(130)对停止内部时钟iclk不提出反对，则停止内部时钟iclk。然后中央资源控制器(370)确定图形控制器(120)和核心逻辑(130)设备的功率状态。如果这些设备的功率状态是D2或D3，则中央资源控制器(310)将要求停止AGP总线时钟CLK。然而，重要的是注意，除非内部时钟iclk已停止了否则中央资源控制器(310)不能要求停止AGP总线时钟CLK。一旦停止了，如果由图形控制器(120)或核心逻辑(130)在至少7个时钟信号后再次采取D0功率状态或要求MOD_RUN线路(430)则能再次启动AGP总线时钟CLK。
现在转向图5，该图示出了AGP总线(115)所呈现的各种状态的状态图。在第一状态(510)中，当AGP总线(115)上有图形任务(即，AGP总线(115)呈现B0状态)时，MOD_RUN线路(430)置成LOW，内部时钟iclk在运行。如果它确定AGP总线(115)空闲，则中央资源控制器(310)将驱动MOD_RUN线路(430)HIGH，它将使iclk在中间状态(520)时产生停止要求。在该中间状态(520)期间，AGP总线(115)在AGP总线时钟CLK上仍旧处于B0状态达7个时钟周期。这7个时钟延迟周期允许图形控制器(120)或核心逻辑(130)要求内部时钟iclk(如果这样希望的话)继续运行(即，通过驱动MOD_RUN线路(430)LOW)。如果在7个时钟延迟周期期间没有对停止内部时钟iclk的反对，则在状态(530)时停止内部时钟iclk。在状态(530)时，AGP总线(115)变成B2状态(即，“休眠”状态)并只要MOD_RUN线路(430)仍为HIGH将继续处于该状态。
如果在状态(530)中，图形控制器(120)或核心逻辑(130)希望访问AGP总线(115)(即，启动内部时钟iclk)，则两种设备都可要求MOD_RUN线路(430)LOW，它将使转变到另一种中间状态(540)以使内部时钟iclk开始运行要求。在该中间状态(540)中AGP总线(115)在AGP总线时钟CLK上仍旧处于B2状态达7个延迟周期。如果对内部时钟iclk运行要求没有反对，则采取第一状态(510)；在这里将AGP总线(115)放在B0状态。然而，如果对iclk运行要求有反对(即，如果中央资源控制器(320)驱动MOD-RUN线路(430)HIGH)，则AGP总线(115)返回到状态(530)；在这里内部时钟iclk仍然停止且AGP总线(115)仍然处在B2状态。
在状态(530)期间，确定是否图形控制器(120)处在其D2或D3功率状态(即，图形控制器(120)执行很少或不执行图形任务)。如果图形控制器(120)处在D2或D2功率状态，将呈现状态(550)，其中的AGP总线(115)进入其B3状态(即，不提供功率到那里)并停止AGP总线时钟CLK。进入状态(550)将节省装置(200)的功率因为当AGP总线(115)上没有图形任务时，它停止了AGP总线时钟CLK。在关闭了AGP总线时钟CLK后，如果图形控制器(120)复位到D0状态(即，功率起)或MOD_RUN线路(430)被驱动LOW，将呈现中间状态(560)。在中间状态(560)期间，AGP总线(115)仍旧处在B3状态直至MOD_RUN线路(430)在至少7个时钟周期期间仍旧LOW(或图形控制器(120)仍处在D0状态)。如果满足了该条件，则AGP总线时钟CLK将再次启动以开始通过AGP总线(115)执行图形任务。因此，将再次呈现第一状态(510)，其中的内部时钟iclk启动且AGP总线(115)置成B0(即，全速工作的)状态。
结合AGP总线虽然描述了本发明，可以理解所描述的停止AGP总线时钟的装置和方法可用于任何类型的“点对点”总线，因此，不需要具体局限于AGP总线。
上面公开的特定实施方案只是说明性的，因为该发明可以用不同的但对本领域的那些技术人员是明显的等效方式进行修改和实践。而且，对此中所示的结构或设计细节不打算有限制，在下面的权利要求中描述的东西除外。因此虽然上面公开的特定实施方案可以更替或修改且所有这种变更都认为属本发明的范围和精神。因此，如在下面的权利要求中提出的那样在这里寻求保护。

Claims (26)

1．一种控制总线时钟的方法，所说的总线至少连接第一设备和第二设备，且所说的总线、第一和第二设备采用多种功率状态中的一种，所说的方法包含：
为所说的总线产生第一时钟信号和给所说的第一和第二设备产生第二时钟信号；
确定在所说的总线上是否出现了I/O通信量；
响应确定所说的总线没有I/O通信量停止所说的第二时钟信号；和
如果所说的第一和第二设备处在第一功率状态则停止所说的第一时钟信号。
2．权利要求1的方法，其中停止所说的第二时钟进一步包含：
放置一个请求以响应确定所说的总线没有I/O通信量时停止所说的第二时钟信号；和
响应所说的停止请求停止所说的第二时钟信号。
3．权利要求1的方法，其中停止所说的第二时钟进一步包含：
预定的时期到期后停止所说的第二时钟。
4．权利要求3的方法，其中预定的时期到期后停止所说的第二时钟进一步包含：
响应确定所说的总线没有I/O通信量放一个停止要求以停止所说的第二时钟信号；
确定是否所说的第一设备和所说的第二设备中至少一个收到了一个反对信号反对停止所说的第二时钟；和
如果在所说的预定时期里没有收到所说的反对信号则停止所说的第二时钟信号。
5．权利要求3的方法，其中预定的时期到期后停止所说的第二时钟进一步包含：
响应确定所说的总线没有I/O通信量活动放一个停止请求停止所说的第二时钟信号；
确定是否所说的第一设备和所说的第二设备至少一个收到了反对信号反对停止所说的第二时钟；和
如果在所说的预定时期内收到了所说的反对信号则允许所说的第二时钟信号运行。
6．权利要求1的方法进一步包含：
从所说的第一设备和所说的第二设备中至少一个产生了一个请求；和
响应所说的请求启动所说的第二时钟信号。
7．权利要求6的方法，其中启动所说的第二时钟信号进一步包含：
响应在预定的时期内产生的所说请求启动所说的第二时钟信号。
8．权利要求1的方法进一步包含：
响应呈现为第二功率状态的所说第一设备和所说的第二设备中至少一个为所说的总线启动所说的第一时钟信号。
9．权利要求8的方法，其中为所说的总线启动所说的第一时钟信号进一步包含：
响应呈现为全功率状态的所说第一或第二设备为所说的总线启动所说的第一时钟信号。
10．权利要求1的方法，其中所说的多种功率状态包括休眠状态和其中为所说的总线停止所说的第一时钟信号进一步包含：
如果所说第一和第二设备处于休眠状态则为所说的总线停止所说的第一时钟信号。
11．权利要求1的方法，其中为总线控制时钟进一步包含：
为先进图形端口(AGP)总线控制时钟。
12．权利要求11的方法，其中为所说的总线产生第一时钟信号进一步包含：
为所说的AGP总线产生一个AGP总线时钟信号和为所说的第一和第二设备产生第二个时钟信号。
13．一种装置包含：
第一设备；
第二设备；
连到所说的第一设备和所说的第二设备的总线以便在所说的第一和第二设备间传输数据；和
为所说的总线产生第一时钟信号和为所说的第一和第二设备产生第二时钟信号以及确定所说的总线上没有I/O任务后停止所说的第一时钟信号的控制器。
14．一种装置包含：
能呈现为多种总线功能状态的总线；
连到所说的总线并能呈现多种设备功能状态的第一设备；
连到所说的总线并能呈现所说的多种设备状态的第二设备；和
控制器，能为所说的总线产生第一时钟信号和为所说的第一和第二设备产生第二时钟信号，以确定是否在所说的总线上出现了I/O通信量；响应确定所说的总线没有I/O通信量停止所说的第二时钟信号和如果所说的第一和第二设备处于第一设备功率状态则停止所说的第一时钟信号。
15．权利要求14的装置，其中所说的控制器能进一步放置一个停止请求以响应确定所说的总线没有I/O通信量停止所说的第二时钟信号和响应所说的停止要求停止第二时钟信号。
16．权利要求15的装置，其中在预定的时期到期后发生停止所说的第二时钟。
17．权利要求16的装置，其中所说的控制器进一步确定是否被所说的第一或第二设备收到了一个反对信号反对停止所说的第二时钟和如果在所说的预定时期内没有收到所说的反对信号停止所说的第二时钟信号。
18．权利要求16的装置，其中所说的控制器能进一步确定是否被所说的第一或第二设备收到了一个反对信号反对停止第说的第二时钟和如果在所说的预定时期内收到了所说的反对信号则不停止所说的第二时钟信号。
19．权利要求14的装置，其中所说的控制器进一步装配成从所说的第一设备和所说的第二设备中至少一个接收一个请求以启动所说的第二时钟和响应收到的请求启动所说的第二时钟信号
20．权利要求14的装置，其中所说的控制器进一步配装成响应呈现为第二设备功率状态的所说第一设备和所说的第二设备中至少一个为所说的总线启动所说的第一时钟信号。
21．权利要求14的装置，其中所说的总线包含先进图形端口(AGP)总线。
22．权利要求21的装置，其中所说的第一时钟信号包含一个AGP总线时钟信号。
23．权利要求13的装置，其中所说的总线包含先进图形端口(AGP)总线。
24．权利要求23的装置，其中所说的第一时钟信号包含一个AGP总线时钟信号。
25．权利要求14的装置，其中所说的第一功率状态包含一个“断开”或“休眠”功率状态。
26．权利要求20的装置，其中所说的第二功率状态包含全功率状态。
CNB998090239A 1998-07-31 1999-07-26 总线没有出现活动期间停止总线时钟的方法和设备 Expired - Fee Related CN100430862C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/127,575 US6021506A (en) 1998-07-31 1998-07-31 Method and apparatus for stopping a bus clock while there are no activities on a bus
US09/127,575 1998-07-31
US09/127575 1998-07-31

Publications (2)

Publication Number Publication Date
CN1310815A true CN1310815A (zh) 2001-08-29
CN100430862C CN100430862C (zh) 2008-11-05

Family

ID=22430806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998090239A Expired - Fee Related CN100430862C (zh) 1998-07-31 1999-07-26 总线没有出现活动期间停止总线时钟的方法和设备

Country Status (6)

Country Link
US (1) US6021506A (zh)
EP (1) EP1105787A4 (zh)
KR (1) KR100380196B1 (zh)
CN (1) CN100430862C (zh)
AU (1) AU5216899A (zh)
WO (1) WO2000007089A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483304C (zh) * 2003-12-30 2009-04-29 英特尔公司 最优化从激活电源管理状态的退出等待时间
CN100498652C (zh) * 2003-12-30 2009-06-10 英特尔公司 用于计算机系统中的功率管理的方法和设备
CN103076868A (zh) * 2013-01-06 2013-05-01 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6557063B1 (en) * 1999-02-26 2003-04-29 Semtech Corporation Power conservation with a synchronous master-slave serial data bus
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
US6611920B1 (en) 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
US6496938B1 (en) * 2000-02-11 2002-12-17 Compaq Information Technologies Group Lp Enhanced PCI clock control architecture
JP3908445B2 (ja) * 2000-08-01 2007-04-25 富士通株式会社 電子機器
US6738068B2 (en) * 2000-12-29 2004-05-18 Intel Corporation Entering and exiting power managed states without disrupting accelerated graphics port transactions
US6624681B1 (en) 2001-07-30 2003-09-23 Advanced Micro Devices, Inc. Circuit and method for stopping a clock tree while maintaining PLL lock
JP4079653B2 (ja) * 2002-02-22 2008-04-23 三洋電機株式会社 クロック制御方法及びクロック制御回路
US6968468B2 (en) * 2002-02-25 2005-11-22 O2 Micro, Inc. Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
JP3956768B2 (ja) * 2002-05-14 2007-08-08 ソニー株式会社 クロック発生回路
US6837033B2 (en) * 2002-05-23 2005-01-04 Deere & Company Agricultural bi-mower with cantilever beam suspension
US7080269B2 (en) * 2003-05-15 2006-07-18 International Business Machines Corporation Method and apparatus for implementing power-saving sleep mode in design with multiple clock domains
US7404090B1 (en) * 2004-10-15 2008-07-22 National Semiconductor Corporation Device and computer system for power management using serial link connections
US7886094B1 (en) * 2005-06-15 2011-02-08 Nvidia Corporation Method and system for handshaking configuration between core logic components and graphics processors
US7750912B2 (en) * 2005-11-23 2010-07-06 Advanced Micro Devices, Inc. Integrating display controller into low power processor
US7681051B2 (en) * 2006-08-30 2010-03-16 Agere Systems Inc. Transitioning of a port in a communications system from an active state to a standby state
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
KR101357162B1 (ko) 2007-03-30 2014-02-04 삼성전자주식회사 호스트 장치와 ｕｓｂ 장치간의 통신을 제어하는 장치,방법 및 시스템
US20100146169A1 (en) * 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
KR101622195B1 (ko) * 2009-11-05 2016-05-18 삼성전자주식회사 동적 버스 클럭을 제어하기 위한 장치 및 방법
US9285860B2 (en) * 2010-05-03 2016-03-15 Qualcomm Incorporated Apparatus and methods employing variable clock gating hysteresis for a communications port

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JP3742839B2 (ja) * 1992-07-21 2006-02-08 レジェリティ・インコーポレイテッド シャットダウンモードにおかれることが可能なクロック発生器
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5638083A (en) * 1993-07-07 1997-06-10 Chips And Technologies, Inc. System for allowing synchronous sleep mode operation within a computer
US5535400A (en) * 1994-01-28 1996-07-09 Compaq Computer Corporation SCSI disk drive power down apparatus
US5630145A (en) * 1995-05-05 1997-05-13 United Microelectronics Corp. Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
US5652895A (en) * 1995-12-26 1997-07-29 Intel Corporation Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode
US5758133A (en) * 1995-12-28 1998-05-26 Vlsi Technology, Inc. System and method for altering bus speed based on bus utilization
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US6079022A (en) 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
KR100265711B1 (ko) * 1997-02-14 2000-09-15 윤종용 Isa장치의 자동감지기능을 갖는 컴퓨터 시스템의 부팅 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483304C (zh) * 2003-12-30 2009-04-29 英特尔公司 最优化从激活电源管理状态的退出等待时间
CN100498652C (zh) * 2003-12-30 2009-06-10 英特尔公司 用于计算机系统中的功率管理的方法和设备
CN103076868A (zh) * 2013-01-06 2013-05-01 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
CN103076868B (zh) * 2013-01-06 2015-08-26 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统

Also Published As

Publication number Publication date
AU5216899A (en) 2000-02-21
EP1105787A1 (en) 2001-06-13
KR20010099606A (ko) 2001-11-09
EP1105787A4 (en) 2003-02-05
WO2000007089A1 (en) 2000-02-10
CN100430862C (zh) 2008-11-05
KR100380196B1 (ko) 2003-04-11
US6021506A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
CN1310815A (zh) 总线没有出现活动期间停止总线时钟的方法和设备
US6711691B1 (en) Power management for computer systems
CN102087619B (zh) 用于提高事件处理的涡轮加速性能的方法和装置
TWI564704B (zh) 省電處理器架構
JP5430851B2 (ja) 動的なｄｌｌパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置
US6763478B1 (en) Variable clock cycle for processor, bus and components for power management in an information handling system
US6968468B2 (en) Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data
US7334138B2 (en) Windows-driven power management for peripheral devices in a computer system
KR19990076908A (ko) 전원 관리 장치 및 방법
GB2512492A (en) Platform agnostic power management
JPH07230347A (ja) Ｓｃｓｉディスクドライブパワーダウン装置
CN111512266A (zh) 用于低功率状态转换的握手协议的系统、装置和方法
CN101578563A (zh) 降低ic中的空闲泄漏功耗
US10860085B2 (en) Modified sleep state graphics processing system
CN101203826B (zh) 动态总线暂停
CN106063304B (zh) 用于基于消息的细粒度片上系统功率门控的系统和方法
CN115934627A (zh) 片上系统和应用处理器
CN1471664A (zh) 用于总线连接电路块的功率调节方法和装置
CN1619467A (zh) 计算机系统及电源管理状态切换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20150726

EXPY Termination of patent right or utility model