CN1310305C

CN1310305C - 防止快速热处理期间对准标记移动的方法

Info

Publication number: CN1310305C
Application number: CNB038218259A
Authority: CN
Inventors: B·洛耶克; M·D·怀特曼
Original assignee: Atmel Corp
Current assignee: Atmel Corp
Priority date: 2002-07-22
Filing date: 2003-06-02
Publication date: 2007-04-11
Anticipated expiration: 2023-06-02
Also published as: TWI231029B; WO2004010493A1; EP1535325A4; CA2493547A1; EP1535325A1; US6596604B1; CN1682366A; JP2005534172A; NO20050924L; AU2003239942A1; TW200403829A

Abstract

一种用于在半导体处理期间防止热应力以及对准标记移动的方法，它包括提供具有用于制造集成电路的部分(12)以及含对准标记(16)的非制造部分(14)的半导体晶片(10)，在需要将掺杂物(56)引入所述用于制造集成电路的部分(12)时，将掺杂物(56)引入所述用于制造集成电路的部分和非制造部分，从而增加这两个部分(12，14)中的辐射能吸收率并减小辐射能透射率，从而这些部分处检测出的热发射不会引起加热期间这些部分之间明显的温度变化。因此，可以防止热应力和对准标记(16)的移动。

Description

防止快速热处理期间对准标记移动的方法

技术领域

本发明涉及用于减少快速热处理期间引起的半导体晶片中的热应力的方法。

背景技术

快速热处理或(“RTP”)领域面对的主要问题是加热快速热处理器中处理的诸如硅晶片的半导体晶片的均匀性。要处理的半导体晶片/器件置于RTP腔内并受到诸如灯的受控辐射源的辐射，以加热晶片。通常，多个灯置于腔内，每个灯辐射半导体器件的不同区域。RTP系统还包括至少一个温度传感器，检测半导体器件的区域发出的热辐射。如果半导体器件的一个区域发出的热辐射大于或小于其它区域发出的热辐射，则灯将增加或减少将发射到该区域上的辐射量以实现均匀的半导体器件温度。RTP系统的实例是Applied materials，Inc.制造的“RTP CENTURA”。

在某些情况中，虽然灯以相等或基本相等的温度加热晶片的区域，但某些晶片区域发出的热辐射会基本与其它晶片区域不同。快速热处理基本是不平衡热处理。特别是，晶片的边缘区域包含对准标记，并在分档器(stepper)工作中被掩模以免处理步骤，诸如离子注入，同时处理含产品管芯的晶片的中心区域。被处理的区域通常被高度掺杂并因此对晶片表面上入射的辐射是不透明的并呈现较高的辐射能吸收率。通常，对于每立方厘米低于1×10¹⁷个掺杂物原子的掺杂水平，半导体硅是透明的或者是半透明的且辐射能的吸收率非常低。被掩模的晶片的边缘区域趋于是透明的或半透明的并呈现较低的辐射能吸收率。因此，在比结构的中心散热更快的半导体的边缘区处引导最大辐射强度。因此，虽然以相同的温度加热，但处理的和未处理的区域将呈现基本不同的热特性。通过温度传感器检测晶片区域之间的热发射差异，该温度传感器将一信号发送到控制灯的控制器以降低或增加功率。由于某些区域比其它相邻区域发热得更多或更少，在某些情况中多出30℃-60℃，因此引起晶片区域之间的热应力。

热应力导致半导体晶片的扭曲、弯曲或平直。因此，热应力会移动晶片上的对准标记。对准标记是分档器工作中通过光阻材料掩模实施半导体处理步骤中关键的。光阻材料掩模步骤中形成的半导体器件层之间的不对准严重地劣化执行其预期功能的过程的可靠性。

以下专利描述了用于防止半导体晶片的快速热处理期间加热非均匀性和热应力的方法。

授予Kakoschke的美国专利No.5399523描述了用于通过电磁辐射进行半导体快速热处理的方法，其中提供辐射结构用于加热半导体晶片，它由石英腔围绕。辐射结构具有使得晶片受辐射的反射器设计，从而在中间和边缘区域中实现基本一致的温度。

授予Thakur等人的美国专利No.5851929描述了用于校正半导体结构的形状的方法。在快速热处理加热步骤之前，晶片的形状被确定为鉴别晶片地形中是否存在范围畸形以及是存在什么范围畸形。该信息用于控制加热操作。选择性地控制加热组件的辐射发射区以引导非均匀强度的热辐射朝向结构的不同区域以实现结构内的非等温条件并减小畸形。

这些专利涉及改变RTP系统自身或修改使用RTP系统避免对半导体基片的损害或减少半导体基片的畸形的方法。

本发明的目的在于提供一种快速热处理期间防止引起热应力的半导体处理方法。

本发明的另一个目的在于提供一种防止快速热处理引起的对准标记移动的半导体处理方法。

本发明的再一个目的在于提供用于防止基片制造中部件和互连层的不对准的方法。

发明内容

采用一种快速热处理中处理半导体晶片的方法已实现了以上和其它目的，这种方法中，在快速热处理之前，保存用于制造集成电路的晶片的部分经过掺杂以使该部分增加其快速热处理中的吸收率并减少其辐射能的透射率，且具有对准标记的晶片非制造部分也经过掺杂，以使该非制造部分呈现快速热处理期间的提升的吸收率以及降低的辐射能透射率。因此，在快速热处理中不会出现各部分之间的热发射的明显变化。因此，在快速热处理期间，出现均匀加热，并且防止热应力和对准标记的移动。

这与现有技术的方法相反，在现有技术的方法中掺杂用于制造集成电路的部分，但非制造部分保持未掺杂或者仅轻度掺杂。因此，快速热处理中引起的温度分布的明显变化引起热应力和对准标记的移动。

期望在这两个部分中进行重掺杂，以使用于制造集成电路的部分和非制造部分增加吸收的辐射能量并减少透射通过这些部分的辐射能量。因此，由于阻断了辐射能的通过而增加这两个部分的不透明水平。这种掺杂水平通常超过每立方厘米1×10^-17个掺杂物原子。例如在离子注入步骤中，增加不透明水平的掺杂物被引入这两个部分中。在分档器工作期间，不掩模非制造部分，以使其接收掺杂物。在一个实例中，非制造部分接收与用于制造集成电路的部分相同剂量和能量的注入物。在另一个实例中，剂量和能量水平足够引起用于制造集成电路的部分和非制造部分中的表面能级无定形化的原子用于掺杂。在每个部分中形成相等程度的无定形或多晶硅层。

在这两个部分中进行掺杂后，将半导体晶片插入快速热处理器。快速热处理器包括至少一个传感器，在一个实例中包含多个传感器，它们检测晶片发出的辐射。由于用于制造集成电路的部分和非制造部分都已经过掺杂，在这两个部分处吸收更多辐射能并透射更少的辐射能。因此，传感器不会检测出用于制造集成电路的部分和非制造部分之间的明显热发射变化。因此，传感器将发送信号给辐射源以便以相同的温度或者以不引起用于制造集成电路的部分和非制造部分之间的明显温度变化的温度加热这些部分。明显的温度变化被认为是出现这些部分之间的热应力的温度。因此，辐射源加热用于制造集成电路的掺杂部分和掺杂的非制造部分，从而不会出现这些部分之间的明显温度变化。因此，防止了掺杂部分之间的热应力以及对准标记的移动。

在随后的处理步骤中，半导体器件层与对准标记精确地对准，该对准标记诸如整体对准标记用于将晶片与分档器对准，保持于相同位置中或在分档器的校正限制内的位置之内。

在本发明的一个实施例中，根据本发明，在快速热处理前，用于制造集成电路的部分经过掺杂以形成源极、漏极和栅极区，非制造部分也经过掺杂以使这两部分在快速热处理期间增加其吸收率水平。因此，防止了热应力以及用于制造集成电路的部分内对准标记的移动。

附图说明

图1是与设置于其上的步进器成操作关系的半导体晶片的分解透视图。

图2是图1所示的一部分晶片的放大平面顶视图，描绘了一组对准标记。

图3是预先掺杂的图1的一部分半导体晶片的侧平面图。

图4是根据本发明在掺杂步骤期间图3半导体晶片的侧平面图。

图5是根据本发明的方法制备并插入快速热处理器内的图1半导体晶片的侧平面图。

图6A-6G是根据本发明方法形成图案和掺杂的一部分晶片的侧示图。

具体实施方式

参考图1和2(不按比例)，可以看见通过本发明方法制造的半导体晶片10，它具有为制造集成电路选择的用于制造集成电路的部分12以及非制造部分14，它是包含一组对准标记16或图案(诸如整体对准标记)的非制造部分。部分12和14的尺寸和位置可以变化。通常，用于制造集成电路的部分12设置于晶片的中心部分并包括用于集成电路制造的小片(dice)21。非制造部分14设置于晶片的边缘部分并包括非制造管芯23，以及任何其它非制造小片和不用于集成电路制造的其它晶片部分。非制造部分14可设置于不用于集成电路制造的其它位置或其它边缘位置上。根据本发明，在半导体处理期间晶片10的用于制造集成电路的部分12和非制造部分14已被掺杂，从而不仅第一部分而是这两个部分在快速热处理期间呈现增强水平的辐射能(诸如电磁能)吸收率以及减少水平的辐射能透射率。因此，这两个部分对于入射到晶片表面上的至少某些辐射能不透明并阻断这种能通过该部分。因此，如以下将描述的，在快速热处理期间防止热应力。

参考图1，期望连同本发明使用在晶片10的非制造部分14的另一个非制造管芯25内的至少另一个晶片对准图案18。根据本发明的方法，处理非制造管芯25，如同非制造部分14的残余。特别是，当需要用于制造集成电路的部分12经受掺杂时，管芯25被掺杂以增加其辐射能吸收率并减小其辐射能透射率，如同非制造部分14。虽然方法步骤可应用于非制造管芯25内的第二组整体对准标记18(如存在)以及非制造部分14内的其它对准图案(如存在)，但以下将仅针对一组对准标记16讨论本发明的方法步骤。在一个实例中，制造小片21包括除非制造小片23和25之外的所有管芯。制造小片21可以包括任何所需的小片。形成限定单个域的网格图形的域对准标记和域划线也出现于晶片10上，但是这里未示出。

参考图1和2，在本发明的方法中，在非制造部分14特别是管芯23内，大量对准标记16通过本领域已知的方法被划线或蚀刻。在图2所示的放大示图中，管芯23的放大部分17包括对准标记16。标记16是正方形的并由四个正方形分离或亚分离对准图案30、32、34和36构成。提供了中心(+)标记38。也可采用不同的对准图案。

对准标记16提供参考框架，从而晶片10可以合适地在诸如成像步骤机器或分档器22的所选处理装置中被对准，这也是本技术领域内已知的。最初采用对准标记16以允许晶片10相对于成像分档器22特别是瞄准器(recticle)24的合适定位，其中瞄准器24形成分档器22的一部分并设置于晶片10上的光透射路径(未示出)中。对准瞄准器24用于观看晶片10上划线的对准标记16，从而允许晶片10在分档器22之下被合适地对准，为进一步的处理作好准备。以下将连同本发明的方法步骤讨论瞄准器24。

参考图3(不按比例)，相对于具有主表面28的一块硅晶片26将晶片对准标记16形成图案。根据常规实践，这块硅晶片26通常是单晶硅或者包括形成于半导体基片上的外延层。对准标记16分离地位于非制造部分14中。

可以看到，这组对准标记16包括与主表面28基本齐平或共面的多个区段40、42、44和46以及分开这些区段的多个沟槽48、50、52和54。基于所采用的特殊分档器22，在特殊情况中确定这些区段和沟槽的尺寸和定向。通常，相邻区段40、42、44和46以及沟槽48、50、52和54基本是彼此平行或正交的，且沟道近似是矩形的。区段和沟槽通常具有约几微米的宽度且沟槽具有约1000-3000埃的深度。

参考图4，在典型的半导体晶片10处理期间，用于制造集成电路的部分12经受掺杂，用于集成电路的制造。掺杂物56应包括集成电路制造所需的阱区注入、埋入注入或其它注入，如本领域中使用的。在快速热处理期间，掺杂增加了用于制造集成电路的部分12的辐射能吸收率水平，因此增加了不透明性水平，并减小了辐射能透射率水平。通常，高掺杂水平是必要的，以实现快速处理期间晶片10中辐射能的吸收率增加和辐射能的透射率减小。较高或较重的掺杂水平通常超过每立方厘米1×10^-17个掺杂物原子。掺杂物可以包括p型或n型离子。

本领域中已知的一种技术可用于引入掺杂物56。在这些技术中，离子注入是最普通的。这里，掺杂物56以足够实现所需结深的能量和剂量注入半导体表面28中。注入能量随所注入的离子类型而变化。

在一个实例中，当使用高剂量注入时，在晶片10的用于制造集成电路的部分12中出现表面能级无定形化，从而改变用于制造集成电路的部分12的透射率和吸收率属性。重原子注入引起表面能级无定形化，如本领域中已知的。

根据本发明的方法步骤，当用于制造集成电路的部分12经受足够引起快速热处理期间用于制造集成电路的部分的吸收率水平增加以及透射率水平下降的水平下的掺杂时，非制造部分14也是一样。这与现有技术相反，在现有技术中非制造部分被掩模，因此保持未掺杂或在不足以增加辐射能的吸收率和减小透射率的水平下轻度掺杂，同时以较高的剂量掺杂用于制造集成电路的部分。非制造部分14的掺杂可相对于选作用于制造集成电路的部分12的掺杂同时或顺序进行。

在分档器处理期间，其中注入物将被引入用于制造集成电路的部分12，分档器22被编程以使在掺杂物58引入期间除用于制造集成电路的部分12的至少某些部分之外非制造部分14未被掩模。因此，暴露的非制造部分14与用于制造集成电路的部分12一起接收掺杂物。在现有技术中，例如使用光阻掩模将非制造部分14掩模，因此它不接收掺杂物。

在快速热处理期间，掺杂物58使得非制造部分14的吸收率水平提升从而提升非制造部分的不透明水平并降低其透射率水平。如上所述，通常，为增加吸收率水平，例如超过1×10^-17cm^-3的较高或较重的掺杂水平是必要的。但是，增加吸收率和减小透射率所需的掺杂水平取决于掺杂前就存在的用于制造集成电路的部分和非制造部分的基础透射率属性。在一个实例中，如果用于制造集成电路的部分12已被或将被重度掺杂，掺杂物58通过离子注入以足够引起快速热处理期间非制造部分14的吸收率水平上升和透射率水平下降的能量和剂量被注入非制造部分14。

砷、硼和磷是可使用的掺杂物的实例。在一个实例中，整个非制造部分14以相同的剂量和能量接收用于制造集成电路的部分12所接收的相同掺杂物或注入物。例如，用于制造集成电路的部分12可以以40-70keV接收每平方厘米1×10¹⁶个砷原子56的剂量且非制造部分可以接收相同剂量、类型和能量范围的掺杂物58。或者，可以将以50-70keV每平方厘米1×10¹⁵个硼原子或者以60-80keV每平方厘米5×10¹⁵个磷原子用作用于制造集成电路的部分和非制造部分这两者中的掺杂物。在一个实例中，非制造部分14接收与用于掺杂用于制造集成电路的部分12的掺杂物不同的掺杂物，这将增加非制造部分14的吸收率水平并因此减小透射率水平。在一个实例中，以特定能量水平和剂量用重离子56掺杂用于制造集成电路的部分12并以较低的能量水平和剂量用重离子58掺杂非制造部分14，反之亦然。例如，可以以50-70keV的能量用1×10¹⁶cm²砷原子的剂量掺杂用于制造集成电路的部分12并可以以50-70keV的能量用1×10¹⁵cm²硼原子的剂量掺杂非制造部分14。用于掺杂用于制造集成电路的部分和非制造部分的原子的剂量、能量和类型导致用于制造集成电路的部分和非制造部分内每立方厘米至少1×10¹⁷个原子。

掺杂期间会出现表面能级无定形化以改变晶片10的热属性。期望当用于制造集成电路的部分12已经受表面无定形化时在非制造部分14中出现表面无定形化。在一个实例中，表面能级无定形化出现于用于制造集成电路的部分12和非制造部分14中的相同深度处。

已用掺杂物56和58掺杂入用于制造集成电路的部分12和非制造部分14的晶片10被插入快速热处理器60内，如本领域内已知且如图5所示的。在处理器60中，通过退火激活掺杂物56和58。退火时间根据注入能量、所使用的剂量以及注入离子的类型而变化。在大气条件下或在较低的压力下，在快速热处理期间，通过辐射能的吸收快速加热单个晶片10。处理腔62例如由石英、碳化硅或不锈钢制成。腔62包括石英窗64，通过它透过来自灯66的诸如电磁辐射的辐射以照射晶片10。晶片10例如保持于腔62内热绝缘的薄石英针68上。腔62内的周围气氛由流过腔的气流控制。空气从至少一个空气入口70流入腔。设置于腔62内的各位置处的传感器控制的灯66通过窗口64加热晶片10的区域。晶片的区域位于用于制造集成电路的部分12和非制造部分14内。反射器72可以帮助灯66进行加热。通常，诸如光测高温计的温度传感器74确定来自晶片10背面上的辐射红外能的温度。可使用一个或多个传感器74。快速热处理器60包括控制系统操作的计算机控制器(未示出)。

快速热处理器60的温度传感器74置于控制环中以检测晶片温度。如果传感器74位于其中设置有非制造部分14的对准标记16的晶片10的区域之下，它将检测晶片的该部分处的相对较低的温度或者减小的热发射水平，因为如上所述该部分已经过掺杂。与部分14没有被掺杂或者仅轻度掺杂的现有技术相比，部分14的温度将被检测为较低。这是因为对象之间的传热是其辐射能透射率和吸收率特性的函数，而该辐射能透射率和吸收率都在部分14被掺杂时改变了。

如上所述，因为用于制造集成电路的部分12也已经过掺杂，传感器74将检测到相对较低的温度或减小的热发射水平。由于用于制造集成电路的部分12和非制造部分14都被掺杂以增加辐射能的吸收率和减小透射率，从这些部分发出近似相等水平的热量。因此，这些部分之间不会检测出明显的温度变化。部分之间的明显温度变化被认为是会出现部分之间或晶片上的热应力的温度。热应力导致晶片的变形。因此，传感器74检测出没有明显变化的用于制造集成电路的部分12和非制造部分14的温度(或热发射)。每个部分12和14的掺杂物的量、剂量和能量导致辐射能吸收率的增加，因此减小辐射能透射率。这可以通过掺杂用于制造集成电路的部分和非制造部分以使在每个部分中形成1×10¹⁷掺杂物/cm³而实现。通过改变吸收率和透射率属性，对于用于制造集成电路的部分12和非制造部分14，形成相等的温度或没有明显温度变化的基本相等的温度。只要这两个部分已被掺杂以增加辐射能吸收率从而降低透射率，则就将检测出部分之间没有明显的温度差。

因为部分12和14之间的热发射中没有实质差别，传感器74将一信号发送到控制灯66的计算机控制器(未示出)，以减少或增加关于部分12和14的相等或基本相等的功率强度。换句话说，控制器将向灯66发送信号以便将每个部分12和14加热到相等的温度或者加热到用于制造集成电路的部分和非制造部分之间不明显变化的温度。温度变化取决于基础的用于制造集成电路的部分12和非制造部分14的辐射透射率属性。

通常，本发明的方法连同具有几个到若干个毫米范围内的诸如21、23和25(图1)的小片的晶片使用。例如，使用具有范围从2×3mm²到20×20mm²的小片的晶片。通常，晶片的非制造部分14的面积与每个管芯的面积近似相同或更大，如图1中描绘的。

在现有技术中，在快速热处理期间，由于部分12经受掺杂而部分14没有，晶片呈现用于制造集成电路的部分12和非制造部分14之间的较大温度差异。在现有技术中，在尺寸约几微米的晶片的相邻部分被加热到不同温度处，趋于形成热应力。由于用于制造集成电路的部分被掺杂而非制造部分没有，所以更大尺寸的部分之间形成更大的温度变化。因此，在更大尺寸的部分中形成更大的热应力。例如，现有技术中会形成部分之间的大于30℃或30℃-40℃之间的温度差。这是引起热应力的明显温度差。相反，本发明中，如上所述，部分12和14被加热到一温度或没有明显变化的温度，从而避免热应力。

本发明优于现有技术的关键优点在于将非制造部分14变成包括掺杂物以提高这部分的吸收热量的能力。这是除接收掺杂物增加其吸热能力的用于制造集成电路的部分12之外的。因此，部分12和14将被加热到不会引起部分之间的热应力或者足够移动对准标记的热应力的温度。

现有技术中，虽然用于制造集成电路的部分12被掺杂，但非制造部分14没有掺杂。因此，在植入快速热处理器60时，用于制造集成电路的部分12和非制造部分14之间会检测出明显的温度变化且因此这些部分被加热到引起热应力的明显变化的温度，热应力会导致对准标记的移动。

本发明中，由于避免了快速热处理加热中的明显温度变化，防止了热应力。因此，防止了非制造部分14上的对准标记的移动。在一个实例中，热应力没有完全避免并仍将出现，但不足以移动对准标记或者移动对准标记超过分档器27的校正限制。因此，在以后的处理步骤中，半导体器件层将与对准标记16精确地对准，用于将晶片10对准到分档器22(图1)或者其它成像机器和/或用于将层彼此对准，保留在相等位置或者在分档器22的校正限制内的位置中。

在快速热处理器60中被处理后，使用平版印刷技术常规地形成附加单独电路部件和互连。再参考图1，分档器22的瞄准器24包括位于中间的对准图案76，它是对准标记16的镜像，诸如整体对准图案。按需要，诸如其它对准标记图案的其它标记可结合于瞄准器24中。分档器22使用固定波长的激光束(未示出)以便通过将对准标记16用作参考点检测晶片上对准标记16的位置。特别是，利用晶片10上划线的对准标记16和瞄准器24的对准图案76，对准瞄准器24用于适当地定位晶片于分档器22之下，因此允许晶片被合适地对准以备进一步处理。对准标记16用于调节晶片10以精确地将其与晶片上的前一层对准。来自对准标记16的干涉被反射回分档器22中的检测装置。一层或多层形成图案的材料(未示出)随后通过本领域已知的方法形成于表面28(图3)上，诸如采用一层光阻材料和光阻材料掩模。本发明防止快速热处理期间对准标记的移动或至少避免快速热处理期间出现超出分档器的校正限制的一定量的移动。

参考图6A-6G(不按比例)，可以看到本发明的另一个实例。形成源极、漏极和栅极区并在用于制造集成电路的部分以及非制造部分中进行掺杂。如上所述，这引起快速热处理期间这两个部分中的辐射能吸收率水平的增加，因此减少检测到的热发射。因此，两者都不呈现出明显的温度变化，因此都被加热到不会明显变化的温度，从而防止热应力。

图6A中看到晶片78，它具有用于制造集成电路的部分80和具有其中蚀刻或划线的对准标记84(诸如整体对准标记)的非制造部分82。

参考图6A和6B，可以看到牺牲氧化物层86形成于用于制造集成电路的部分80的表面88上，非制造部分82的表面90、92、94和96上以及沟槽98、100、102和104内。

接着，参看图6C，例如单晶硅层的栅极材料106应用于氧化物层86上。随后，如图6D所示并如同本领域中已知的，将单晶硅层106形成图案，从而暴露氧化物86的一些部分并保留多晶硅岛108。在用于制造集成电路的部分80和非制造部分82内找到暴露的氧化物部分89。接着用离子83掺杂或注入晶片78，通过暴露的氧化物89以掺杂用于制造集成电路的部分80和包含对准标记84的非制造部分82中的源极和漏极扩展区。栅极材料108停止离子83被注入栅极材料108下的晶片材料。根据本发明并如上所述，不掩模非制造部分82并被掺杂。以一定的能量和剂量将掺杂物83引入这两个部分，从而用于制造集成电路的部分80和非制造部分82呈现快速热处理期间的提升的辐射能吸收率水平以及减小的透射率水平。因此，部分80和82不呈现明显的温度变化。

参考图6E，可以看到，在注入物是p型掺杂离子时，p型区110形成于用于制造集成电路的部分80和非制造部分82之间。相反，晶片可以是p型的并可以注入n型掺杂物。

参考图6F，可以看见氧化物86的覆盖氧化和蚀刻后的晶片78。氧化物的侧壁112留在栅极材料108上。示出掺杂物114被引入或注入以形成源极和漏极区116。根据本发明，掺杂物114以足够在快速热处理中增加辐射能吸收率和降低辐射能透射率的能量和剂量被引入部分80和82。多晶硅岛108下的晶片区未能接收注入物114。

在处理期间，晶片78被插入快速热处理器60中，如图5所示。晶片可以在已进行一个或多个掺杂步骤之后被插入快速热处理器中。避免了热应力和对准标记的移动，因为快速热处理中传感器74将出来自部分80和82的相同或基本相同量的热发射。灯66将部分80和82加热到一温度或避免热应力或至少将热应力避免到一定程度的温度，从而还能防止对准标记84的移动。

Claims

1.一种用于避免对准标记移动的半导体晶片处理方法，其特征在于，包括：

提供半导体晶片，它具有用于制造集成电路的部分以及包含对准标记的非制造部分；

将掺杂物引入所述用于制造集成电路的部分，将所述用于制造集成电路的部分转变为辐射能吸收率增加且辐射能透射率降低的第一掺杂部分；

将掺杂物引入所述非制造部分，将所述非制造部分转变为辐射能吸收率增加且辐射能透射率降低的第二掺杂部分；

将所述晶片插入快速热处理器，检测来自所述快速热处理器处的所述第一和第二掺杂部分的热发射，以及加热所述第一和第二掺杂部分，从而避免所述晶片上的热应力以及所述对准标记的移动。

2.如权利要求1所述的方法，其特征在于，所述掺杂物是相同类型和剂量的。

3.如权利要求1所述的方法，其特征在于，所述掺杂物以大于每立方厘米1×10^-17掺杂物的水平被引入所述用于制造集成电路的部分和所述非制造部分。

4.如权利要求1所述的方法，其特征在于，进一步包括通过离子注入引入所述掺杂物。

5.如权利要求4所述的方法，其特征在于，所述掺杂物以相等的强度和相等的剂量注入所述用于制造集成电路的部分和所述非制造部分。

6.如权利要求1所述的方法，其特征在于，在掺杂物的引入后，在所述用于制造集成电路的部分和所述非制造部分中导致表面无定形化。

7.如权利要求1所述的方法，其特征在于，在所述用于制造集成电路的部分和所述非制造部分中以相同深度出现表面无定形化。

8.如权利要求1所述的方法，其特征在于，所述用于制造集成电路的部分和所述非制造部分同时经受掺杂。

9.如权利要求1所述的方法，其特征在于，所述掺杂物选自砷、硼或磷。

10.如权利要求1所述的方法，其特征在于，进一步包括从所述快速热处理器移除所述晶片以及在分档器工作期间将所述对准标记与分档器对准图案对准。

11.如权利要求1所述的方法，其特征在于，进一步包括在分档器工作期间，掩模所述用于制造集成电路的部分的至少一个选择区域，并暴露所述用于制造集成电路的部分和所述非制造部分的其余非选择区域给掺杂物。

12.如权利要求11所述的方法，其特征在于，进一步包括将分档器编程以防止所述用于制造集成电路的部分和所述非制造部分的所述其余非选择区域的掩模。

13.如权利要求1所述的方法，其特征在于，进一步包括在所述快速热处理后，使所述对准标记保持在所述用于制造集成电路的部分的相等位置中，其中所述位置与所述快速热处理前的位置相同。

14.如权利要求1所述的方法，其特征在于，进一步包括所述对准标记保持设置于不超出分档器的校正限制的位置中的所述用于制造集成电路的部分中。

15.如权利要求1所述的方法，其特征在于，所述用于制造集成电路的部分和所述非制造部分以一温度进行处理，其中这些部分之间没有发生明显的温度变化。

16.如权利要求1所述的方法，其特征在于，以相等的能量水平引入所述掺杂物。

17.如权利要求1所述的方法，其特征在于，所述掺杂物是掺杂物离子。

18.如权利要求1所述的方法，其特征在于，进一步包括将所述对准标记蚀刻进所述非制造部分。

19.如权利要求1所述的方法，其特征在于，所述对准标记包括多个沟槽。

20.如权利要求1所述的方法，其特征在于，进一步包括通过所述快速热处理器中的退火而激活所述掺杂物。

21.一种用于防止对准标记移动的半导体晶片处理方法，其特征在于：

在所述用于制造集成电路的部分和所述非制造部分上形成牺牲氧化物层；

在所述牺牲氧化物层上形成导电栅极材料；

将所述栅极材料形成图案，从而在所述用于制造集成电路的部分和所述非制造部分内形成暴露的氧化物区；

将掺杂物引入形成掺杂部分的所述暴露的氧化物区，从而所述暴露的氧化物区的辐射能吸收率增加而所述暴露的氧化物区的辐射能透射率降低；

除去所述暴露的氧化物区；以及

将所述晶片插入快速热处理器，检测来自所述快速热处理器处所述掺杂部分的热发射以及加热所述用于制造集成电路的部分和所述非制造部分以防止所述晶片上的热应力和所述对准标记的移动。

22.如权利要求21所述的方法，其特征在于，进一步包括在除去所述暴露的氧化物区之后，将掺杂物引入所述用于制造集成电路的部分和所述非制造部分。

23.如权利要求21所述的方法，其特征在于，进一步包括将所述栅极材料形成图案，以使所述栅极材料保留于所述用于制造集成电路的部分的至少一个选择区上而从所述用于制造集成电路的部分和所述非制造部分的其余非选择区上去除，因此暴露具有对准标记的所述用于制造集成电路的部分和所述非制造部分的所述非选择区。

24.如权利要求21所述的方法，其特征在于，在所述掺杂物的引入后，在所述暴露的氧化物区中引起表面无定形化。

25.如权利要求21所述的方法，其特征在于，通过离子注入引入掺杂物。

26.如权利要求21所述的方法，其特征在于，所述用于制造集成电路的部分和所述非制造部分被加热到使所述两部分之间不会出现明显温度变化的温度。

27.如权利要求21所述的方法，其特征在于，引入所述用于制造集成电路的部分的所述暴露的氧化物区中的掺杂物的能量、类型和剂量与引入所述非制造部分的所述暴露的氧化物区中的掺杂物的能量、类型和剂量相同。

28.如权利要求21所述的方法，其特征在于，所述对准标记包括多个沟槽。

29.如权利要求21所述的方法，其特征在于，进一步包括同时掺杂所述用于制造集成电路的部分和所述非制造部分。

30.一种用于防止对准标记移动的半导体晶片处理方法，其特征在于：

提供半导体晶片，它具有用于制造集成电路的掺杂部分以及包含对准标记的掺杂的非制造部分，所述掺杂部分呈现出快速热处理期间辐射能吸收率的增加以及辐射能透射率的减小；以及

将所述晶片插入快速热处理器，检测来自一个或多个温度传感器处的所述用于制造集成电路的掺杂部分和所述掺杂的非制造部分的热发射以及加热所述用于制造集成电路的掺杂部分和所述掺杂的非制造部分，以防止所述晶片上的热应力和所述对准标记的移动。