[go: up one dir, main page]

CN1310307C - 在低k绝缘层内形成沟槽的方法 - Google Patents

在低k绝缘层内形成沟槽的方法 Download PDF

Info

Publication number
CN1310307C
CN1310307C CNB021442436A CN02144243A CN1310307C CN 1310307 C CN1310307 C CN 1310307C CN B021442436 A CNB021442436 A CN B021442436A CN 02144243 A CN02144243 A CN 02144243A CN 1310307 C CN1310307 C CN 1310307C
Authority
CN
China
Prior art keywords
gas mixture
trench
depth
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021442436A
Other languages
English (en)
Other versions
CN1458674A (zh
Inventor
李思义
S·M·礼萨·萨贾迪
戴维·R·皮尔科勒
斯蒂芬·拉西希
肖恩·康
维纳伊·波拉伊
彼得·奇里格利诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1458674A publication Critical patent/CN1458674A/zh
Application granted granted Critical
Publication of CN1310307C publication Critical patent/CN1310307C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P50/283
    • H10P50/287
    • H10W20/085
    • H10P14/6922
    • H10W20/082

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种在绝缘层内形成沟槽的方法,包括:首先,在绝缘层内刻蚀通孔。在刻蚀通孔之后,用有机栓塞填充一部分通孔。在从通孔刻蚀所希望量的有机栓塞之后,利用第一气体混合物将沟槽刻蚀到第一深度,并用第二气体混合物进一步刻蚀沟槽到最后所希望的沟槽深度。优选,该方法用于没有中间刻蚀停止层的低K绝缘材料。另外,优选第一气体混合物是聚合气体混合物,第二气体混合物是非聚合气体混合物。采用这种方法的结果是,形成用于没有中间刻蚀停止层的低K绝缘材料的互连结构,该互连结构具有沟槽和通孔,沟槽的边缘基本上是垂直的,通孔的边缘基本上是垂直的。

Description

在低K绝缘层内形成沟槽的方法
技术领域
本发明涉及绝缘材料的刻蚀,特别是,本发明涉及在半导体制造中用作互连绝缘材料的绝缘材料的刻蚀。
背景技术
在半导体集成电路(IC)制造中,诸如元件晶体管等器件形成在通常由硅制成的半导体晶片衬底上。在制造工艺期间,为形成希望的IC在不同层上淀积各种材料。通常,导电层可包括构图的金属线、多晶硅晶体管栅极等利用绝缘材料互相绝缘。绝缘材料通常由二氧化硅SiO2形成,以便使半导体结构的各种层上的导电线绝缘。随着半导体电路变得更快和更紧凑,工作频率增加并且半导体器件内的导电线之间的距离减小。这就导致了到电路的耦合电容量增加,这样的缺陷是使半导体器件的工作速度变慢。因此为抑制耦合电容的增加而采用能有效地绝缘导电线的绝缘层是非常重要的。
通常情况下,集成电路中的耦合电容与用于形成绝缘层的材料的介电常数K成正比。如上所述,常规集成电路中的绝缘层通常由介电常数约为4.0的SiO2形成。作为半导体器件中的线密度和工作频率增加的结果,由SiO2形成的绝缘层不能有效地使导电线绝缘到避免耦合电容量增加所需要的程度。
结果是,主要研究的方面是采用低K绝缘材料。低K绝缘材料分类如下:掺杂氧化物、有机物、高氟化物和多孔材料。低K材料可利用旋涂或CVD法淀积。多孔材料通常采用旋涂法,并控制提供所希望多孔结构的溶剂的蒸发。提供典型的低K绝缘材料的表如下。
  低K材料的示意分类
  薄膜型   Sub-型   例子   K范围
  掺杂氧化物   掺杂F掺杂H掺杂C(和H)   FSGHSQOSG,MSQ,CVD低K   3.52.7-3.52.6-2.8
  有机物   BCB,SiLK,FLARE,PAE-2   2.6-2.8
  高氟化物   聚对亚苯基二甲基AF4,a-CF,PTFE   2.0-2.5
  多孔材料   气凝胶,干凝胶,Nanogels   <2.2
用于将低K材料结合到IC制造中的公知实施方案之一包括采用铜双镶嵌(dual damascene)工艺。双镶嵌结构采用形成用于线的沟槽和用于通孔的孔的刻蚀工艺,然后这些沟槽和孔同时被金属化以形成互连布线。两种公知的双镶嵌方案被称为通孔第一顺序和沟槽第一顺序。
一种公知的示意性通孔第一方案需要遮蔽通孔,并且刻蚀沟槽绝缘材料、通孔绝缘材料和中间刻蚀停止层,并在阻挡层如氮化硅层处停止刻蚀。然后为接下来的沟槽再构图晶片,并刻蚀该图形,在中间刻蚀停止层上停止刻蚀。在某些情况下,通孔由在沟槽刻蚀工艺期间保护通孔和下阻挡氮化物的光刻胶或有机ARC栓塞覆盖。沟槽第一顺序与通孔第一顺序相似,在刻蚀通孔之前只刻蚀沟槽。
参见图1A-1F,其中示出了现有技术的用于具有中间刻蚀停止层的绝缘材料的通孔第一沟槽刻蚀顺序。图1A示出了示意晶片叠层50,包括硬掩模层52、第一绝缘层54、中间刻蚀停止层56、第二绝缘层58和阻挡层60。通孔62已经被刻蚀到晶片叠层50中,并且已经去掉了其相应的光刻胶(未示出)。通孔62由两侧壁63和底部64界定。硬掩模层、低K绝缘层、中间刻蚀停止层和阻挡层的材料特性确定所使用的刻蚀工艺类型。
采用SiO2或Si3N4的示意硬掩模层52。绝缘层54和56中的示意绝缘材料是有机硅酸盐(OSG)绝缘材料,如源自Novellus of SanJose,CA的CORALTM。示意沟槽刻蚀停止层56是SiC或Si3N4。示意阻挡层60是SiC层。本领域技术人员来都能理解阻挡层60将第二绝缘材料58与晶片叠层50下面的晶片结构分离开。
在通孔第一刻蚀顺序期间,采用公知的平面化有机旋涂技术施加有机层70。得到的有机层70示于图1B中。然后采用包括H2、O2或N2或其结合的气体混合物深刻蚀该有机层。作为深刻蚀有机层70的结果,形成如图1C中所示的有机栓塞72。
为形成所希望的沟槽,如图1D所示施加光刻胶层74。然后,进行沟槽刻蚀工艺,结果去掉一部分绝缘材料54和硬掩模52,如图1E所示。然后在沟槽刻蚀工艺中使用气体混合物以去掉硬掩模52和绝缘材料54。中间刻蚀停止层56可防止沟槽刻蚀工艺进行附加的刻蚀。然后去掉光刻胶层74和栓塞72,如图1F所示,由此提供所希望的具有沟槽刻蚀的双镶嵌结构76。
在讨论的现有技术通孔第一沟槽刻蚀工艺的基础上,很显然知道中间刻蚀停止层用作保护下绝缘材料58的双重目的,并提供确定沟槽深度的边界。然而,采用中间刻蚀停止层给晶片50增加了附加的处理步骤和容性部件。
现有技术绝缘结构的限制之一是这些结构含有中间刻蚀停止层。中间刻蚀停止层产生两个主要问题。第一个问题是中间刻蚀停止层一般具有高介电常数并对该结构中的容性耦合起作用。另外,中间刻蚀停止层给绝缘晶片的形成增加了另一工艺层。
因此,研制一种在不采用中间刻蚀停止层的情况下刻蚀低K绝缘材料的方法是有利的。
还有利的是,提供一种简化低K绝缘晶片的制造的方法,而且不需要中间刻蚀停止层。
然而,去掉低K绝缘材料中的中间刻蚀停止层将产生附加的挑战,而现有技术不能克服这些挑战。这些挑战包括通过控制通孔深度和沟槽深度以及形成平滑和平坦的结构来控制临界尺寸(CD)。
因此提供一种能保持CD控制的处理低K绝缘材料的方法是有利的。
还有利的是,提供一种处理低K绝缘材料的方法以实现受控沟槽和通孔深度。
发明内容
本发明提供一种在绝缘层中形成沟槽的方法,首先,刻蚀绝缘层内的通孔。刻蚀通孔之后,用有机栓塞填充一部分通孔。刻蚀需要量的有机栓塞之后,利用第一气体混合物将沟槽刻蚀到所希望的深度,并用第二气体混合物进一步刻蚀沟槽到最后所希望的沟槽深度。优选,第一气体混合物是聚合气体混合物,第二气体混合物是非聚合气体混合物。优选,该方法适用于没有中间刻蚀停止层的低K绝缘材料。
使用这种方法的结果是,形成具有沟槽和通孔的互连结构,其中沟槽边缘基本垂直,通孔边缘基本垂直。优选,互连结构是没有中间刻蚀停止层的低K绝缘材料结构。
根据本发明的第一方面,提供了一种在绝缘层中形成沟槽的方法,包括:第一,在所述绝缘层内刻蚀通孔,所述通孔具有第一深度;第二,在所述通孔内淀积栓塞层并形成一栓塞,所述栓塞层由包括光阻材料或有机材料的材料形成,所述栓塞的高度等于或大于所述沟槽的期望高度;第三,利用第一气体混合物将沟槽刻蚀到第二深度,所述第二深度小于所述第一深度;和第四,利用第二气体混合物进一步刻蚀所述沟槽到第三深度,所述第三深度大于所述第二深度并小于所述第一深度。
根据本发明的第二方面,提供了一种在没有中间刻蚀停止层的低K绝缘层内形成沟槽的方法,包括:第一,在所述绝缘层内刻蚀通孔,所述通孔具有第一深度,在所述通孔内淀积有机栓塞层并形成一有机栓塞,所述栓塞的高度等于或大于所述沟槽的期望高度;第二,利用第一气体混合物将沟槽刻蚀到第二深度,所述第二深度小于所述第一深度;和第三,利用第二气体混合物刻蚀所述沟槽到第三深度,所述第三深度大于所述第二深度并小于所述第一深度。
附图说明
本发明的优选实施例示于附图中,其中:
图1A-1F是现有技术的用于具有中间刻蚀停止层的绝缘材料的通孔第一刻蚀顺序。
图2是示意刻蚀系统。
图3A-3F是使用用于没有中间刻蚀停止层的绝缘材料并产生围墙的高栓塞的沟槽刻蚀顺序。
图4A-4F是使用用于没有中间刻蚀停止层的绝缘材料并产生刻面(facet)的短栓塞的沟槽刻蚀顺序。
图5表示在没有围墙或刻面的情况下进行沟槽刻蚀的方法。
图6A和6B表示采用图5的方法得到的沟槽示意图。
图7A-7G表示包括采用图5中所述的方法的示意性例子。
具体实施方式
在下面的详细说明中将参考构成本申请一部分的附图。附图示意性地示出了可以实施本发明的具体实施例。应该理解也可以采用其它实施例,并且可以在不脱离本发明范围的情况下改变结构。
图2是用于淀积和刻蚀图1的晶片叠层50上的材料的示意等离子体刻蚀系统110,其包括处理室112。处理室112一般包括下电极114和上电极116,下电极116还用作喷头(shower head),以便允许输入气体混合物118在下电极114和上电极116之间的位置进入处理室112。一般情况下,上电极116包括围绕上电极116下面边缘的石英密封环120。通过这种方式,石英密封环120直接位于晶片122上面,而晶片122放在下电极114的顶部。
处理室112建立了双频平行板处理设置,其中第一射频(RF)源124a经过RF匹配网络126a耦合到上电极116。通过相同方式,下电极112通过第二RF匹配网络126b耦合到第二RF源124b。此外,每个RF源124a和124b都耦合到地128。
在工作中,处理室112可通过引到VAT阀132的高导排气网络130排出处理气体。然后VAT阀132耦合到牵引泵134,牵引泵134可辅助引导处理气体到合适的存储单元(未示出)。在一个实施例中,对晶片122进行大量处理操作,包括在处理室112中进行的高选择性刻蚀,这就可以制造多个半导体芯管。然后封装半导体管芯以制成多个封装的集成电路芯片136。在实施例中,处理室112可以是从加利福尼亚的Fremont的Lam Research公司得到的Lam ResearchRainbow或Exelan处理室。当然,也可以使用其它适当设置的处理室以实现本发明的高选择刻蚀操作。
作为举例,本发明可以利用大量其它适当设置的处理室来实现,这些处理室通过容性耦合平行电极板、通过电子回旋共振(ECR)微波等离子体源、通过电感耦合RF源如螺旋波、螺线、谐振器和变压器耦合等离子体(TCP)将能量输送到等离子体,其中这些也都是从加利福尼亚的Fremont的Lam Research公司得到的。其它合适处理室的例子包括感应等离子体源(IPS)、去耦合等离子体源(DPS)和双极环磁铁(DRM)。
如在前面现有技术说明中所述的那样,关于刻蚀没有中间刻蚀停止层的低K绝缘材料存在特有的问题。特别是,这些问题涉及在没有刻蚀停止层的情况下在低K绝缘材料内刻蚀沟槽。本专利的发明人已经发现采用公知刻蚀方法将产生具有围墙或刻面的沟槽。本专利的发明人还发现围墙和刻面的程度是使用的气体混合物和留在通孔内的有机栓塞高度的函数。在沟槽刻蚀工艺期间在通孔周围产生围墙或刻面的方法分别在图3A-3F和图4A-4F中有更详细的说明。
参见图3A-3F,其中示出了在没有中间刻蚀停止层的情况下利用高栓塞的通孔第一刻蚀顺序,其中在通孔周围产生围墙。图3A示出了示意晶片叠层150,包括硬掩模层152、绝缘层154、和阻挡层156。如图所示,通孔157已经被刻蚀到晶片叠层150中。通孔157由两个侧壁158和底部160界定。在图1A-1F中已经说明了晶片叠层150中的每层的材料特性。
参见图3B,其中示出了采用公知平面化有机旋涂技术施加的有机层170。然后深刻蚀有机层以形成有机栓塞172,如图3C所示。有机栓塞172是高度等于所希望的沟道高度或超过所希望的沟道高度的相对“高”栓塞。如图3D所示施加光刻胶层174。然后,进行沟槽刻蚀工艺。
图3E示出了由具有高栓塞的沟槽刻蚀工艺产生的最终围墙175。沟槽刻蚀工艺去掉了一部分绝缘材料154和硬掩模152。由于没有中间刻蚀停止层,因此沟槽刻蚀工艺产生围绕栓塞172周边的围墙175。然后去掉光刻胶层174和栓塞172,如图3F所示。得到的具有围墙175的双镶嵌结构是不能接受的结构。
图4A-4F示出了采用在通孔周围产生刻面的“短”栓塞进行沟槽刻蚀顺序的结果。再次说明,绝缘材料是没有中间刻蚀停止层的低K绝缘材料。参见图4A,其中示出了晶片叠层200,包括硬掩模层202、绝缘层204、和阻挡层206。通孔207已经被刻蚀到晶片叠层200中。通孔207由两侧壁208和底部210界定。在图1A-1F中有关于构成晶片叠层200的各种材料的示意说明。
参见图4B,其中示出了采用公知平面化有机旋涂技术施加有机层220。得到的有机层220示于图4B中。然后深刻蚀有机层到有机栓塞222,如图4C所示。有机栓塞222是高度比所希望的沟槽高度低的“短”栓塞。然后施加光刻胶层224,如图4D所示。之后进行沟槽刻蚀工艺。
图4E示出了采用具有短栓塞的沟槽刻蚀工艺产生的刻面225。沟槽刻蚀工艺去掉了一部分绝缘材料204和硬掩模202。在没有中间刻蚀停止层的情况下进行沟槽刻蚀的结果是,得到的沟槽刻蚀具有围绕栓塞222周边的刻面225。然后去掉光刻胶层204和栓塞222,如图4F所示。刻面是刻蚀的结果,并且发生在沟槽或通孔的侧壁随着刻蚀工艺的继续而发展成逐渐增加的刻面或倾斜的地方。在刻蚀工艺期间去掉低K绝缘材料通常在已经产生的沟槽或通孔的角部开始,并连续形成向下进入沟槽侧壁的角部。得到的具有刻面225的结构是不可接受的结构。图5示出了在没有围墙或刻面的情况下形成沟槽的方法250。优选,该方法适用于没有中间刻蚀停止层的低K绝缘材料。为了本发明的目的,低K绝缘材料定义为K值低于3.0的材料。该方法产生具有与图6A和6B中所示沟槽相似的沟槽的互连结构。在所示实施例中,该互连结构是采用图2的等离子体刻蚀系统110的双镶嵌结构。
在通孔首先被刻蚀到绝缘材料中和去掉用于构图通孔的光刻胶之后,开始进行沟槽刻蚀工艺。在处理块254,栓塞材料层施加于低K绝缘材料。通常,栓塞材料是使用旋涂技术施加的有机材料。然后该方法进行到处理块256。
在块256,用H2、O2、N2或CO作刻蚀气体,将栓塞材料刻蚀到所希望的高度。所希望的高度可确定为高于或等于所希望的沟槽高度。更具体地说,栓塞高度允许形成围墙,但是不允许形成刻面。因此,利用图3C所示的刻蚀剂形成“高”栓塞。然后该方法进行到处理块258。在处理块258,光刻胶层施加于低K绝缘材料。在沟槽刻蚀工艺期间光刻胶层确定了沟槽位置和沟槽尺寸。
在处理块260,利用第一气体混合物开始刻蚀沟槽工艺。第一气体混合物是具有聚合气体混合物的刻蚀剂。聚合气体混合物专用于去掉光刻胶。另外,构成聚合气体以产生聚合物膜,用于保护沟槽侧壁。举例如下但不限于此,聚合气体混合物包括氢-氟-碳气体,如CHF3、CH2F2;或氟-碳气体,如C4F8和CF4。聚合气体混合物淀积聚合物膜。优选,在各向异性刻蚀工艺期间,聚合物膜从沟槽底部清除并粘附于侧壁上。本领域技术人员应该明白本公开的优点是有各种公知的用于实现提供聚合气体混合物的平衡的方法,这些聚合气体混合物可进行各向异性沟槽刻蚀并产生淀积在侧壁上的聚合物膜。此外,本发明人提出聚合气体混合物可促进在围墙上的聚合反应,这可防止围墙被去掉。在操作中,将聚合气体混合物施加于低K绝缘材料之后,一部分沟槽被刻蚀。然而,通过施加第一气体混合物不能实现所希望的沟槽深度。优选,栓塞留在通孔中。围墙型成形围绕通孔周边。然后该方法进行到处理块262。
在处理块262,用第二气体混合物完成沟槽刻蚀工艺。第二气体混合物是非聚合气体混合物,该非聚合气体混合物可以刻蚀掉在施加第一气体混合物之后产生的围墙。本发明人提出由于在处理块260中在围墙上淀积的聚合物而需要非聚合气体以刻蚀围墙。优选,第二气体混合物去掉位于通孔内的栓塞。举例如下但不限于此,非聚合气体混合物是NF3、N2和还原气体H2的气体混合物,或NF3、N2和氧化气体O2的气体混合物。有很少或没有聚合物前体的其它气体混合物包括CF4和CHF3。不主张使用如CH2F2和CH3F等气体混合物,因为它们可能在围墙上产生聚合物,然而,可利用O2混合物来控制施加这些气体。然后该方法进行到处理块264。
在处理块264,利用去掉光刻胶的气体混合物去掉用于沟槽刻蚀工艺所施加的光刻胶。通过去掉光刻胶,完成了用于没有中间刻蚀停止层的低K绝缘材料的沟槽刻蚀工艺。本领域技术人员都明白本公开的优点是本发明的方法可适用于其它绝缘材料如SiO2和具有中间刻蚀停止层的绝缘材料。
参见图6A和6B,其中分别示出了非台阶式互连结构300和台阶式互连结构302的放大图。互连结构300和302是采用图5中所示的方法形成的。
图6A是互连非台阶式结构300,包括硬掩模304、绝缘材料306和阻挡层308。优选,绝缘材料306是没有中间刻蚀停止层的低K绝缘材料。互连结构300具有由通孔侧壁310和通孔底部312界定的通孔元件。在一个实施例中,金属化物体313位于通孔底部312的下面。互连结构300还具有由沟槽侧壁314和沟槽底部316界定的沟槽元件。互连结构300的目视检测表明沟槽侧壁314基本上垂直于沟槽底部316。另外,沟槽底部316基本上垂直于通孔侧壁310。最后,通孔侧壁310基本上垂直于通孔底部312。
图6B是互连台阶式结构302,包括硬掩模320、绝缘材料322和阻挡层324。优选,绝缘材料322是没有中间刻蚀停止层的低K绝缘材料。结构302具有由通孔侧壁326和通孔底部328界定的通孔元件。在一个实施例中,金属化物体329位于通孔底部328的下面。通孔侧壁326与形成于通孔侧壁326上的台阶330面接。台阶330还与沟槽底部332面接。沟槽还由沟槽侧壁334界定。沟槽侧壁334基本上垂直于沟槽底部332。另外,沟槽底部332基本上垂直于通孔侧壁326。此外,通孔侧壁326基本上垂直于通孔底部328。最后,在不损伤沟槽底部332和通孔侧壁326的基本垂直特性的情况下,台阶330与沟槽底部332和通孔侧壁326面接。
在图7A-7G中示出了示意实施例,表示在没有围墙或刻面的情况下进行刻蚀。通常,所示的这组附图表示了采用栓塞以便利用第一气体混合物产生围墙的通孔第一刻蚀顺序。然后利用第二气体混合物刻蚀掉围墙。优选,所示实施例适用于没有中间刻蚀停止层的低K绝缘材料。
更具体地参照图7A,其中示出了所示晶片叠层350,包括硬掩模层352、绝缘层354、和阻挡层356。举例如下但不限于此,硬掩模层352可包括SiON、SiN、SiC和SiO2;绝缘层354可包括有机硅酸盐玻璃(OSG);阻挡层可包括Si3N4和SiC。通孔357已经被刻蚀到晶片叠层350中。通孔357由两侧壁358和底部360界定。参见图7B,其中示出了采用公知平面化有机旋涂技术施加有机层370。然后深刻蚀该有机层到有机栓塞372,如图7C所示。有机栓塞372是高度等于所希望的沟槽高度或超过所希望的沟槽高度的“高”栓塞。如图7D所示施加光刻胶层374。本领域技术人员都能理解本公开的优点在于还可以采用底部防反射涂层(未示出)来防止通过光刻胶透射的光的反射。图7A-7D中所示的方法在前面已经介绍了。
施加光刻胶层374之后,在沟槽刻蚀工艺期间采用第一气体混合物。优选,第一气体混合物是上述聚合气体混合物。然而,聚合气体混合物产生围墙。得到的结构376示于图7E中。图7E示出了具有围绕栓塞的围墙378的结构。用第一气体混合物产生的沟槽具有第一高度h1。
在沟槽刻蚀工艺期间,施加第一气体混合物之后,施加第二气体混合物。第二气体混合物是上述非聚合气体混合物。优选,非聚合气体混合物刻蚀围墙、一部分绝缘材料、有机栓塞和光刻胶。非聚合气体混合物产生非台阶式沟槽结构300或台阶式沟槽结构302,如分别在图6A和6B中所述。第二气体混合物刻蚀掉围墙378和绝缘材料354到第二高度h2。第二高度h2是所希望的通孔高度。第二气体混合物还刻蚀掉栓塞。该绝缘层具有在被阻挡层分开的绝缘层下面的金属化物体,该方法包括通过所述阻挡层到金属化物体的刻蚀的刻蚀步骤。该低K绝缘层具有在被阻挡层分开的所述低K绝缘层下面的金属化物体,该方法包括通过所述阻挡层到金属化物体的刻蚀的刻蚀步骤。在一实施例中,一附加的刻蚀步骤可包括刻蚀通过阻挡层356到一金属化物体。根据绝缘材料和气体混合物的材料特性,形成非台阶式沟槽结构300或台阶式沟槽结构302。非台阶式沟槽结构300示于图7F中,台阶式沟槽结构302示于图7G中。
虽然上述说明包含了各种说明,但这些不应该限制本发明的范围,而只是提供本发明的某些优选实施例的示意性说明。因此,本发明的范围应该由权利要求书及其等效范围限定,而不是由所示实施例限定。

Claims (19)

1、一种在绝缘层中形成沟槽的方法,包括:
第一,在所述绝缘层内刻蚀通孔,所述通孔具有第一深度;
第二,在所述通孔内淀积栓塞层并形成一栓塞,所述栓塞层由包括光阻材料或有机材料的材料形成,所述栓塞的高度等于或大于所述沟槽的期望高度;
第三,利用第一气体混合物将沟槽刻蚀到第二深度,所述第二深度小于所述第一深度;和
第四,利用第二气体混合物进一步刻蚀所述沟槽到第三深度,所述第三深度大于所述第二深度并小于所述第一深度。
2、根据权利要求1的方法,还包括在所述通孔和所述沟槽之间提供中间层,所述中间层处于所述第三深度。
3、根据权利要求1的方法,其中所述绝缘层具有在被阻挡层分开的绝缘层下面的金属化物体,该方法包括通过所述阻挡层到金属化物体的刻蚀的第五刻蚀步骤。
4、根据权利要求1的方法,适用于在晶片上形成通孔第一双镶嵌结构,该方法还包括在所述绝缘层内刻蚀通孔之前,在所述绝缘层上淀积硬掩模,利用所述硬掩模识别所述通孔的位置。
5、根据权利要求1的方法,其中所述绝缘层是K值小于3.0的低K材料。
6、根据权利要求5的方法,其中所述绝缘层是有机硅酸盐玻璃绝缘材料。
7、根据权利要求1的方法,其中所述第一气体混合物是聚合气体混合物。
8、根据权利要求7的方法,其中所述聚合气体混合物包括氟—碳气体。
9、根据权利要求7的方法,其中所述聚合气体混合物包括氢—氟—碳气体。
10、根据权利要求7的方法,其中所述第二气体混合物是非聚合气体混合物。
11、根据权利要求10的方法,其中所述非聚合气体混合物包括NF3
12、根据权利要求10的方法,其中所述非聚合气体混合物包括CF4
13、一种在没有中间刻蚀停止层的低K绝缘层内形成沟槽的方法,包括:
第一,在所述绝缘层内刻蚀通孔,所述通孔具有第一深度,在所述通孔内淀积有机栓塞层并形成一有机栓塞,所述栓塞的高度等于或大于所述沟槽的期望高度;
第二,利用第一气体混合物将沟槽刻蚀到第二深度,所述第二深度小于所述第一深度;和
第三,利用第二气体混合物刻蚀所述沟槽到第三深度,所述第三深度大于所述第二深度并小于所述第一深度。
14、根据权利要求13的方法,其中所述第一气体混合物是聚合气体混合物。
15、根据权利要求14的方法,其中所述第二气体混合物是非聚合气体混合物。
16、根据权利要求15的方法,其中所述低K绝缘层的K值小于3.0。
17、根据权利要求15的方法,其中所述低K绝缘层是有机硅酸盐玻璃绝缘材料。
18、根据权利要求15的方法,其中所述低K绝缘层具有在被阻挡层分开的所述低K绝缘层下面的金属化物体,该方法包括通过所述阻挡层到金属化物体的刻蚀的第五刻蚀步骤。
19、根据权利要求15的方法,适用于在晶片上形成通孔第一双镶嵌结构,该方法还包括在所述低K绝缘层内刻蚀通孔之前,在所述低K绝缘层上淀积硬掩模,利用所述硬掩模识别所述通孔的位置。
CNB021442436A 2001-10-05 2002-10-08 在低k绝缘层内形成沟槽的方法 Expired - Fee Related CN1310307C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/972,765 2001-10-05
US09/972,765 US6794293B2 (en) 2001-10-05 2001-10-05 Trench etch process for low-k dielectrics

Publications (2)

Publication Number Publication Date
CN1458674A CN1458674A (zh) 2003-11-26
CN1310307C true CN1310307C (zh) 2007-04-11

Family

ID=29550574

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021442436A Expired - Fee Related CN1310307C (zh) 2001-10-05 2002-10-08 在低k绝缘层内形成沟槽的方法

Country Status (3)

Country Link
US (2) US6794293B2 (zh)
CN (1) CN1310307C (zh)
TW (1) TW569380B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909283B2 (ja) * 2002-10-31 2007-04-25 富士通株式会社 半導体装置の製造方法
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP4296051B2 (ja) * 2003-07-23 2009-07-15 株式会社リコー 半導体集積回路装置
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US20050130407A1 (en) * 2003-12-12 2005-06-16 Jui-Neng Tu Dual damascene process for forming a multi-layer low-k dielectric interconnect
US20050189653A1 (en) * 2004-02-26 2005-09-01 Hun-Jan Tao Dual damascene intermediate structure and method of fabricating same
US7192863B2 (en) * 2004-07-30 2007-03-20 Texas Instruments Incorporated Method of eliminating etch ridges in a dual damascene process
US7196005B2 (en) * 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
JP4492949B2 (ja) * 2004-11-01 2010-06-30 ルネサスエレクトロニクス株式会社 電子デバイスの製造方法
JP2006128542A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7381649B2 (en) * 2005-07-29 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for a multiple-gate FET device and a method for its fabrication
US7341941B2 (en) * 2005-08-19 2008-03-11 Texas Instruments Incorporated Methods to facilitate etch uniformity and selectivity
KR100698103B1 (ko) * 2005-10-11 2007-03-23 동부일렉트로닉스 주식회사 듀얼 다마센 형성방법
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
US7758763B2 (en) * 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
KR20080047660A (ko) * 2006-11-27 2008-05-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8617301B2 (en) * 2007-01-30 2013-12-31 Lam Research Corporation Compositions and methods for forming and depositing metal films on semiconductor substrates using supercritical solvents
KR20090107073A (ko) * 2007-01-30 2009-10-12 램 리써치 코포레이션 초임계 용매를 사용하여 반도체 기판 상에 금속막을 형성하는 조성물 및 방법
JP5165287B2 (ja) * 2007-06-27 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 配線構造およびその製造方法
KR101113768B1 (ko) * 2008-07-17 2012-02-27 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
US8791017B2 (en) * 2011-10-26 2014-07-29 Globalfoundries Inc. Methods of forming conductive structures using a spacer erosion technique
US9401304B2 (en) * 2014-04-24 2016-07-26 Sandisk Technologies Llc Patterning method for low-k inter-metal dielectrics and associated semiconductor device
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
US10639679B2 (en) * 2017-04-03 2020-05-05 International Business Machines Corporation Removing a residual photo-mask fence in photolithography

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269336A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US6380073B1 (en) * 2000-08-29 2002-04-30 United Microelectronics Corp. Method for forming metal interconnection structure without corner faceted
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6429116B1 (en) * 2001-02-07 2002-08-06 Advanced Micro Devices, Inc. Method of fabricating a slot dual damascene structure without middle stop layer
US6372635B1 (en) * 2001-02-06 2002-04-16 Advanced Micro Devices, Inc. Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6376366B1 (en) * 2001-05-21 2002-04-23 Taiwan Semiconductor Manufacturing Company Partial hard mask open process for hard mask dual damascene etch
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269336A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US6909195B2 (en) 2005-06-21
CN1458674A (zh) 2003-11-26
US20050009324A1 (en) 2005-01-13
TW569380B (en) 2004-01-01
US20040038540A1 (en) 2004-02-26
US6794293B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
CN1310307C (zh) 在低k绝缘层内形成沟槽的方法
JP5273482B2 (ja) 半導体処理のための方法
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
CN1146961C (zh) 形成电介质层的方法
CN1322560C (zh) 用于选择性地蚀刻电介质层的工艺
CN1230878C (zh) 半导体装置及其制备方法
CN1273866C (zh) 镶嵌蚀刻方法中各向异性氮化物的蚀刻工艺
US20050266691A1 (en) Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
CN1543672A (zh) 将氨用于刻蚀有机低k电介质
JP2010503207A5 (zh)
KR102279612B1 (ko) 금속화 패턴 프로파일링을 위한 건식 에칭 방법
CN1411050A (zh) 制造具有碳化硅膜的半导体器件的方法
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
CN1529905A (zh) 有机绝缘膜的蚀刻方法和双波纹处理方法
CN1304552A (zh) 减小半导体接触电阻的方法
CN103633014A (zh) 半导体器件制造方法
CN1868039A (zh) 在光刻胶去除过程中最小化阻障材料损失的方法
CN101447426B (zh) 等离子体蚀刻方法
US7192531B1 (en) In-situ plug fill
CN1661799A (zh) 半导体器件
CN100418208C (zh) 用一氧化二氮的回蚀方法
CN1864249A (zh) 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法
US7172965B2 (en) Method for manufacturing semiconductor device
JP2001085389A (ja) 半導体装置のドライエッチング方法
JP2005005697A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20141008

EXPY Termination of patent right or utility model