CN1309163C - 滤波器芯片和滤波器设备 - Google Patents

Abstract

一种滤波器芯片包括：多个串联分路谐振器，配置在梯形配置的串联分路上；以及多个并联分路谐振器，配置在梯形配置的并联分路上。公用线连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极。所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器。

Description

滤波器芯片和滤波器设备

技术领域

本发明一般地涉及滤波器芯片，更具体地说，本发明涉及具有多个以阶梯形式配置的谐振器的滤波器芯片和装备了这种滤波器芯片的滤波器设备。

背景技术

在诸如蜂窝式电话机的便携式无线设备或移动无线设备的射频(RF)级采用带通滤波器。通常，要求这种带通滤波器对通带外频率具有高达20dB至40dB的程度的抑制作用。在广泛使用的传统带通滤波器结构中，以阶梯形式配置多个声表面波谐振器。已经对梯型滤波器建议了多种提高对通带外频率抑制程度的方法。

例如，建议在梯形配置中增加谐振器级的数量。还建议提高Cp/Cs比，其中Cs表示配置在梯形配置串联分路上的谐振器的静电电容，而Cp表示配置在梯形配置并联分路上的谐振器的静电电容。然而，这些建议增加了通带中的介入损耗。

已知有基于上述考虑的另一种建议。根据此建议，为了降低通带中的介入损耗并同时加强对通带外频率的抑制作用，给在并联分路内的振荡器增加电感元件。更具体地说，利用导线连接梯形配置中每个并联分路谐振器的接地电极和外封壳上的接地垫(请参见，例如，第5-183380号日本未审专利公开)。

然而，在倒装片或面朝下安装中，不能期望通过利用导线将滤波器芯片与外封壳连接在一起获得要求的电感来对通带外频率实现足够的抑制，在倒装片安装中，将其电感比导线的电感小的凸缘(bump)用作连接到外部的连接件。

发明内容

本发明的总体目的是提供一种克服了上述缺陷的滤波器芯片和装备了这种滤波器芯片的滤波器设备。

本发明的更具体目的是提供一种即使在利用具有较小电感的连接件进行外部连接时，仍可以高度抑制通带外频率的滤波器芯片和滤波器设备。

利用一种滤波器芯片实现本发明的上述目的，该滤波器芯片包括：多个串联分路谐振器，配置在梯形配置的串联分路上；多个并联分路谐振器，配置在梯形配置的并联分路上；以及公用线，连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极，所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器，其中，多个串联分路谐振器成直线形式从滤波器芯片的输入电极到其输出电极排列；多个并联分路谐振器对准多个串联分路谐振器；多个并联分路谐振器的第二电极与多个串联分路谐振器中任一个的电极集成形成在一起；以及所述公用线具有与所述至少两个并联分路谐振器共同连接的预定电感。该滤波器芯片利用包括公用线的电感和连接件的电感的组合电感工作。公用线优选被设置为环形，以围绕多个串联分路谐振器和多个并联分路谐振器。

利用一种滤波器设备也可以实现本发明的上述目的，该滤波器设备包括：外封壳；以及滤波器芯片，容纳在该外封壳内。该滤波器芯片包括：多个串联分路谐振器，配置在梯形配置的串联分路上；多个并联分路谐振器，配置在梯形配置的并联分路上；以及公用线，连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极，所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器，其中，该公用线通过连接件连接到设置在外封壳上的垫上；多个串联分路谐振器成直线形式从滤波器芯片的输入电极到其输出电极排列；多个并联分路谐振器对准多个串联分路谐振器；多个并联分路谐振器的第二电极与多个串联分路谐振器中任一个的电极集成形成在一起；以及所述公用线具有与所述至少两个并联分路谐振器共同连接的预定电感。

附图说明

在结合附图阅读以下详细说明时，本发明的其它目的、特征以及优点将变得更加明显，附图包括：

图1是具有多个以梯形方式配置的谐振器的滤波器的电路图；

图2是根据本发明第一实施例的滤波器芯片的平面图；

图3沿图2所示线A-A’的剖视图；

图4示出制造根据本发明实施例的、图2和3所示滤波器芯片的制造方法的第一步；

图5示出该制造方法的第二步；

图6示出该制造方法的第三步；

图7示出该制造方法的第四步；

图8示出该制造方法的第五步；

图9示出该制造方法的第六步；

图10示出该制造方法的第七步；

图11是根据本发明第二实施例的滤波器芯片的平面图；

图12是图2和3所示滤波器芯片以及图11所示滤波器芯片的频率特性曲线图；

图13是将电感元件连接到带通滤波器的电路配置的电路图；

图14示出模拟图13所示带通滤波器的频率特性的模拟结果；

图15是将多个电感元件连接到带通滤波器的电路配置的电路图；

图16示出模拟图15所示带通滤波器的频率特性的模拟结果；

图17是将多个电感元件连接到带通滤波器的另一种电路配置的电路图；

图18示出模拟图17所示带通滤波器的频率特性的模拟结果；

图19示出公用线与随其集成形成的并联分路谐振器的下部电极之间的一种关系；

图20示出公用线与随其集成形成的并联分路谐振器的下部电极之间的另一种关系；

图21示出公用线与随其集成形成的并联分路谐振器的下部电极之间的又一种关系；

图22示出公用线与随其集成形成的并联分路谐振器的下部电极之间的又一种关系；

图23是具有图19至22所示结构的滤波器芯片的频率特性曲线图；

图24是根据本发明第三实施例的滤波器芯片的平面图；

图25是沿图24所示线A-A’的剖视图；

图26是根据本发明第四实施例的滤波器芯片的剖视图；

图27是根据本发明第四实施例的滤波器芯片一种变形的剖视图；

图28是在其内设置了凸缘的滤波器芯片的平面图；

图29是沿图28所示线A-A’的剖视图；

图30是其中将图28和29所示的滤波器芯片容纳在外罩内的滤波器设备的剖视图；以及

图31是其中将多个声表面波谐振器按梯形配置组合在一起的滤波器芯片的平面图。

具体实施方式

现在将参见附图说明本发明的实施例。

根据本发明一个实施例的滤波器芯片具有图1所示的电结构。图1所示的滤波器是具有给定通带的带通滤波器。

参见图1，多个谐振器以梯形方式配置，其中将多个谐振器201、202、203、204、205和206设置在梯形结构的串联分路上，而将多个谐振器211、212、213、214、215和216设置在其并联分路上。以下将配置在串联分路上的谐振器称为串联分路谐振器，而将配置在并联分路内的谐振器称为并联分路谐振器。并联分路谐振器211-216连接在串联分路的信号线与公用线之间。串联分路谐振器201-206分别与并联分路谐振器211-216对准。

采用这样配置的滤波器，以便并联分路谐振器211-216连接在其上的公用线直接接地(GND)，或者通过适当电感元件接地。在将信号IN送到第一级的串联分路谐振器201时，从末级的串联分路谐振器206可以得到频率调整输出信号OUT。

图2和3示出实现图1所示电路配置的滤波器芯片的结构。图2是滤波器芯片的平面图，图3是沿图2所示线A-A’的剖视图。现在将详细说明作为本发明第一实施例的、图2和3所示的结构。该滤波器芯片的谐振器是压电薄膜谐振器。

参见图2和3，将串联分路谐振器201-206和并联分路谐振器211-216形成在硅(Si)基底100上。每个谐振器201-206和211-216均是压电薄膜谐振器，由上部电极、下部电极以及位于其间的压电薄膜构成。

将下部电极薄膜设置在硅基底100上，并用于形成输入电极11、输出电极12、每个谐振器的下部电极以及公用线15。串联分路谐振器201-206配置在位于输入电极11与输出电极12之间的导线上。如图3所示，串联分路谐振器206由下部电极13、压电薄膜31以及上部电极23对着下部电极13的部分23a构成。并联分路谐振器216由下部电极14、压电薄膜31以及上部电极23对着下部电极14的部分23b构成。

上部电极21构成4个谐振器即串联分路谐振器201和202以及并联分路谐振器211和212的上部电极。类似地，上部电极22构成4个谐振器即串联分路谐振器203和204以及并联分路谐振器213和214的上部电极。上部电极23构成4个谐振器，即串联分路谐振器205和206以及并联分路谐振器215和216的上部电极(包括图3所示部分23a和23b)。串联分路谐振器201的下部电极与输入电极11集成形成在一起，串联分路谐振器206的下部电极(图3示出的参见编号13所示)与输出电极12集成形成在一起。集成形成串联分路谐振器202和203的下部电极，而且集成形成串联分路谐振器204和205的下部电极。

利用上述电极配置，在滤波器芯片上实现具有图1所示梯型电路配置的带通滤波器。

利用下部电极薄膜形成的公用线15与并联分路谐振器211-216的下部电极(它们是例如下部电极14)集成形成在一起。公用线15在硅基底100上接近环形，而且围绕串联分路谐振器201-206、并联分路谐振器211-216、输入电极11以及输出电极12。

将用于频率调整的导电薄膜层25设置在并联分路谐振器211-216的上部电极上。在图3中，导电薄膜层25设置在上部电极23b上。形成空腔101，以使它到达串联分路谐振器206的下部电极13，这样该下部电极从硅基底100的背面露出。空腔101具有边长为L1的矩形截面。对于每个其它串联分路谐振器201-205，在硅基底100上设置与空腔101相同的空腔。同样，形成空腔102，以使它到达并联分路谐振器216的下部电极14，这样该电极就从硅基底100的背面露出。空腔102具有边长为L2的矩形截面。对于每个其它并联分路谐振器211-215，在硅基底100上设置与空腔102相同的空腔。

在硅基底100上，将空腔101刚好形成在串联分路谐振器201-206之下，而将空腔102刚好形成在并联分路谐振器211-216之下。两个相邻串联分路谐振器之下的空腔101之间的边界部分还是厚度为L3的隔壁。同样，串联分路谐振器之下的空腔101与并联分路谐振器之下的空腔102之间的边界部分是厚度为L3的隔壁103。设置了谐振器和空腔的硅基底100的结构作为整体提供谐振器或滤波器。

在此实施例中，除用于频率调整的导电薄膜层25之外，用作带通滤波器的滤波器的频率特性还取决于刚好形成在串联分路谐振器201-206之下的空腔101、刚好形成在并联分路谐振器211-216之下的空腔102以及隔壁103的物理形状。

例如，公用线15为300μm，而每个空腔101的一侧的长度L1为65μm。每个空腔102的一侧的长度L2为50μm，而每个隔壁103的厚度L3为20μm。

可以利用图4至10所示的顺序步骤制造上述滤波器芯片。

参见图4，通过在(111)-切割硅基底100上进行喷涂，生长厚度300μm的导电薄膜叠层。该叠层用作下部电极薄膜10。各导电薄膜分别由例如钼(Mo)和铝(Al)制成。例如，钼膜为100nm厚，而铝膜为50nm厚。接着，利用光刻法以及湿刻蚀法或干刻蚀法将下部电极薄膜10图形化为给定形状。此图形化过程在硅基底100上产生公用线15、每个谐振器的下部电极(13、14等)。图形化过程还产生图2所示的输入电极11和输出电极12。

在完成对下部电极薄膜10形成图形后，如图6所示，生长用作压电薄膜30的氮化铝(AlN)薄膜以覆盖硅基底100和图形化下部电极薄膜10。例如，通过喷涂，沉积500nm厚的压电薄膜30。然后，通过喷涂，例如在压电薄膜30上生长100nm厚的钼导电薄膜。钼膜用作上部电极薄膜。因此，如图7所示，利用光刻法，在上部电极薄膜20上沉积例如50nm厚的铝膜。该铝膜用作进行频率调整的导电薄膜层25。

如图8所示，利用光刻法和湿刻蚀法或干刻蚀法，图形化上部电极薄膜10，以便形成上部电极23。当然，同时形成图2所示的其它上部电极23。然后，如图9所示，利用光刻法和湿刻蚀法或干刻蚀法，图形化压电薄膜30。下部电极13、上部电极23对着下部电极13的部分23a以及夹在它们之间的压电薄膜31确定一个串联分路谐振器。刚好位于导电层25之下用于进行频率调整的上部电极23的部分23b、对着部分23b的下部电极14以及夹在它们之间的压电薄膜31确定一个并联分路谐振器。

然后，利用光刻法在硅基底100的背面形成抗蚀图形以仅对着下部电极13和14。硅基底的该背面对着在其上形成下部电极13和14的硅基底的正面。这样，对在其上形成了抗蚀图形的、硅基底的背面((100)面)进行干刻蚀或湿刻蚀。该蚀刻过程确定空腔101和102，它们均具有矩形截面，而且刚好位于相应下部电极13或14之下。空腔101和102被隔壁103分离。

形成在滤波器芯片上的电极薄膜，例如下部电极薄膜10和上部电极薄膜优选由电阻低、声阻抗高的材料制成。从该观点出发，每个电极薄膜均可以是一层钼、钼和铝的叠层、或者任意另一种适当导电材料。压电薄膜30并不局限于氮化铝(AlN)，而且可以由ZnO、PZT(锆钛酸铅)、或PbTiO₃(钛酸铅)。可以在上部电极上设置另一个用于进行频率调整或保护的薄膜。根据本发明第一实施例的滤波器芯片采用的各电极是正方形(L1×L1，L2×L2)的。然而，各电极可以是任意形状的，例如矩形、椭圆形或圆形。

根据本发明的第一实施例，与串联分路谐振器211-216的下部电极(例如，图3所示的下部电极14)集成形成在一起的公用线15为环形。相反，根据本发明第二实施例，如图11所示，连接到由下部电极薄膜形成的、并联分路谐振器211-216的各下部电极的公用线16为矩形。除了公用线16的结构外，根据本发明第二实施例的滤波器芯片的结构与根据本发明第一实施例的滤波器芯片的结构相同。可以利用图4至图10所示的同样制造方法制造图11所示的滤波器芯片。在图5所示的图形化过程中，将下部电极薄膜10形成为矩形电极导线16。

图12所示的曲线(a)是在根据本发明第一实施例的滤波器芯片(带通滤波器)的公用线15在外部接地情况下，将信号施加到输入电极11时，获得的通带频率特性。图12所示的曲线(b)是在根据本发明第二实施例的滤波器芯片(带通滤波器)的公用线16在外部接地情况下，将信号施加到输入电极11时，获得的通带频率特性。通过将特性曲线(a)与(b)进行比较可以看出，与并联分路谐振器211-216的下部电极集成的环形公用线15增强了对通带外频率的抑制程度(阻带衰减)，而未降低最小介入损耗。

现在，将说明通过利用电感元件将以梯形方式配置的带通滤波器的并联分路谐振器接地来提高通带外频率的过程。

图13示出根据本发明第二实施例的电路配置，其中滤波器芯片的所有并联分路谐振器均连接到其公用线16，而公用线16通过电感元件连接到滤波器芯片外部的地端。

图13是在滤波器芯片内所有并联分路谐振器连接到公用线16，而公用线16通过电感元件220连接到外部地端的配置的电路图。图14示出在逐步改变同时连接到串联分路谐振器211-216的电子元件以具有如下电感值时获得的通带频率特性的模拟结果：

(a)0nH(去除电感元件220)

(b)0.02nH

(c)0.04nH

(d)0.06nH。

从该模拟结果中可以看出，在提高连接到并联分路谐振器211-216的电感元件220的电感值时，可以更显著提高对通带外频率的抑制程度。

图15是将并联分路谐振器组织成对、而且每对并联分路谐振器分别连接到相应公用线、该相应公用线通过相应电感元件连接到相应地端的配置的电路图。更具体地说，并联分路谐振器211和212通过电感元件221a连接到位于滤波器芯片外部的相应地端。同样，并联分路谐振器213和214通过电感元件221b连接到位于滤波器芯片外部的相应地端，而并联分路谐振器215和216通过电感元件221c连接到位于滤波器芯片外部的相应地端。

图16示出在逐步改变电感元件221a、221b和221c以具有如下相同的电感值时获得的通带频率特性的模拟结果：

(a)0nH(去除电感元件)

(b)0.3nH

(c)0.6nH

(d)0.9nH。

从该模拟结果中可以看出，在提高连接到相应并联分路谐振器211-216的电感元件221a、221b和221c的电感值时，可以更显著提高对通带外频率的抑制程度。

图17是通过相应电感元件将每个并联分路谐振器分别连接到位于滤波器芯片外部的相应地端的配置的电路图。更具体地说，并联分路谐振器211通过电感元件222a连接到相应外部地端，而并联分路谐振器212通过电感元件222b连接到相应外部地端。并联分路谐振器213通过电感元件222c连接到相应外部地端，而并联分路谐振器214通过电感元件222d连接到相应外部地端。此外，并联分路谐振器215通过电感元件222e连接到相应外部地端，而并联分路谐振器216通过电感元件222f连接到相应外部地端。

图18示出在逐步改变电感元件222a-222f以具有如下相同的电感值时获得的通带频率特性的模拟结果：

(a)0nH(去除电感元件)

(b)0.6nH

(c)1.2nH

(d)1.8nH。

从该模拟结果中可以看出，在提高连接到相应并联分路谐振器211-216的电感元件222a-222f的电感值时，可以更显著提高对通带外频率的抑制程度。

通过将各模拟结果(图14、16和18)进行比较，可以看出，随着共同连接到一个电感元件上的并联分路谐振器数量的提高，即使在上述电感值较小时，仍可以更显著提高对通带外频率的抑制程度。

更具体地说，在如图15和16所示的、在滤波器芯片的各并联谐振器成对，而且连接到通过相应电感元件连接到相应外部地端的相应公用线上的情况下，这些电感元件的电感值接近等于如图17和18所示的分别连接在相应谐振器与相应外部地端之间的各电感元件的电感值的一半，然而，在图15和16所示的情况下对通带外频率的抑制程度与图17和18所示情况下对通带外频率的抑制程度近似相同。

在图13和14所示的、在所有并联分路谐振器均连接到通过单个电感元件连接到外部地端的公用线15的情况下，通过将该单个电感元件设置为0.04nH的极小电感值，可以获得的通带外频率抑制程度几乎与在图17和18所示的、在将每个电感元件设置为0.6nH的情况下，或者在图15和16所示的、在将每个电感元件设置为0.3nH的情况下获得的对通带外频率的抑制程度相同。应该注意，0.04nH的电感接近0.3nH和0.6nH的十分之一。此外，可以使用这种极小的电感值，而不会在通带范围内的高频端显著降低频带内的信号损耗。

根据上述研究，在滤波器芯片内将多个并联分路谐振器连接到用作地线的公用线的配置有利于提高对通频带范围外的频率的抑制程度。即，利用相当小的电感连接到滤波器芯片，可以实现要求的通带外频率抑制程度。换句话说，在将与传统方法中使用的电感一样大的电感设置到在其内将多个并联分路谐振器聚集在一起并连接到公用线的配置中时，可以实现极高的通带外频率抑制程度。尤其是，优选将所有并联分路谐振器连接到一个公用线16，如图10和13至18所示，而且更优选将公用线15形成为环形，如图2和3所示(参见图12)。

现在，将进一步说明环形公用线15与同公用线15集成形成在一起的、并联分路谐振器211-216的下部电极(例如，图3所示的下部电极14)之间的关系。

在图19所示的配置中，并联分路谐振器211-216的下部电极包括在环形公用线15的直接环形部分或直接环形体内。除了公用线15与并联分路谐振器211-216的下部电极之间的关系外，这种配置的滤波器芯片的结构与图2和3所示的滤波器芯片的结构相同。例如，将环形公用线15的宽度设置为200μm。

在图20所示的配置中，与图2和3所示的滤波器芯片类似，并联分路谐振器211-216的下部电极与公用线15集成形成在一起，而不利用环形公用线15覆盖并联分路谐振器211-216。即使在这种配置中，仍将环形公用线15的宽度设置为200μm。

在图21所示的配置中，对环形公用线15设置延伸部15a-15f，延伸部15a-15f分别对应于并联分路谐振器211-216。分别通过延伸部15a-15f，将并联分路谐振器211-216的下部电极与公用线15集成形成在一起。在这种配置中，例如，可以将延伸部15a-15f的宽度设置为50μm，而将公用线15的宽度设置为200μm。

在图22所示的配置中，与图21所示的配置类似，对环形公用线15设置分别对应于并联分路谐振器211-216的延伸部15a-15f，而且分别通过延伸部15a-15f将并联分路谐振器211-216的下部电极与公用线15集成形成在一起。例如，图22所示的延伸部15a-15f的长度可以是100μm，而公用线15的长度可以是200μm。图22所示的延伸部15a-15f的长度是图21所示延伸部15a-15f的长度的两倍。

图23所示的曲线(a)是在具有图19所示结构的滤波器芯片内形成的带通滤波器的频率特性，而在此所示的曲线(b)是在具有图20所示结构的滤波器芯片内形成的带通滤波器的频率特性。曲线(c)是具有图21所示结构的带通滤波器的频率特性，而曲线(d)是具有图22所示结构的带通滤波器的频率特性。

从图23所示的频率特性(a)、(b)、(c)和(d)中可以看出，随着公用线15的环形体(不包括延伸部15a-15f)与并联分路谐振器211-216之间距离的增加，对通带外频率的抑制程度增强。因此，通过利用适当长度的延伸部15a-15f填充公用线15的环形体与并联分路谐振器211-216之间的间隙，可以加强阻带衰减。

然而，芯片的面积会随着公用线15的环形体与并联分路谐振器211-216之间的距离的增大而增大。这不利于提高生产率和芯片安装。考虑到上述问题，可以根据通带频率特性、生产成本以及芯片的安装条件，适当确定利用延伸部15a-15f连接的环形体与并联分路谐振器211-216之间的距离。实际上，该距离可以优选为1mm或者更短。

在图21和22所示的配置中，从公用线15的环形体伸出的延伸部15a-15f与各并联分路谐振器一一对应。然而，延伸部15a-15f并不局限于上述结构，而且可以具有对多个并联分路谐振器设置一个延伸部的结构。

现在，将说明根据本发明第三实施例的滤波器芯片，它与图2和3以及图11分别示出的第一和第二实施例的差别在于，由上部电极薄膜形成输入电极、输出电极、各谐振器的上部电极以及公用线。

图24和25示出根据本发明第三实施例的滤波器芯片的配置。图24是该滤波器芯片的平面图，而图25是沿线A-A’的剖视图。

参见这两个图，上部电极薄膜用于形成输入电极111、输出电极112、多个谐振器201-206和211-216的上部电极以及公用线115。图24所示的串联分路谐振器206包括上部电极128、压电薄膜131以及下部电极对着上部电极128的部分113，如图25所示。图24所示的并联分路谐振器216包括上部电极146、压电薄膜131以及下部电极对着上部电极146的部分114。

串联分路谐振器201的上部电极124与输入电极111集成在一起，而串联分路谐振器206的上部电极128与输出电极112接合在一起。上部电极126用作两个串联分路谐振器202和203的上部电极，同样，上部电极127用作两个串联分路谐振器204和205的上部电极。集成形成串联分路谐振器201和202的下部电极与并联分路谐振器211和212的下部电极。集成形成串联分路谐振器203和204的下部电极与并联分路谐振器213和214的下部电极。集成形成串联分路谐振器205和206的下部电极与并联分路谐振器215和216的下部电极。将利用上部电极薄膜形成的公用线115与并联分路谐振器211-216的上部电极141、142、143、144、145和146集成形成在一起。公用线115具有形成在压电薄膜131上的环形，而且围绕串联分路谐振器201-206、并联分路谐振器211-216、输入电极111以及输出电极112。

例如，图24和25所示的滤波器芯片具有图1所示的电路配置。

可以将用于进行频率调整的导电薄膜层25设置在并联分路谐振器211-216的每个上部电极141-146上，如图25所示。与图2和3所示的滤波器芯片类似，具有矩形截面的相应空腔101形成在硅基底100上以便刚好位于每个串联分路谐振器201-206的下方。空腔101的一侧的边长为L1。同样，具有矩形截面的相应空腔102形成在硅基底100上以便刚好位于每个并联分路谐振器211-216的下方，并且空腔102的一侧的边长为L2。位于两个相邻串联分路谐振器之下的各空腔101之间的边界部分是厚度为L3的隔壁103。同样，串联分路谐振器之下的空腔101与并联分路谐振器之下的空腔102之间的每个边界部分是厚度为L3的隔壁103。

图24和25所示的滤波器芯片可以具有以下描述的尺寸。公用线115为300μm。每个空腔101的一侧L1为65μm长，而每个空腔102的一侧L2为50μm长。每个隔壁203的厚度L3为20μm。

由上部电极薄膜形成的公用线115在外部接地，因此与图2和3所示的第一实施例的滤波器芯片类似，可以显著抑制通带外频率，如图12和23所示。

可以利用类似于图4至10所示第一实施例的制造方法的方法制造图24和25所示的滤波器芯片。

现在，将说明根据本发明第四实施例的滤波器芯片，第四实施例试图通过降低布线或互连电阻进一步改善滤波器特性。

在图4至10所示的制造根据本发明第一实施例的滤波器芯片的方法中，将用于进行频率调整的导电层、上部电极薄膜20以及压电薄膜30图形化为图9所示的相应形状，此后，通过在将在其上利用上部电极薄膜20和下部电极薄膜10形成各谐振器的各区域之外的区域上进行去除(liftoff)，部分或全部形成金(Au：150nm)和钛(Ti：200nm)的导电叠层图形。这样，如图26所示，在利用下部电极薄膜形成的公用线15的表面上形成导电图形或导电层26。在公用线15上形成了导电层26后，形成与各谐振器相连的空腔101和102，如图10所示。

导电层26可以形成用于倒装片接合的凸缘。导电层26可以全部或者部分形成在不影响谐振性能的布线图形上。可以将导电层26形成在公用线15的整个表面上，或者其部分表面上。导电层26降低了布线电阻而且改善了滤波器特性。

该导电层并不局限于金和钛的叠层，而且可以是其它材料的叠层，或者是单层。

可以利用上述描述的同样方法，对根据本发明第三实施例的滤波器芯片(参见图24和25)设置与导电薄膜层26类似的导电薄膜层。在这种情况下，如图27所示，在利用上部电极薄膜形成的公用线115上形成金和钛的叠层27。这样形成的导电层27降低公用线115的电阻而且改善滤波器特性。

现在，将参见图28至30描述上述滤波器芯片的封装过程。图29是图28所示线A-A’的剖视图。

参见图28和29，滤波器芯片300与图2和图3所示的滤波器芯片具有同样的结构。滤波器芯片300包括在其上设置图26所示导电层26的公用线15、输入电极11和输出电极12。凸缘51、52、53和54形成在公用线15上，并位于给定位置。凸缘55和56设置在输入电极11和输出电极12上。例如，凸缘51至56的高度为60μm。

这样配置的滤波器芯片300被容纳在图30所示的外封壳500内。外封壳500包括外罩510和顶盖520。对外罩510设置用于引出导线的垫511和512。垫511和512位于这样的位置，使得在将滤波器芯片300设置在适当位置时，凸缘51-56可以接触垫511和512。请注意，图30仅示出两个凸缘51和52。在将滤波器芯片300放置在外罩510内的适当位置上情况下，利用热压接合方法，将凸缘51-56与垫511和512接合在一起。例如，连接到公用线15的凸缘51和52与连接到安装在外封壳500上的接地端的垫511和512接合，以进行外部连接。这样，通过公用线15、凸缘51-54以及外罩510上的垫511和512，滤波器芯片300的并联分路谐振器211-216的下部电极电连接到位于外封壳500上的接地端。

对外罩510安装顶盖520，在外罩510内已经容纳了滤波器芯片300，因此可以将滤波器芯片300封装并密封在外封壳500内。

这样配置的滤波器设备显著改善了带外抑制作用，如图12和23所示，这是由滤波器芯片300的独特配置实现的。这样，就不要求利用导线将滤波器芯片300与外封壳500上的接地垫或接地端连接在一起以保证这些导线具有足够电感。

根据本发明上述实施例的各谐振器采用压电薄膜。然而，本发明并不局限于压电薄膜谐振器，而且可以包括装备了多个声表面波(SAW)谐振器的带通滤波器。图31示出这种滤波器芯片。

参见图31，将SAW谐振器401、402、403以及404设置在梯形SAW滤波器的串联分路上，而将SAW谐振器411、412、413以及414设置在其并联分路上。每个谐振器401-404和411-414均具有一对梳形电极。并联分路SAW谐振器411-414的每对梳形电极中的一个梳形电极连接到由串联分路形成的信号线，而其另一个梳形电极与公用线450集成形成在一起。在滤波器芯片内，公用线450具有围绕谐振器401-404和411-414的环形薄膜图形。

本发明并不局限于具体描述的实施例，而且可以在本发明范围内，实现其它实施例、变换和变更。例如，除了图15和17所示的配置外，还可以仅将滤波器芯片的各并联分路谐振器中的两个或者更多个并联分路谐振器连接到公用线。这种变换对应于图15和17所示配置的组合。

具体描述的滤波器是带通滤波器。然而，本发明包括低通滤波器和高通滤波器。

在上述说明中，对两个或者更多个并联分路谐振器共同设置每个下部电极或上部电极，而且每个下部电极或上部电极均连接到公用线。作为一种选择，可以仅将并联分路谐振器之一的下部电极或上部电极连接到环形公用线。在这种情况下，连接到环形公用线的并联分路谐振器之外的其它并联分路谐振器的下部电极或上部电极可以单独连接到给定布线部分(垫)，或者可以连接到公用线。还可以将每个其它并联分路谐振器的上部电极或下部电极单独连接到环形公用线。

根据本发明的一个方面，公用线连接到外部接地端，并增加了公用线的电感以及用于连接公用线与外部接地端的连接件的电感。利用增加的电感，滤波器芯片工作。因此，具有较小电感的连接件可以用于对通带外频率实现高度抑制。

本发明基于2002年3月29日提交的第2002-097083号日本专利申请，在此引用其全部内容供参见。

Claims (23)

1、一种滤波器芯片，该滤波器芯片包括：

多个串联分路谐振器，配置在梯形配置的串联分路上；

多个并联分路谐振器，配置在梯形配置的并联分路上；以及

公用线，连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极，所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器，

其特征在于：

多个串联分路谐振器成直线形式从滤波器芯片的输入电极到其输出电极排列；

多个并联分路谐振器对准多个串联分路谐振器；

多个并联分路谐振器的第二电极与多个串联分路谐振器中任一个的电极集成形成在一起；以及

所述公用线具有与所述至少两个并联分路谐振器共同连接的预定电感。

2、根据权利要求1所述的滤波器芯片，其中所有多个并联分路谐振器的第一电极连接到公用线。

3、根据权利要求1所述的滤波器芯片，其中公用线是环形的。

4、根据权利要求1所述的滤波器芯片，其中公用线被配置成围绕多个串联分路谐振器和多个并联分路谐振器。

5、根据权利要求1所述的滤波器芯片，其中公用线是导电薄膜。

6、根据权利要求1所述的滤波器芯片，其中：

公用线是导电薄膜；以及

一个导电层设置在公用线上。

7、根据权利要求1所述的滤波器芯片，其中公用线由与多个并联分路谐振器的第二电极的材料相同的材料制造，而且公用线与多个并联分路谐振器的第二电极集成形成在一起。

8、根据权利要求1所述的滤波器芯片，其中公用线具有从公用线的主体伸向多个并联分路谐振器的第一电极的延伸部。

9、根据权利要求1所述的滤波器芯片，其中公用线具有从公用线的主体伸出并到达多个并联分路谐振器的第一电极的延伸部。

10、根据权利要求1所述的滤波器芯片，其中公用线为环形，它围绕所有多个串联分路谐振器、所有多个并联分路谐振器以及滤波器芯片的输入电极和滤波器芯片的输出电极。

11、根据权利要求1所述的滤波器芯片，其中多个串联分路谐振器和多个并联分路谐振器分别是压电薄膜谐振器。

12、根据权利要求1所述的滤波器芯片，其中利用形成多个并联分路谐振器的第一电极的薄膜来形成公用线。

13、根据权利要求1所述的滤波器芯片，其中：

滤波器芯片包括基底以及形成在基底上的叠层；

叠层包括形成多个并联分路谐振器的第一电极的一层和形成其第二电极的另一层；以及

利用所述一层形成公用线。

14、根据权利要求1所述的滤波器芯片，其中多个并联分路谐振器的第二电极比其第一电极更靠近滤波器芯片的基底。

15、根据权利要求1所述的滤波器芯片，其中多个并联分路谐振器的第二电极比其第一电极更远离滤波器芯片的基底。

16、根据权利要求1所述的滤波器芯片，其中多个串联分路谐振器和多个并联分路谐振器分别是声表面波谐振器。

17、根据权利要求1所述的滤波器芯片，其中多个串联分路谐振器和多个并联分路谐振器构成带通滤波器。

18、根据权利要求1所述的滤波器芯片，其中：

多个串联分路谐振器和多个并联分路谐振器形成在一个基底上；以及

该基底具有各空腔，多个串联分路谐振器的各电极以及多个并联分路谐振器的或者第一电极或者第二电极通过这些空腔从基底的背面露出。

19、一种滤波器设备，该滤波器设备包括：

外封壳；以及

容纳在该外封壳内的滤波器芯片，

该滤波器芯片包括：

多个串联分路谐振器，配置在梯形配置的串联分路上；

多个并联分路谐振器，配置在梯形配置的并联分路上；以及

公用线，连接到多个并联分路谐振器中至少两个并联分路谐振器的第一电极，所述至少两个并联分路谐振器的第二电极连接到多个串联分路谐振器中的相关串联分路谐振器，

其特征在于：

公用线通过连接件连接到设置在外封壳上的垫；

多个串联分路谐振器成直线形式从滤波器芯片的输入电极到其输出电极排列；

多个并联分路谐振器对准多个串联分路谐振器；

多个并联分路谐振器的第二电极与多个串联分路谐振器中任一个的电极集成形成在一起；以及

所述公用线具有与所述至少两个并联分路谐振器共同连接的预定电感。

20、根据权利要求19所述的滤波器设备，其中连接件是插在公用线与垫之间的凸缘。

21、根据权利要求19所述的滤波器设备，其中公用线具有与所有多个并联分路谐振器的第一电极连接的直线部分。

22、根据权利要求19所述的滤波器设备，其中：

连接件是插在公用线与垫之间的凸缘；以及

在面朝下安装中，滤波器芯片被容纳在外封壳内。

23、根据权利要求19所述的滤波器设备，还包括安装到外封壳上的顶盖，以便密封滤波器芯片。

Images