CN1300922C - 同步整流装置 - Google Patents

Abstract

一种同步整流装置，包括：一输入单元，根据一交流输入信号输出一处理信号；一控制单元，电连接于输入单元且具有一脉波时间控制电路，以产生一第一及第二驱动控制信号并使第一驱动控制信号自一第一状态转为一第二状态时，第二驱动控制信号仍处于第二状态且经过一第一脉波时间差后方转为第一状态，或第二驱动控制信号自第一状态转为第二状态时，第一驱动控制信号仍处于第二状态且经过一第二脉波时间差后方转为第一状态；以及一输出单元，电连接于输入单元与控制单元，并具一第一及第二开关控制电路以根据第一及第二驱动控制信号处于第一或第二状态而处于导通状态或关闭状态，并使处理信号转为一无交越导通现象的滤波输出信号。

Description

同步整流装置

(1)技术领域

本发明有关一种同步整流装置，特别有关一种应用于以变压器驱动同步整流晶体管的同步整流装置。

(2)背景技术

在目前的电源供应器(Power Supply)产品中，常常使用到一种包括有以变压器作为驱动同步整流晶体管的同步整流(Synchronous Rectifier)装置，以使交流输入信号进行一较有效率的整流滤波动作；如图1所示，图中示出习知同步整流装置10的方块结构示意图；于图1中该同步整流装置10包括：一输入单元11、一控制单元12以及一输出单元13；其中，该输入单元11包括一信号检测电路111、一整流电路112、一信号放大电路113、一第一变压元件组T1、一第二变压元件组T2、一第三变压元件组T3以及由4个晶体管Qa、Qb、Qc、Qd所组成的桥式整流电路；另外，该输出单元13包括一第一滤波电感器L1、一第二滤波电感器L2、一滤波电容器C、一第四变压元件组T4、一第一、第二开关控制电路131、132以及一第三、第四开关控制电路133、134；当然，于该第一开关控制电路131中包括有一晶体管Q1、一第一二极管D1、一第一电阻器R1以及一第一感应线圈L11，且于该第二开关控制电路132中是包括有一晶体管Q2、一第二二极管D2、一第二电阻器R2以及一第二感应线圈L22；至于该第三、第四开关控制电路133、134可分别为一晶体管Q3、Q4。

另外，于该第一变压元件组T1中可包括一次侧线圈T11以及二次侧线圈T12、T13，而于该第二变压元件组T2中可包括一次侧线圈T21以及二次侧线圈T22、T23；另外，于该第三变压元件组T3中可包括一次侧线圈T31以及二次侧线圈T32，且于该第四变压元件组T4中可包括一次侧线圈T41以及二次侧线圈T42。

下面将对图1的工作原理以及相关缺失进行具体的说明：

该电流检测电路111是可将其所检测到的一交流输入电流Iin，通过该第三变压元件组T3的一次侧线圈T31予以变压耦合至该二次侧线圈T32处，同时，该控制单元12是产生一整流控制信号In至该输入单元11中以控制该晶体管Qa、Qb、Qc、Qd的导通时序并进行功率传输；其中，该整流控制信号In经过该电流放大电路113的放大动作后，可包括一控制信号Iac以及Ibd。

由于该控制信号Iac是通过该第一变压元件组T1的一次侧线圈T11予以变压耦合至该二次侧线圈T12、T13处，因此于电连接至该二次侧线圈T12、T13的该晶体管Qa、Qc的基极(gate)端处，可分别形成一基极电压Vag与Vcg，这样，该控制信号Iac即可控制该晶体管Qa、Qc处于导通(turn on)状态或关闭(turn off)状态；同理，该控制信号Ibd是可通过该第二变压元件组T2而分别于该晶体管Qb、Qd的基极端处形成一基极电压Vbg与Vdg，并使该晶体管Qb、Qd处于导通状态或关闭状态；这样，藉由该4个晶体管Qa、Qb、Qc、Qd所组成的桥式开关电路，可将该直流输入电压Vin进行变流经由该第四变压元件组T4输出至该输出单元13中。

进一步而论，该电流信号Ip1以及该电压信号Vp1是输出至该输出单元13中的该第四变压元件组T4，通过该第四变压元件组T4的一次侧线圈T41的变压耦合，而于该二次侧线圈T42处产生另一电流信号Ip2以及电压信号Vp2；由于该第一、第二开关控制电路131、132是电连接于该二次侧线圈T42，因此，于该第一开关控制电路131中的该第一感应线圈L11即可根据该电流信号Ip2而感应产生一感应电流Ip21，且于该晶体管Q1的基极端处形成一基极电压V1g以控制该晶体管Q1处于导通状态或关闭状态；当然，于该第二开关控制电路132中的该第二感应线圈L22即可根据该电流信号Ip2而感应产生一感应电流Ip22，且于该晶体管Q2的基极端处形成一基极电压V2g以控制该晶体管Q2处于导通状态或关闭状态。

这样，通过该晶体管Q1与该晶体管Q2处于导通状态或关闭状态的交替动作，以及配合该第一、第二滤波电感器L1、L2、该滤波电容器C的滤波动作，可使该电流信号Ip2转成一滤波输出信号输出；当然，该滤波输出信号包括一滤波输出电流Iout以及一滤波输出电压Vout。

自上述说明中应可发现，习知同步整流装置10控制该晶体管Q1、Q2处于导通状态或关闭状态的机制，主要是依靠经该第四变压元件组T4以及该第一、第二感应线圈L11、L22所根据感应产生的该感应电流Ip21、Ip2以及之后分别于该晶体管Q1、Q2处所形成该基极电压V1g、V2g来进行驱动该晶体管Q1、Q2；但受限于变压元件的漏电感现象，习知同步整流装置10并无法建立准确的驱动控制信号(即该基极电压V1g、V2g)，因而使得原本欲使用同步整流技术来提高整流滤波效率的美意大打折扣。

请配合参阅图2(a)，它是习知同步整流装置10中控制该第一及第二开关控制电路131、132的驱动控制信号的波形示意图；于图2(a)中，包括有用以驱动控制该晶体管Q1、Q2的该基极电压V1g、V2g的波形，以及用以产生该基极电压V1g、V2g的电压信号Vp2(其是由该电压信号Vp1通过该第四变压元件组T4的一次侧线圈T41的变压耦合，而于该二次侧线圈T42处所产生)的波形；显然地，该基极电压V1g、V2g会随着该电压信号Vp2处于一高电准位状态H或一低电准位状态L而有相对应的电准位状态变化，且于不同的时间点(例如，图中标示t1至t8所示)产生一转态动作，但从图中标示FE1(表示该基极电压V1g于时间点t5处所产生的降缘(falling edge)波形)以及标示FE2(表示该基极电压V2g于时间点t7处所产生的降缘波形)处可以得知，当该基极电压V1g自一高电准位状态H转为一低电准位状态L时，该基极电压V2g亦同时进行转态，然而因变压元件的漏电感现象，该基极电压V2g需经过一段上升时间后方能完成自一低电准位状态L转为一高电准位状态H的转态动作，同理，当该基极电压V2g自一高电准位状态H转为一低电准位状态L时，该基极电压V1g亦同时进行转态且该基极电压V1g需经过一段上升时间后方能完成自一低电准位状态L转为一高电准位状态H的转态动作，这样，该晶体管Q1、Q2即会受到该基极电压V1g、V2g的影响而产生难以克服的交越导通(crossconduction)现象。

至于图1中分别电连接于该晶体管Q1、Q2的基极端处的该第三、第四开关控制电路133、134(即该晶体管Q3、Q4)的功能说明，则请配合参阅图2(b)，它是为习知同步整流装置10与另一同步整流装置50并联的说明示意图；于图2(b)中，包括有该同步整流装置10的一电源供应器1与另一电源供应器5相并联时，为防止自该另一同步整流装置50中的一输入单元51处所产生的一逆向电流Ir经上述并联路径而流入该同步整流装置10的输出单元13处，以致破坏该电源供应器1或使其发生功能异常的情形，通常于该电源供应器1与该另一电源供应器5间相并联处会电连接一输出端电流检测装置S，一旦该输出端电流检测装置S检测到该逆向电流Ir，该输出端电流检测装置S即产生一逆向电流检测信号Is至该同步整流装置10的该控制单元12中，以使该控制单元12产生一电压信号V3g、V4g并分别予以输出至该输出单元13中的该晶体管Q3、Q4的基极端处，这样，即可强迫关闭电连接于该晶体管Q3、Q4的该晶体管Q1、Q2，以防止该逆向电流Ir破坏该电源供应器1或使其发生功能异常的情形。

然而习知做法的缺失为：于该同步整流装置10输出处加入该输出端电流检测装置S的做法，虽可解决该逆向电流Ir所引起的问题，但另一方面却也导致在高负载的情况下，反而增加额外的电源功率耗损，这样，并无法真正有效提升电源功率的传输效率。

(3)发明内容

本发明的主要目的是提供一种可以克服交越导通(cross conduction)现象的同步整流装置。

本发明的另一目的是提供一种不增加额外的功率耗损，且可以防止电源供应器于并联操作时，自输出端回流的逆向电流损坏电源供应器或造成功能异常的同步整流装置。

本发明的同步整流装置，它包括：一输入单元，根据一交流输入信号而产生输出一处理信号；一控制单元，电连接于该输入单元且该控制电路具一脉波时间控制电路，该控制单元藉由该脉波时间控制电路而产生一第一及第二驱动控制信号；其中，该脉波时间控制电路使该第一驱动控制信号自一第一状态转为一第二状态时，使该第二驱动控制信号仍处于该第二状态且经过一第一脉波时间差后方转为该第一状态，或者使该第二驱动控制信号自该第一状态转为该第二状态时，使该第一驱动控制信号仍处于该第二状态且经过一第二脉波时间差后方转为该第一状态；以及一输出单元，电连接于该输入单元与该控制单元，且该输出单元具有一第一及第二开关控制电路，该第一及第二开关控制电路是根据该第一及第二驱动控制信号处于该第一或第二状态，而处于导通(turn on)状态或关闭(turn off)状态，并使该处理信号于该第一及第二开关控制电路无交越导通(cross conduction)的情况下转为一滤波输出信号。

依据上述的构想，其中该输入单元包括：一信号检测电路，通过检测并输入该交流输入信号；以及一整流电路，电连接于该信号检测电路与该控制单元，该整流电路是根据自该控制单元处所产生的一整流控制信号，以使该交流输入信号进行一整流动作，并产生输出该处理信号。

依据上述的构想，其中该信号检测电路是一电流检测电路。

依据上述的构想，其中该整流电路是一包括有多组变压元件组以及多个晶体管的整流电路。

依据上述的构想，其中该整流电路是一包括有一第一、第二及第三变压元件组以及4个晶体管的桥式整流电路。

依据上述的构想，其中该第一及第二变压元件组是用以将该整流控制信号予以变压耦合至该4个晶体管的基极(gate)端，以产生基极控制电压。

依据上述的构想，其中该第三变压元件组是用以将该交流输入信号予以变压耦合至该整流电路中。

依据上述的构想，其中该4个晶体管皆为金属—氧化物—半导体场效应管(MOSFET)。

依据上述的构想，其中该输入单元还包括：一信号放大电路，电连接于该控制单元与该整流电路，该信号放大电路可将该整流控制信号予以放大，并输出至该整流电路中。

依据上述的构想，其中该信号放大电路是一电流放大电路。

依据上述的构想，其中该脉波时间控制电路包括一脉冲宽度调制器(PulseWidth Modulation，PWM)以及一可调时间推动级电路。

依据上述的构想，其中该可调时间推动级电路配合该脉冲宽度调制器产生该第一及第二驱动控制信号与该整流控制信号，并调整设定该第一与第二脉波时间差。

依据上述的构想，其中该控制单元还包括：一信号截止保护电路，电连接于该信号检测电路与该脉波时间控制电路，该信号截止保护电路是用以根据该交流输入信号处于一特定信号状态时，产生该第一及第二驱动控制信号，以使该第一及第二开关控制电路皆进入该关闭状态，防止一外部信号自该输出单元处逆向输入而破坏该同步整流装置。

依据上述的构想，其中该信号截止保护电路是一低电流截止保护电路。

依据上述的构想，其中该低电流截止保护电路包括多个电压比较器。

依据上述的构想，其中该特定信号状态是一低电流状态。

依据上述的构想，其中该外部信号是由与该同步整流装置并联的另一同步整流装置所产生的一逆向电流。

依据上述的构想，其中该第一及第二开关控制电路皆为一金属—氧化物—半导体场效应管(MOSFET)。

依据上述的构想，其中由该脉波时间控制电路所产生的该第一及第二驱动控制信号，是分别输入至该第一及第二金属—氧化物—半导体场效应管的基极(gate)端，以产生基极控制电压的作用。

依据上述的构想，其中该输出单元还包括：一第一及第二滤波电感电路，分别电连接于该第一及第二金属—氧化物—半导体场效应管的漏极(drain)端；以及一滤波电容电路，电连接于该第一及第二滤波电感电路以及该第一及第二金属—氧化物—半导体场效应管的源极(source)端；其中，该第一及第二滤波电感电路与该滤波电容电路可配合该第一及第二金属—氧化物—半导体场效应管处于该导通状态或该关闭状态时，而使该处理信号进行一滤波动作并转为该滤波输出信号。

依据上述的构想，其中该第一及第二滤波电感电路皆为一滤波电感器。

依据上述的构想，其中该滤波电容电路是一滤波电容器。

依据上述的构想，其中该输出单元还包括：一第四变压元件组，电连接于该整流电路与该第一及第二金属—氧化物—半导体场效应管，该第四变压元件组是用以将该处理信号予以变压耦合至该第一及第二金属—氧化物—半导体场效应管的漏极(drain)端。

依据上述的构想，其中该第一及第二状态分别为一高电准位状态以及一低电准位状态，或分别为一低电准位状态以及一高电准位状态。

依据上述的构想，其中于该处理信号处于该第一状态时，该第一驱动控制信号处于该第二状态且该第二驱动控制信号处于该第一状态，以及于该处理信号处于该第二状态时，该第一驱动控制信号处于该第一状态且该第二驱动控制信号处于该第二状态。

为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1是为习知同步整流装置的方块结构示意图。

图2(a)是为习知同步整流装置中控制该第一及第二开关控制电路的驱动控制信号的波形示意图；

图2(b)是为习知同步整流装置与另一同步整流装置并联的说明示意图；

图3是为本发明的一较佳实施例的方块结构示意图；

图4是为本发明的较佳实施例中该控制单元与该输入单元的该信号检测电路、该信号放大电路以及该输出单元间的细部电连接结构示意图；以及

图5是为本发明的较佳实施例中控制该第一及第二开关控制电路的该第一及第二驱动控制信号的波形示意图。

(5)具体实施方式

请参阅图3，它是为本发明的一较佳实施例的方块结构示意图，于图3中所示的同步整流装置20包括：一输入单元21、一控制单元22以及一输出单元23；其中，该输入单元21是可包括一信号检测电路211、一整流电路212、一信号放大电路213、一第一变压元件组T1、一第二变压元件组T2、一第三变压元件组T3以及由4个晶体管Qa、Qb、Qc、Qd(例如，是可皆为一金氧半场效应(MOSFET)晶体管)所组成的桥式整流电路；另外，该输出单元13包括一第一滤波电感电路L1(例如，是可为一第一滤波电感器)、一第二滤波电感电路L2(例如，是可为一第二滤波电感器)、一滤波电容电路C(例如，是可为一滤波电容器)、一第四变压元件组T4、一第一、第二开关控制电路231、232；当然，该第一、第二开关控制电路231、232是可分别为一晶体管Q1、Q2(例如，是可皆为一金氧半场效应(MOSFET)晶体管)。

至于该控制单元22，它包括一脉波时间控制电路221以及一信号截止保护电路222；其中，该脉波时间控制电路221还包括一脉冲宽度调制器(PulseWidth Modulation，PWM)2211以及一可调时间推动级电路2212；该脉波时间控制电路221是可根据一交流输入信号Iin而产生一整流控制信号In以及一第一、第二驱动控制信号V1g、V2g(其分别用以输入至该晶体管Q1、Q2的基极处)，且该信号截止保护电路222亦可根据该交流输入信号Iin而产生该第一、第二驱动控制信号V1g、V2g。

另外，于该第一变压元件组T1中还可包括一次侧线圈T11以及二次侧线圈T12、T13，而于该第二变压元件组T2中亦可包括一次侧线圈T21以及二次侧线圈T22、T23；另外，于该第三变压元件组T3中还包括一次侧线圈T31以及二次侧线圈T32，且于该第四变压元件组T4中还包括一次侧线圈T41以及二次侧线圈T42。

下面将对图3的工作原理进行详细的说明：

该信号(电流)检测电路211是可将其所检测到的该交流输入信号(电流)Iin，通过该第三变压元件组T3的一次侧线圈T31予以变压耦合至该二次侧线圈T32处，同时，该控制单元22产生该整流控制信号In至该输入单元21中以控制该晶体管Qa、Qb、Qc、Qd对该交流输入信号Iin进行一整流动作；其中，该整流控制信号In经过该信号放大电路213的信号放大动作后，可包括一控制信号Iac以及Ibd。

由于该控制信号Iac是通过该第一变压元件组T1的一次侧线圈T11予以变压耦合至该二次侧线圈T12、T13处，因此于电连接至该二次侧线圈T12、T13的该晶体管Qa、Qc的基极(gate)端处，是可分别形成一基极电压Vag与Vcg，这样，该控制信号Iac即可控制该晶体管Qa、Qc处于导通(turn on)状态或关闭(turn off)状态；同理，该控制信号Ibd是可通过该第二变压元件组T2而分别于该晶体管Qb、Qd的基极端处形成一基极电压Vbg与Vdg，并使该晶体管Qb、Qd处于导通状态或关闭状态；这样，藉由该4个晶体管Qa、Qb、Qc、Qd所组成的桥式整流电路，是可将该交流输入信号Iin进行整流，且产生一整流后的处理信号(即包括一电流信号Ip1以及一电压信号Vp1)，并予以输出至该输出单元23中。

进一步而论，该电流信号Ip1以及该电压信号Vp1是予以输出至该输出单元23中的该第四变压元件组T4，通过该第四变压元件组T4的一次侧线圈T41的变压耦合，而于该二次侧线圈T42处产生另一电流信号Ip2以及电压信号Vp2；另外，通过由该控制单元23所产生的该第一、第二驱动控制信号V1g、V2g，是可使该晶体管Q1、Q2处于导通状态或关闭状态的交替动作，如此，配合该第一、第二滤波电感器L1、L2、该滤波电容器C的滤波动作，是可使该电流信号Ip2转成一滤波输出信号输出；当然，该滤波输出信号是包括一滤波输出电流Iout以及一滤波输出电压Vout；其中，该第一、第二滤波电感器L1、L2是分别电连接于该晶体管Q1、Q2的漏极(drain)端，且该滤波电容器是电连接于该第一、第二滤波电感器L1、L2以及该晶体管Q1、Q2的源(source)极端。

由上述说明显可得知，于图3中并未出现如图1所示的元件：该第三、第四开关控制电路133、134，换言之，控制该晶体管Q1、Q2处于导通状态或关闭状态的机制，于本发明中已完全由该控制单元22接手，而非如习知同步整流装置10那样，使该晶体管Q1、Q2分别受到来自前端变压器以及该控制单元12的控制，导致产生前述难以克服的交越导通现象。

另外，为进一步揭示该控制单元22的做法，请配合参阅图4，它是为本发明的较佳实施例中该控制单元22与该输入单元21的该信号检测电路211、该信号放大电路213以及该输出单元23间的细部电连接结构示意图；于图4中，该脉冲宽度调制器2211是可输入由该信号检测电路211所检测到的该交流输入信号Iin，且配合该可调时间推动级电路2212而产生该第一、第二驱动控制信号V1g、V2g；当然，于该可调时间推动级电路2212中包括有一晶体管Q1、Q2的驱动控制电路P1、P2，作为产生该第一、第二驱动控制信号V1g、V2g的驱动级；另外，如改变该脉冲宽度调制器2211的参数设定值以及该可调时间推动级电路2212中电阻以及电容的数值，即可改变该第一、第二驱动控制信号V1g、V2g的时序，因此，该脉波时间控制电路221显然提供了一种可弹性控制或调整该第一、第二驱动控制信号V1g、V2g时序的方法。

至于图4中的该信号截止保护电路222，它包括有一第一、第二、第三电压比较电路VC1、VC2、VC3以及一晶体管Q5；该第一、第二、第三电压比较电路VC1、VC2、VC3以及该晶体管Q5的功能，是在于检测既有的该交流输入信号Iin(位于图3中该第三电压元件组T3的一次侧线圈T31处)处于一特定信号状态(例如，为一低电流状态)时，产生该第一及第二驱动控制信号V1g、V2g，并强迫图3中的该第一及第二开关控制电路231、232进入该关闭状态，防止一外部信号(例如，如图2(b)中所示的该逆向电流Ir)自图3中该输出单元23处逆向输入而破坏该同步整流装置20；当包括有该同步整流装置20的电源供应器与包括有另一同步整流装置的另一电源供应器相并联时，该第一、第二电压比较电路VC1、VC2一旦发现该交流输入信号Iin处于该低电流状态，便会经由该第三电压比较电路VC3而产生该第一及第二驱动控制信号V1g、V2g，以强迫关闭该第一及第二开关控制电路231、232来防止该逆向电流Ir；另一方面，为确保可以确实地关闭该第一及第二开关控制电路231、232，该第一、第二电压比较电路VC1、VC2于发现该交流输入信号Iin处于该低电流状态时，亦会同时关闭该晶体管Q5，此做法的目的在于该晶体管Q5的集电极(collector)端与该晶体管Q1、Q2的驱动控制电路P1、P2是有相互电连接的处(图4中标示+Vcc_b)，因此，一旦该晶体管Q5被该第一、第二电压比较电路VC1、VC2所关闭，连带将使该晶体管Q1、Q2的驱动控制电路P1、P2亦处于关闭状态，这样便可以确保由该晶体管Q1、Q2的驱动控制电路P1、P2所产生的该第一及第二驱动控制信号V1g、V2g，可以强迫关闭该第一及第二开关控制电路231、232；简言之，本发明即无如图2(b)中所示那样须于习知该同步整流装置10输出处加入该输出端电流检测装置S，导致在高负载的情况下增加额外的电源功率耗损的缺失。

另外，关于以本发明所示的该控制单元22以及该输出单元23来改善习知技术中该第一及第二开关控制电路131、132所产生交越导通(crossconduction)的说明，现请配合参阅图5所示，它是为本发明的较佳实施例中控制该第一及第二开关控制电路231、232的该第一及第二驱动控制信号V1g、V2g的波形示意图；于图5中，它包括有由该控制单元22所产生的该第一及第二驱动控制信号V1g、V2g的波形，以及该电压信号Vp2(其是由该电压信号Vp1通过该第四变压元件组T4的一次侧线圈T41的变压耦合，而于该二次侧线圈T42处所产生)的波形；显然地，如图2(a)所示那样，该第一及第二驱动控制信号V1g、V2g必须随着该电压信号Vp2处于一第一状态(例如，为一低电准位状态L)或一第二状态(例如，为一高电准位状态H)而有相对应的电准位状态变化，且于不同的时间点(例如，图中标示t1至t8所示)产生一转态动作；然而与图2(a)所示不同之处是在于图2(a)中的该基极电压V1g与该基极电压V2g是同时进行波形转态，这样，图1中的该晶体管Q1、Q2即会受到该基极电压V1g、V2g的影响而产生难以克服的交越导通(cross conduction)现象，可是在图5中，该第一、第二驱动控制信号V1g、V2g的转态动作并未同时进行，相反地，于进行波形转态时，该第一、第二驱动控制信号V1g、V2g之间维持有一第一及第二脉波时间差td1、td2，例如，该脉波时间控制电路221是可使该第一驱动控制信号V1g自该第一状态(例如，为一低电准位状态L)转为该第二状态(例如，为一高电准位状态H)时，使该第二驱动控制信号V2g仍处于该第二状态且经过该第一脉波时间差td1后方转为该第一状态，或使该第二驱动控制信号V2g自该第一状态转为该第二状态时，使该第一驱动控制信号V1g仍处于该第二状态且经过该第二脉波时间差td2后方转为该第一状态；这样，图3中受到该第一、第二驱动控制信号V1g、V2g所控制的该第一及第二开关控制电路231、232将无交越导通的问题产生。

本发明除可避免习知技术所产生的交越导通问题外，尚可在不增加额外的功率耗损的情况下，防止电源供应器于并联操作时自输出端回流的逆向电流损坏电源供应器或造成功能异常。

当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (16)

1.一种同步整流装置，其特征在于，包括：

一输入单元，它根据一交流输入信号而产生输出一处理信号；

一控制单元，电连接于该输入单元且该控制电路具一脉波时间控制电路，该控制单元藉由该脉波时间控制电路而产生一第一及第二驱动控制信号；其中，该脉波时间控制电路使该第一驱动控制信号自一第一状态转为一第二状态时，使该第二驱动控制信号仍处于该第二状态且经过一第一脉波时间差后方转为该第一状态，或者使该第二驱动控制信号自该第一状态转为该第二状态时，使该第一驱动控制信号仍处于该第二状态且经过一第二脉波时间差后方转为该第一状态；以及

一输出单元，电连接于该输入单元与该控制单元，且该输出单元具一第一及第二开关控制电路，该第一及第二开关控制电路根据该第一及第二驱动控制信号处于该第一或第二状态，而处于导通状态或关闭状态，并使该处理信号于该第一及第二开关控制电路无交越导通的情况下转为一滤波输出信号。

2.如权利要求1所述的同步整流装置，其特征在于，该输入单元包括：

一信号检测电路，通过检测并输入该交流输入信号；以及

一整流电路，电连接于该信号检测电路与该控制单元，该整流电路根据自该控制单元处所产生的一整流控制信号，以使该交流输入信号进行一整流动作，并产生输出该处理信号。

3.如权利要求2所述的同步整流装置，其特征在于，该信号检测电路是一电流检测电路。

4.如权利要求2所述的同步整流装置，其特征在于，该整流电路是一包括有多组变压元件组以及多个晶体管的整流电路。

5.如权利要求4所述的同步整流装置，其特征在于，该整流电路是一包括有一第一、第二及第三变压元件组以及4个晶体管的桥式整流电路，其中，该第一及第二变压元件组是用以将该整流控制信号予以变压耦合至该4个晶体管的基极端，以产生基极控制电压，该第三变压元件组是用以将该交流输入信号予以变压耦合至该整流电路中，而该4个晶体管皆为金属-氧化物-半导体场效应管。

6.如权利要求2所述的同步整流装置，其特征在于，该输入单元还包括：

一信号放大电路，电连接于该控制单元与该整流电路，该信号放大电路将该整流控制信号予以放大，并输出至该整流电路中，而该信号放大电路是一电流放大电路。

7.如权利要求2所述的同步整流装置，其特征在于，该脉波时间控制电路包括一脉冲宽度调制器以及一可调时间推动级电路，而该可调时间推动级电路配合该脉冲宽度调制器产生该第一及第二驱动控制信号与该整流控制信号，并调整设定该第一与第二脉波时间差。

8.如权利要求2所述的同步整流装置，其特征在于，该控制单元还包括：

一信号截止保护电路，电连接于该信号检测电路与该脉波时间控制电路，该信号截止保护电路是用以根据该交流输入信号处于一特定信号状态时，产生该第一及第二驱动控制信号，以使该第一及第二开关控制电路皆进入该关闭状态，防止一外部信号自该输出单元处逆向输入而破坏该同步整流装置。

9.如权利要求8所述的同步整流装置，其特征在于，该信号截止保护电路是一低电流截止保护电路，而该低电流截止保护电路包括多个电压比较器。

10.如权利要求8所述的同步整流装置，其特征在于，该特定信号状态是一低电流状态，而该外部信号是由与该同步整流装置并联的另一同步整流装置所产生的一逆向电流。

11.如权利要求2所述的同步整流装置，其特征在于，该第一及第二开关控制电路皆为一金属-氧化物-半导体场效应管。

12.如权利要求11所述的同步整流装置，其特征在于，由该脉波时间控制电路所产生的该第一及第二驱动控制信号，是分别输入至该第一及第二金属-氧化物-半导体场效应管的基极端，以产生基极控制电压的作用。

13.如权利要求11所述的同步整流装置，其特征在于，该输出单元还包括：

一第一及第二滤波电感电路，分别电连接于该第一及第二金属-氧化物-半导体场效应管的漏极端，且该第一及第二滤波电感电路皆为一滤波电感器；以及

一滤波电容电路，电连接于该第一及第二滤波电感电路以及该第一及第二金属-氧化物-半导体场效应管的源极端，而该滤波电容电路是一滤波电容器；

其中，该第一及第二滤波电感电路与该滤波电容电路，配合该第一及第二金属-氧化物-半导体场效应管处于该导通状态或该关闭状态时，而使该处理信号进行一滤波动作并转为该滤波输出信号。

14.如权利要求11所述的同步整流装置，其特征在于，该输出单元还包括：

一第四变压元件组，电连接于该整流电路与该第一及第二金属-氧化物-半导体场效应管，该第四变压元件组是用以将该处理信号予以变压耦合至该第一及第二金属-氧化物-半导体场效应管的漏极端。

15.如权利要求1所述的同步整流装置，其特征在于，该第一及第二状态，分别为一高电准位状态以及一低电准位状态，或分别为一低电准位状态以及一高电准位状态。

16.如权利要求1所述的同步整流装置，其特征在于，于该处理信号处于该第一状态时，该第一驱动控制信号处于该第二状态且该第二驱动控制信号处于该第一状态，以及于该处理信号处于该第二状态时，该第一驱动控制信号处于该第一状态且该第二驱动控制信号处于该第二状态。

Images