[go: up one dir, main page]

CN1398152A - 制作印刷电路板的方法 - Google Patents

制作印刷电路板的方法 Download PDF

Info

Publication number
CN1398152A
CN1398152A CN02124472A CN02124472A CN1398152A CN 1398152 A CN1398152 A CN 1398152A CN 02124472 A CN02124472 A CN 02124472A CN 02124472 A CN02124472 A CN 02124472A CN 1398152 A CN1398152 A CN 1398152A
Authority
CN
China
Prior art keywords
photoresist
printed circuit
circuit board
pad area
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02124472A
Other languages
English (en)
Other versions
CN1202696C (zh
Inventor
李圣揆
金容一
张容舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1398152A publication Critical patent/CN1398152A/zh
Application granted granted Critical
Publication of CN1202696C publication Critical patent/CN1202696C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H10W70/098—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种印刷电路板(PCB)及其制作方法，无需用于电镀的引入线。优选地，在球焊盘区和/或者多层PCB顶层的焊盘区进行电镀。后来形成电路图案的金属层用于供应电源，以对用于焊球焊接的球焊盘和用于引线焊接的焊盘进行镀金(Au)。这样，在形成电路图案之前进行镀金(Au)。在金属层上涂敷正性第一光致抗蚀剂以形成球焊盘和焊盘。涂敷的第一光致抗蚀剂用来形成电路图案。球焊盘区和焊盘区的镀金(Au)金属层由第二光致抗蚀剂进行保护，其与第一光致抗蚀剂相比，与较大的光量起反应。第一和第二光致抗蚀剂可以同时显影。

Description

制作印刷电路板的方法
技术领域
本发明涉及制作印刷电路板的方法。
背景技术
图1显示的是现有技术印刷电路板的平面图。如图1所示，印刷电路板1沿着虚线切下，以形成一个产品部分1′。产品部分1′作为一个产品进行使用。
在产品部分1′的中央形成芯片安装区2。在产品部分1′的芯片安装区2安装半导体芯片(未显示)。沿着芯片安装区2的周边形成很多引线焊盘3。引线焊盘3通过金丝(未显示)连接于半导体芯片，从而在电气上将半导体芯片和印刷电路板1连接起来。引线焊盘3从印刷电路板1的表面露出来。引线焊盘3的暴露表面镀有金(Au)。引线焊盘3在电气上连接于印刷电路板1上形成的电路图案(未显示)。
在印刷电路板1上形成多个球焊盘4。焊球(未显示)连接到印刷电路板1的球焊盘4上，从而在电气上将印刷电路板1和外部底板连接起来。球焊盘4的表面镀有金(Au)，以提高球焊盘4和焊球之间的焊接粘合强度。球焊盘4同时在电气上连接于印刷电路板1上形成的电路图案(未显示)。因此，球焊盘4在电气上连接于引线焊盘3。
为了对引线焊盘3和球焊盘4镀金(Au)，应当向引线焊盘3和球焊盘4提供电能。因此，沿着印刷电路板1的产品部分1′的周围布置有用于供电的主供电线6。主供电线6具有电路图案的形状，并且具有预定的宽度。
副供电线5分别连接于主供电线6和引线焊盘3及球焊盘4之间。副供电线5的宽度比主供电线6的宽度小。副供电线5用于向各个引线焊盘3和球焊盘4供电。图1显示的是副供电线5的一部分，其连接于引线焊盘3和球焊盘4。实际上，副供电线5依次连接于所有的引线焊盘3和球焊盘4(未显示)。副供电线5电气上连接于沿着产品部分1′周围形成的主供电线6上。
因此，当向主供电线6供电以对引线焊盘3和球焊盘4进行镀金(Au)时，通过连接于主供电线6的副供电线5将电传输到引线焊盘3和球焊盘4。因此，引线焊盘3和球焊盘4的表面就镀上了金(Au)。
主供电线6和副供电线5在印刷电路板1的制作过程中形成，具有电路图案的形状。导孔7用于设定印刷电路板1的位置。
但是，如上所述，现有技术的印刷电路板具有很多的问题。因为半导体芯片高度集成，需要很多在电气上将半导体芯片连接于印刷电路板1的引线焊盘3，也需要很多用于在电气上连接印刷电路板1和外部底板的球焊盘4。还有，在使半导体产品小型化时，需要小型的印刷电路板。为了减小印刷电路板的尺寸，引线焊盘3和球焊盘4应当精巧的进行布置，且连接于引线焊盘3和球焊盘4的副供电线5应当进行精巧的和准确的设计。
副供电线5在引线焊盘3和球焊盘4之间穿越，然后连接到相应的引线焊盘3或者球焊盘4。在镀金(Au)处理之后或者进一步的处理之后，印刷电路板1沿着虚线切下，从而形成产品部分1′。产品部分1′作为产品使用。
然而，在切下印刷电路板1之后，副供电线5的一部分残留在产品部分1′上。由于半导体芯片是高度集成的，且以高频操作，来自半导体芯片的信号沿着仍然留在产品部分1′上的副供电线5的一部分流动，导致与邻近的残余副供电线5的干扰，降低了半导体产品的性能。
要解决此类问题，引进了去除残余副供电线5的折边(edge back)技术。在折边技术中，使用镀金保护层覆盖副供电线5。引线焊盘3或者球焊盘4镀金(Au)。然后，从副供电线5上去除镀金保护层，从而使得副供电线5暴露出来。接着，使用碱性蚀刻方法去除暴露的副供电线5。
然而，为了防止在使用碱性蚀刻方法去除暴露的副供电线5时会去除引线焊盘3和球焊盘4，具有预定长度的副供电线5到引线焊盘3和球焊盘4的连接部分仍然保留。并且，由于将光致抗蚀剂用作镀金保护层，因为保护层的位置偏差，很难精确地将光致抗蚀剂涂敷在副供电线5上。还有，由于保护层的弱粘合强度，很难将光致抗蚀剂牢固地粘贴在副供电线5上。因此，不能完全去除副供电线5。做为选择，引进了整体电镀技术。然而，由于整体电镀技术损坏了印刷电路板1上形成的电路图案，很难形成精密的电路图案。因此，有必要为对印刷电路板的焊盘和球焊盘进行电镀提供电源。
在这里参照引用了上面的参考文件，是为了得到有关附加或者可选择的细节、特征和/或者技术背景的合适教导。
发明内容
本发明的一个目的是至少解决前面提及的问题和/或缺点，并至少提供下文所述的优点。
本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法能够减少完成印刷电路板产品后残留的用于电镀的副电源线。
本发明的另外一个目的是提供一种制作印刷电路板的方法，其可以提高印刷电路板上形成的电路图案密度。
本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法可以提高利用该印刷电路板制成的产品的可靠性。
本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法使用具有不同特性的第一和第二抗蚀剂。
本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法使用具有不同特性的第一和第二抗蚀剂，以充分地去除在对引线和/或焊盘进行电镀时使用的供电线。
本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法在对引线焊盘和/或球焊盘镀金(Au)时无需连杆来向引线焊盘和/或球焊盘供电，以提高引线连接或者焊球连接的粘合强度，或者提高电导率以提高印刷电路板上形成的电路图案的密度。
为了全部或者部分地实现至少上述目的和其它目的，提供了一种制作印刷电路板的方法，该方法包括：在底板的金属层上涂敷第一光致抗蚀剂；去除第一光致抗蚀剂的一些部分以使得金属层的至少一个球焊盘区和焊盘区露出来；使用金属层在至少一个球焊盘区和焊盘区的露出的金属层上形成镀层；在镀层上涂敷第二光致抗蚀剂，第二光致抗蚀剂与第二光量的光起反应，这与和与第一光量的光起反应的第一光致抗蚀剂不同；向第一光致抗蚀剂和第二光致抗蚀剂照射指定的光量，其中，指定光量的光与第一光致抗蚀剂起反应，但不与第二光致抗蚀剂起反应；以及使第一光致抗蚀剂和第二光致抗蚀剂显影，从而使除电路图案之外的金属层区露出，并且通过去除露出的金属层而形成电路图案。
根据本发明，为了进一步全部或者部分地实现上述目的，提供了一种制作印刷电路板的方法，包括：使底板的金属层的球焊盘区和/或焊盘区露出；对露出的金属层的球焊盘区和/或焊盘区进行电镀；以及通过选择性地去除金属层而在底板上形成电路图案。
根据本发明，为了进一步全部或者部分地实现上述目的，提供了一种制作印刷电路板的方法，包括：在底板的导电层上涂敷第一抗蚀剂，并且使连接焊盘区上的导电层露出来；将连接焊盘区上露出的导电层镀金(Au)；在镀金(Au)层上涂敷第二抗蚀剂，其中第一和第二抗蚀剂具有不同的特性，并且第一蚀刻材料与第一抗蚀剂起反应，而不与第二抗蚀剂起反应；用第一蚀刻材料蚀刻以去除电路图案区之外的导电层区和连接焊盘区上的第一抗蚀剂；使用第一抗蚀剂剩余部分和电路图案区和连接焊盘区上的第二抗蚀剂作为保护层，在露出的导电层上形成电路图案。
本发明的其它优点、目的和特征有一部分将在以下的说明书中进行阐述，有一部分则对于本领域的技术人员经过对以下内容的考察后会变得明了，或者通过本发明的实践而体验到。所附的权利要求书具体指出了本发明的目的和优点。
附图说明
以下参照附图对本发明进行详细的说明，附图中相同的标号指示相同的元件。附图中：
图1显示的是现有技术印刷电路板的平面图；
图2a到2j显示的是根据本发明制作印刷电路板方法的优选实施例的平面图和截面图。
优选实施例详细说明
下面描述根据本发明的制作印刷电路板方法的优选实施例。如图2a所示，金属层(最好是铜层30)是导电层，形成在底板20(基底材料)上。然后，在底板20的铜层30上涂敷第一光致抗蚀剂40。在金属层30和底板20上形成连接底板20的多个层的通孔(未显示)。当底板20是多层时，最好不要在底板20的最上层形成电路图案。
第一光致抗蚀剂40最好是正性的。在正性光致抗蚀剂中，曝光的部分对于蚀刻处理是可溶的，且容易去除。通过使用正性光致抗蚀剂40，铜层30选择性地露出。即，使球焊盘区和/或引线焊盘区上的第一光致抗蚀剂40曝光并显影。然后，去除球焊盘区和/或引线焊盘区上的第一光致抗蚀剂40以露出铜层30。最好使用金(Au)对球焊盘区和/或引线焊盘区上的露出的铜层30进行电镀。球焊盘区和/或引线焊盘区之外区上的第一光致抗蚀剂40，即，第一光致抗蚀剂40的其余部分，最好在下一步在底板20上形成电路图案时用作保护层。
如图2b所示，在第一光致抗蚀剂40上形成曝光膜50。曝光膜50包括曝光窗口52。由于曝光窗口52用于露出球焊盘区和引线焊盘区，曝光窗口52对应于球焊盘区和引线焊盘区。
最好使用曝光膜50或者具有曝光窗口52的类似物去除第一光致抗蚀剂40。即，对应于曝光膜50的曝光窗口52的第一光致抗蚀剂40的部分曝光，这些部分与光束56起反应，且通过蚀刻去除这些部分以使铜层30露出，如图2c所示。
然后，铜层30最好和电极或者类似物连接以接通电源，以在露出的铜层30上形成镀金(Au)层60，如图2d所示。镀金(Au)层60最好包括一个镍(Ni)层，其在露出的金属层30上形成，和一个金(Au)层，其在镍(Ni)层上形成。
第二光致抗蚀剂70最好选择性地涂敷在镀金(Au)层60上。第二光致抗蚀剂70最好是正性的，其比曝光第一光致抗蚀剂40需要更多量的光。图2e显示的是覆盖在球焊盘区和引线焊盘区的镀金(Au)层60上的第二光致抗蚀剂70。
曝光膜50’排列在第一光致抗蚀剂40和第二光致抗蚀剂70上。曝光膜50’包括曝光窗口52’。由于曝光窗口52’用于露出底板20上形成的电路图案，所以曝光窗口52’最好对应于除第一光致抗蚀剂40上形成的第一区53和第二光致抗蚀剂70上形成的第二区54之外的区域。
即，第一区53和第二区54是不透光的。最好，第一区53的一端扩展到第二光致抗蚀剂区，并且和第二区54重迭，使得即使在曝光膜50’方向偏离、未准确涂敷在第一光致抗蚀剂40和第二光致抗蚀剂70上时，第一光致抗蚀剂40也能够曝光。图2f显示的是涂敷在第一光致抗蚀剂40和第二光致抗蚀剂70上的曝光膜50’。
本领域的技术人员知道，曝光膜50’的曝光窗口52’的位置不限于此。即，曝光膜50’的曝光窗口52’的位置可以进行各种改变。
在曝光阶段，通过曝光膜50’的曝光窗口52’将光照射在第一光致抗蚀剂40和第二光致抗蚀剂70上。此时，以指定量的光进行照射，其对第一光致抗蚀剂40起反应但是不会对第二光致抗蚀剂70起反应。
在曝光阶段之后，对第一光致抗蚀剂40和第二光致抗蚀剂70进行显影。通过这样的曝光和显影步骤，去除了第一光致抗蚀剂的曝光部分。然而，这个量的照射光对第二光致抗蚀剂70不起作用。因此，如图2g所示，使对应于第一光致抗蚀剂的曝光部分的金属层30露出。
即，尽管第二光致抗蚀剂70也暴露于照射光，由于第二光致抗蚀剂70对这个量的照射光不起反应，不会去除第二光致抗蚀剂70。因此，更加稳定和精确地形成球焊盘区、焊盘区、以及电路图案区。
当然，没有去除曝光膜50’下除曝光窗口52’之外的第一光致抗蚀剂40和第二光致抗蚀剂70。因此，没有去除第一区53的第一光致抗蚀剂40和第二区54的第二光致抗蚀剂70。
接着进行去除步骤或者蚀刻。蚀刻溶液不渗透到第一光致抗蚀剂40和第二光致抗蚀剂70中。因此，保留了第一光致抗蚀剂40和第二光致抗蚀剂70下的金属层30，但是使用蚀刻方法蚀刻出来了曝光的铜层30。图2h显示的是底板20，其中已经将曝光的金属层30蚀刻出来。
如图2i所示，通过优选地剥去第一光致抗蚀剂40和第二光致抗蚀剂70，形成电路图案32、镀金(Au)的球焊盘区和镀金(Au)的引线焊盘区。此处，利用导电层或者铜层30形成电路图案32。镀金(Au)的球焊盘区和镀金(Au)的引线焊盘区表示镀金(Au)层60。
在形成电路图案(一个或多个)32之后，最好在底板20上涂敷成品外部涂层或者光阻焊剂80，以提高电路图案的绝缘性能和保护电路图案不受诸如相邻电路图案32之间短路的损坏。在显影和对光阻焊剂80进行固化处理之后，形成用于引线焊接的引线焊盘63和用于焊接球焊接的球焊盘62的。图2j显示的是引线焊盘63和球焊盘62。
现在描述根据本发明上述方法制作的印刷电路板优选实施例的操作。在底板20的最上层上形成电路图案32之前，在球焊盘62和焊盘63上形成镀金(Au)层60。即，铜层30形成于底板20的最上层，并涂敷正性第一光致抗蚀剂40。然后，对球焊盘区和焊盘区的第一光致抗蚀剂40进行曝光和去除，以露出球焊盘区和焊盘区的铜层30。
铜层30连接到电极，因此在露出的金属层30上形成镀金(Au)层60。与比第一光致抗蚀剂40更大量的光起反应的正性第二光致抗蚀剂70涂敷在镀金(Au)层60上。在第一光致抗蚀剂40的一些剩余部分中，电路图案区之外的区域被曝光并去除。然而，使第一光致抗蚀剂40曝光所需的光量不足以与第二光致抗蚀剂70起反应。因此，可以更加精确地形成球焊盘62和引线焊盘63。
因此，去除了除电路图案区、球焊盘区、和引线焊盘区之外的铜层30。因此，根据本发明优选实施例的底板20无需现有技术的副电源线以进行镀金(Au)。最好，形成有金属层的底板可以是多层的，在底板和金属层上形成用于电气上互联各个内层的通孔或者其它类似物。根据本发明的优选实施例，在形成电路图案之前，在球焊盘和焊盘上形成镀金(Au)层。在形成电路图案的时候，把金属层不必要的部分全部去除。因此，在印刷电路板上不形成不必要的部分，从而提高电路图案的密度，防止噪声和信号传输的延迟，并提高印刷电路板的性能。根据本发明的优选实施例能够提高在印刷电路板上形成的电路图案的密度。还有，根据优选实施例的印刷电路板无需诸如用于电镀的输入线之类的不必要部分，因此提高印刷电路板的性能，例如，降低了载波对高频的影响。
另外，使用对不同特性的光起反应以进行选择性去除的第一光致抗蚀剂40和第二光致抗蚀剂70来描述根据本发明的印刷电路板优选实施例和制作方法。然而，本发明不局限于此，可以使用多种其它的具有不同特性的抗蚀剂。
如上所述，根据本发明的印刷电路板优选实施例和制作方法具有很多优点。优选实施例提供了一种制作印刷电路板的方法，其中在形成电路图案或者多层印刷电路板中的顶层电路图案之前，在球焊盘和焊盘上形成镀金(Au)层，且更加完全或者全部地去除金属层的不必要部分。因此，根据本发明的印刷电路板优选实施例提高或者在最大程度上发挥了性能，增加了在印刷电路板上形成的电路图案的密度，且提高了使用印刷电路板形成的产品的可靠性。
上述的实施例和优点仅是示例性的，并不被认为是对本发明的限制。该技术教导可以适用于其他类型的设备。本发明的描述仅是说明性的，它并不限制权利要求的范围。对于本领域技术人员，显然可以有各种替换、改进和变化。在权利要求书中，装置加功能的语句旨在涵盖实现所述功能的结构，它不仅是结构等同的，也包括等同的结构。

Claims (7)

1.一种制作印刷电路板的方法，所述方法包括：
在底板上的金属层上涂敷第一光致抗蚀剂；
去除第一光致抗蚀剂的一些部分，以使金属层的至少一个球焊盘区和焊盘区露出来；
在所述至少一个球焊盘区和焊盘区露出来的的金属层上，利用金属层形成电镀层；
在电镀层上涂敷第二光致抗蚀剂，所述第二光致抗蚀剂与第二光量的光起反应，所述的第二光量与和第一光致抗蚀剂起反应的第一光量不同；
向第一和第二光致抗蚀剂照射指定量的光，其中所述指定量的光与第一光致抗蚀剂起反应，但不与第二光致抗蚀剂起反应，并且显影第一光致抗蚀剂和第二光致抗蚀剂，以使除电路图案区之外的金属层露出来；以及
通过去除露出的金属层形成电路图案。
2.根据权利要求1的制作印刷电路板的方法，其特征在于，所述第一光致抗蚀剂是正性的，其中通过显影去除曝光的部分。
3.根据权利要求1的制作印刷电路板的方法，还包括，涂敷光阻焊剂以保护电路图案，并露出所述的至少一个焊盘区和球焊盘区以形成至少一个焊盘和球焊盘。
4.根据权利要求1的制作印刷电路板的方法，其特征在于，通过镀金(Au)，在所述至少一个球焊盘区和焊盘区露出的金属层上形成镀层。
5.根据权利要求1的制作印刷电路板的方法，其特征在于，第二光致抗蚀剂较第一光致抗蚀剂相比，与更多量的光起反应。
6.根据权利要求1的制作印刷电路板的方法，包括在电路图案上涂敷抗蚀剂。
7.根据权利要求1的制作印刷电路板的方法，其特征在于，在形成镀层时，金属层用于向所述的至少一个球焊盘区和焊盘区提供足够的电能。
CNB021244723A 2001-07-18 2002-06-28 制作印刷电路板的方法 Expired - Fee Related CN1202696C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법
KR43221/2001 2001-07-18

Publications (2)

Publication Number Publication Date
CN1398152A true CN1398152A (zh) 2003-02-19
CN1202696C CN1202696C (zh) 2005-05-18

Family

ID=19712262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021244723A Expired - Fee Related CN1202696C (zh) 2001-07-18 2002-06-28 制作印刷电路板的方法

Country Status (5)

Country Link
US (1) US6851184B2 (zh)
JP (1) JP4302944B2 (zh)
KR (1) KR100389314B1 (zh)
CN (1) CN1202696C (zh)
TW (1) TW551004B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009132581A1 (zh) * 2008-04-30 2009-11-05 Chen Guofu 一种电镀镍和金的线路板的制作方法
CN104105350A (zh) * 2013-04-02 2014-10-15 深南电路有限公司 选择性电镍金的方法及pcb板、装置
CN105210460A (zh) * 2013-05-22 2015-12-30 三菱制纸株式会社 布线基板的制造方法
CN106034382A (zh) * 2015-03-11 2016-10-19 东洋铝株式会社 电路基板的制造方法及电路基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
FR2871335A1 (fr) * 2004-06-02 2005-12-09 Possehl Electronic France Sa S Procede de depot selectif d'un revetement galvanique sur un circuit electrique miniaturise realise par gravure chimique
KR100614388B1 (ko) * 2005-03-09 2006-08-21 삼성에스디아이 주식회사 이차 전지의 보호회로 기판과 이를 이용한 이차 전지 및 그형성 방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100736636B1 (ko) * 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
KR100891199B1 (ko) * 2007-09-07 2009-04-02 주식회사 코리아써키트 표면처리방법을 개선한 기판 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100890760B1 (ko) * 2007-10-26 2009-03-26 삼성전기주식회사 인쇄회로기판 제조방법
KR101036091B1 (ko) * 2008-11-24 2011-05-19 삼성에스디아이 주식회사 이차 전지용 회로기판 및 이를 구비하는 이차 전지
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법
US9820386B2 (en) * 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
US10443317B2 (en) * 2017-05-03 2019-10-15 Baker Huges, A Ge Company, Llc Electrical test splice for coiled tubing supported well pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613750Y2 (ja) * 1989-02-10 1994-04-13 オージー技研株式会社 低周波治療用導子
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
JPH06112631A (ja) * 1992-09-29 1994-04-22 Mitsubishi Materials Corp 高周波回路基板及びその製造方法
JP3080491B2 (ja) * 1992-11-30 2000-08-28 京セラ株式会社 配線パターン
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2000200963A (ja) * 1999-01-07 2000-07-18 Hitachi Ltd 配線基板及びその製造方法
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009132581A1 (zh) * 2008-04-30 2009-11-05 Chen Guofu 一种电镀镍和金的线路板的制作方法
CN104105350A (zh) * 2013-04-02 2014-10-15 深南电路有限公司 选择性电镍金的方法及pcb板、装置
CN105210460A (zh) * 2013-05-22 2015-12-30 三菱制纸株式会社 布线基板的制造方法
CN105210460B (zh) * 2013-05-22 2019-01-11 三菱制纸株式会社 布线基板的制造方法
CN106034382A (zh) * 2015-03-11 2016-10-19 东洋铝株式会社 电路基板的制造方法及电路基板

Also Published As

Publication number Publication date
CN1202696C (zh) 2005-05-18
US20030014863A1 (en) 2003-01-23
JP4302944B2 (ja) 2009-07-29
US6851184B2 (en) 2005-02-08
JP2003046023A (ja) 2003-02-14
KR100389314B1 (ko) 2003-06-25
TW551004B (en) 2003-09-01
KR20030008531A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
CN1202696C (zh) 制作印刷电路板的方法
US6872590B2 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US6852625B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR101344800B1 (ko) 배선 기판 및 반도체 장치
CN1392611A (zh) 半导体器件及其生产方法
CN1149649C (zh) 半导体元件安装用中继基板的制造方法
CN100524724C (zh) 线焊焊盘和球形焊盘之间厚度不同的半导体封装基片的制造方法
US20080116079A1 (en) Method of manufacturing a wiring board by utilizing electro plating
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
EP2071622A2 (en) Package for semiconductor device and method of manufacturing the same
JP2001251042A (ja) プリント基板のランド形成方法
US20090083976A1 (en) Method for manufacturing printed circuit board
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2022176709A (ja) プリント配線板
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
CN1242603A (zh) 用于凸点焊接的布线板及制造方法和其组装的半导体器件
JP2013222786A (ja) 半導体基板、半導体基板の製造方法及び電子機器
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JPH0364985A (ja) プリント配線板及びその製造方法
HK1024102A (zh) 用於凸点焊接的布线板及制造方法和其组装的半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LG INNOTEK CO., LTD.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG ELECTRONICS Inc.

Address before: Seoul

Patentee before: LG Electronics Inc.

TR01 Transfer of patent right

Effective date of registration: 20100603

Address after: Seoul, South Kerean

Co-patentee after: LG INNOTEK Co.,Ltd.

Patentee after: LG ELECTRONICS Inc.

Address before: Seoul, South Kerean

Patentee before: LG Electronics Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050518

Termination date: 20160628

CF01 Termination of patent right due to non-payment of annual fee