[go: up one dir, main page]

CN1343089A - 具有通道的印刷配线板及其制造方法 - Google Patents

具有通道的印刷配线板及其制造方法 Download PDF

Info

Publication number
CN1343089A
CN1343089A CN01122454.1A CN01122454A CN1343089A CN 1343089 A CN1343089 A CN 1343089A CN 01122454 A CN01122454 A CN 01122454A CN 1343089 A CN1343089 A CN 1343089A
Authority
CN
China
Prior art keywords
wiring layer
coating
insulating barrier
layer
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01122454.1A
Other languages
English (en)
Inventor
渡部永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1343089A publication Critical patent/CN1343089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷配线板,包括;绝缘层;数个配线层;通道,其形成在绝缘层上,一端在绝缘层的第一表面上开口,另外一端由在绝缘层的第二表面上的配线层封闭;第一涂层,其连续覆盖通道的内表面、暴露在第二表面上的配线层;和第二涂层,其在第一涂层上形成叠层,通过与第一涂层共同作用使第一表面上的配线层与在第二表面上的配线层电连通。优点是,配线层可制得更薄一些,节距和图案可更精细一些,从而实现配线层的高密度。

Description

具有通道的印刷配线板及其制造方法
发明领域
本发明涉及具有通道的印刷配线板及其制造方法，该通道用于使数个配线层电连通。
背景技术
例如，用于电子设备如便携式计算机等的半导体器件安装在印刷配线板上。该印刷配线板具有由合成树脂材料制成的绝缘层和数个配线层。该绝缘层具有第一表面和第二表面，第二表面位于第一表面的另外一侧。配线层分别在绝缘层的第一和第二表面上形成叠层。配线层的形状与预定电路图案相对应。用于输入和输出半导体器件的信号插针和电源插针都与这些配线层电连通。
近年来，随着组装密度的提高和性能的提高，半导体器件的信号插针的数目大量增加，增加信号插针密度的趋势正在加强。因此，例如，在高密度插针之间不得不设置一个印刷配线板的配线层，以与信号插针相连接。结果，配线层本身的图案宽度变得极其窄，配线层的节距也进行了细分。
另外一方面，这种印刷配线板具有一通道，以使数个配线层电连通，各配线层由介于其中的绝缘层相互分离。该通道在印刷配线板的制造过程中在绝缘层上形成。
传统的印刷配线板按下列步骤进行制造。首先，准备包铜叠层板。包铜叠层板具有一叠层，在绝缘层的第一表面和第二表面上分别形成铜箔的叠层。在包铜叠层板被切割成预定形状之后，在包铜叠层板的预定位置上形成通道。通道通过在包铜叠层板的绝缘层上进行空穴处理而形成，一端在绝缘层的第一表面上开口，另外一端被绝缘层的第二表面上的配线层封闭。
当在包铜叠层板上形成了通道时，在包铜叠层板上敷设无电解保护涂层。通过这样做，在覆盖了绝缘层的第一表面和第二表面的铜箔上、在通道的内表面上，都形成了第一涂层。然后，在包铜叠层板上敷设电解涂层，在第一涂层上形成了第二涂层的叠层。
然后，在包铜叠层板上覆盖蚀刻保护涂层，并且在包铜叠层板上进行蚀刻。通过这样做，覆盖了第一和第二涂层的铜箔有选择地被蚀刻，从而铜箔变成了精细的电路图案。当蚀刻完成时，除去蚀刻保护涂层。通过这样做，在绝缘层的第一表面和第二表面上分别形成了配线层。这些配线层保持这样的状态，它们通过通道内的第一和第二涂层而电连通。
然而，根据传统的制造印刷配线板的方法，第一涂层和第二涂层都附着在铜箔上，铜箔也将成为配线层。因此，铜箔的厚度大于第一和第二涂层的厚度，该厚度可能大于蚀刻的厚度限制。
特别是，通过蚀刻得到的配线层的图案宽度与该配线层的厚度有关，通常，最小图案宽度为配线层厚度的10-20次折叠的程度。因此，随着配线层的节距和图案宽度越来越细化，作为按上述方法获得的印刷配线板，相对应配线层的图案宽度而言，配线层本身变得太厚了。结果，蚀刻变得不完全，相邻的配线层可能产生短路，配线层的更细化不可能实现。
另外，柔性印刷配线板中，热塑树脂薄膜作为绝缘层，经常被反复弯曲或以U形状态安装在电子装置上。因此，如果涂层都附着在铜箔上，而铜箔位于柔性印刷配线板被弯曲的内表面，特别是当柔性印刷配线板被反复弯曲时，涂层可能会松动，也可能发生断裂。该松动的涂层可能介于相邻的配线层之间，在这些配线层之间造成短路。另外，涂层的失去导致配线层本身容易被折断。因此，从电连通的角度看，具有传统的细化配线层的印刷配线板的可靠性较低。
发明概述
本发明的目的是提供一种印刷配线板和制造印刷配线板的方法，其中，配线层可制得尽可能薄，以可承受的方式适应于使配线层更细化的趋势。
为了实现该目的，根据本发明第一方面的印刷配线板包括；绝缘层，其具有第一表面和第二表面，第二表面位于第一表面的另外一侧；数个配线层，其形状与预定电路图案相对应，所述配线层通过蚀刻金属铜箔而形成，金属铜箔)分别在所述绝缘层的所述第一表面和所述第二表面上形成叠层；通道，其形成在所述绝缘层上，所述通道具有一端和另外一端，一端在所述绝缘层的所述第一表面上开口，另外一端由在所述绝缘层的所述第二表面上形成的所述配线层封闭；第一涂层，所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内形成在所述第二表面上的所述配线层、和配线层的一部分，该部分形成在所述第一表面上，并且面对着所述通道的一端；和第二涂层，所述第二涂层在所述第一涂层上形成叠层，通过与所述第一涂层共同作用使在所述第一表面上形成的配线层与在所述第二表面上形成的所述配线层电连通。
另外，为了实现该目的，根据本发明第二方面的印刷配线板包括；叠层，所述叠层包括绝缘层和数个配线层，绝缘层具有第一表面和第二表面，第二表面位于第一表面的另外一侧，配线层在绝缘层的所述第一表面和所述第二表面上形成叠层，并且位于绝缘层的内侧，配线层的形状与预定电路图案相对应；通道，其形成在所述叠层上，所述通道具有一端和另外一端，一端在所述绝缘层的所述第一表面上开口，另外一端由在所述绝缘层内形成的所述配线层封闭；第一涂层，所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内形成在所述绝缘层内的所述配线层、和配线层的一部分，该部分形成在所述第一表面上，并且面对着所述通道的一端；和第二涂层，所述第二涂层在所述第一涂层上形成叠层，通过与所述第一涂层共同作用使在所述第一表面上形成的配线层与在所述绝缘层内形成的所述配线层电连通。
根据这样的结构，由于第一和第二涂层形成在跨越在配线层之间的通道的一部分上，因此，第一和第二涂层不可能残留或附着在配线层上。因此，配线层可以制得更薄，配线层的图案宽度可以更细化。
另外，在绝缘层例如由柔性材料如树脂薄膜等制成的情况下，具有下列优点：由于第一和第二涂层不需要在配线层上形成叠层，通过采用轧制的铜箔作为构成配线层的金属铜箔，即使弯曲力反复作用在印刷配线板上，即使在弯曲成U形状态的情况下使用，也可以防止由于涂层的失去而导致的配线层断裂。因此，电连通的可靠性提高了，印刷配线板的使用寿命延长了。
为了实现该目的，根据本发明第一方面的所述印刷配线板的制造方法应用于这样的印刷配线板，其包括：绝缘层，其具有所述第一表面和所述第二表面，所述第二表面位于所述第一表面的另外一侧；和数个配线层，其形状与预定电路图案相对应，其特征在于：所述方法包括下列步骤：第1步，在所述绝缘层的所述第一和第二表面上分别形成所述配线层；第2步，形成通道，其一端在所述第一表面上开口，另外一端由所述第二表面上的所述配线层封闭；第3步，以第一涂层覆盖所述绝缘层的所述第二表面和在所述第二表面上的所述配线层；第4步，以所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内的所述第二表面上的所述配线层、和所述第一表面上的配线层；第5步，以所述第二涂层覆盖除了一部分的区域，在该部分，所述通道的一端在所述绝缘层的所述第一表面和在所述第一表面上的所述配线层上开口；第6步，在所述第一涂层上形成所述第二涂层的叠层，通过所述第一和第二涂层使所述第一表面上的配线层与所述第二表面上的所述配线层电连通；第7步，在所述配线层之间完成了电连通之后，除去第一和第二涂层；和第8步，除去暴露在所述绝缘层的所述第一表面上的所述第一涂层，以及除去所述第二涂层。
另外，为了实现该目的，根据本发明第二方面的所述印刷配线板的制造方法包括下列步骤：第1步，获得叠层，所述叠层包括所述绝缘层和数个配线层，绝缘层具有第一表面和第二表面，第二表面位于第一表面的另外一侧，配线层在绝缘层的所述第一表面和所述第二表面上形成叠层，并且位于绝缘层的内侧，配线层的形状与预定电路图案相对应；第2步，形成通道，所述一端在所述绝缘层的所述第一表面上开口，另外一端由在所述绝缘层内形成的所述配线层封闭；第3步，以第一涂层覆盖所述绝缘层的所述第二表面和在所述第二表面上形成叠层的所述配线层；第4步，以所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内的所述绝缘层内的所述配线层、和所述绝缘层的所述第一表面上的配线层；第5步，以所述第二涂层覆盖除了一部分以外的区域，在该部分，所述通道的一端在所述绝缘层的所述第一表面和在所述第一表面上的所述配线层上开口；第6步，在所述第一涂层上形成所述第二涂层的叠层，通过所述第一和第二涂层使所述第一表面上的配线层与所述绝缘层内的所述配线层电连通；第7步，在所述配线层之间完成了电连通之后，除去第一和第二涂层；和第8步，除去暴露在所述绝缘层的所述第一表面上的所述第一涂层，以及除去所述第二涂层。
根据这样的制造方法，当通道的内表面上形成了第一和第二涂层时，具有配线层的绝缘层的第二表面被第一保护涂层覆盖。因此，第一和第二涂层不会都附着在第二表面的配线层上。同时，通道的另外一端由配线层封闭。因此，残留在通道内的第一和第二涂层不会暴露在绝缘层的第二表面上。
另外，当通道的内表面上形成第二涂层时，大多数绝缘层的第一表面，除了对应于通道的一端的部分，都由第二保护涂层覆盖。因此，第二涂层不会都附着在第一表面的配线层上。另外，由于第一表面上的第一涂层在最后的步骤中被除去，第一涂层不会象附着在第一表面的配线层上一样残留。
因此，绝缘层的第一和第二表面上的配线层可以制得更薄，这些配线层的节距和图案宽度可更容易细化。
另外，在绝缘层例如由柔性材料如树脂薄膜等制成的情况下，具有下列优点：由于第一和第二涂层不需要在配线层上形成叠层，通过采用轧制的铜箔作为构成配线层的金属铜箔，即使弯曲力反复作用在印刷配线板上，即使在弯曲成U形状态的情况下使用，也可以防止由于涂层的失去而导致的配线层断裂。因此，电连通的可靠性提高了，印刷配线板的使用寿命延长了。
为了实现该目的，根据本发明第三方面的所述印刷配线板的制造方法应用于这样的印刷配线板，该印刷配线板包括：绝缘层，其具有所述第一表面和所述第二表面，所述第二表面位于所述第一表面的另外一侧；和数个配线层，其形状与预定电路图案相对应，其特征在于：所述方法包括下列步骤：第1步，在所述绝缘层的所述第一和第二表面上形成所述配线层；第2步，形成通道，其一端在所述第一表面上开口，另外一端由所述绝缘层的所述第二表面上的所述配线层封闭；第3步，以所述涂层覆盖所述绝缘层的所述第二表面，覆盖除了一部分以外的区域，在该部分，所述通道的一端在所述绝缘层的所述第一表面和在所述第一和第二表面上的所述配线层上开口；第4步，以所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内的所述第二表面上的所述配线层、和一部分配线层，配线层在所述绝缘层的所述第一表面上形成，该处没有所述涂层；第5步，在所述第一涂层上形成所述第二涂层的叠层，通过所述第一和第二涂层使所述第一表面上的配线层与所述第二表面上的所述配线层电连通；第6步，在所述配线层之间完成了电连通之后，除去第一和第二涂层。
为了实现该目的，根据本发明第四方面的所述印刷配线板的制造方法包括下列步骤：第1步，获得叠层，所述叠层包括所述绝缘层和数个配线层，绝缘层具有所述第一表面和所述第二表面，所述第二表面位于所述第一表面的另外一侧，配线层在绝缘层的所述第一表面和所述第二表面上形成叠层，并且位于绝缘层的内侧，配线层的形状与预定电路图案相对应；第2步，形成通道，所述一端在所述绝缘层的所述第一表面上开口，另外一端在叠层上由在所述绝缘层内形成的所述配线层封闭；第3步，以所述涂层覆盖所述绝缘层的所述第二表面，覆盖除了一部分以外的区域，在该部分，所述通道的一端在所述绝缘层的所述第一表面和在所述第一和第二表面上的所述配线层上开口；第4步，以所述第一涂层连续覆盖所述通道的所述内表面、暴露在所述通道内的所述绝缘层内的所述配线层、和一部分区域，该部分在所述绝缘层的所述第一表面上的所述配线层的没有所述涂层之处；第5步，在所述第一涂层上形成所述第二涂层的叠层，通过所述第一和第二涂层使所述第一表面上的配线层与所述绝缘层内的所述配线层电连通；第6步，在所述配线层之间完成了电连通之后，除去所述涂层。
根据这样的制造方法，当通道的内表面上形成了第一和第二涂层时，绝缘层的第一和第二表面以及这些表面上的配线层都被保护涂层覆盖。因此，第一和第二涂层不会都附着在第一和第二表面的配线层上。同时，通道的另外一端由配线层封闭。因此，残留在通道内的第一和第二涂层不会暴露在绝缘层的第二表面上。
因此，绝缘层的第一和第二表面上的配线层可以制得更薄，这些配线层的节距和图案宽度可更容易细化。
另外，在绝缘层例如由柔性材料如树脂薄膜等制成的情况下，具有下列优点：由于第一和第二涂层不需要在配线层上形成叠层，通过采用轧制的铜箔作为构成配线层的金属铜箔，即使弯曲力反复作用在印刷配线板上，即使在弯曲成U形状态的情况下使用，也可以防止由于涂层的失去而导致的配线层断裂。因此，电连通的可靠性提高了，印刷配线板的使用寿命延长了。
本发明其它的目的和优点在下面的说明中可得到体现，通过下面的说明，某些是明显的，某些在实施本发明时可意识到。特别是，通过下面提出的实施例及其组合，可以实现本发明这些目的和优点。
对附图的简要说明
附图和上面的总体说明及下面的对实施例的详细说明都用于解释本发明的原理，包含在说明书中的附图也构成说明书的一部分，用于解释本发明的推荐实施例。
图1是根据本发明第一实施例的印刷配线板的横截面图。
图2是根据本发明第一实施例的包铜叠层板的横截面图，该包铜叠层板具有绝缘层和配线层，配线层在绝缘层的第一和第二表面上形成叠层。
图3是根据本发明第一实施例的包铜叠层板的横截面图，示出了在绝缘层上形成通道的状态。
图4是根据本发明第一实施例的包铜叠层板的横截面图，示出了在绝缘层的第二表面上敷设无电解保护涂层的状态。
图5是根据本发明第一实施例的包铜叠层板的横截面图，示出了在绝缘层的第一表面和通道的内表面上形成第一涂层的状态。
图6是根据本发明第一实施例的包铜叠层板的横截面图，示出了在绝缘层的第一涂层上敷设电解保护涂层的状态。
图7是根据本发明第一实施例的包铜叠层板的横截面图，示出了在第一涂层上形成第二涂层的叠层的状态。
图8是根据本发明第一实施例的包铜叠层板的横截面图，示出了电解保护涂层被除去的状态。
图9是根据本发明第一实施例的包铜叠层板的横截面图，示出了无电解保护涂层被除去的状态。
图10是根据本发明第二实施例的包铜叠层板的横截面图，示出了在绝缘层的第一和第二表面和配线层上覆盖保护涂层的状态。
图11是根据本发明第二实施例的包铜叠层板的横截面图，示出了在通道的内表面上形成第一涂层的状态。
图12是根据本发明第二实施例的包铜叠层板的横截面图，示出了在第一涂层上形成第二涂层的叠层的状态。
图13是根据本发明第三实施例的多层印刷配线板的横截面图。
图14是根据本发明第三实施例的一个叠层的横截面图，该叠层具有第一至第三配线层。
图15是根据本发明第三实施例的一个叠层的横截面图，其中，形成了通道。
图16是根据本发明第三实施例的一个叠层的横截面图，其中，示出了在绝缘层的第二表面上敷设无电解保护涂层的状态。
图17是根据本发明第三实施例的一个叠层的横截面图，其中，示出了在绝缘层的第一表面和通道的内表面上形成第一涂层的状态。
图18是根据本发明第三实施例的一个叠层的横截面图，其中，示出了在第一涂层上敷设电解保护涂层的状态。
图19是根据本发明第三实施例的一个叠层的横截面图，其中，示出了在第一涂层上形成第二涂层的叠层的状态。
图20是根据本发明第三实施例的一个叠层的横截面图，其中，示出了电解保护涂层被除去的状态。
图21是根据本发明第三实施例的一个叠层的横截面图，其中，示出了无电解保护涂层被除去的状态。
图22是根据本发明第四实施例的包铜叠层板的横截面图，该包铜叠层板具有绝缘层和配线层，配线层在绝缘层的第一和第二表面上形成叠层。
图23是根据本发明第四实施例的包铜叠层板的横截面图，示出了在绝缘层上形成通道的状态。
图24是根据本发明第四实施例的包铜叠层板的横截面图，示出了在绝缘层的第一和第二表面和配线层上覆盖保护涂层的状态。
图25是根据本发明第四实施例的包铜叠层板的横截面图，示出了在通道的内表面上形成第一涂层的状态。
图26是根据本发明第四实施例的包铜叠层板的横截面图，示出了在第一涂层上形成第二涂层的叠层的状态。
图27是根据本发明第四实施例的包铜叠层板的横截面图，示出了保护涂层被除去和配线层暴露的状态。
图28是根据本发明第四实施例的包铜叠层板的横截面图，示出了在绝缘层的第一和第二表面和配线层上敷设覆盖配线层的保护涂层的状态。
图29是根据本发明第五实施例的包铜叠层板的横截面图，示出了在通道的内表面上形成第一涂层的状态。
图30是根据本发明第五实施例的包铜叠层板的横截面图，示出了在第一涂层上形成第二涂层的叠层的状态。
图31是根据本发明第六实施例的印刷配线板的横截面图。
图32是根据本发明第六实施例的包铜叠层板的横截面图，示出了在绝缘层的第一涂层上敷设电解保护涂层的状态。
图33是根据本发明第六实施例的包铜叠层板的横截面图，示出了在第一涂层上形成第二涂层的叠层的状态。
图34是根据本发明第六实施例的包铜叠层板的横截面图，示出了电解保护涂层被除去和具有加厚部分的配线层暴露的状态。
图35是根据本发明第六实施例的包铜叠层板的横截面图，示出了无电解保护涂层被除去和第二表面的配线层被暴露的状态。对本发明的详细说明
下面结合附图1-9对本发明的第一实施例进行说明。
图1示出了硬质印刷配线板1，该配线板用于电子装置，如便携式计算机。该印刷配线板1包括作为基体的绝缘层2和作为印刷导体的配线层3、4。
绝缘层2具有平板形状，由合成树脂材料制成。绝缘层2具有第一表面2a和第二表面2b，第二表面2b位于第一表面2a的另外一侧。配线层3在绝缘层2的第一表面2a上形成叠层。配线层4在绝缘层2的第二表面2b形成叠层。配线层3、4由铜箔制成，具有矩形横截面的形状，与第一表面2a和第二表面2b上的预定电路图案相对应。
绝缘层2具有通道7，以与配线层3、4电连通。通道7沿厚度方向穿透绝缘层2。通道7具有一端7a和另外一端7b，另外一端7b位于一端7a的另外一侧。通道7的一端7a在第一表面2a上开口，开口的位置没有绝缘层2的第一表面2a上的配线层3。通道7的另外一端7b到达绝缘层2的第二表面2b上的配线层4。通道7的另外一端7b在绝缘层2的第二表面2b上没有开口，而由在第二表面2b上形成的配线层4封闭。因此，配线层4具有暴露在通道7内的后表面，该后表面面对着通道7的一端7a。
通道7的内表面由第一涂层8覆盖。第一涂层8的作用是导电衬底。第一涂层8连续覆盖暴露在通道7内的配线层4的后表面。第一涂层8具有翼部9，该翼部9从通道7的一端7a在绝缘层2的第一表面2a上延伸。翼部9覆盖的部分在没有配线层3处延续至通道7的一端7a。
第一涂层8由第二涂层10覆盖。第二涂层10具有翼部11，该翼部11从通道7的一端7a在绝缘层2的第一表面2a上延伸。翼部11在第一涂层8的翼部9上形成叠层。因此，由绝缘层2夹在其中而相互分离的配线层3、4通过通道7内的第一涂层8和第二涂层10而电连通。
下面结合附图2-9说明具有上述结构的印刷配线板1的制造过程。
首先，准备包铜叠层板14。包铜叠层板14由绝缘层2和铜箔13a、13b构成，铜箔13a、13b在绝缘层2的第一表面2a和第二表面2b上形成叠层。包铜叠层板14被切割成与印刷配线板1相对应的尺寸。在切割之后，如果在包铜叠层板14上涂有蚀刻保护涂层，在包铜叠层板14上进行蚀刻操作。铜箔13a、13b被蚀刻，如图2所示，在绝缘层2的第一表面2a和第二表面2b上形成配线层3、4。
然后，如图3所示，在包铜叠层板14上采用激光工艺形成通道7。用于激光工艺的激光在没有配线层3的部位照射绝缘层2的第一表面2a，沿绝缘层2的厚度方向切削绝缘层2。当通道7的另外一端7b到达绝缘层2的第二表面2b上的配线层4时，这种激光切削操作就停止。结果，通道7的一端7a在绝缘层2的第一表面2a上开口，而配线层4的后表面暴露在通道7的内侧。
然后，如图4所示，在绝缘层2的第二表面2b上敷设无电解保护涂层(第一保护涂层)15。无电解保护涂层15覆盖了绝缘层2的第二表面2b和第二表面2b的配线层4。
然后，在包铜叠层板14上敷设无电解保护涂层。通过这样做，如图5所示，在包铜叠层板14的外侧，在没有覆盖无电解保护涂层15的暴露部分，具体地说，在具有配线层3的绝缘层2的第一表面2a上、在通道7的内表面、和在暴露在通道7内的配线层4的后表面上，都连续地形成了第一涂层8。
然后，如图6所示，除了包围通道7的一端7a的区域，即除了覆盖第一涂层8的绝缘层2的第一表面2a的区域，都敷设电解保护涂层(第二保护涂层)16。结果，在通道7和通道7的一端7a周围的区域之外，包铜叠层板14被覆盖了第一和第二保护涂层15、16，并且保持这样的状态，仅有位于通道7的内表面和通道7的一端7a周围的第一涂层8暴露在包铜叠层板14的外侧。
然后，在包铜叠层板14上敷设电解涂层。通过这样做，如图7所示，第二保护涂层10在覆盖了通道7的内表面的第一涂层8的外侧形成了叠层。另外，在第一涂层8外侧的通道7的一端7a周围的区域不被电解保护涂层16覆盖，而暴露在包铜叠层板14的外侧。因此，第二保护涂层10连续附着的部分形成了叠置在配线层3上的翼部11。
然后，如图8和9所示，绝缘层2的第二表面2b的无电解保护涂层15被除去，绝缘层2的第一表面2a上的电解保护涂层16也被除去。通过这样做，覆盖着第一涂层8的配线层4和配线层3就暴露出来。
最后，在包铜叠层板14上轻轻地进行蚀刻，配线层3上的第一涂层8被除去。
通过这样一系列的步骤，第一和第二保护涂层8、10包围了通道7的内表面和通道7的一端7a，也得到了通过第一和第二保护涂层8、10而使配线层3、4电连通的印刷配线板1。
根据本发明的第一实施例，在包铜叠层板14上形成配线层3、4比通道7早。因此，在通道7的部位敷设无电解涂层和电解涂层时，绝缘层2的第二表面2b已经被无电解保护涂层15覆盖着。因此，第一和第二保护涂层8、10不会都附着在第二表面2b的配线层4上，配线层4仅由铜箔13b构成。
另外，在通道7的部位先敷设电解涂层，然后再敷设无电解涂层时，绝缘层2的第一表面2a也被电解保护涂层16覆盖着。因此，在无电解保护涂层15和电解保护涂层16从包铜叠层板14上被除去之后，仅通过在包铜叠层板14上进行蚀刻，第一表面2a上的第一涂层8被除去。因此，不会出现第一涂层8残留在第一表面2a的配线层3上的情况，配线层3仅由铜箔13a构成。
另外，通道7的另外一端7b由形成在绝缘层2的第二表面2b上的配线层4封闭，因此，与配线层3、4电连通的第一和第二保护涂层8、10不会暴露于绝缘层2的第二表面2b。
因此，第一和第二涂层8、10仅存在于通道7的部位，尽管已经在包铜叠层板14上进行了涂层工艺，在构成配线层3、4的铜箔13a、13b上不会附着过量的涂层。因此，配线层3、4可以更薄一些，配线层3、4的节距和图案可容易地制得更精细一些。这样，优点是可容易地对应于配线层3、4的高密度。
应该注意到，本发明并不局限于第一实施例，在图10-12中还示出了第二实施例。在第二实施例中，在形成通道7之后，印刷配线板1的制造步骤不同于第一实施例。
如图10所示，当在包铜叠层板14上形成了通道7时，在绝缘层2的第一和第二表面2a、2b上分别敷设保护涂层18。保护涂层18覆盖了沿配线层3的第一表面2a的除了通道7的一端7a部位的区域，并且全部覆盖了绝缘层2的第二表面2b和在第二表面2b上形成的配线层4。
然后，在由保护涂层18覆盖的包铜叠层板14上敷设无电解涂层。通过这样做，在暴露于包铜叠层板14的外侧而没有被保护涂层18覆盖的部位，具体地说，如图11所示，在封闭通道7的另外一端7b的配线层4的后表面和通道7的内表面，都连续形成了作为导电衬底的第一涂层8。
另外，在通道7的一端7a周围的区域，绝缘层2的第一表面2a暴露在外侧，没有被保护涂层18覆盖。因此，在这里也连续地附着了保护涂层18，该部位作为翼部9。
然后，在由保护涂层18覆盖的包铜叠层板14上敷设电解涂层。通过这样做，如图12所示，在第一涂层8形成了第二保护涂层10的叠层。该第二保护涂层10以跨越方式邻近通道7沿配线层3延伸。翼部11在第一保护涂层8的翼部9上形成了叠层。
最后，保护涂层186从包铜叠层板14上被除去，配线层3、4暴露出来。通过这样一系列的步骤，形成了第一和第二保护涂层8、10，包围了通道7的内表面和通道7的一端7a，也得到了通过第一和第二保护涂层8、10而使配线层3、4电连通的印刷配线板1。
因此，根据本发明的第二实施例，在通道7上敷设无电解涂层或电解涂层时，配线层3、4被保护涂层18覆盖着。因此，过量的涂层不会附着在构成配线层3、4的铜箔13a、13b上，因此，配线层3、4可以更薄一些。因此，配线层3、4的节距和图案可容易地制得更精细一些，从而实现了配线层3、4的高密度。
图13-21示出了本发明的第三实施例。
在第三实施例中，本发明应用于多层印刷配线板21。在第三实施例中，相同的附图标记代表与第一实施例相同的结构，因此，相应的说明被省略。
图13示出了硬质的多层印刷配线板21。该多层印刷配线板21包括叠层22。叠层22包括绝缘层23和第一至第三配线层24、25、26。绝缘层23具有第一表面23a和第二表面23b，第二表面23b位于第一表面23a的另外一侧。第一配线层24在绝缘层23的第一表面23a上形成叠层。第二配线层25在绝缘层23的第二表面23b形成叠层。第三配线层26位于绝缘层23的内侧。因此，第一至第三配线层24、25、26通过使绝缘层23夹在其中而形成叠层。
叠层22具有通道27。该通道27用于使在第一表面23a上形成的第一配线层24与绝缘层23内侧的第三配线层26电连通。通道27具有一端27a和另外一端27b，另外一端27b位于一端27a的另外一侧。通道27的一端27a在绝缘层23的第一表面23a上开口，开口的位置没有第一配线层24。通道27的另外一端27b到达绝缘层23内的第三配线层26，并且由第三配线层26封闭。因此，第三配线层的后表面暴露在通道27内。该后表面面对着通道27的一端27a。
通道27的内表面由第一涂层8覆盖。第一涂层8连续覆盖暴露在通道27内的第三配线层26的后表面。另外，第一涂层8具有翼部9，该翼部9从通道27的一端27a在绝缘层23的第一表面23a上延伸。翼部9在第一配线层24的外侧覆盖包围通道27的一端27a的一部分。
第一涂层8由第二涂层10覆盖。第二涂层10的翼部11在第一涂层8的翼部9上形成叠层。因此，叠层22的第一和第三配线层24、26通过第一和第二涂层8、10而电连通。
下面结合附图14-21说明具有上述结构的多层印刷配线板21的制造方法的步骤。
首先，用积木方法形成叠层22。然后，如图15所示，在叠层22上采用激光工艺形成通道27。用于激光工艺的激光在绝缘层23的第一表面23a的外侧照射没有第一配线层24的部位，沿绝缘层23的厚度方向切削绝缘层23。当通道27的另外一端27b到达绝缘层23内的第三配线层26时，这种激光切削操作就停止，从而使第三配线层26的后表面暴露在通道27的内侧。
然后，如图16所示，在绝缘层23的第二表面23b上敷设无电解保护涂层15(第一保护涂层)。无电解保护涂层15覆盖了绝缘层23的第二表面23b和在第二表面23b上形成的第二配线层25。
然后，在叠层22上敷设无电解保护涂层。通过这样做，如图17所示，在叠层22的外侧，在没有覆盖无电解保护涂层15的暴露部分，具体地说，在具有第一配线层24的绝缘层23的第一表面23a上、在通道27的内表面、和在暴露在通道27内的第三配线层26的后表面上，都连续地形成了第一涂层8。
然后，如图18所示，除了包围通道27的一端27a的区域，即除了覆盖第一涂层8的绝缘层23的第一表面23a的区域，都敷设电解保护涂层(第二保护涂层)16。结果，仅有位于通道27的内表面和通道27的一端27a周围的第一涂层8暴露在叠层22的外侧。
然后，在叠层22上敷设电解涂层。通过这样做，如图19所示，第二保护涂层10在覆盖了通道27的内表面的部分形成了叠层，在该部位第一涂层8的外侧不存在电解保护涂层16。另外，在第一涂层8外侧的通道27的一端27a周围的区域不被电解保护涂层16覆盖，而暴露在外。因此，第二保护涂层10也连续附着在这里，该部分的作用是形成了叠置在第一配线层23上的翼部11。
然后，如图20和21所示，绝缘层23的第二表面23b的无电解保护涂层15被除去，绝缘层23的第一表面23a上的无电解保护涂层16也被除去。通过这样做，覆盖着第一涂层8的第二表面25和第一配线层44就暴露出来。
最后，在叠层22上轻轻地进行蚀刻，仅第一配线层24上的第一涂层8被除去。
根据这样的多层印刷配线板21，在通道27的一部分敷设无电解涂层和电解涂层时，绝缘层23的第二表面23b被无电解保护涂层15覆盖着。因此，第一和第二保护涂层8、10不会都附着在绝缘层23的第二表面23b上形成的第二配线层25上。
另外，在通道27的一部分先敷设电解涂层，然后再敷设无电解涂层时，绝缘层23的第一表面23a被电解保护涂层16覆盖着。因此，在无电解保护涂层15和电解保护涂层16从叠层22上被除去之后，仅通过在叠层22上进行蚀刻，第一表面23a上的第一涂层8就可容易地被除去。因此，不会出现第一涂层8残留在第一配线层24上的情况。
因此，第一和第二配线层24、25可以制得更薄一些，第一和第二配线层24、25的节距和图案可制得更精细一些。
另外，图22-27示出了本发明的第四实施例。
在第四实施例中，本发明应用于柔性印刷配线板31，其基本制造步骤类似于根据第一实施例的硬质印刷配线板1。
首先，准备叠层30。叠层30包括由柔性树脂薄膜制成的绝缘层32和轧制的铜箔35a和35b。绝缘层32具有第一表面32a和第二表面32b，第二表面32b位于第一表面32a的另外一侧。一个轧制的铜箔35a在绝缘层32的第一表面32a上形成叠层，另外一个轧制的铜箔35b在绝缘层32的第二表面32b形成叠层。
当叠层30被切削至对应于印刷配线板31的尺寸时，在轧制的铜箔35a和35b上进行蚀刻。通过这样做，如图22所示，在第一表面32a和第二表面32b上形成了配线层33、34。
然后，如图23所示，在叠层30上采用激光工艺形成通道37。用于激光工艺的激光在绝缘层32的第一表面32a的外侧照射没有配线层33的部位，沿绝缘层33的厚度方向切削绝缘层32。当通道37的另外一端37b到达绝缘层32的第二表面32b的配线层34时，这种激光切削操作就停止。结果，配线层34的后表面暴露在通道37的内侧，而通道37的一端37a在绝缘层32的第一表面32a上有开口。
然后，如图24所示，在绝缘层32的第一表面32a和第二表面32b上分别敷设保护涂层38。保护涂层38完全覆盖了绝缘层32的第二表面32b和第二表面32b上的配线层34，并且还覆盖了在第一表面32a和配线层33的外侧除了包围通道37的一端37a的部分。
然后，在覆盖了保护涂层38的叠层30上敷设无电解保护涂层。通过这样做，如图25所示，在外侧没有覆盖保护涂层38的暴露部分，具体地说，在通道37的内表面和在暴露在通道37内的配线层34的后表面上，都连续地形成了第一涂层39。第一涂层39的作用是导电衬底。
另外，在绝缘层32的第一表面32a的外侧的包围通道37的一端37a的区域暴露在外侧，而不被保护涂层38覆盖。因此，第一保护涂层39也连续附着在这里，该部分的作用是形成了翼部41，该翼部41在配线层33上覆盖了至通道37的一端37a的区域。
然后，在覆盖了保护涂层38的叠层30上敷设电解涂层。通过这样做，如图26所示，第二保护涂层42在第一涂层39上形成了叠层。第二保护涂层42具有翼部43，该翼部43延伸至邻近通道37的配线层33。翼部43在第一涂层39的翼部41上形成了叠层。
最后，如图27所示，从叠层30上除去保护涂层38，使配线层33、34暴露出来。通过这样一系列的步骤，第一和第二保护涂层39、42包围了通道37的内表面和通道37的一端37a，也得到了通过第一和第二保护涂层39、42而使配线层33、34电连通的柔性印刷配线板31。
因此，根据本发明的第四实施例，在通道37的部位敷设无电解涂层和电解涂层时，配线层33、34已经被无电解保护涂层38覆盖着。因此，过量的涂层不会附着在构成配线层33、34的轧制铜箔35a、35b上，配线层33、34可以制得更薄一些。因此，配线层33、34的节距和图案可制得更精细一些，从而实现于配线层33、34的高密度。
另外，构成配线层33、34的轧制铜箔35a、35b具有非常好的柔性，不容易被折断。因此，在配线层33、34直接暴露而不被第一和第二保护涂层39、42覆盖的情况下，即使在柔性配线板31上反复施加弯曲力，即使在U形的弯曲状态下使用，也可以防止配线层33、34的断裂。因此，优点是电连通的可靠性提高了，柔性配线板31的寿命延长了。
图28-30示出了本发明的第五实施例。
在第五实施例中，在第四实施例中采用的制造方法应用于在第三实施例中示出的多层印刷配线板21。在第五实施例中，在叠层22上形成通道27之后，的制造步骤不同于第三实施例。
当在叠层22上形成通道27时，如图28所示，在绝缘层23的第一和第二表面23a、23b上分别敷设保护涂层38。保护涂层38覆盖了在第一表面32a的外侧除了包围通道27的一端27a的部分和第一配线层24，并且完全覆盖了绝缘层23的第二表面23b和在第二表面23b上形成的第二配线层25。
然后，在覆盖了保护涂层38的叠层22上敷设无电解保护涂层。通过这样做，如图29所示，在叠层22的外侧，在没有覆盖保护涂层38的暴露部分，具体地说，在通道27的内表面、和在配线层26的后表面上，都连续地形成了第一涂层8。
另外，在绝缘层23的第二表面23b外侧的通道27的一端27a周围的区域不被保护涂层38覆盖，而暴露在外。因此，第一涂层8也连续附着在这里，该部分的作用是形成了叠置在第一配线层24上延伸至通道27的一端27a的翼部9。
然后，在覆盖了保护涂层38的叠层22上敷设电解保护涂层。通过这样做，如图30所示，在第一涂层8上形成了第二保护涂层10的叠层。第二涂层10具有翼部11邻近通道27的一端27a沿第一配线层24延伸。该翼部11在第一保护涂层8的翼部9上形成了叠层。最后，保护涂层38从叠层22上被除去，第一和第二配线层24、25暴露出来。
因此，根据本发明的第五实施例，在通道27上敷设无电解涂层或电解涂层时，第一配线层24和第二配线层25被保护涂层38覆盖着。因此，过量的涂层不会都附着在第一和第二配线层24、25上，这些配线层24、25可以制得更薄一些。因此，第一和第二配线层24、25的节距和图案可制得更精细一些，可以实现把第一和第二配线层24、25的密度提高得更大。
图31-35示出了本发明的第六实施例。
在第六实施例中示出的印刷配线板51类似于在第一实施例中示出的印刷配线板1，其形状和制造步骤基本上类似于在第一实施例中示出的印刷配线板。在第六实施例中，相同的附图标记代表与第一实施例相同的结构，因此，相应的说明被省略。
如图31所示，印刷配线板51具有加厚部分52，加厚部分52的厚度在配线层3的特定部分3a上加厚。加厚部分52由第一和第二涂层8、10在铜箔13a上形成叠层而构成，流经配线层3的特定部分3a的电流容量因涂层8、10而增加。
具有这样的结构的印刷配线板51按照如下步骤进行制造。
从在绝缘层2上形成通道7的步骤至通道7的内表面被第一涂层8覆盖的步骤都类似于第一实施例。因此，下面说明在第六实施例中在通道7的内表面上形成了第一涂层8之后的步骤。
如图32所示，除了在由第一涂层8覆盖的绝缘层2的第一表面2a的外侧包围通道7的一端7a的区域，都敷设电解保护涂层16。然后，在电解保护涂层16的外侧对应于配线层3的特定部分3a的部分形成缺口53。缺口53在第一涂层8上开口。结果，在第一涂层18之外，通道7的内表面、位于一端7a周围的部分、和对应于配线层3的特定部分3a的部分都保持这样的状态，即都暴露在包铜叠层板14的外侧。
然后，在包铜叠层板14上敷设电解涂层。通过这样做，如图33所示，在第一涂层18的外侧对应于配线层3的特定部分3a的部分形成了第二保护涂层10的叠层。因此，在配线层3的特定部分3a，在铜箔13a上形成叠层的第一和第二保护涂层8、10都作为加厚部分52。加厚部分52的厚度等于翼部9、11的总厚度。
然后，如图34和35所示，绝缘层2的第二表面2b的无电解保护涂层15被除去，绝缘层2的第一表面2a上的电解保护涂层16也被除去。通过这样做，配线层3、4就暴露出来。最后，在包铜叠层板14上进行蚀刻，仅有在配线层3上形成的第一涂层8被除去。通过这样做，就得到了在配线层3的特定部分3a具有加厚部分52的印刷配线板51。
因此，根据第六实施例，通过在配线层3的特定部分3a设置加厚部分52，可增加配线层3的电流容量，而不会增加配线层3的图案宽度。因此，即使在大量电流流经配线层3的情况下，配线层3也可制得更薄一些，该配线层3可容易地设置在其它的配线层之间。
另外，由于配线层3的电流容量增加了，配线层3的电阻值可减小。因此，可防止在导电过程中配线层3的发热，也可防止由于发热引起的绝缘层2的颜色发生变化等。
另外，根据上述方法，仅通过对电解保护涂层16进行处理，就可以增加配线层3的厚度。因此，可容易得到在配线层3的特定部分3a具有加厚部分52的印刷配线板51。
本领域的技术人员可容易发现其它的优点和进行其它的修改。因此，本发明的更宽的保护范围不是局限于说明书中的特定细节和有代表性的实施例。因此，可以对本发明进行各种修改，而不会超出本发明的精神和范围，本发明的保护范围由所附的权利要求书及其等同替代进行限定。

Claims (13)

1.一种印刷配线板，其特征在于：该印刷配线板包括；
绝缘层(2)，其具有第一表面(2a)和第二表面(2b)，第二表面(2b)位于第一表面(2a)的另外一侧；
数个配线层(3，4)，其形状与预定电路图案相对应，所述配线层(3，4)通过蚀刻金属铜箔(13a，13b)而形成，金属铜箔(13a，13b)分别在所述绝缘层(2)的所述第一表面(2a)和所述第二表面(2b)上形成叠层；
通道(7)，其形成在所述绝缘层(2)上，所述通道(7)具有一端(7a)和另外一端(7b)，一端(7a)在所述绝缘层(2)的所述第一表面(2a)上开口，另外一端(7b)由在所述绝缘层(2)的所述第二表面(2b)上形成的所述配线层(4)封闭；
第一涂层(8)，所述第一涂层(8)连续覆盖所述通道(7)的所述内表面、暴露在所述通道(7)内形成在所述第二表面(2b)上的所述配线层(4)、和配线层(3)的一部分，该部分形成在所述第一表面(2a)上，并且面对着所述通道(7)的一端(7a)；和
第二涂层(10)，所述第二涂层(10)在所述第一涂层(8)上形成叠层，通过与所述第一涂层(8)共同作用使在所述第一表面(2a)上形成的配线层(3)与在所述第二表面(2b)上形成的所述配线层(4)电连通。
2.如权利要求1所述的印刷配线板，其特征在于：所述第一涂层(8)是导电衬底。
3.如权利要求1所述的印刷配线板，其特征在于：所述绝缘层(2)具有柔性。
4.一种印刷配线板，其特征在于：该印刷配线板包括；
叠层(22)，所述叠层(22)包括绝缘层(23)和数个配线层(24，25，26)，绝缘层(23)具有第一表面(23a)和第二表面(23b)，第二表面(23b)位于第一表面(23a)的另外一侧，配线层(24，25，26)在绝缘层(23)的所述第一表面(23a)和所述第二表面(23b)上形成叠层，并且位于绝缘层(23)的内侧，配线层(24，25，26)的形状与预定电路图案相对应；
通道(27)，其形成在所述叠层(22)上，所述通道(27)具有一端(27a)和另外一端(27b)，一端(27a)在所述绝缘层(23)的所述第一表面(23a)上开口，另外一端(27b)由在所述绝缘层(23)内形成的所述配线层(26)封闭；
第一涂层(8)，所述第一涂层(8)连续覆盖所述通道(27)的所述内表面、暴露在所述通道(27)内形成在所述绝缘层(23)内的所述配线层(26)、和配线层(24)的一部分，该部分形成在所述第一表面(23a)上，并且面对着所述通道(27)的一端(27a)；和
第二涂层(10)，所述第二涂层(10)在所述第一涂层(8)上形成叠层，通过与所述第一涂层(8)共同作用使在所述第一表面(23a)上形成的配线层(24)与在所述绝缘层(23)内形成的所述配线层(26)电连通。
5.如权利要求4所述的印刷配线板，其特征在于：所述第一涂层(8)是导电衬底。
6.如权利要求4所述的印刷配线板，其特征在于：所述叠层(22)具有柔性。
7.一种所述印刷配线板(1)的制造方法，该印刷配线板包括：绝缘层(2)，其具有所述第一表面(2a)和所述第二表面(2b)，所述第二表面(2b)位于所述第一表面(2a)的另外一侧；和数个配线层(3，4)，其形状与预定电路图案相对应，其特征在于：所述方法包括下列步骤：
第1步，在所述绝缘层(2)的所述第一和第二表面(2a，2b)上分别形成所述配线层(3，4)；
第2步，形成通道(7)，其一端(7a)在所述第一表面(2a)上开口，另外一端(7b)由所述第二表面(2b)上的所述配线层(4)封闭；
第3步，以第一保护涂层(15)覆盖所述绝缘层(2)的所述第二表面(2b)和在所述第二表面(2b)上的所述配线层(4)；
第4步，以所述第一涂层(8)连续覆盖所述通道(7)的所述内表面、暴露在所述通道(7)内的所述第二表面(2b)上的所述配线层(4)、和所述第一表面(2a)上的配线层(3)；
第5步，以所述第二保护涂层(16)覆盖除了一部分的区域，在该部分，所述通道(7)的一端(7a)在所述绝缘层(2)的所述第一表面(2a)和在所述第一表面(2a)上的所述配线层(3)上开口；
第6步，在所述第一涂层(8)上形成所述第二涂层(10)的叠层，通过所述第一和第二涂层(8，10)使所述第一表面(2a)上的配线层(3)与所述第二表面(2b)上的所述配线层(4)电连通；
第7步，在所述配线层(3，4)之间完成了电连通之后，除去第一和第二保护涂层(15，16)；和
第8步，除去暴露在所述绝缘层(2)的所述第一表面(2a)上的所述第一涂层(8)，以及除去所述第二保护涂层(16)。
8.如权利要求7所述的印刷配线板的制造方法，其特征在于：在第2步骤中，所述通道(7)采用激光在没有配线层(3)的部位照射绝缘层2的第一表面(2a)上形成；所述绝缘层(2)沿从第一表面(2a)至第二表面(2b)的方向被切削。
9.如权利要求7所述的印刷配线板的制造方法，其特征在于：在第8步骤中，所述第一涂层(8)通过蚀刻除去。
10.一种所述印刷配线板的制造方法，其特征在于：所述方法包括下列步骤：
第1步，获得叠层(22)，所述叠层(22)包括所述绝缘层(23)和数个配线层(24，25，26)，绝缘层(23)具有第一表面(23a)和第二表面(23b)，第二表面(23b)位于第一表面(23a)的另外一侧，配线层(24，25，26)在绝缘层(23)的所述第一表面(23a)和所述第二表面(23b)上形成叠层，并且位于绝缘层(23)的内侧，配线层(24，25，26)的形状与预定电路图案相对应；
第2步，形成通道(27)，所述一端(27a)在所述绝缘层(23)的所述第一表面(23a)上开口，另外一端(27b)由在所述绝缘层(23)内形成的所述配线层(26)封闭；
第3步，以第一保护涂层(15)覆盖所述绝缘层(23)的所述第二表面(23b)和在所述第二表面(23b)上形成叠层的所述配线层(25)；
第4步，以所述第一涂层(8)连续覆盖所述通道(27)的所述内表面、暴露在所述通道(27)内的所述绝缘层(23)内的所述配线层(26)、和所述绝缘层(23)的所述第一表面(23a)上的配线层(24)；
第5步，以所述第二保护涂层(16)覆盖除了一部分以外的区域，在该部分，所述通道(27)的一端(27a)在所述绝缘层(23)的所述第一表面(23a)和在所述第一表面(23a)上的所述配线层(24)上开口；
第6步，在所述第一涂层(8)上形成所述第二涂层(10)的叠层，通过所述第一和第二涂层(8，10)使所述第一表面(23a)上的配线层(24)与所述绝缘层(23)内的所述配线层(26)电连通；
第7步，在所述配线层(24，26)之间完成了电连通之后，除去第一和第二保护涂层(15，16)；和
第8步，除去暴露在所述绝缘层(23)的所述第一表面(23a)上的所述第一涂层(8)，以及除去所述第二保护涂层(16)。
11.一种所述印刷配线板(1，51)的制造方法，该印刷配线板包括：绝缘层(2，43)，其具有所述第一表面(2a，32a)和所述第二表面(2b，32b)，所述第二表面(2b，32b)位于所述第一表面(2a，32a)的另外一侧；和数个配线层(3，4，33，34)，其形状与预定电路图案相对应，其特征在于：所述方法包括下列步骤：
第1步，在所述绝缘层(2，32)的所述第一和第二表面(2a，2b，32a，32b)上形成所述配线层(3，4，33，34)；
第2步，形成通道(7，37)，其一端(7a，37a)在所述第一表面(2a，32a)上开口，另外一端(7b，37b)由所述绝缘层(2，32)的所述第二表面(2b，32b)上的所述配线层(4，34)封闭；
第3步，以所述涂层(18，38)覆盖所述绝缘层(2，32)的所述第二表面(2b，32b)，覆盖除了一部分以外的区域，在该部分，所述通道(7，37)的一端(7a，37a)在所述绝缘层(2，32)的所述第一表面(2a，32a)和在所述第一和第二表面(2a，2b，32a，32b)上的所述配线层(3，4，33，34)上开口；
第4步，以所述第一涂层(8，39)连续覆盖所述通道(7，37)的所述内表面、暴露在所述通道(7，37)内的所述第二表面(2b，32b)上的所述配线层(4，34)、和一部分配线层(3，33)，配线层(3，33)在所述绝缘层(2，32)的所述第一表面(2a，32a)上形成，该处没有所述涂层(18，38)；
第5步，在所述第一涂层(8，39)上形成所述第二涂层(10，42)的叠层，通过所述第一和第二涂层(8，10，39，42)使所述第一表面(2a，32a)上的配线层(3，33)与所述第二表面(2b，32b)上的所述配线层(4，34)电连通；
第6步，在所述配线层(3，4，33，34)之间完成了电连通之后，除去第一和第二涂层(18，38)。
12.如权利要求11所述的印刷配线板的制造方法，其特征在于：在第2步骤中，所述通道(7，37)是这样形成的，在所述绝缘层(2，32)的所述第一表面(2a，32a)的外侧，在没有配线层(3，33)的部位照射激光，采用所述激光沿从所述第一表面(2a，32a)至所述第二表面(2b，32b)的方向切削所述绝缘层(2，32)。
13.一种所述印刷配线板的制造方法，其特征在于：所述方法包括下列步骤：
第1步，获得叠层(22)，所述叠层(22)包括所述绝缘层(23)和数个配线层(24，25，26)，绝缘层(23)具有所述第一表面(23a)和所述第二表面(23b)，所述第二表面(23b)位于所述第一表面(23a)的另外一侧，配线层(24，25，26)在绝缘层(23)的所述第一表面(23a)和所述第二表面(23b)上形成叠层，并且位于绝缘层(23)的内侧，配线层(24，25，26)的形状与预定电路图案相对应；
第2步，形成通道(27)，所述一端(27a)在所述绝缘层(23)的所述第一表面(23a)上开口，另外一端(27b)在叠层(22)上由在所述绝缘层(23)内形成的所述配线层(26)封闭；
第3步，以所述涂层(38)覆盖所述绝缘层(23)的所述第二表面(23b)，覆盖除了一部分以外的区域，在该部分，所述通道(27)的一端(27a)在所述绝缘层(23)的所述第一表面(23a)和在所述第一和第二表面(23a，23b)上的所述配线层(24，25)上开口；
第4步，以所述第一涂层(8)连续覆盖所述通道(27)的所述内表面、暴露在所述通道(27)内的所述绝缘层(23)内的所述配线层(26)、和一部分区域，该部分在所述绝缘层(23)的所述第一表面(23a)上的所述配线层(24)的没有所述涂层(38)之处；
第5步，在所述第一涂层(8)上形成所述第二涂层(10)的叠层，通过所述第一和第二涂层(8，10)使所述第一表面(23a)上的配线层(24)与所述绝缘层(23)内的所述配线层(26)电连通；
第6步，在所述配线层(24，26)之间完成了电连通之后，除去所述涂层(38)。
CN01122454.1A 2000-07-07 2001-07-06 具有通道的印刷配线板及其制造方法 Pending CN1343089A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP207322/2000 2000-07-07
JP2000207322A JP2002026515A (ja) 2000-07-07 2000-07-07 プリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
CN1343089A true CN1343089A (zh) 2002-04-03

Family

ID=18704097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01122454.1A Pending CN1343089A (zh) 2000-07-07 2001-07-06 具有通道的印刷配线板及其制造方法

Country Status (4)

Country Link
US (1) US6717070B2 (zh)
JP (1) JP2002026515A (zh)
CN (1) CN1343089A (zh)
TW (1) TW511410B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399246B (zh) * 2007-09-29 2011-12-28 欣兴电子股份有限公司 覆晶封装基板结构及其制法
CN110475426A (zh) * 2018-05-11 2019-11-19 南亚电路板股份有限公司 印刷电路板结构及其形成方法
CN115866884A (zh) * 2021-09-23 2023-03-28 欣兴电子股份有限公司 电路板线路结构改良方法及电路板线路改良结构

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4202641B2 (ja) * 2001-12-26 2008-12-24 富士通株式会社 回路基板及びその製造方法
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
EP1443810A1 (en) * 2003-01-23 2004-08-04 Alcatel Multilayer backplane with vias for pin connection
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
JP3831846B2 (ja) * 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
JP2006179822A (ja) 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
US20070062730A1 (en) * 2005-08-22 2007-03-22 Litton Systems, Inc. Controlled depth etched vias
JPWO2007032213A1 (ja) 2005-09-14 2009-03-19 日本電気株式会社 プリント配線基板および半導体パッケージ
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
TWI361170B (en) * 2008-10-30 2012-04-01 Unimicron Technology Corp Cover component of micro-mechanical device and fabrication method thereof
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
JP5512578B2 (ja) * 2011-03-14 2014-06-04 日本メクトロン株式会社 ビルドアップ型多層フレキシブル回路基板の製造方法
JP2013219144A (ja) * 2012-04-06 2013-10-24 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
CN103857176A (zh) * 2012-11-28 2014-06-11 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103906360A (zh) * 2012-12-28 2014-07-02 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
US9426900B2 (en) * 2013-11-13 2016-08-23 GlobalFoundries, Inc. Solder void reduction for component attachment to printed circuit boards
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
DE102015105916A1 (de) * 2015-04-17 2016-10-20 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Einfüllstutzen für einen Kraftstofftank und Kraftfahrzeug mit einem derartigen Einfüllstutzen
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP6711568B2 (ja) * 2015-07-29 2020-06-17 ローム株式会社 半導体装置
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構
US20250063661A1 (en) * 2022-01-04 2025-02-20 Sumitomo Electric Industries, Ltd. Printed wiring board
EP4462966A4 (en) * 2022-01-04 2025-05-07 Sumitomo Electric Industries, Ltd. PRINTED CIRCUIT BOARD

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
JP3226533B2 (ja) * 1990-10-01 2001-11-05 ソニー株式会社 多層配線基板及びその製造方法
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
US5288541A (en) * 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
JP2861629B2 (ja) * 1992-05-27 1999-02-24 日本電気株式会社 半導体装置
JPH07212045A (ja) * 1994-01-21 1995-08-11 Hitachi Ltd 電子部品及びその製造方法
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399246B (zh) * 2007-09-29 2011-12-28 欣兴电子股份有限公司 覆晶封装基板结构及其制法
CN110475426A (zh) * 2018-05-11 2019-11-19 南亚电路板股份有限公司 印刷电路板结构及其形成方法
CN115866884A (zh) * 2021-09-23 2023-03-28 欣兴电子股份有限公司 电路板线路结构改良方法及电路板线路改良结构

Also Published As

Publication number Publication date
US6717070B2 (en) 2004-04-06
US20020023778A1 (en) 2002-02-28
TW511410B (en) 2002-11-21
JP2002026515A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
CN1343089A (zh) 具有通道的印刷配线板及其制造方法
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN100345279C (zh) 零件内藏模块及其制造方法
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
CN1138629C (zh) 多层基板
CN1197136C (zh) 引线框架和引线框架的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1520704A (zh) 芯板及利用芯板的多层电路板
CN1392611A (zh) 半导体器件及其生产方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1705108A (zh) 电路装置及其制造方法
CN1575091A (zh) 布线电路板
CN1714608A (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1520250A (zh) 用于互连多层印刷电路板的方法
CN1411010A (zh) 叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法
CN1705105A (zh) 电路装置及其制造方法
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1525804A (zh) 电路基板及其制造方法
CN101052266A (zh) 布线电路基板及其制造方法
CN1477702A (zh) 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程
CN1585594A (zh) 双面布线电路板及其制造过程

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication