CN1239588A - 带有通孔从焊球键合位置侧向偏移的tab带球栅阵列封装 - Google Patents
带有通孔从焊球键合位置侧向偏移的tab带球栅阵列封装 Download PDFInfo
- Publication number
- CN1239588A CN1239588A CN97180213A CN97180213A CN1239588A CN 1239588 A CN1239588 A CN 1239588A CN 97180213 A CN97180213 A CN 97180213A CN 97180213 A CN97180213 A CN 97180213A CN 1239588 A CN1239588 A CN 1239588A
- Authority
- CN
- China
- Prior art keywords
- stiffener
- hole
- conduction
- encapsulation
- soldered ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W70/68—
-
- H10W70/60—
-
- H10W70/453—
-
- H10W74/117—
-
- H10W90/701—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/5445—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/127—
-
- H10W90/736—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种球栅阵列(BGA)封装,其中BGA的加强板也可用作为导体层。将TAB带通过粘结剂附到加强板上,而TAB带和粘结剂两者都可以具有开向加强板的通孔。由焊膏、导电粘结剂等等制成的导电塞可填充到通孔中,以提供从TAB带到加强板的电气连接。通孔可位于接近于焊球的位置。TAB带可以包括多个导体层或多层单个导体层。TAB带可以相互层叠,以提供额外的电路路径。另外,TAB带的诸层也可以使用金属箔层加以组合。
Description
本申请是第08/509,779号待批申请(1995年8月1日提交)的后续申请,在此通过参考将其所揭示的内容特别加以合并。
本发明涉及用于集成电路的封装,尤其涉及用于多导体层封装的互连结构。
已经采用各种封装方法来封装集成电路芯片,从而可使芯片键合到例如,印刷电路板之类的基片上。典型的封装方法包括使用引线框、TAB(带式自动键合)带或球栅阵列(BGA)在内。TAB带和BGA封装的结合(TBGA封装)也是有名的。在这样的TBGA封装中,将电路(例如TAB带)粘附到BGA加强板或BGA基片上。
图1描述现有技术TBGA设计的一个例子。如图1所示,所提供的TBGA封装具有加强板15和TAB带20。TAB带包括三个分离层,即介质层20a、导体层20b和介质层20c。TAB带通过介质粘结层25粘附于加强板15。集成电路30也通过使用粘结剂粘附于加强板。焊球35通过TAB带20上介质层20a中的通孔加以提供,从而可使连接通到导体层20b的导体轨迹上。在一些位置上,将通孔冲压或蚀刻通过TAB带20和粘结层25,诸如通孔50所示。放置在这些通孔处的焊球40在焊球回流过程中和加强板15形成直接的连接。因为加强板15是导电体,故由此提供除TAB带中的层以外的导体层。典型地,加强板15将可用作为接地平面,虽然将它用于其它的电气目的也是可能的。在第5,397,921号美国专利中可更详细地看到类似于图1所示的TBGA封装。然而,图1所示的封装有着众多缺点。例如,所使用的TAB带是三层TAB带,而使用更具成本有效性的TAB带可能是所希望的。另外,因为焊球40向下回流到通孔50,故焊球40的最终高度可能和焊球35的高度可能是不可接受的非共平面。还有,由于连接到加强板的焊球同样连接到最终的电路板,故封装和电路板之间的热失配应力将使连接到加强板的焊接产生应力,增加了所述界面上焊接点失效的可能性。另外,由于焊球40直接地放置在通孔50上,最终使用者只可能使用焊球40与想要和加强板短路的电气连接,故这样就限制了最终使用者在电路设计上的灵活性。最后,焊球和加强板之间连接的可靠性高度地依赖于加强板材料的可焊性。
图2示出另一种现有技术的TBGA封装,它类似于第5,376,588号美国专利。如图2所示,TBGA封装60包括加强板15,它具有通过粘结剂55粘附到加强板的TAB带20。芯片30也可以粘附到加强板15。将焊球35连接到TAB带20的导体层20b。如图2所示,在TAB带的介质层20a中焊球40连接到导体层20b的区域处形成通孔50。在图2的设计中,粘结层55是导电粘结层。粘结层55填充通孔50,并接触到导体层20b。因为粘结层55是导电粘结剂,故如此就在焊球40和加强板14之间提供了电学连接。因此,可以将加强板15用作为另一导体层,最好用作为接地平面。
然而,如图2所示的设计,同样具有众多的缺点。例如,导电粘结剂(诸如导电环氧物)非常昂贵,而图2的设计使用了相对来说大量的这样的粘结剂。另外,这样的导电粘结剂由于其脆性和高流动特性而并不提供合适的粘结剂和导电特性。更有甚者,如图1所示设计,最终使用者的电路设计必需和接地焊球40的位置相匹配,由此限制了使用封装60的灵活性。
由此,将希望提供一种在成本、可靠性和最终使用者灵活性方面都有所改进的TBGA封装设计。
提供一种球栅阵列(BGA)封装,其中BGA的加强板也可用作导体层。将TAB带通过粘结剂粘附到加强板,而TAB带和粘结剂两者都可以具有开向加强为板的通孔,然后可将导电塞(可以由焊膏、导电胶等等形成)填充到通孔中,以提供从TAB带到加强板的电气连接。通孔可以位于接近焊球的位置。TAB带可以包括多导体层或多层单导体层,TAB带可以相互层叠,以提供另外的电路路径。另外,TAB带层也可以和金属箔层的使用相结合。
在本发明的一个实施例中,将TAB带粘附到加强板,以形成TBGA封装。TAB带包括穿过TAB带的通孔,俾使TAB带的至少一个导体层可以和加强板电气连接。使TAB带和加强板之间的电气接触得以通孔是从TBGA封装的焊球处偏移出去的。因此,至加强板的通孔可以用导电材料填充,而该导电材料和焊球无关。另外,至加强板的通孔不需填充,这时,电气连接到未填充的通孔的焊球将不需电气连接到加强板。这样,可使加强板用作为接地平面(或诸如电源平面之类的其它平面)并提供多个出入点,以形成诸焊球和平面之间的电气连接,但是每一个连接到那些出入点的焊球不必均结合到接地平面。就样就,提供了使用者将对哪一个焊球连接到接地平面的可选择性,而那些未连接到接地平面的焊球将被用于连接到其它的电路信号。
TAB带和加强板之间的通孔可以用各种导电材料填充,以在加强板和TAB带层(在通孔处露出)之间提供电气连接。例如,可以使用诸如导电焊膏、导电粘结剂或者导电环氧物之类的导电材料。
在一实施例中,提供集成电路用的封装,其中,该封装包括导电加强板、附到加强板的导电电路层、电路层中的多个焊球键合位置以及至少一个电气耦合到至少一个焊球键合位置上的通孔。通孔可以从焊球键合位置处偏移,并形成以允许导电电路层和导电加强板之间的电气耦合。
在另一个实施例中,提供电气连接集成电路到基片用的TBGA封装。该封装可以包括加强板、附到加强板上的柔性电路。柔性电路可以包含至少一层介质层和至少一层导体层。封装还可以包含,粘附柔性电路于加强板的粘结层,以及位于柔性电路上的多个焊球键合位置。至少一个通孔可以形成在柔性电路和粘结层两者中除焊球键合位置以外的地方,以便提供借以可完成加强板和柔性电路之间电气耦合的路径。
在本发明的另一个实施例中,提供用于安装到基片上的电气封装。该封装可以包含集成电路和球栅阵列封装。可将集成电路装片附于球栅阵列封装,而电气键合则可电气耦合集成电路和球栅阵列封装。球栅阵列封装可以包括用作为电气平面的导电加强板、附到加强板的TAB带、多个耦合到TAB带的焊球、以及至少一个电气耦合TAB带到导电加强板的导电塞,其中导电塞水平地从焊球位置处偏移。
本发明同样包括用于形成电气封装的方法。一种方法包括:提供导电加强板、将柔性电路附到加强板、在柔性电路中提供焊球键合位置和形成至少一个通孔,用于使加强板和柔性电路电气耦合。通孔可以如此形成,以使电气耦合可与键合位置上焊球的位移无关,并在装片步骤后选择性地加以完成。另一种方法是关于形成TBGA封装。该方法包含提供导电加强板、将TAB带安装到加强板上、在TAB带中形成键合位置,以接收焊球、以及将通孔电气耦合到至少键合位置之一。通孔可以在TAB带和导电加强板之间提供可选择的电气连接路径,并可选择性填充,而和键合位置上焊球的位移无关,从而可使电气耦合到通孔的焊球从导电加强板上加以电气解耦。
图1是现有技术传统TBGA封装的截面表示。
图2是现有技术另一种传统TBGA封装的截面表示。
图3是根据本发明一实施例的TBGA封装的截面表示。
图4是根据本发明一实施例的TBGA封装的平面图。
图4a是根据本发明一实施例的TBGA封装的平面图。
图4b是图4a实施例的截面表示。
图5和5a是根据本发明使用导电塞的TBGA封装的放大截面表示。
图6和6a是根据本发明形成导电塞方法的一实施例的截面表示。
图7、7a和7b是根据本发明使用多个TAB带的TBGA封装的截面表示。
图8和8a是根据本发明一实施例使用一个TAB带和多层金属箔的TBGA封装的截面表示。
图3示出根据本发明配置的TBGA封装300。如图3所示,提供有加强板310。加强板310可以用作为BGA基片,以提供对TBGA封装300的刚度,并且也可作为热沉,以便从集成电路315散热。如图3所示,加强板310可由用粘结层310b结合在一起的两个加强层310a和310c构成。另外,加强板310可以作为诸如图1和2所示的单片加以形成。而在另一个可供选择的方案中,可以通过使用倒装片直接至TAB带(它完整地延伸跨越过)而键合将集成电路315放置在TBGA封装300中,并且在该性不需要加强层310a。
通过使用粘结层325将双层TAB带320粘附到加强板。TAB带320可以包括介质层320a和导体层320b。可以通过使用引线丝键合(如图3所示)或通过使用内部引线键合而键合到TAB带320。然后可以提供塑封料365盖住键合区域。可以备有塑封挡闸362,以将将塑封料365限制在键合区以内。将焊球330电气连接到导体层320b,从焊球提供将导体层320b的轨迹(图中未示)到导体层320b的键合位置370。由此,可以通过焊球330进行从诸如印刷电路板之类的基片到集成电路315的电气互连。焊球340也提供电气连接至TAB带320的导体层320b。如同焊球330那样,导体层320b的导体轨迹(图中未示)也可以从焊球340提供电气连接到导体层320b的键合位置370。另外,从焊球键合压脚提供导体层320b的导电轨迹355到通孔区360。通孔区360是把其中的通孔或孔延伸穿过介质层320a和导体层320b的区域。另外,在通孔区域360中,将通孔设置在粘结层325内。通过提供导电轨迹355和通孔360,借用导电塞350填充通孔360,就可形成从焊球340到加强板310的电气路径。
图4描述TBGA封装300的仰视图,它和上述参照图3所示的类似。如图4所示,提供有一种在TAB带的导体层320b中具有键合位置阵列和导体轨迹的TBGA封装300。分别为焊球330和340的安置提供键合位置330a和340a。导电轨迹380从焊球键合位置延伸到芯片引线丝键合位置370。将认识到,导电轨迹380,而非引线丝键合位置370,可选择性地延伸到内部引线丝键合位置。键合位置340a连接到从键合位置340a延伸到通孔360的导电轨迹355。如上所述,360处的通孔可以提供一借以可将导电塞350置入的开口,以便电气连接键合位置340a(以及相关的焊球340连同加强板310)。
图4中还示出有接地棒区域400的使用。接地棒区域400包括通孔区401和键合位置区402。键合位置区402备有大的面积,其上可将,引线丝键合附加到集成电路的接地压脚和TAB带之间。通孔401和通孔360的类似之处在于,它们提供一从导体层320b穿过粘结剂层325的通孔,从而可以通孔在通过区401内提供导电塞而作成通向加强板310的电气连接。在这种情况下,导电塞在面积上可比用来填充通孔360的导电塞的大许多。这样,接地棒区域400就提供一大的面积,在其中可以提供从芯片到TAB带的多个接地连接,同样也提供一大的面积,在其中可连接TAB带的接地连接至加强板。因此这样的接地棒提供一种,作接地连接用的电阻非常低且高可靠的接触区域。得到的低电感的接地路径对于高速芯片是必需的。虽然上面描述了涉及接地连接,但人们将认识到棒区400也可以用于连接到其它的平面层(诸如电源层)。
在类似于图4的示图中,图4A根据本发明描述TBGA封装的另一种实施例。在图4a中,TAB带320的导体层320b包括焊球键合位置330a和340a、通孔区360、通孔360和焊球键合位置330a之间的导电轨迹355以及将引线丝键合位置370电气连接到焊球键合位置330a和340a的导电轨迹380。导体层320b也包括接地环405。接地环405还包括接地环通孔410。如同通孔360那样,接地环通孔410可用导电塞填充,以便提供通向加强板的电气连接。接地环405提供电气连接集成电路315至加强板310用的方便而可达到的引线丝键合位置。图4b描述了集成电路315到接地环405和TAB带320的引线丝键合位置370的引线丝键合。
这里所述对导电塞的使用提供一灵活的TBGA封装,使用这种TBGA封装,或者最终使用者或者TBGA封装的制造者在业已组装中标准的TBGA之后,可以选择性地挑选或安排哪些焊球将用于连接到诸如接地平面应用用的加强板。使用者对焊球电气耦合到加强板的的选择或安排仅通过用导电材料填充或塞入所需通孔即可完成。这样,虽然任何焊球340和键合压脚340a都可以连接到加强板,但它们却并不需要都被连接到加强板。这样一来,在最终使用者利用其它焊球压脚340作接地式连接到加强板的同时,可以利用一些未连接到加强板的焊球压脚340作电信号用。这和参照现有技术的上述方法相比,很显然,给最终使用者提供了更大的灵活性。
另外,由于焊球压脚340a可选择地连接到加强板,故这些压了不需为连接到加强板作贡献。这样,可以在整个电路上提供许多可选择地连接的焊球位置,而无需损失信号连接位置,这是由于那些位置不用为加强板电气连接作贡献。为了改进可靠性,使用者可以根据集成电路引出脚的允许,尽可能多地连接到加强板。另外,由于这里描述的互连方法和结构并不影响焊球的高度,故而改进了的所有焊球之间的共面性得以提供。此外,用于电气连接到加强板的材料不需要和焊球材料相同,因此,对于用于形成TBGA封装的加强板和焊球所需的可焊性或粘结剂特性而言,同样提供了更大的灵活性。另外,因为只有通孔需要导电塞填充(而不是整个层),故可以限制用于导电塞的导电材料的总量。更有甚者,由于用于塞入通孔的材料不接触电路板,故封装和电路板之间的热失匹配应力将并不影响接地连接的可靠性。
将会认识到,可以将大范围的材料、合成物和几何形状及尺寸用于TBGA封装300的各种部件中,而同时仍然得到本发明的有利之处。在一实施例中,加强板310可以由导电材料制成。例如,加强层310c可以由部分或全部铜、不锈钢、铝、铜合金194、304不锈钢、合金42或其它合金制成。加强层310c的厚度可以是大约5密耳到30密耳,最好在9密耳和16密耳之间。为了得到改进的接触电阻特性,加强层310c可以薄的镀层,其中包括镍、镍/硼、黑铜氧化物、锡/铅(诸如铅超过37%的高含铅的锡/铅合金)或者贵金属。但是,这样的复盖层是不需要的。加强层310a可以由和层310c相同的材料形成,并且厚度相同。或者,加强层310a不必是导电材料,可以使用其它的材料,最好是那些具有良好热沉特性的材料。粘结层310b可以由可将层310c和310a结合在一起的任何一种粘结剂形成,包括导电粘结剂在内。例如,可以使用热塑性聚酰亚胺、环氧、聚烯胫(polyolifin)制成的粘结片。在一个实施例中,可以使用1密耳到3密耳的聚酰亚胺层。如上所述,加强板310也可以另外作为单一结构加以形成,对此情形,加强板将由诸如用于层310c的材料制成。
TAB带320可以由现有技术中各种柔性电路带、易弯电路或TAB带中的任何一种制成。导体层320b可以由任何可制成图形的适合于形成大致上平面电路的一种导电材料构成,所述材料包括(但不限于)金属、导体(诸如硅和多晶硅、钨、钛、导电粘结剂、铝、铝基金属(诸如铝合金)、铜和合金及其它们的组合物等等)。最典型地,导体层320b是铜。介质层320a可以由任何一种可作成图形,适合于隔离导体层320b的电介质材料构成,其中包括(但不限于)聚酰亚胺和聚酯。最典型地,介质层320a是聚酰亚胺,诸如“DUPONT KAPTON”或“UBE UPILEX”。导体层320b典型地具有大约0.2密耳到2密耳的厚度,更为典型地是从大约0.7密耳到大约1.4密耳。典型地,介质层320a的厚度在大约1密耳到大约4密耳之间,更为典型地从大约2密耳到大约3密耳。
通过各种粘结剂的任何一种可以将TAB带320附到加强板310上。例如,粘结剂层325可以是由聚酰亚胺、环氧或聚烯胫制成的片状带粘结剂。粘结剂的一个这样的例子中DukPon KJ。粘结剂层325的典型厚度是大约1密耳到大约4密耳,更好的是从大约2密耳到大约3密耳。
焊球340和330可以是适合于通过介质层320a中的通孔连接到导体层320b的任何一种形状和尺寸。典型地,焊球340和333大致上是球形,直径从大约10密耳到大约30密耳,最为典型的是在大约20密耳到大约30密耳之间。
通孔360可以任何的形状或尺寸,它是当用导电塞填充时,在TAB带320和加强板310之间提供充分的电气接触。例如,通孔可以是圆形的。介质层320a中通孔的直径典型地可以从4密耳变化到30密耳,导体层通孔的直径可以比介质层中的开口直径小2到12密耳,而粘结剂层的直径可比导体层开口的直径大4到12密耳。例如,在一个实施例中,通孔360在介质层320中的直径为25密耳,在导体层320b中为20密耳,而在粘结剂层28中则为28密耳。填充通孔360的导电塞350可以由各种材料制成。这样的材料可以包含焊膏、导电粘结剂、导电环氧物或铜膏。例如,可以使用诸如63Sn37Pb或10Sn90Pb之类的焊膏,也可以使用诸如填银环氧之类的导电粘结剂或环氧物。在一个实施例中,使用10Sn90Pb焊膏。希望导电塞材料是任何具有比焊球更高的熔化温度的导电材料,从而使导电塞材料在键合TBGA封装至电路板期间不会熔化。
塑封材料365可以是在芯片和TAB带的键合区提供环境密封的任何一种材料。例如塑封材料可以是环氧或者硅酮。塑封挡闸可以由高黏度环氧或片状聚酰亚胺制成,且长高度大约4密耳到12密耳,以维持塑封材料在键合区以内。或者,也可以使用适当厚的塑封材料,从而就不需密封挡闸362。
可以用广泛的方式制造TBGA封装300。例如,可以由化学蚀磨刻或蚀刻介质层并覆以带图案的导体层于介质层来制作有图案的TAB带320。然后,可将此带有图案的TAB带对准并粘附到带图类的粘结层325(粘结层的图案可以通过机械冲压通孔而成)上。然后,可将此粘结层附加到加强板上。在另一个方法中,可以将带有通孔的TAB带用粘结层粘附到没有通孔图案的加强板上。在将TAB带粘附到加强板上后,通过使用激光烧融、化学磨削或机械磨削来在粘结剂中形成通孔。而在另一种可供选择的方法中,可将都未带有通孔图案的TAB带和粘结剂层结合到加强板。然后,可以通过任何一种可接受的方式(诸如激光烧融、化学磨削或机械磨削)在TAB带和粘结剂层两者中形成通孔。
图5和5a中示出显示有通孔形成后的TBGA封装300的放大示图。如图5所示,TAB带320具有导体层320b和介质层320a,它们通过粘结剂325粘附到加强板310上。通孔360延伸通过TAB带320和粘结层325。提供键合位置340a,其中焊球340可以放置在该位置上。为了完成从焊球340到加强板310的电气连接,在通孔区360内备有导电塞350。
导电塞350可以在放置焊球340之前或之后形成。可通过使用液体分配器(它将膏、粘结剂或环氧滴入适当的通孔内),把导电塞沉积在通孔中。或者,也可以使用模板或掩膜法来填充通孔。图6和6a中示出用于形成导电塞350的掩膜法。如图6所示,在将TAB带粘附到加强板310上后,可以将由诸如工业上通常使用的模板或丝网材料制成的掩膜600放置在TAB带上。掩膜600在其需要形成导电塞350的地方含有开口区域610。然后将导电塞材料填入通孔区域360。其后,可去除掩膜留下导电塞。可将焊球340施加上,如图6a所示。
在上述实施例中,TAB带320是具有单个导体层的双层TAB带。在双层TAB带中,320a和320b两者均是TAB带的外层。或者,也可以使用具有一、二或更多导体层的三个或更多层的TAB带。
在另一个实施例中,可以通过将一个或更多个双层TAB带粘结在一起得到多个导体层。图7描述了一个实施例,其中,通过粘结剂层725将TAB带700、710和720三个双层TAB带、全部相互结合在一起。粘结层325将层迭的多TAB带附到加强板310上。每一个TAB带包括单个聚酰亚胺层和单个导体层,诸如介质层720a和导体层720b。将粘结剂设置在每一个TAB带之间,以便产生如图7所示的叠层TAB带结构730。如上参照单个TAB带实施例所述那样,可以对每一个TAB带700、710和720加工形成带有图案的通孔。如图7所示,通孔可以在一个或更多TAB带中延伸。例如,通孔740在TAB带720和TAB带710之间提供有通孔。同样,通孔741提供有开口,从而使TAB带700的导体层露出,而通孔742则提供有使加强板310露出的通孔开口。于是如上所述的单TAB带实施例那样,可将导体塞放置在通孔内,如图7a所示。图7a示出和TAB带720和TAB带710的导体层相连的导电塞750。导电塞751在TAB带720和TAB带700之间提供电气连接。最后,导电塞752在TAB带720和加强板310之间提供电气连接。人们将认识到,通过使用通孔和导电塞,就可以完成TAB带之间和/或加强板之间的连接的各种组合。因此,这里示出的具体的连接仅用于说明,而利用导电塞电气连接多个TAB带层和/或加强板的原理则可用于达到各种各样的电气连接。
图7b描述本发明另一多个TAB带的实施例。在图7b中,设置两个双层TAB带710和720。粘结层725将此两TAB带粘附在一起。粘结层325将诸TAB带粘附到加强板310上。TAB带720包括介质层720a和导体层720b。TAB带710包括介质层710a和导体层710b。如图7b中可见的,TAB带720和710如此安排,俾使两个导体层710b和720b面面相对,并且在导体层之间形成有粘结层725。导电塞750填充通孔经穿过介质层720a、导体层720b和粘结层725而形成。要注意,在这种方式下,导电塞750在导体层720b和710a之间提供电气接触。虽然未示出,但图7b的TBGA封装也可以使用延伸穿过TAB带710的通孔,从而使加强板310也可以用作为配电板。
而图8和8a则描述在TBGA封装中使用导电塞的另一实施例,该TBGA封装除导电加强板外具有多个导体层。图8中示出的实施例类似于图7和7a所示的,不同之处是,不使用多个TAB带,而是使用一个双层TAB带820,并提供多个金属片或箔层(诸如金属层830和840)。如图8所示,TAB带层820、金属箔层830,金属箔层840以及加强板310通过三个粘结层825、835和845而粘附在一起。于是,类似于参照图7a所述的通孔,可在多层层叠815中形成通孔740、741和742。最后,导电塞750、751和752可以用于填充通孔,如图8a所示。
在将金属箔层层叠到一起之前,金属箔层可以预先形成图案,并从一侧(不用和导电塞相结合的一侧)由薄绝缘聚合物薄膜850覆盖,它涂敷了箔中每个预先冲压形成之孔的内侧。此后,将薄的粘结层可以沉积在聚合物涂层上,然后将箔层层叠,并叠到加强板上,且使相应的孔对准,以允许所需层之间的相互连接。金属箔层中孔的内侧上的聚合体涂层850可以防止不希望有的与中心层之间的短路。例如图8和8a中例子所示,当最终填充了通孔742时,TAB带820的导体将电气连接到加强板,但聚合体薄膜850将防止该通孔内导电塞同箔层830和840之间的电气连接。
因此,可以用导电塞于各种多个导电分层所配置中,这可以提供更大的电路路径和密度。如图7、7a、8和8a所示,导电塞可用于将各种导体层相互连接和/或连接到加强板。另外,焊球可以和一些导电塞相连,但是,一些导电塞可不和特定的焊球接近,而只是用于将信号从一层引导到另一层。图7-8所示的实施例中使用的TAB带可以类似于图3和4所示的TAB带。金属片层830和840可以是未形成图案的金属片层(典型地,用于接地或电源层),或者也可以是用所需的电路图案加工过。适当的金属片包括,(但不限于)由铜、不锈钢、合金42、钨、钛、铝、铝基金属(诸如铝合金)、和它们的合金及其组合制成的金属箔。在一个实施例中,铜箔涂敷以薄的金属镀层,以提供良好的可焊性、低成本和/或减小的氧化特性。适当的涂敷例子包括,(但不限于)表面涂敷镀镍、镍/硼、黑铜氧化物、锡/铅(诸如高铅含量的锡/铅合金,含超过大约37%的铅)或贵金属。最为典型地,金属片是厚度大约在1密耳和大约10密耳之间的铜箔,更好的是大约在2密耳和大约6密耳之间,而镍/硼涂层大约5微米到3微米。
本发明可适用于各种改进和替换的形式,已经通过例子和描述示出了具体的实施例。但是,应该明白,本发明并不旨在限于所揭示的具体形式。相反本发明是覆盖了所有落入由后权利要求所定义的本发明的主旨和范围以内的改进、等效物和替换。另外,所揭示的结构和方法的不同方面可利用于各种组合和/或独立使用。因此,本发明不仅仅限制在这里示出的那些组合,而且也可包括其它的组合。
Claims (29)
1.一种用于集成电路的封装,其特征在于包含:
导电的加强板;
附到所述导电加强板上的导电电路层;
所述电路层中的多个焊球键合位置;
至少一个电气耦合到至少一个所述焊球键合位置的通孔,所述通孔从所述焊球键合位置偏移;形成的所述通孔允许所述导电电路层和所述导电加强板的电气耦合。
2.如权利要求1所述的封装,其特征在于还包含:所述通孔中的导电塞,所述导电塞电气耦合所述电路层和所述导电加强板。
3.如权利要求1所述的封装,其特征在于所述导电加强板形成电平面。
4.如权利要求1所述的封装,其特征在于还包含:
所述导电加强板和所述电路层之间的粘结剂层,
所述通孔形成在所述粘结剂层和所述电路层之中。
5.如权利要求4所述的封装,其特征在于还包含:
填充所述通孔的导电塞,所述导电塞从至少所述加强板延伸到所述电路层。
6.一种将集成电路电气连接到基片的TBGA封装,其特征在于所述封装包含:
导电加强板;
附到所述加强板的柔性电路,所述柔性电路包括至少一介质层和至少一导体层;
用于将所述柔性电路附到所述加强板的粘结层;
位于所述柔性电路上的多个焊球键合位置;以及
至少一个形成在所述柔性电路和所述粘结剂层中的通孔,所述通孔形成在所述焊球键合位置以外的位置上,并提供一可借以使所述加强板和所述柔性电路的电气耦合得以完成的路径。
7.如权利要求6所述的TBGA封装,其特征在于所述柔性电路的所述导体层面向所述的加强板。
8.如权利要求6所述的TBGA封装,其特征在于还包含多个所述通孔,所述通孔是可选择性地填充的。
9.如权利要求8所述的TBGA封装,其特征在于所述封装还包含在至少一个所述通孔中的导电塞。
10.一种用于安置在基片上的电子封装,其特征在于包含:
集成电路;及
球栅阵列封装,所述集成电路附加到所述球栅阵列封装面电气键合则电气耦合所述集成电路和所述球栅条条阵列封装,所述球栅阵列封装包含,
形成电平面的导电加强板,
附到所述加强板的TAB带,
多个电气耦合到所述TAB带的焊球,以及
至少一个电气耦合所述TAB带至电气耦合所述TAB带至所述导电加强板的导电塞,所述导电塞水平地从所述焊球偏移。
11.如权利要求10所述的封装,其特征在于所述焊球和所述导电塞具有相对的高度,从而所述焊球可安置到所述基片上,而所述导电塞不接触所述基片。
12.如权利要求10所述的封装,其特征在于还包含:
电气耦合到所述焊球的多个通孔,所述通孔可选择性地填充,从而使耦合到所述通孔的所述焊球可以选择性地电气耦合到所述导电加强板。
13.如权利要求12所述的封装,其特征在于所述TAB带包含至少一个导体层和至少一个介质层,所述导体层是面对所述导电加强板的外层。
14.一种形成电子封装的方法,其特征在于包含:
提供导电加强板;
将柔性电路附加到所述加强板上;
将焊球键合位置设置在所述柔性电路中;以及
形成多个通孔,用于电气耦合所述加强板和所述柔性电路,所述通孔如此形成,以使所述电气耦合可与所述键合位置上的焊球位置无关,且可在所述附虽柔性电路步骤之后选择性地加以完成。
15.如权利要求14所述的方法,其特征在于还包含:
选择性地用导电塞填充至少一个所述通孔。
16.如权利要求15所述的方法,其特征在于将所述导电加强板形成为电平面。
17.如权利要求16所述的方法,其特征在于所述通孔延伸通过所述柔性电路,并终止在所述加强板上。
18.一种形成TBGA封装的方法,其特征在于包含:
提供导电加强板;
将TAB带附加到所述加强板;
在所述TAB带内形成键合位置,用于接收焊球;以及
将通孔电气耦合到至少一个所述键合位置,所述通孔在所述TAB带和所述导电加强板之间提供可选择的电气连接路径,所述通孔可选择性地填充,而和所述键合位置上的焊球位置无关,从而可使电气耦合到所述通孔的焊球从所述导电加强板上电气解耦。
19.如权利要求18所述的方法,其特征在于所述附加TAB带的步骤包括用粘结剂将所述TAB带的外部导体层附加到所述导电加强板上。
20.如权利要求19所述的方法,其特征在于还包含:
选择性地用导电塞填充多个所述通孔。
21.一种用于电子器件的封装,其特征在于包含:导电加强板;
聚合基片;
导体轨迹形成在所述基片的至少一个侧面上,一组空隙形成在许多所述导体轨迹的部分之间,所述导体轨迹接近所述加强板;
所述聚合基片和所述加强板之间的粘结剂,所述粘结剂在键合温度下具有足够低的复合黏度,以便大体上填充满导体轨迹之间的任何空间,并在键合温度下又具有足够高的复合黏度,以防止所述粘结剂流过所述空隙,而覆盖住其间的电路轨迹;以及
至少一个位于至少一个所述导体轨迹和所述导电加强板之间的通孔,从而使至少一个所述导体轨迹和所述导电加强板之间能够形成电气连接。
22.如权利要求21所述的封装,其特征在于还包含:
多个所述通孔;和
多个电气耦合到所述通孔的焊球键合位置,所述通孔的位置从所述焊球键合位置偏移。
23.如权利要求21所述的封装,其特征在于还包含至少一个形成在至少一个所述通孔中的导电塞,所述导电塞从所述加强板延伸到至少一个所述导体轨迹。
24.一种用于集成电路的封装,其特征在于包含:
导电加强板
粘结层;
柔性电路,所述柔性电路包括至少一介质层和一导体层,所述柔性电路通过所述粘结层粘附到所述导加强板,从而使所述导电层面对所述导电加强板,而所述粘结层接触所述导体层;以及
多个通孔,所述通孔延伸穿过所述导体层和所述粘结层,达到所述加强板;所述通孔提供待在所述导体层和所述导电加强板之间形成电气接触用的位置。
25.如权利要求24所述的封装,其特征在于还包含多个焊球键合位置,所述通孔电气耦合到所述焊球键合位置,所述通孔形成在所述焊球键合位置以外的位置上。
26.如权利要求24所述的封装,其特征在于通孔可选择性地填充,从而可使电气耦合到所述通孔的焊球从所述导电加强板上电气解耦。
27.一种TBGA封装,其特征在于包含:
导电加强板;
附到所述加强板上的TAB带,所述TAB带具有导体层作为所述TAB带的至少一侧面上的外部层,所述导体层面向所述导电加强板;以及
至少一个在所述导体层和所述导电加强板之间的通孔,所述通孔允许所述导体层和所述导电加强板之间的电气连接。
28.如权利要求27所述的封装,其特征在于还包含多个所述通孔和多个所述焊球键合位置,所述通孔电气耦合到所述焊球键合位置,所述通孔形成在所述焊球键合位置以外的位置上。
29.如权利要求28所述的封装,其特征在于所述通孔可选择性地填充,从而可使电气耦合到所述通孔的焊球从所述导电加强板上电气解耦。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/760,531 US5844168A (en) | 1995-08-01 | 1996-12-02 | Multi-layer interconnect sutructure for ball grid arrays |
| US08/760,531 | 1996-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1239588A true CN1239588A (zh) | 1999-12-22 |
Family
ID=25059375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97180213A Pending CN1239588A (zh) | 1996-12-02 | 1997-04-02 | 带有通孔从焊球键合位置侧向偏移的tab带球栅阵列封装 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5844168A (zh) |
| EP (1) | EP0946982A1 (zh) |
| JP (1) | JP2001506058A (zh) |
| KR (1) | KR20000057331A (zh) |
| CN (1) | CN1239588A (zh) |
| AU (1) | AU2435497A (zh) |
| CA (1) | CA2272436A1 (zh) |
| MY (1) | MY133901A (zh) |
| WO (1) | WO1998025301A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372084C (zh) * | 2003-09-04 | 2008-02-27 | 美龙翔微电子科技(深圳)有限公司 | 热增强型球栅阵列集成电路封装基板制造方法及封装基板 |
| CN100403531C (zh) * | 2004-12-27 | 2008-07-16 | 三洋电机株式会社 | 电路装置及携带设备 |
| CN100470786C (zh) * | 2006-07-10 | 2009-03-18 | 力成科技股份有限公司 | 基板底部封胶的球格阵列封装构造 |
Families Citing this family (109)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249046B1 (en) * | 1997-02-13 | 2001-06-19 | Seiko Epson Corporation | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device |
| US6020637A (en) | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
| US6323065B1 (en) | 1997-05-07 | 2001-11-27 | Signetics | Methods for manufacturing ball grid array assembly semiconductor packages |
| US6215184B1 (en) * | 1998-02-19 | 2001-04-10 | Texas Instruments Incorporated | Optimized circuit design layout for high performance ball grid array packages |
| JP3611948B2 (ja) * | 1997-05-16 | 2005-01-19 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
| TW449844B (en) * | 1997-05-17 | 2001-08-11 | Hyundai Electronics Ind | Ball grid array package having an integrated circuit chip |
| JP3210881B2 (ja) * | 1997-06-05 | 2001-09-25 | ソニーケミカル株式会社 | Bgaパッケージ基板 |
| US6064116A (en) * | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
| US6337522B1 (en) | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
| US6297559B1 (en) | 1997-07-10 | 2001-10-02 | International Business Machines Corporation | Structure, materials, and applications of ball grid array interconnections |
| US6120885A (en) * | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
| US6395582B1 (en) | 1997-07-14 | 2002-05-28 | Signetics | Methods for forming ground vias in semiconductor packages |
| KR100545966B1 (ko) * | 1997-10-10 | 2006-03-23 | 에프씨아이 | 고밀도 커넥터 시스템 |
| KR100266637B1 (ko) * | 1997-11-15 | 2000-09-15 | 김영환 | 적층형볼그리드어레이반도체패키지및그의제조방법 |
| US6552264B2 (en) * | 1998-03-11 | 2003-04-22 | International Business Machines Corporation | High performance chip packaging and method |
| JPH11284007A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20000015580A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지용 써킷테이프 |
| EP1125329A1 (en) * | 1998-10-14 | 2001-08-22 | Minnesota Mining And Manufacturing Company | Tape ball grid array with interconnected ground plane |
| US6433360B1 (en) * | 1999-01-15 | 2002-08-13 | Xilinx, Inc. | Structure and method of testing failed or returned die to determine failure location and type |
| US6040631A (en) * | 1999-01-27 | 2000-03-21 | International Business Machines Corporation | Method of improved cavity BGA circuit package |
| WO2000065647A1 (en) | 1999-04-22 | 2000-11-02 | International Rectifier Corporation | Chip scale package |
| US6384471B1 (en) * | 1999-05-10 | 2002-05-07 | Bull S.A. | Pbga package with integrated ball grid |
| US6285077B1 (en) * | 1999-08-19 | 2001-09-04 | Lsi Logic Corporation | Multiple layer tape ball grid array package |
| US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
| US6425179B1 (en) * | 1999-10-12 | 2002-07-30 | Lsi Logic Corporation | Method for assembling tape ball grid arrays |
| US6511901B1 (en) | 1999-11-05 | 2003-01-28 | Atmel Corporation | Metal redistribution layer having solderable pads and wire bondable pads |
| US7064412B2 (en) * | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
| WO2001059842A1 (en) | 2000-02-10 | 2001-08-16 | International Rectifier Corporation | Vertical conduction flip-chip device with bump contacts on single surface |
| US6740962B1 (en) * | 2000-02-24 | 2004-05-25 | Micron Technology, Inc. | Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same |
| DE10024376A1 (de) * | 2000-05-17 | 2001-12-06 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6320128B1 (en) * | 2000-05-25 | 2001-11-20 | Visteon Global Technology, Inc. | Environmentally-sealed electronic assembly and method of making same |
| TW456013B (en) * | 2000-07-04 | 2001-09-21 | Advanced Semiconductor Eng | Heat spreader substrate structure and the process thereof |
| JP2002093831A (ja) * | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6465890B1 (en) * | 2000-11-28 | 2002-10-15 | National Semiconductor Corporation | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages |
| US6407334B1 (en) * | 2000-11-30 | 2002-06-18 | International Business Machines Corporation | I/C chip assembly |
| WO2002045164A2 (en) | 2000-12-01 | 2002-06-06 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
| US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
| US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| US7132744B2 (en) | 2000-12-22 | 2006-11-07 | Broadcom Corporation | Enhanced die-up ball grid array packages and method for making the same |
| US7161239B2 (en) | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
| US6469897B2 (en) * | 2001-01-30 | 2002-10-22 | Siliconware Precision Industries Co., Ltd. | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same |
| US6853070B2 (en) | 2001-02-15 | 2005-02-08 | Broadcom Corporation | Die-down ball grid array package with die-attached heat spreader and method for making the same |
| KR100396868B1 (ko) * | 2001-02-27 | 2003-09-03 | 산양전기주식회사 | 연성인쇄회로기판의 고정방법 및 그의 구조 |
| AU2007203504B2 (en) * | 2001-03-21 | 2010-05-27 | United Test Center Inc | Semi Conductor Device and Method for Fabricating The Same |
| TW579581B (en) * | 2001-03-21 | 2004-03-11 | Ultratera Corp | Semiconductor device with chip separated from substrate and its manufacturing method |
| US6762487B2 (en) | 2001-04-19 | 2004-07-13 | Simpletech, Inc. | Stack arrangements of chips and interconnecting members |
| KR100779346B1 (ko) * | 2001-04-20 | 2007-11-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US6429381B1 (en) * | 2001-04-27 | 2002-08-06 | General Electric Company | High density interconnect multichip module stack and fabrication method |
| US7115986B2 (en) | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
| US7259448B2 (en) | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
| US20030040166A1 (en) | 2001-05-25 | 2003-02-27 | Mark Moshayedi | Apparatus and method for stacking integrated circuits |
| DE10127010B4 (de) * | 2001-06-05 | 2009-01-22 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat |
| TW483134B (en) * | 2001-06-13 | 2002-04-11 | Walsin Advanced Electronics | Micro BGA package |
| KR100432715B1 (ko) * | 2001-07-18 | 2004-05-24 | 엘지전자 주식회사 | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 |
| US6614123B2 (en) * | 2001-07-31 | 2003-09-02 | Chippac, Inc. | Plastic ball grid array package with integral heatsink |
| SG122743A1 (en) | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
| US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
| US6861750B2 (en) | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
| US6825108B2 (en) * | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
| US7550845B2 (en) | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
| US7245500B2 (en) * | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
| US6858932B2 (en) | 2002-02-07 | 2005-02-22 | Freescale Semiconductor, Inc. | Packaged semiconductor device and method of formation |
| SG115455A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| US6975035B2 (en) | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
| SG115459A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
| SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| SG115456A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
| US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| US7196415B2 (en) | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
| KR100833941B1 (ko) * | 2002-06-08 | 2008-05-30 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지 |
| US20040036170A1 (en) | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
| JP3915630B2 (ja) * | 2002-08-26 | 2007-05-16 | 日立電線株式会社 | Tabテープ及びその製造方法並びにそれを用いた半導体装置 |
| US6791197B1 (en) * | 2002-08-26 | 2004-09-14 | Integrated Device Technology, Inc. | Reducing layer separation and cracking in semiconductor devices |
| US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
| US6967390B2 (en) * | 2003-02-13 | 2005-11-22 | Freescale Semiconductor, Inc. | Electronic component and method of manufacturing same |
| US7098525B2 (en) * | 2003-05-08 | 2006-08-29 | 3M Innovative Properties Company | Organic polymers, electronic devices, and methods |
| US7279777B2 (en) * | 2003-05-08 | 2007-10-09 | 3M Innovative Properties Company | Organic polymers, laminates, and capacitors |
| US20050104187A1 (en) * | 2003-10-31 | 2005-05-19 | Polsky Cynthia H. | Redistribution of substrate interconnects |
| TW200522292A (en) * | 2003-12-31 | 2005-07-01 | Advanced Semiconductor Eng | Chip package sturcture |
| JP4599891B2 (ja) * | 2004-05-28 | 2010-12-15 | 凸版印刷株式会社 | 半導体装置用基板並びに半導体装置 |
| US7411281B2 (en) | 2004-06-21 | 2008-08-12 | Broadcom Corporation | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same |
| US7482686B2 (en) | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
| US7432586B2 (en) | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
| US7071556B2 (en) | 2004-09-10 | 2006-07-04 | Jinghui Mu | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package |
| US7721238B2 (en) * | 2004-09-22 | 2010-05-18 | Digi International Inc. | Method and apparatus for configurable printed circuit board circuit layout pattern |
| US7786591B2 (en) | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
| KR100594306B1 (ko) * | 2004-12-21 | 2006-06-30 | 삼성전자주식회사 | 인터커넥트 및 이를 구비한 하드디스크 드라이브의헤드짐발 어셈블리 |
| US7564138B2 (en) * | 2004-12-23 | 2009-07-21 | Alcatel-Lucent Usa Inc. | Method for attaching chips in a flip-chip arrangement |
| US6979782B1 (en) * | 2005-05-09 | 2005-12-27 | International Business Machines Corporation | Apparatus and method for mechanical coupling of land grid array applications |
| US7429799B1 (en) * | 2005-07-27 | 2008-09-30 | Amkor Technology, Inc. | Land patterns for a semiconductor stacking structure and method therefor |
| US7576995B2 (en) | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7422970B2 (en) * | 2005-12-29 | 2008-09-09 | Integrated Service Technology Inc. | Method for modifying circuit within substrate |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7508058B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7608920B2 (en) | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7768075B2 (en) | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| US8183680B2 (en) | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
| US7468553B2 (en) | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7948093B2 (en) * | 2006-12-28 | 2011-05-24 | Samgsung Electronics Co., Ltd. | Memory IC package assembly having stair step metal layer and apertures |
| US8120162B2 (en) * | 2007-09-28 | 2012-02-21 | Integrated Device Technology, Inc. | Package with improved connection of a decoupling capacitor |
| US7971481B2 (en) * | 2008-09-30 | 2011-07-05 | Xerox Corporation | Circuit design to prevent false level sense readings |
| JP2011171404A (ja) * | 2010-02-17 | 2011-09-01 | Hitachi Cable Ltd | 半導体装置用tabテープ及びその製造方法 |
| US8410598B2 (en) * | 2010-12-30 | 2013-04-02 | STMicroeletronics Pte. Ltd. | Semiconductor package and method of manufacturing the same |
| JP2013243263A (ja) | 2012-05-21 | 2013-12-05 | Internatl Business Mach Corp <Ibm> | 3次元積層パッケージにおける電力供給と放熱(冷却)との両立 |
| US10426044B2 (en) * | 2015-12-18 | 2019-09-24 | Dic Corporation | Thermosetting adhesive sheet, reinforcement-part-equipped flexible printed circuit, method for manufacturing reinforcement-part-equipped flexible printed circuit, and electronic device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2440615A1 (fr) * | 1978-11-03 | 1980-05-30 | Thomson Csf | Procede de fabrication de bossages metalliques calibres sur un film support et film support comportant de tels bossages |
| US4859806A (en) * | 1988-05-17 | 1989-08-22 | Microelectronics And Computer Technology Corporation | Discretionary interconnect |
| JP2633366B2 (ja) * | 1989-11-24 | 1997-07-23 | 株式会社日立製作所 | 計算機モジュール用リードレスチップキャリア |
| US5045921A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Pad array carrier IC device using flexible tape |
| US5298686A (en) * | 1990-10-23 | 1994-03-29 | Westinghouse Electric Corp. | System and method for implementing wiring changes in a solderless printed wiring board module |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JPH04348097A (ja) * | 1991-02-05 | 1992-12-03 | Taiyo Yuden Co Ltd | 回路装置の製造方法 |
| US5225966A (en) * | 1991-07-24 | 1993-07-06 | At&T Bell Laboratories | Conductive adhesive film techniques |
| JPH0828396B2 (ja) * | 1992-01-31 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
| KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
| US5468994A (en) * | 1992-12-10 | 1995-11-21 | Hewlett-Packard Company | High pin count package for semiconductor device |
| US5296651A (en) * | 1993-02-09 | 1994-03-22 | Hewlett-Packard Company | Flexible circuit with ground plane |
| US5291062A (en) * | 1993-03-01 | 1994-03-01 | Motorola, Inc. | Area array semiconductor device having a lid with functional contacts |
| US5397917A (en) * | 1993-04-26 | 1995-03-14 | Motorola, Inc. | Semiconductor package capable of spreading heat |
| US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
| US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
| US5542175A (en) * | 1994-12-20 | 1996-08-06 | International Business Machines Corporation | Method of laminating and circuitizing substrates having openings therein |
| US5572405A (en) * | 1995-06-07 | 1996-11-05 | International Business Machines Corporation (Ibm) | Thermally enhanced ball grid array package |
-
1996
- 1996-12-02 US US08/760,531 patent/US5844168A/en not_active Expired - Fee Related
-
1997
- 1997-04-02 WO PCT/US1997/005492 patent/WO1998025301A1/en not_active Ceased
- 1997-04-02 KR KR1019990704811A patent/KR20000057331A/ko not_active Withdrawn
- 1997-04-02 JP JP52554198A patent/JP2001506058A/ja active Pending
- 1997-04-02 AU AU24354/97A patent/AU2435497A/en not_active Abandoned
- 1997-04-02 CA CA002272436A patent/CA2272436A1/en not_active Abandoned
- 1997-04-02 EP EP97920071A patent/EP0946982A1/en not_active Withdrawn
- 1997-04-02 CN CN97180213A patent/CN1239588A/zh active Pending
- 1997-11-24 MY MYPI97005640A patent/MY133901A/en unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372084C (zh) * | 2003-09-04 | 2008-02-27 | 美龙翔微电子科技(深圳)有限公司 | 热增强型球栅阵列集成电路封装基板制造方法及封装基板 |
| CN100403531C (zh) * | 2004-12-27 | 2008-07-16 | 三洋电机株式会社 | 电路装置及携带设备 |
| US7417309B2 (en) | 2004-12-27 | 2008-08-26 | Sanyo Electric Co., Ltd. | Circuit device and portable device with symmetrical arrangement |
| CN100470786C (zh) * | 2006-07-10 | 2009-03-18 | 力成科技股份有限公司 | 基板底部封胶的球格阵列封装构造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001506058A (ja) | 2001-05-08 |
| EP0946982A1 (en) | 1999-10-06 |
| US5844168A (en) | 1998-12-01 |
| MY133901A (en) | 2007-11-30 |
| CA2272436A1 (en) | 1998-06-11 |
| KR20000057331A (ko) | 2000-09-15 |
| WO1998025301A1 (en) | 1998-06-11 |
| AU2435497A (en) | 1998-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1239588A (zh) | 带有通孔从焊球键合位置侧向偏移的tab带球栅阵列封装 | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| US7376318B2 (en) | Circuit board and its manufacturing method | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| US20020050407A1 (en) | Ground via structures in semiconductor packages | |
| US20080081161A1 (en) | Wiring board and semiconductor device | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| CN1164158C (zh) | 用于半导体芯片组件的多层电路板 | |
| JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
| JPH0697225A (ja) | 半導体装置 | |
| CN1315055A (zh) | 通孔凸块接触 | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| CN111418272A (zh) | 柔性印刷电路板和制造柔性印刷电路板的方法 | |
| US6596620B2 (en) | BGA substrate via structure | |
| JP3543955B2 (ja) | チップ型固体電解コンデンサ | |
| WO2000049655A1 (fr) | Dispositif a semi-conducteur, carte a circuit, procede de fabrication de carte a circuit et dispositif electronique | |
| JP3398319B2 (ja) | 半導体装置及びその製造方法 | |
| KR20010062371A (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP3441340B2 (ja) | 半導体装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| CN115497888A (zh) | 一种封装体及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |