CN1222993C - 小型半导体封装装置 - Google Patents

Abstract

一种重量轻的小型电子封装或组件，其中优化了包括一半导体芯片的集成电路与那些芯片载体之间的尺寸，以便提供最小的重量和尺寸关系。此外，一种制作半导体封装装置的方法，该方法便于生产一种小而轻便并且基本上是小型集成电路片尺寸的芯片载体封装组件。可以是如专门领域所需要那样的有机层压制品、多层陶瓷衬底或柔性衬底的芯片载体基本上设计成能占据全部较小的周边尺寸，该周边尺寸小于适于安装于其上的集成电路或半导体芯片尺寸。

Description

小型半导体封装装置

本发明涉及一种半导体封装装置，更具体地说，涉及一种重量轻的小型电子封装装置或组件，其中优化了包括一半导体芯片的集成电路与那些芯片载体之间的尺寸，以便提供最小的重量和尺寸关系。此外，本发明涉及一种制作半导体封装装置的新方法，该方法便于生产一种小而轻便并且基本上是小型集成电路片尺寸的芯片载体封装组件。

在电子封装技术中，尤其是在装有集成电路的半导体芯片结构方面，关于热膨胀范围存在相当多的差异，这是因为半导体芯片与支撑这些芯片的芯片载体衬底之间存在的不同热膨胀系数。这导致象用于一种环氧玻璃层压塑料球栅列(BGA)中那样的载体衬底受到高强度的生成机械应力，并且有强烈的翘曲，这往往会对电互连有不利影响，可能导致电路出现故障。此外，还有这样一个问题，即，如根据目前工业规划或公路交通图与该技术以往的趋势所预计的那样，半导体芯片的尺寸及其全部尺寸一直在增加。例如，目前的倒装片球栅列封装结构其可靠性常遇到很大危险，该危险包括由于半导体芯片中遇有很大的张应力而导致的芯片断裂危险。具体地说，这些很大的应力产生于芯片的背部和芯片的边缘，在这些地方，晶片切割引发的损坏常形成于裂缝发生或者裂纹扩展的位置。为了减轻上述问题，本发明适于大大减小半导体或电路中出现的应力大小，更具体地说，本发明适于将封装边缘上出现的任何应力改善至非常低或者合理的水平，由此消除基于作用于芯片边缘热引发应力的芯片断裂危险，在芯片边缘中，由于切割晶片而特别易引起断裂发生。此外，还减小了由朝向所谓芯片隐蔽处边缘放置的球所遇到的BGA焊球疲劳的任何危险，因为按照本发明的电子封装装置，焊球不再排布在芯片隐蔽处的边缘，由此消除了在该位置上产生任何应力。基本上，本发明电子或半导体或芯片封装的概念表示可以提供模制封装组件，其中目前芯片尺寸的局限不便于模制；例如，诸如倒装片塑料球栅列封装组件的专用类型之类的组件。该芯片组件目前受到独立处理，而与用焊剂回流还是用线结合处理无关，其中本发明的电子或半导体芯片封装装置及其制作方法在相当大的范围内将该装配过程简化至晶片水平，并且在生产和装配处理成本方面有相当大的潜力。

在当前涉及生产由半导体芯片组成的芯片封装组件的实用技术中，其中半导体芯片支撑于衬底如芯片载体上，就那些尤其因存在于半导体芯片与芯片载体间热膨胀系数的差别和翘曲而产生的芯片边沿上的强张应力来说，上述问题特别明显，这一般是因为芯片的尺寸小于芯片载体周边尺寸的全部尺寸。

Nagano的美国专利US5,646,830和US5,473,514每个都公开了具有转接电路板的半导体装置，其中使构成半导体芯片载体的岛的大小基本上便于提供大于位于其上的集成电路或半导体芯片尺寸的周边尺寸。实际上，这些部件——半导体芯片和芯片载体的互连受到其边缘附近产生的应力作用，这导致有潜在的互连失败，这是因为半导体芯片与芯片载体部件间热膨胀系数的差异所产生的翘曲。

Miles等人的美国专利US5,535,101公开了一种无引线集成电路封装组件，这种组件包括一衬底或半导体芯片载体，该载体上固定有一集成电路芯片。该例中，衬底或载体的全部尺寸大于半导体芯片，这是因为它们热膨胀系数间的差异，再度响应于热量的产生，将因各部件的翘曲而引起产生强的张应力，由此可能引起电互连或电连接出现故障，特别是沿各部件中间边缘区域的电互连或电连接出现故障。

Mullen，III等人的美国专利US5,241,133公开了一种无引线焊盘列(pad array)芯片载体，这种载体上固定有一半导体芯片，其中载体或衬底的全部尺寸大于半导体芯片的全部尺寸。这种结构象前述专利中的结构那样，也会导致产生强应力，尤其是产生沿半导体芯片边缘的强应力，这是因为工作过程中遇到的热引发翘曲。

Tanaka的美国专利US5,363,277公开了一种支撑于一芯片载体上的半导体芯片，该芯片载体全部占据的周边尺寸大于芯片的尺寸，其中芯片与芯片载体衬底之间不同的热膨胀特性有助于产生强的机械应力，并引起相当大的翘曲，由此可能导致疲劳和电连接故障。

因此，为了避免本领域已有技术中普遍存在的前述问题，本发明意欲提供一种半导体封装装置或组件，并且公开一种用来制作这种封装装置的方法，其中半导体芯片的尺寸基本上大于芯片载体衬底的尺寸。可以是如专门领域所需要那样的有机层压制品、多层陶瓷衬底或柔性衬底的芯片载体基本上设计成能占据全部较小的周边尺寸，该周边尺寸小于适于安装于其上的集成电路或半导体芯片尺寸。实际上，通过焊接凸块或导电粘合剂这样的媒介物，或者通过其他合适的倒装片连接方法将芯片载体或衬底电连接到半导体芯片上。利用一电子封装装置，包括将芯片安装到一芯片载体或衬底上，其中芯片载体或衬底的周边尺寸小于半导体芯片，由此消除了尤其由芯片与芯片载体衬底之间的热膨胀差异所产生的边缘应力，实际上，减小了以往通常遇到的强机械应力和较大的热引发翘曲，这些应力和翘曲导致电互连或焊点有出故障的潜在危险。

因此，本发明的一个目的在于提供一种新颖而独特的电子或模块化半导体封装装置，其中安装到一芯片载体衬底上的半导体芯片占据的周边尺寸大于载体衬底，由此能形成不大于集成电路模或芯片的芯片封装组件尺寸。

本发明的另一个目的在于提供一种此处所述的半导体封装装置，其中半导体芯片的至少一个边缘伸到芯片载体衬底边缘之外。

本发明更具体的一个目的在于提供一种半导体封装装置，其中一半导体芯片安装到一芯片载体衬底上，并且其中该芯片在半导体芯片的所有侧上都延伸到衬底之外，以便有助于在一晶片上形成前述组件，该晶片适于切割成独立的芯片尺寸。

本发明的另一个目的在于提供一种生产此处所述类型的半导体封装装置的新方法。

还有一个目的在于提供一种从一晶片上生产半导体封装装置的新方法，该晶片上固定有分散置放的芯片载体衬底部件的阵列的阵列，且该晶片适于切割成独立的半导体芯片封装结构。

实际上，一个发明目的还在于提供一绝缘载体或衬底的方法，该方法是：该衬底的上侧配备有焊球或焊接凸块；将一芯片安装到该载体衬底的对侧，该芯片的至少一个边缘延伸到载体衬底的相应边缘之外；通过焊球或焊接凸块这样的媒介物，或者通过伸在芯片与绝缘芯片载体上侧之间的导电粘合剂或丝焊(wirebond)，而丝焊延伸到芯片载体相应边缘之上，或者通过任意适当的互连技术结合手段，在芯片与芯片载体之间实现电连接；其中按照本发明的一个具体实施例，芯片的周边尺寸在其所有侧上都大于芯片载体衬底，由此载体衬底能在处于晶片形式时安装到每个芯片上，并且接下来能够将晶片切割成独立的半导体芯片封装组件。

现在连同附图详细描述本发明的典型实施例，这些附图中：

图1以该半导体封装装置的第一实施例示出一剖视图；

图2以该半导体封装装置的第二实施例示出一剖视图；

图3和4分别示出一晶片的剖视图和平面图，该晶片用来生产多个半导体芯片装置；

图5示出从图4晶片上切下来的半导体芯片剖视图。

图1示出按照本发明的半导体封装装置10的第一实施例，其中半导体芯片14的衬底或芯片载体12基本上由一有机层压制品、单层或多层陶瓷衬底或一柔性衬底组成，也可以由一种适当的不导电材料组成。该芯片载体衬底其全部或外周边尺寸例如如图所示基本上为矩形，将其尺寸设计成小于半导体芯片的尺寸。使芯片载体衬底12的至少一个边缘部分16从半导体芯片14的相关边缘部分18向内凹进或回退，不过优选的是，使芯片载体衬底12的全部周边凹进或回退到半导体芯片14的外周边界内。如图1所示，芯片载体衬底12通过插入它与半导体芯片14之间的导电粘合剂20而与半导体芯片14电连接，或者也可以考虑使用其他倒装连接法，包括焊球、柱形球(StudBump)、导电糊剂、导电膜或任何其他机械或冶金互连物。如该例所示，该互连物另外可以是一种丝焊22，该丝焊22伸入一种绝缘造模化合物内或伸入一种外封胶材料中，这种材料从半导体芯片14的外上表面伸出到芯片载体衬底12的上表面24之上。在倒装互连物使用焊接凸块或柱形球或其他导电凸块或冶金凸块的情况下，填充芯片载体衬底12与半导体芯片14之间空间的未充满外封胶材料26分布在衬底隐蔽处之下。该未充满材料基本上在芯片14之上的衬底12周围形成嵌条26。在有丝焊的情况下，该外封胶材料将导线封入。

芯片载体的表面还可以形成一表面区，在该表面区上，焊球30、凸块或其他导体适于产生与一后续层的电连接；该后续层例如是一印刷电路板(图中未示)或其他同类物等。如图1所示，其形式是球栅列(BGA)焊球30。虽然此处示出半导体芯片14上的焊球30或凸块，但是如本领域众所周知的那样，其进一步的互连物可以由丝焊柱形球、导电粘合剂、导电化合物、导电薄膜或任何其他机械或冶金互连物构成。

按照前面采用丝焊的变型，电子衬底芯片载体12可以位于半导体芯片14具有管芯接合粘合剂的有效侧上，其中由未被衬底隐蔽处覆盖的芯片边缘产生电连接。适于应用模制外封胶材料或糊状顶部材料，以便使粘合线保持在适当位置，而与下一级电子封装物的连接由球栅列30提供。

回复到图2所示的修改实施例，其中类似或相同的部件由相同的参考数字标记，该例中，将前述概念结合为如下形式：通过一种导电粘合剂36在半导体芯片14与芯片载体衬底14之间实现一部分电互连，例如用于信号互连；而对于某些其他用丝焊38做的连接来说，例如用于电力连接，引至载体衬底的另一侧，其后如图2所示，采用模制化合物外封胶或糊状顶部材料40包围半导体芯片14的周边42。该连接中，可以模制倒装晶片封装组件以便模制化合物如图1所示到达芯片表面的边缘，或者如图2所示延伸到边缘侧表面周围。

关于前述方案，不是完全必须使半导体芯片14的长度和宽度都大于芯片载体衬底12的长度和宽度。载体衬底12的侧向尺寸可以比半导体芯片14的相应尺寸小或短，而其他侧向或边缘尺寸可以小于或等于甚或可能有点大于芯片的相应尺寸。未充满密封剂26、40适于填充芯片载体衬底12与半导体芯片14之间的公共预计空间，而未填充嵌条还分别延伸到两个芯片边缘与载体表面之上和两个载体边缘与芯片表面之上。

如图3和4所示，其中芯片载体衬底12在尺寸上小于其所有侧上的半导体芯片14尺寸，装配过程可以在一晶片50上进行，晶片50适于提供多个独立的半导体芯片14。这样，图3和4示出多个或一列芯片载体12，这些芯片载体12被装配到晶片50上，之后将该晶片切割为独立的半导体芯片。实际上，可以如下进行装配过程：

a)进行晶片表面处理，以用于(有选择地)钝化粘合剂变为未充满粘合剂；

b)进行焊接表面处理或熔化，以用于软焊接合；

c)拾取芯片载体12并将它们置放在芯片14上的相应位置处，已就这些位置的可靠性测试了这些位置，而载体端头位于芯片焊接凸块之上；

d)将晶片50放入一回流锡焊烘箱并进行处理；

e)进行处理以加强未充满材料(26，40)粘合力；例如(有选择地)用等离子体；

f)将未充满材料(26，40)同时施加到晶片50的表面52之上，以确保将未充满材料26、40填充入晶片50与芯片载体12之间的空间内；

g)对未充满材料26、40进行热固化处理；

h)将晶片50切割成独立的半导体芯片封装组件10；

i)在合适的托盘中测试和包装以为贮存；有选择地对球栅列执行焊球回流过程。

参阅图5，其中与前面实施例中那些部件类似或相同的部件由相同的参考数字标记，该图示出装配后的组件10，该组件10由单独一个半导体芯片14和与其相连的芯片载体衬底12组成，由晶片切割过程生产。

如果未充满密封剂是一种非流动未充满密封剂，那么可以根据所使用的材料适当修改以上的装配步骤a)至f)。

如果关于前述的装配过程连同使用一导电粘合剂、一导电粘合膜、一导电糊剂或其他互连方法，那么可以根据使用的材料用合适的处理步骤代替上述回流步骤。

根据前述内容，对于本领域的普通技术人员来说变得显而易见的是，提供了一种简单的电子或半导体封装装置10和用来独立或从晶片切割生产半导体封装装置的方法，其中这导致生产尺寸小或小型半导体芯片封装组件10，这种封装组件的重量轻、生产成本低，并且更适用于电子技术现行常用的标准。

尽管已示出和描述了被认为是本发明优选实施例的内容，可是当然应理解的是，在不脱离本发明实质的情况下，可易于在形式或细节上进行各种修改和变换。因此，本发明意于并不限于此处所示和所描述的具体形式和细节，也不限于任何比本发明全部内容少的内容，本发明的全部内容如此后所要求的那样在此处公开。

Claims (16)

1.一种电子封装装置，包括以下部分的结合：

(a)一绝缘载体部件；

(b)一半导体芯片，安装到所述绝缘载体部件的一侧，所述半导体芯片的至少一个边缘延伸到所述绝缘载体部件的相关边缘之外；和

(c)用来实现所述半导体芯片与所述绝缘载体部件之间电连接的装置，所述电连接装置包括伸在所述芯片与所述载体部件对侧之间的丝焊，所述丝焊从半导体芯片的外上表面延伸到所述载体部件的上表面之上。

2.如权利要求1所述的封装装置，其特征在于所述电连接装置还包括位于所述芯片与所述载体部件中间的导电凸块。

3.如权利要求1所述的封装装置，其特征在于所述半导体芯片的尺寸加工成延伸到所述绝缘载体部件的整个外周边之外。

4.如权利要求1所述的封装装置，其特征在于所述绝缘载体部件的对侧上有焊球或其他电互连方法，用以形成与另一电子层的电连接。

5.如权利要求3所述的封装装置，其特征在于多个所述绝缘半导体芯片是一晶片形式，该晶片上安装有多个所述绝缘载体部件，在每个所述芯片上分别叠加一个绝缘载体部件。

6.如权利要求7所述的封装装置，其特征在于所述晶片形式可切割成独立的所述封装装置，每个所述封装装置包括一个所述半导体芯片和所附着的绝缘芯片载体。

7.如权利要求1所述的封装装置，其特征在于所述电连接装置包括插在所述芯片与所述载体部件之间的管芯接合粘合剂。

8.如权利要求1所述的封装装置，其特征在于所述电连接装置选择性地包括导电粘合剂和丝焊，以及未充满材料，该未充满材料由一种在芯片表面边缘周围延伸的模制化合物外封胶组成。

9.一种形成一电子封装装置的方法，包括以下步骤：

(a)将一半导体芯片安装到一绝缘载体部件的一侧上；所述半导体芯片的至少一个边缘延伸到所述绝缘载体部件的相关边缘之外；以及

(b)完成所述半导体芯片与所述绝缘载体部件之间的电连接，所述电连接包括将丝焊伸在所述芯片与所述载体部件的对侧之间，所述丝焊从半导体芯片的外上表面延伸到所述载体部件的上表面之上。

10.如权利要求9所述形成一封装装置的方法，其特征在于所述电连接包括将导电凸块置放在所述芯片与所述载体部件中间。

11.如权利要求9所述形成一封装装置的方法，其特征在于使所述半导体芯片的尺寸加工成向所述绝缘载体部件的整个外周边之外延伸。

12.如权利要求9所述形成一封装装置的方法，其特征在于所述绝缘载体部件的对侧上有焊球，用以形成到另一电子层的电连接。

13.如权利要求11所述形成一封装装置的方法，其特征在于多个所述绝缘半导体芯片是一晶片形式，该晶片上安装有多个所述绝缘载体部件，在每个所述芯片上分别叠加一个绝缘载体部件。

14.如权利要求13所述形成一封装装置的方法，其特征在于所述晶片形式可切割成独立的所述封装装置，每个所述封装装置包括一个所述半导体芯片和所附着的绝缘芯片载体。

15.如权利要求9所述形成一封装装置的方法，其特征在于所述电连接包括将一种管芯接合粘合剂插在所述芯片与所述载体部件之间。

16.如权利要求9所述形成一封装装置的方法，其特征在于所述电连接包括选择性地提供一种导电粘合剂和丝焊，以及一种未充满材料，该未充满材料由一种在芯片表面边缘周围延伸的未充满密封剂或模制化合物外封胶组成。

Images