CN1220357C

CN1220357C - 一种异步传输模式适配层2aal2接口装置

Info

Publication number: CN1220357C
Application number: CN 03148481
Authority: CN
Inventors: 李海民; 张力; 张文红
Original assignee: Datang Mobile Communications Equipment Co Ltd
Current assignee: China Academy of Telecommunications Technology CATT; Datang Mobile Communications Equipment Co Ltd
Priority date: 2003-07-01
Filing date: 2003-07-01
Publication date: 2005-09-21
Anticipated expiration: 2023-07-01
Also published as: CN1476203A

Abstract

本发明提供了一种异步传输模式适配层2 AAL2接口装置，通过现场可编程门阵列FPGA或者专用集成电路ASIC实现AAL2公共部分子层CPS的功能，发送和接收过程在一个芯片中实现或者和其它功能集成在一个芯片中实现，该装置主要由CPS业务数据单元SDU接口装置、AAL2信元接口装置、发送处理装置、接收处理装置、接口环回装置组成。在该装置中，利用定时器池控制永久虚通道PVC连接数目增加时CPS分组形成AAL2信元的等待时间；采用接口环回装置对设计芯片进行硬件调试；采用辅助查找芯片提高搜索效率。利用本发明，可以有效地解决由于ATM连接数目和支持AAL2连接数目的增加带来的硬件实现上的困难，降低设备的成本和复杂性。

Description

一种异步传输模式适配层2 AAL2接口装置

技术领域

本发明涉及电信领域，具体涉及电信领域中与异步传输模式ATM应用相关的一种ATM适配层2(简称AAL2)接口装置。

背景技术

ATM技术是一种统计复用技术，在传输时，将信息分割成为固定长度的信元。当一个用户没有信息传输时，该用户的带宽能够给其它用户使用。ATM技术不仅能够实现多个用户之间的统计复用，提高带宽的利用率，同时能够保证每个用户的服务质量。

ATM适配层AAL向应用提供有用的服务，并将它们与在发送端将数据分割为信元、在接收端将信元重新组织为数据的机制隔离开来。为了在ATM网络中支持低速、可变比特率的业务，1997年，ITU制定了ATM适配层2AAL2协议，规定了传输的帧格式和编码方法，其优点是能够在降低组包延迟的同时，提高信道带宽的利用率。AAL2的基本思想是将多个用户的数据封装在一个AAL2信元中进行传输，不同用户采用不同的CID(信道标识符)进行区分。为了提高带宽的利用率，尽可能的不发送空的AAL2信元。当一个用户数据不能够填充满最后一个信元时，AAL2采用了定时等待技术，允许等待一定的时间。由于AAL2是多个用户的复用，因此可能有其它用户数据到来，填充满一个信元。根据统计，对于语音通信，当用户数目大于60，平均打包延迟时间2毫秒时，信道的利用率就能够达到90％以上。

由于ITU AAL2适配层协议出现的相对比较晚，目前市场上没有合适的专用芯片。一些芯片附带有AAL2组包和解包的功能，但是这些芯片的功能复杂，不是专门处理AAL2协议的芯片，支持ATM VPI/VCI(虚路径识别/虚信道识别)连接数目很少，支持的用户数目也较少。AAL2适配层是对信元的操作，在155Mbps的STM-1通信链路上，每个信元的持续时间不超过3个us，因此采用软件和硬件相结合的方法，比如使用Motorola公司的通信处理器8260完成AAL2适配层协议，不能够达到很高的性能，特别是软件硬件接口上数据传输的限制，不能够满足大流量和实时性要求。

根据ITU 363.2协议的规定，AAL2适配层公共部分子层CPS处理分为发送组包和接收解包两个过程。对于发送过程，接收上层传递过来的业务数据单元，添加分组头，形成CPS分组，将多个CPS分组封装成47字节的数据包，再附加一个字节的STF(起始域)形成公共部分子层协议数据单元CPS PDU，最后添加5个字节的信元头，形成AAL2信元。在发送过程中，为了提高带宽的利用率，尽可能将CPS分组填充满一个AAL2信元。如果当前的CPS分组不能够填充满信元，则需要等待后继分组。为了控制等待时间，在等待的时候，启动定时器Timer_CU。当定时器超时后，不再继续等待，将不足47字节的部分填充为0，形成AAL2信元，通过接口发送。

对于接收解包过程，从AAL2信元中提取CPS分组，如果上次存在分组未提取完毕，需要和该信元中的数据组合在一起，形成完整的CPS分组；对分组头部进行CRC校验，检查CPS分组头部各个参数区域的有效性，设计完善的错误处理过程；提取CPS分组中的净荷，交给上层处理。

中国专利申请01136728.8公开了一种AAL2公共部分子层接收端装置，该装置通过现场可编程门阵列FPGA或专用集成电路ASIC设计、采用硬件逻辑电路实现AAL2 CPS接收端功能。它主要由信元读入装置、CPS-SDU重组装置、CPS-SDU输出缓冲及控制装置和出错处理装置组成。

另外，中国专利01136727.X还公开了一种AAL2公共部分子层发送端装置，该装置同样通过FPGA(或ASIC设计、采用硬件逻辑电路实现AAL2 CPS发送端功能。它主要由输入控制装置、数据预处理装置、封装控制装置、输出控制装置和定时装置组成。

发明内容

本发明的目的是在现有技术基础上提供一种更适应电信领域产品实时性和高吞吐量要求的AAL2接口装置。

本发明提供了一种异步传输模式适配层2 AAL2接口装置，用于实现AAL2 CPS的发送和接收功能，该装置包括：

CPS SDU接口装置，包括CPS SDU发送接口装置和CPS SDU接收接口装置，用于与高层即AAL2业务应用层和管理层之间交互信息，接收高层发送的高层数据包和所述管理层的管理命令；

AAL2信元接口装置，用于与ATM层之间交互信息，实现UTOPIA II接口(该接口也可以称为UTOPIA LEVEL2接口，即ATM Level2通用测试及操作物理层接口)规范发送和接收部分；

发送处理装置，分别通过不同通道耦合到所述CPS SDU发送接口装置和所述AAL2信元接口装置，用于将所述CPS SDU接口装置接收的所述高层数据包形成完整的CPS分组，由CPS分组形成AAL2信元；所述发送处理装置包括一个定时器池，用于控制永久虚通道PVC连接数目增加时CPS分组形成所述AAL2信元的等待时间。

接收处理装置，分别通过不同通道耦合到所述CPS SDU接收接口装置和所述AAL2信元接口装置，用于将所述ATM层的AAL2信元重组为高层数据包；

接口环回装置，分别通过不同通道耦合到所述发送处理装置和所述接收处理装置，用于控制将所述发送处理装置中形成的所述AAL2信元直接耦合到所述接收处理装置或者传送到所述AAL2接口装置。

可选地，所述装置还包括外部接口，其中，与ATM层之间的接口包括UTOPIAII接口，该接口也可以称为UTOPIA LEVEL2(ATM Level2通用测试及操作物理层接口)接口；与管理层之间的接口包括存储器接口；与高层(即AAL2业务应用层)之间的接口包括存储器接口和PCI(即外设部件互联接口)接口。

优选地，所述发送处理装置和所述接收处理装置共享外接RAM和辅助查找芯片，所述辅助查找芯片用于根据虚路径标识VPI/虚信道标识VCI/信道标识符CID查找连接配置参数；

所述的AAL2接口装置，还包括辅助查找芯片控制装置和外部RAM读写控制装置，其中，所述辅助查找芯片控制装置用于所述发送处理装置和所述接收处理装置与所述辅助查找芯片之间的接口，所述外部RAM读写控制装置用于所述发送处理装置和所述接收处理装置与所述共享外接RAM之间的接口。

可选地，所述发送处理装置还包括：

CPS分组发送处理装置，用于将接收的高层数据包形成完整的CPS分组；

AAL2信元发送控制装置，用于从所述CPS分组发送处理装置中取得所述CPS分组，形成并发送完整的AAL2信元。

可选地，所述AAL2信元发送控制装置还包括：

发送控制装置，用于从所述CPS分组发送处理装置中获得所述CPS分组，形成并发送完整的所述AAL2信元；

发送调度装置，用于向所述发送控制装置下发发送请求，控制所述AAL2信元的形成和发送。

可选地，所述发送控制装置还包括：CPS分组头处理子装置和CPS分组载荷处理子装置，其中，所述CPS分组头处理子装置读入所述CPS分组的头部数据并向所述发送调度装置送出指针和载荷长度信息，当所述发送调度装置决定发送时，由所述CPS分组载荷处理子装置形成完整的所述AAL2信元。

特别地，所述定时器沲位于所述发送调度装置。

可选地，所述定时器池中定时器的数目为1024。

可选地，所述接收处理装置还包括：

接收控制装置，用于将收到的所述AAL2信元进行处理，获得每个用户的CPS分组；

CPS分组接收处理装置，与所述接收控制装置之间采用FIFO(先进先出)缓冲接口，用于根据VPI/VCI/CID填充高层数据包，并将所述高层数据包传送到下一级。

可选地，所述接收控制装置还包括：

AAL2接口控制子装置，用于实现与其它装置之间的接口时序，所述AAL2接口控制子装置包括四个接口：与所述接口环回装置之间的接口、与所述CPS分组接收处理装置之间的接口、与所述辅助查找芯片控制装置之间的接口、与外部RAM读写控制装置之间的接口；

AAL2接收控制子装置，用于从所述AAL2信元中恢复CPS分组。

可选地，所述装置采用硬件FPGA或者ASIC实现AAL2 CPS的发送和接收功能。

利用本发明，可以完成AAL2 CPS的发送端和接收端的功能，实现在AAL2层的交换，并且通过定时器池技术，克服了硬件芯片内部RAM资源受限的问题，解决了由于ATM连接数目和支持AAL2连接数目的增加带来的硬件实现上的困难，降低设备的成本和复杂性。

附图说明

图1是本发明的优选实施例AAL2接口装置的组成方框图；

图2是图1所示本发明AAL2接口装置中CPS SDU发送接口装置接收的高层数据包的格式示意图；

图3是本发明AAL2接口装置中辅助查找芯片的索引表项中的两种索引存储格式；

图4是本发明中CPS分组发送处理装置中形成的CPS分组的格式；

图5是图1所示的本发明AAL2接口装置中的CPS分组发送处理装置根据高层数据包形成完整的CPS分组的处理流程；

图6是图1所示的本发明AAL2接口装置中的发送控制装置的组成方框图；

图7是图1所示的本发明AAL2接口装置中的发送调度装置的组成方框图；

图8是图1所示的本发明AAL2接口装置中的接收控制装置的组成方框图；

图9是图8所示的接收控制装置中的AAL2接口控制子装置及其外围接口示意图。

具体实施方式

下面结合附图和实施方式对本发明作进一步的详细说明：

首先参照图1，图1描述了本发明的优选实施例AAL2接口装置结构示意图，该装置采用硬件FPGA/ASIC实现AAL2 CPS的功能，发送过程和接收过程在一个芯片中实现，也可以和其它功能集成在一个芯片中。

在本发明中，图中所示：CPS SDU发送接口装置101和CPS SDU接收接口装置110集成为CPS SDU接口装置；AAL2信元发送接口装置和AAL2信元接收接口装置集成为AAL2信元接口装置；CPS分组发送处理装置102和AAL2信元发送控制装置(包括发送控制装置103和发送调度装置104)集成为发送处理装置；接收控制装置108和CPS分组接收处理装置109集成为接收处理装置。

下面详细介绍各装置的接口关系和技术特征：

一、CPS SDU接口装置

该装置用于与高层(即AAL2业务应用层)和管理层之间交互信息，包括：CPS SDU发送接口装置101和CPS SDU接收接口装置110。

该装置与管理层之间的控制接口采用存储器接口，实现方式可以选择：使用双口RAM作为缓冲；或者直接使用芯片的内部RAM。与高层的接口可以根据需要，选择使用以下几种接口方式：存储器接口、PCI接口或者其它接口方式。如果使用存储器接口，可以与管理层之间的接口合并。如果使用PCI接口，则可以直接挂接到系统PCI总线上。

该装置与管理层和高层之间交互的最小信息单元为数据包，这些数据包分为高层数据包和管理命令，所述管理命令包括：辅助查找芯片设置命令、ATM参数设置命令、ATM参数查询命令、内部环回和UTOPIA地址设置命令、软件复位命令。不同的数据包通过数据包的类型字段区分。

参照图2，图2描述了上述CPS SDU发送接口装置101接收的高层数据包的格式，该数据包包括两部分：数据包头部参数和一个完整的AAL2的CPSSDU，头部参数占32比特，参数分别为：用户ID(标识码)，占16比特；数据包长度，占8比特；UUI(用户到用户的指示)，占5比特。

下面，对上述管理命令进行详细说明：

辅助查找芯片设置命令用于设置索引表项的内容，索引表项有两种格式，参见图3，其中，结构1用于根据ATM连接PVC，查找ATM连接其它参数设置；结构2用于根据用户ID，查找对应的AAL2连接VPI/VCI/CID参数，或者根据AAL2连接的VPI/VCI/CID参数，查找用户ID。

ATM参数设置命令用于设置ATM参数，该命令包含的参数有：该连接分配的查找表项索引、GFC/PTI/CLP(一般流量控制/信元类型/信元丢失优先级)参数、连接超时定时器数值。

ATM参数查询命令用于读取该连接上的统计信息，参数为该连接分配的查找表项索引，该命令的返回结果为发送信元的数目、接收信元的数目、接收错误信元的数目等连接统计相关的参数。

内部环回和UTOPIA地址设置命令用于设置是否使用内部环回(使用内部环回用于对芯片进行测试)和UTOPIA地址，命令中包含参数是否使用环回和两个UTOPIA端口的地址。

对于上述管理命令，CPS SDU发送接口装置101直接控制执行；对于高层数据包，CPS SDU发送接口装置101分离开此数据包，交给CPS分组发送处理装置102处理。两个装置之间采用FIFO进行缓冲，FIFO使用FPGA或者ASIC内部的RAM实现。

CPS SDU接收接口装置110与高层之间交互的数据包的结构与CPS SDU发送接口装置101与高层之间交互的数据包的结构相同(参见图2)，在此不再详细描述。

二、AAL2信元接口装置

该装置用于与ATM层之间交互信息，实现UTOPIA II接口规范发送和接收部分，包括：AAL2信元发送接口装置105和AAL2信元接收接口装置106。其中，AAL2信元发送接口装置105实现UTOPIA II接口规范发送部分，该装置与接口环回装置107之间采用FIFO进行缓冲；AAL2信元接收接口装置106实现UTOPIA II接口规范接收部分，该装置与接收控制装置107之间采用FIFO进行缓冲，根据接口规范，得到接口上的AAL2信元，填充到AAL2信元FIFO队列中。

三、发送处理装置

该装置用于将上述CPS SDU发送接口装置101接收的所述高层数据包形成AAL2信元，包括：CPS分组发送处理装置102和AAL2信元发送控制装置，在本发明中，发送控制装置103和发送调度装置104集成为所述AAL2信元发送控制装置。

下面分别介绍各装置的技术特征：

1、CPS分组发送处理装置102

CPS分组发送处理装置102根据高层数据包中的用户ID，查找该用户对应的ATM PVC和CID等连接参数，校验该ATM连接是否已经建立，如果出现错误，则丢弃当前的数据包；否则，根据数据中的长度、UUI、CID计算分组头部的循环冗余校验CRC，形成完整的CPS分组，交给发送控制装置103进行处理。两个装置之间采用FIFO接口，FIFO中的数据包格式参见图4，FIFO中存放多个数据包，每个数据包是一个完整的CPS分组和数据包头。数据包头部包含ATM VPI/VCI、CPS分组长度字段。ATM VPI/VCI用于发送控制装置103组装AAL2信元。处理流程参见图5，图5描述了本发明AAL2接口装置中的CPS分组发送处理装置根据高层数据包形成完整的CPS分组的处理流程：

首先在步骤51，从输入FIFO中读取高层数据包头部参数，得到用户ID、发送数据包长度和UUI等参数；

然后，进到步骤52，根据用户ID检索辅助查找芯片，

如果没有找到，则说明连接没有建立或者已经删除，此时进到步骤53，丢弃输入FIFO中的用户数据；

如果找到，则得到VPI/VCI、CID等参数，此时进到步骤54，从辅助查找芯片中得到CID参数，完成AAL2分组头部的CRC校验，得到校验结果；

然后，进到步骤55，填充AAL2分组头部区域，将AAL2分组头部三个字节写到输出FIFO中；

进到步骤56，将用户的数据从输入FIFO转移到输出FIFO中；

然后返回步骤51，继续处理下一个用户的数据包。

2、AAL2信元发送控制装置

该装置包括：发送控制装置103和发送调度装置104，发送调度装置104内部还包括一个定时器池，该定时器池中有多个定时器，用于控制PVC连接数目增加时CPS分组形成AAL2信元的等待时间。发送控制装置103与上述CPS分组发送处理装置102之间采用FIFO进行缓冲，从输入FIFO中取得数据包，根据VPI/VCI参数得到需要发送的ATM连接，与发送调度装置104相配合，形成完整的AAL2信元。形成的AAL2信元在两种条件下可以发送：该ATM连接上的数据能够填充完一个AAL2信元；或者该连接上面的定时器(即从上述定时器池中分配给该连接，用于控制该连接上CPS分组形成AAL2信元的等待时间的定时器)超时，这两种情况由发送调度装置104进行裁决处理。

下面详细描述由定时器池中的定时器控制AAL2信元的发送过程：

一般情况下，在AAL2信元的发送过程中，为了提高带宽的利用率，尽可能将CPS分组数据填充满一个AAL2信元。如果当前的CPS分组数据不能够填充满一个AAL2信元，则需要等待后继分组。为了控制等待时间，需要利用发送控制定时器Timer_CU，Timer_CU是AAL2 CPS发送控制定时器，当CPS分组不能够完整填充一个AAL2信元时，启动该定时器。如果在定时器超时之前，有新的CPS分组需要发送，则与上次没有发送完毕的数据组合在一起，形成一个完整的AAL2信元。如果定时器超时，则不再等待新的CPS分组，将剩余的数据封装成一个AAL2信元，并填充剩余字节发送。Timer_CU的引入，使ATM适配层2在提高带宽利用率的同时，能够保证延迟的最大时间。由于硬件实现上的限制，当支持的ATM PVC连接数目增加的时候，定时器Timer_CU的实现是一个关键的技术。

采用硬件实现AAL2适配层协议，比较困难的是设置和管理定时器。定时器周期刷新，操作频率较高，其实现需要采用FPGA或者ASIC内部RAM。每个ATM连接PVC都可能启动一个发送定时器，因此Timer_CU定时器的数目与建立的ATM连接数目密切相关。当连接的数目增加时，定时器的数目增加，由于一般FPGA内部的RAM有限，并且读写存在一定的时间周期，因此实现起来存在一定的技术难度。

为了提高对带宽的利用率，AAL2组包允许存在一定的延迟，因此，只要在定时器超时之前，能够再次轮询到该定时器，就能够满足发送的要求。根据这一点，本发明采用了定时器池技术。

由于FPGA内部RAM大小和读写速度的限制，不可能做到为每个PVC连接设置一个定时器，因此，需要设置一定数目的定时器，当PVC上有数据需要发送时，首先申请其中一个定时器。

定时器的数目设置与发送带宽的利用率和支持的PVC数目相关，很明显，如果定时器的数目越小，则循环查询定时器的间隔越短，这样，只要存在超时的定时器，则不需要等待即可发送，但是，这种情况支持的PVC连接数目将减少(由于PVC发送需要申请定时器，如果没有定时器，则需要等待，因此定时器数目设置较少时，支持PVC连接的数目越少)。如果定时器数目设置的较多，则情况正好相反。因此，需要给定时器池中的定时器设定一个合适的数目。

根据硬件实现的特性可知：定时器读操作需要首先发送单元的地址，然后才能够得到数据，需要两个时钟周期，定时器的写操作同时给出地址和数据，这样对一个定时器的完整的读写操作需要3个时钟周期，修改定时器计数，需要1个时钟周期，这样，对一个定时器的完整的操作，需要4个时钟周期。如果内部采用50M的时钟频率，则定时器操作一次的时间为80ns。

ATM采用STM-1(同步传输模式1)接口，传输速率155Mbps，发送一个AAL2信元需要的时间为2.7us。如果一个PVC连接需要发送数据，则需要申请定时器，如果此时定时器全部占用，则该PVC连接必须等到一个定时器超时释放之后才能够发送，最长的等待时间可能是定时器设定的时间，该时间在ITU协议中建议是5ms。如果该PVC连接数据不能够发送，则会阻塞后续其它PVC数据的发送。因此在设计时，需要控制发生阻塞后的最大时间间隔。

设定时器数目为Tn，定时器最大时间长度均匀分布在0-5ms之内。下面通过计算可以看出由于定时器数目引起的发送效率的损失。

连接PVC设定定时器，等待超时发送，最短等待时间是定时器数值刚刚超时，则扫描到该定时器，此时不需要附加额外的等待时间，直接进行发送；最长等待时间是定时器刚刚扫描过即超时，此时需要等待下一次扫描到该定时器之后才可以发送，需要附加的等待时间为Tn*80ns。由于是均匀的，则平均需要附加的等待时间为Tn*80ns/2。由于每个连接设定的平均等待时间为2.5毫秒，因此带宽利用率损失为：Tn*80/2/2500000。可以得出如下所示的定时器数目与带宽损失率的对应关系：

定时器数目	带宽损失率
定时器数目	带宽损失率	256	0.4％
512	0.8％	256	0.4％
512	0.8％	1024	1.6％
2048	3.3％	1024	1.6％

由于上述计算的前提是没有连接上新的数据发送，如果有新数据发送，则不需要等待定时器超时，就可以通过接口发送出去，因此带宽的实际损失率小于上面的数值。

当连接PVC有数据发送，但是由于定时器数目的限制，目前不存在定时器可以使用，因此发送需要等待，最长的等待时间也是一个重要的指标。最长的等待时间决定了发送的最大延迟。

当没有空闲定时器时，需要等待一个超时的定时器释放之后，才能够发送，最佳情况是不用等待，马上存在超时的定时器。由于定时器是随着需要发送数据的到来设置的，每个数据到来的时间间隔可以认为是信元的间隔，为2.7us，在均匀情况下，每个定时器之间的时间差为2.7us，则定时器总的时间差为：Tn*2.7us。由于平均等待时间为2.5ms，因此，当Tn*2.7us小于2.5ms时候，由于定时器数目引起的发送的等待时间为2.5ms-Tn*2.7us。当Tn*2.7us大于2.5毫秒的时候，不需要等待，马上就可以得到一个超时的定时器。

综合上面的分析可以看出，当Tn为1024时，是一个比较合适的数值，此时带宽损失率小于1.6％，而且基本上不存在由于定时器缓冲区不足引起的发送等待问题。提高FPGA或者ASCI内部运行频率和内部RAM操作速度，或者采用对定时器分队列扫描的方法，可以进一步减少带宽损失。

为了使本领域的技术人员更好地了解发送控制装置103和发送调度装置104的技术特征，下面分别对发送控制装置103及发送调度装置104作更进一步的说明：

(1)发送控制装置103

发送控制装置103与外部RAM之间通过外部RAM读写控制装置112接口，与辅助查找芯片之间通过辅助查找芯片控制装置111接口，发送控制装置103判断是否存在新的数据到达，向发送调度装置104提供新的CPS分组信息，接收来自发送调度装置的发送请求，填充AAL2信元的起始域，组装AAL2信元，并输出到FIFO中。

参照图6，图6描述了本发明AAL2接口装置中的发送控制装置103的组成，由图可见，发送控制装置103又进一步划分为CPS分组头处理子装置601和CPS分组载荷处理子装置602，其中：

CPS分组头处理子装置601读入CPS分组的头部数据，其中有该数据包对应的VCI/VPI参数，CPS分组长度。根据VCI/VPI，通过辅助查找芯片查找ATM GFC/PTI/CLP(一般流量控制/信元类型/信元丢失优先级)参数和定时器。如果找到，则向发送调度装置104送出查出的定时器和CPS长度信息，由调度装置决策是否发送；否则向发送调度装置104发出申请定时器请求，等待分配定时器。

如果发送调度装置104决定发送，CPS分组载荷处理子装置602首先从输入FIFO中读取信息，形成AAL2信元头，将形成的结果写入输出AAL2信元FIFO。判断上次是否存在未发送完的数据，如果有，则读出上次未发送完的数据并写入到输出FIFO中，然后接着处理本次需要发送的数据。如果处理完毕，存在剩余的数据不能够填充一个完整的AAL2信元，则申请定时器，将数据写入外部RAM中，等待定时器超时或者该连接上有新的数据到来。

(2)发送调度装置104

参照图7，图7是本发明AAL2接口装置中的发送调度装置104的组成方框图，该装置包括六个子装置：基准定时器子装置701、发送字节数增加控制子装置702、定时器刷新子装置703、定时器释放子装置704、定时器分配子装置705、发送调度处理子装置706。

下面分别详细介绍这六个子装置的功能及技术特征：

基准定时器子装置701耦合到定时器刷新子装置703，对时钟进行计数，周期产生计数脉冲，触发定时器刷新子装置703动作。

定时器刷新子装置703与发送调度处理子装置706之间和定时器分配子装置705之间分别采用FIFO进行数据缓冲，定时器刷新子装置703依次扫描定时器队列，判断是否存在超时的定时器或者空闲定时器缓冲区。如果存在超时定时器，则放入待发送队列，由发送调度处理子装置706申请发送；如果存在空闲的定时器缓冲区，则放入空闲定时器队列，便于定时器分配子装置705进行定时器的分配。

发送字节数增加控制子装置702耦合到定时器刷新子装置703，接收来自图1所示的本发明AAL2接口装置中的发送控制装置103的新CPS分组信息，判断该分组与上次没有发送完毕的数据长度之和是否大于一个AAL2信元，如果大于，则通知发送调度处理子装置706申请发送；否则通知发送控制装置103，将新CPS分组数据保存到外部的RAM。

定时器释放子装置704耦合到定时器刷新子装置703，用于清除定时器缓冲区中的内容，同时将释放的定时器放入空闲定时器队列。

定时器分配子装置705与定时器刷新子装置703和定时器释放子装置704之间采用同一个FIFO进行进行数据缓冲，所述FIFO中存放空闲定时器队列，定时器分配子装置705接收来自图1所示的本发明AAL2接口装置中的发送控制装置103的请求，分配空闲定时器。

发送调度处理子装置706与定时器刷新子装置703之间采用FIFO进行数据缓冲，所述FIFO中存放待发送队列，发送调度处理子装置706根据待发送队列中的定时器，请求图1所示的本发明AAL2接口装置中的发送控制装置103发送AAL2信元。

四、接收处理装置

该装置用于将所述ATM层的AAL2信元重组为高层数据包，包括接收控制装置108和CPS分组接收处理装置109。

下面分别介绍各装置的技术特征：

1、接收控制装置108

接收控制装置108与接口环回装置107之间采用FIFO进行数据缓冲，FIFO中存放接收到的AAL2信元。该装置的功能是将收到的AAL2信元进行处理，得到每个用户的CPS分组。由于用户的数据可能在两个信元中，因此，该装置需要外部存储器的支持。该装置对CPS分组进行校验，如果出现错误，则丢弃，并进行记录。

参照图8，图8是接收控制装置108的组成方框图。由图8可见，接收控制装置108由AAL2接口控制子装置801和AAL2接收控制子装置802组成：

其中，AAL2接口控制子装置801包括四个接口，参见图9，图9详细描绘了这四个接口，分别为：与图1所示的AAL2接口装置中的接口环回装置107之间的接口901；与CPS分组接收处理装置109之间的接口902；与辅助查找芯片控制装置111之间的接口903；与外部RAM读写控制装置112之间的接口904。辅助查找芯片控制装置111用来对从AAL2信元中提取出的VPI/VCI/CID进行查询，返回指向索引参数的地址；通过索引参数地址计算出存放当前VPI/VCI所对应的前一次未恢复完的AAL2分组数据的外部RAM的地址值。

其中，AAL2接收控制子装置802包括：CPS分组提取装置803、CPS分组CRC校验装置804和CPS分组数据读写控制装置805，CPS分组提取装置803和CPS分组数据读写控制装置805分别通过不同的路径耦合到CPS分组CRC校验装置804。

下面详细说明AAL2接口控制子装置801和AAL2接收控制子装置802的功能：

(1)AAL2接口控制子装置801

当AAL2信元FIFO中的16比特字的个数大于或等于27时，表示存放AAL2信元的FIFO中已经有了一个完整AAL2信元等待处理。AAL2接口控制子装置801提取VPI/VCI，并送交辅助查找芯片装置进行查询，判断此AAL2信元是否有效。如为无效信元则丢弃其余字节。如果有效，则按下述步骤进行处理：

步骤1：对STF(起始域)域中的奇偶校验位(P)进行判断，看是否发生错误。如果发生错误，则清除RAM中的数据和此AAL2信元的其余字节，并重新设置参数域；否则，表示当前AAL2信元可以进行处理，并进入下一步。

步骤2：从参数RAM中读出参数值并检查前一个AAL2信元是否出错并被丢弃以及前一个信元的SN(序列号)域。

步骤3：如果前一个AAL2信元已经出错，或者参数域中的SN与当前AAL2信元中的SN不符合，则信元发生丢弃，将RAM中的数据丢弃(如果RAM中有数据)，并根据当前的STF域，由AAL2接收控制子装置802恢复AAL2分组。

步骤4：如果前一个AAL2信元正确，且SN域相符合，则读取RAM中的数据，由AAL2接收控制子装置802恢复AAL2分组。

(2)AAL2接收控制子装置802

前一个接收到的AAL2信元发生错误或当前接收到的AAL2信元中的SN与参数表中SN不连续时，不需要对外部数据RAM中的数据进行处理。否则由CPS分组数据读写控制装置805通过AAL2接口控制子装置801读取外部数据RAM，经过CPS分组提取装置处理，得到CPS分组头部区域，然后由CPS分组CRC校验装置804进行CRC校验，如果CRC错误，则丢弃当前的CPS分组。如果AAL2信元中剩余的数据不能够形成一个完整的CPS分组，则将当前的剩余数据保存到外部数据RAM，等待由新的AAL2信元到达之后，再恢复分组。恢复出的CPS分组放入接口FIFO，格式如图4所示。

2、CPS分组接收处理装置109

CPS分组接收处理装置109与接收处理装置108之间采用FIFO接口，FIFO中的数据包格式如图4所示，其中，包含ATM VPI/VCI、CPS分组长度和完整的CPS分组。该装置根据ATM VPI/VCI和CID查找用户ID，填充高层数据包，并将该高层数据包交给CPS SDU接收接口装置110处理。

五、接口环回装置107

该装置分别通过不同通道耦合到所述发送处理装置和所述接收处理装置，用于控制将所述发送处理装置中形成的AAL2信元直接耦合到所述接收处理装置或者传送到所述AAL2接口装置。

通过该装置将发送处理装置中形成的AAL2信元直接耦合到接收处理装置中，可以在设计过程中进行硬件调试。该装置与AAL2信元发送接口装置105、AAL2信元接收接口装置106、发送控制装置103和接收控制装置108之间采用FIFO接口。通过前面所述内部环回和UTOPIA地址设置命令可以设置或取消环回模式，当设置环回模式时，发送控制装置103生成的AAL2信元由接口环回装置107直接传递给接收控制装置108进行处理，同时接口环回装置107丢弃来自AAL2信元接收接口装置106的AAL2信元。当取消环回模式时，发送控制装置103生成的AAL2信元由接口环回装置107传递给AAL2信元发送接口装置105，将来自AAL2信元接收接口装置106的AAL2信元传递给接收控制装置108处理。

上面对本发明AAL2接口装置中各组成部分做了详细说明，下面再对上面描述中提到的CPS发送装置和CPS接收装置与共享的辅助查找芯片之间的接口辅助查找芯片控制装置111作一些详细的说明：

在发送和接收过程中，需要根据VPI/VCI/CID或者用户ID检索连接控制参数。查找的实现可以采用顺序比较的方法，实现简单，但是效率比较低，特别是当连接和用户数目多的时候；如果对VPI/VCI/CID和用户ID的数值进行限制，采用多级查找的方法，降低了硬件实现的灵活性。因此本发明中采用辅助查找芯片，辅助查找芯片能够在很短的时间内(几百ns)得到对应的控制参数，同时不受连接和用户数目的影响。

辅助查找芯片控制装置111用于实现各装置与所述辅助查找芯片之间的接口。当采用不同的辅助查找芯片时，可以仅仅改动该装置而不影响其它装置的设计与实现。

虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims

1.一种异步传输模式适配层2 AAL2接口装置，用于实现AAL2公共部分子层CPS的发送和接收功能，其特征在于，所述装置包括：

公共部分子层业务数据单元CPS SDU接口装置，其包括CPS SDU发送接口装置和CPS SDU接收接口装置；用于与高层即AAL2业务应用层和管理层之间交互信息，接收高层发送的高层数据包和所述管理层的管理命令；

AAL2信元接口装置，用于与异步传输模式ATM层之间交互信息，实现UTOPIA II接口规范发送和接收部分；

发送处理装置，分别通过不同通道耦合到所述CPS SDU发送接口装置和所述AAL2信元接口装置，用于将所述CPS SDU接口装置接收的所述高层数据包形成完整的CPS分组，由CPS分组形成AAL2信元；所述发送处理装置包括一个定时器池，用于控制永久虚通道PVC连接数目增加时CPS分组形成所述AAL2信元的等待时间：

2.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，还包括外部接口，其中，与ATM层之间的接口包括UTOPIA II接口；与管理层之间的接口包括存储器接口；与AAL2业务应用层之间的接口包括存储器接口和外设部件互联接口PCI接口。

3.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述发送处理装置和所述接收处理装置共享外接RAM和辅助查找芯片，所述辅助查找芯片用于根据虚路径标识VPI/虚信道标识VCI/信道标识符CID查找连接配置参数；

所述的AAL2接口装置还包括辅助查找芯片控制装置和外部RAM读写控制装置，其中，所述辅助查找芯片控制装置用于所述发送处理装置和所述接收处理装置与所述辅助查找芯片之间的接口，所述外部RAM读写控制装置用于所述发送处理装置和所述接收处理装置与所述共享外接RAM之间的接口。

4.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述发送处理装置还包括：

5.如权利要求4所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述AAL2信元发送控制装置还包括：

6.如权利要求5所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述发送控制装置还包括：CPS分组头处理子装置和CPS分组载荷处理子装置，其中，所述CPS分组头处理子装置读入所述CPS分组的头部数据并向所述发送调度装置送出指针和载荷长度信息，当所述发送调度装置决定发送时，由所述CPS分组载荷处理子装置形成完整的所述AAL2信元。

7.如权利要求5所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述定时器池位于所述发送调度装置中。

8.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述定时器池中定时器的数目为1024。

9.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述接收处理装置还包括：

CPS分组接收处理装置，与所述接收控制装置之间采用FIFO缓冲接口，用于根据VPI/VCI/CID填充高层数据包，并将所述高层数据包传送到下一级。

10.如权利要求9所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述接收控制装置还包括：

AAL2接收控制子装置，用于从所述AAL2信元中恢复CPS分组。

11.如权利要求1所述的异步传输模式适配层2 AAL2接口装置，其特征在于，所述装置采用硬件现场可编程门阵列FPGA或者专用集成电路ASIC实现AAL2 CPS的发送和接收功能。