CN121400149A - 在玻璃贴片之上具有桥接管芯的微电子组合件 - Google Patents

Abstract

一种微电子组合件包括嵌入式桥管芯和桥管芯下方的玻璃结构，例如玻璃贴片。桥管芯和玻璃结构嵌入在衬底中。该组合件还可以包括布置在衬底之上并耦合到桥管芯的两个或更多个管芯。玻璃结构可以包括玻璃通孔，并且玻璃结构下方的衬底中的通孔与玻璃通孔自对准。玻璃结构可以包括嵌入式无源装置，例如嵌入式电感器或电容器。

Description

在玻璃贴片之上具有桥接管芯的微电子组合件

相关申请的交叉引用

本申请要求2023年9月20日提交的并且名称为“MICROELECTRONIC ASSEMBLIESHAVING A BRIDGE DIE OVER A GLASS PATCH”的美国专利申请第184/70645号的权益和优先权，该申请通过引用整体结合于此。

背景技术

集成电路（IC）装置（例如，管芯）可以在多管芯IC封装中耦合在一起，以集成特征或功能性，并促进连接到其它组件，例如封装衬底。IC封装可以包括用于耦合两个或更多个IC管芯的嵌入式多管芯互连桥（EMIB）。

附图说明

通过以下结合附图的详细描述，将容易理解实施例。为了促进描述，相似的附图标记表示相似的结构元件。在附图的图中，实施例是通过示例的方式而非限制的方式示出的。‎

图1是根据各种实施例的示例微电子组合件的侧视截面图。

图2是根据各种实施例的用于制造微电子组合件的示例工艺的流程图。

图3A-3M是根据各种实施例的用于制造图1的微电子组合件的示例工艺中的各种阶段的侧视截面图。

图4是根据各种实施例的图3M的一部分的示例放大视图。

图5是根据各种实施例的图4的一部分的示例放大视图。

图6A-6F是根据各种实施例的用于制造微电子组合件的另一示例工艺中的各种阶段的侧视截面图。

图7A-7E示出了根据各种实施例的包括无源装置的玻璃贴片的若干实施例。

图8是根据本文公开的任何实施例的可以包括在微电子组合件中的晶片和管芯的俯视图。

图9是根据本文公开的任何实施例的可包括在微电子组合件中的IC装置的横截面侧视图。

图10是根据本文公开的任何实施例的可以包括微电子组合件的IC装置组合件的横截面侧视图。

图11是根据本文公开的任何实施例的可包括微电子组合件的示例电气装置的框图。

具体实施方式

由于多管芯IC封装中的两个或更多个管芯的越来越小的大小以及堆叠管芯的越来越多的使用，因此在这两个或更多个管芯之间传递大量信号是具有挑战性的。随着晶体管密度随着每个新硅节点的增加而增加，生产大的单片管芯变得越来越困难，导致工业推向管芯分解。多管芯IC封装通常需要增加的管芯隔离、附加功率递送要求以及贯穿封装更严格的布线和对准容差。更多数量的嵌入式管芯和更小大小的嵌入式管芯（即，桥管芯、无源等）极大地增加了制造的复杂性以及布线的复杂性，因为功率信号必须围绕嵌入式的管芯路由。相对于常规方法，通过将双面嵌入式管芯与实现功率信号通过嵌入式管芯路由的硅通孔（TSV）结合，本文公开的实施例中的各种实施例可以有助于降低与组装多管芯IC封装相关联的成本和复杂性。

为了生产具有嵌入式管芯的封装，嵌入式管芯可以被放置到衬底中的空腔中，并且使用焊料键合来键合到衬底。例如，焊料键合可以将嵌入式管芯中的TSV耦合到基础衬底中的功率连接。当使用焊料键合时，底部填充电介质材料沉积在嵌入的管芯下方，在焊料凸块之间的间隙中。然而，使电介质在空腔中的嵌入式管芯下面流动可能是具有挑战性的。焊料凸块高度的变化和/或不完全的底部填充可能导致结构不一致，例如，嵌入式的管芯稍微倾斜，而不是水平的。如果嵌入式管芯不水平，则在嵌入式的管芯之上正确对准和安装管芯可能是具有挑战性的。此外，与诸如直接键合或混合键合之类的其它键合方法相比，焊料键合具有相对较高的电阻。

如本文所述，玻璃贴片包括在微电子组合件中，位于嵌入式管芯下方。玻璃贴片可以包括玻璃通孔（TGV），其用来将衬底中的功率连接耦合到嵌入式管芯中的功率连接。玻璃贴片具有在其中形成的用于形成TGV的开口。玻璃贴片可以键合到衬底，并且自对准蚀刻可以在衬底的上部蚀刻通孔到已经在衬底中形成的金属线。嵌入式的管芯可以混合键合到玻璃贴片，而不是使用焊料键合。玻璃贴片为衬底中的功率递送提供了较低电阻的连接。此外，玻璃贴片为嵌入式管芯和安装在嵌入式管芯上方的管芯提供了增强的稳定性，减少了对准误差。

在一些实施例中，除了TGV之外，一个或多个无源组件可以嵌入玻璃贴片中。TGV可以是向多管芯封装中的一个或多个管芯提供功率的功率通孔。诸如电感器或变压器之类的无源装置可用于功率递送应用中，例如，改变电压电平，或以多个不同的电压电平提供功率。作为另一个示例，电阻器和电容器可以结合在封装中，以减少电磁干扰（EMI）和/或抑制静电放电（ESD）。

在下面的详细描述中，参考了形成说明书一部分的附图，其中相似的附图标记始终表示相似的部件，并且其中通过图示的方式示出了可以实施的实施例。要理解，可以利用其它实施例，并且可以在不脱离本公开的范围的情况下进行结构或逻辑改变。因此，以下详细描述不应被理解为限制性的。附图不一定是按比例绘制的。尽管许多附图图示了具有平壁和直角拐角的直线结构，但这仅仅是为了便于图示，并且使用这些技术制造的实际装置将呈现圆角、表面粗糙度和其它特征。要理解，当使用例如合适的表征工具的图像，例如扫描电子显微镜（SEM）图像、透射电子显微镜（TEM）图像或非接触式表面光度仪来检查本文所述的任何结构时，这样的示意性图示可能不会反映现实生活中的工艺限制，所述限制可能会导致特征看起来不那么“理想”。在这样的真实结构的图像中，可能的处理和/或表面缺陷也是可见的，例如，表面粗糙度、曲率或轮廓偏差、凹坑或划痕、材料的不完全直的边缘、锥形通孔或其它开口、不同材料层的不经意的倒棱或厚度变化、（一个或多个）晶体区域内偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能有这里没有列出但在装置制造和/或封装领域中常见的其它缺陷。

各种操作可以以最有助于理解所要求保护的主题的方式依次被描述为多个离散的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。特别地，这些操作可能没有按照呈现的顺序来执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加实施例中，可以执行各种附加操作，和/或可以省略所描述的操作。

出于本公开的目的，短语“A和/或B”表示（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”表示（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。

该描述使用短语“在一实施例中”或“在实施例中”，其各自都可以指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。如本文所使用的，“封装”和“IC封装”是同义的，如“管芯”和“IC管芯”一样。术语“顶部”和“底部”在本文中可以用来解释附图的各种特征，但是这些术语仅仅是为了便于讨论，并不意味着期望或要求的取向。如本文所使用的，术语“绝缘的”意味着“电绝缘的”，除非另有说明。贯穿说明书和在权利要求书中，术语“耦合”表示直接或间接连接，例如通过一个或多个无源或有源中间装置连接的事物之间的直接电、机械或磁连接或间接连接。“个”、“一个”和“该”的含义包括复数。“在……中”的含义包括“在……中”和“在……上”。除非另有说明，顺序形容词“第一”、“第二”和“第三”等的使用描述共同的对象，仅仅表示相似对象的不同实例被引用，并不意味着如此描述的对象必须在时间上、空间上、排序上或以任何其它方式处于给定的顺序。术语“电路”是指一个或多个无源和/或有源组件，它们被布置成相互协作以提供期望的功能。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常指基于如本文所述或如本领域已知的特定值的上下文，在目标值的+/- 20%之内（例如，在目标值的+/-5%或10%之内）。类似地，指示各种元件的取向的诸如“共面”、“垂直”、“正交”、“平行”或元件之间的任何其它角度之类的术语通常指基于如本文所述或如本领域已知的特定值的上下文，在目标值的+/- 5-20%之内

当用于描述尺寸范围时，短语“在X和Y之间”表示包括X和Y的范围。为了方便起见，短语“图3”可用于指代图3A-3M的附图集合，短语“图5”可用于指代图5A-5F的附图集合等等。尽管本文可能以单数形式提到某些元素，但是这样的元素可以包括多个子元素。例如，“绝缘材料”可以包括一种或多种绝缘材料。

具有嵌入式桥管芯下方的玻璃贴片的示例组合件

图1是根据各种实施例的示例微电子组合件的侧视截面图。微电子组合件100可以包括具有双面桥管芯114-1的衬底107，该双面桥管芯114-1形成在衬底107中的空腔119内，如图3和5中所示的工艺步骤所图示。管芯114-1位于玻璃结构116之上，该玻璃结构116具有延伸穿过玻璃结构116的TGV 117。管芯114-1通过玻璃结构116的TGV 117电耦合到空腔119底部下方的衬底107的金属层中的导电迹线108A。衬底107可以包括电介质材料112（例如，如图所示的第一电介质材料层112A和第二电介质材料层112B）和导电材料108（例如，如图所示的线/迹线/焊盘/触点108A和通孔108B），其中导电材料108布置在电介质材料112中以提供穿过衬底107的导电路径。管芯114-1可以被衬底107的电介质材料112包围。

管芯114-1可以包括具有第一导电触点122的底部表面、具有第二导电触点124的相对顶部表面以及耦合相应的第一和第二导电触点122、124的TSV 125。在一些实施例中，第一管芯114-1上的第一导电触点122的间距可以在25微米和250微米之间。如本文所使用的，间距是中心到中心（例如，从导电触点的中心到相邻导电触点的中心）测量的。在一些实施例中，第一管芯114-1上的第二导电触点124的间距可以在25微米和100微米之间。

管芯114-2、114-3可以包括管芯的底部表面（例如，面向衬底107上表面的表面）上的一组导电触点122。管芯114-1、114-2和114-3可以包括耦合到管芯114表面上的相应导电触点（例如，导电触点122、124）的其它导电路径（例如，包括线和通孔）和/或其它电路（未示出）。如本文所使用的，术语“管芯”、“微电子组件”和类似的变体可以互换使用。如本文所使用的，术语“互连组件”、“桥管芯”以及类似的变体可以互换使用。桥管芯114-1可以通过管芯到管芯（DTD）互连130电耦合到管芯114-2、114-3。DTD互连130在衬底107的上表面之上。具体地，管芯114-1的顶部表面上的导电触点124可以通过穿过电介质材料112B和DTD互连130的导电通孔108B耦合到管芯114-2、114-3的底部表面上的导电触点122。

如本文所使用的，“导电触点”可以指作为不同组件之间的电接口（例如，导电互连的一部分）的导电材料（例如，金属）的一部分；导电触点可以从组件的表面凹进、齐平或延伸出（例如，具有柱状），并且可以采取任何合适的形式（例如，导电焊盘或插座，或者导电线或通孔的一部分）。在一般意义上，“互连”指的是在两个其它元件之间提供物理连接的任何元件。例如，电互连提供了两个电气组件之间的电连接性，便于它们之间的电信号通信；光学互连提供了两个光学组件之间的光学连接性，便于它们之间的光学信号通信。如本文所使用的，在术语“互连”中包括电互连和光互连。所描述的互连的性质在本文中将参考与之相关联的信号介质来理解。因此，当参考电子装置（例如使用电信号操作的IC）使用时，术语“互连”描述了由导电材料形成以用于向与IC相关联的一个或多个元件和/或各种这样的元件之间提供电连接性的的任何元件。在这样的情况下，术语“互连”可以指导电迹线（有时也称为“金属迹线”、“线”、“金属线”、“导线”、“金属电线”、“沟槽”或“金属沟槽”）和导电通孔（有时也称为“通孔”或“金属通孔”）。有时，导电迹线和通孔可以分别称为“导电迹线”和“导电通孔”，以强调这些元件包括诸如金属之类的导电材料的事实。同样地，当参考也对光信号进行操作的诸如光子IC （PIC）之类的装置使用时，“互连”也可以描述由光学传导材料形成以用于提供到与PIC相关联的一个或多个元件的光学连接的任何元件。在这样的情况下，术语“互连”可以指光波导（例如，引导和限制光波的结构），包括光纤、分光器、光组合器、光耦合器和光通孔。

本文公开的管芯114可以包括绝缘材料（例如，如本领域中已知的，在多层中形成的电介质材料）和穿过绝缘材料形成的多个导电路径。在一些实施例中，管芯114的绝缘材料可以包括电介质材料，例如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧树脂基体材料或低k或超低k电介质（例如，掺碳电介质、掺氟电介质、多孔电介质、有机聚合物电介质、可光成像电介质和/或苯并环丁烯基聚合物）。在一些实施例中，管芯114的绝缘材料可以包括半导体材料，例如硅、锗或III-V族材料（例如氮化镓），以及一种或多种附加材料。例如，绝缘材料可以包括氧化硅或氮化硅。管芯114中的导电路径可以包括导电迹线和/或导电通孔，并且可以以任何合适的方式连接管芯114中的任何导电触点（例如，连接管芯114的相同表面或不同表面上的多个导电触点）。下面参照图9讨论可以包括在本文公开的管芯114中的示例结构。管芯114中的导电路径可以以衬垫材料为边界，例如适当的粘合衬垫和/或阻挡衬垫。在一些实施例中，管芯114是晶片。在一些实施例中，管芯114是单片硅、扇出或扇入封装管芯或管芯堆叠（例如，晶片堆叠、管芯堆叠或多层管芯堆叠）。

在一些实施例中，管芯114可以包括导电路径，其用来将功率、接地和/或信号路由到微电子组合件100中包括的其它管芯114/从其它管芯114发送。例如，管芯114-1可以包括TSV 125，TSV 125包括通过阻挡氧化物与周围的硅或其它半导体材料隔离的导电材料通孔（例如金属通孔）或其它导电路径，通过所述导电路径，功率、接地和/或信号可以在封装衬底102和管芯114-1“顶部”上的一个或多个管芯114（例如，在图1的实施例中，管芯114-2和/或114-3）之间传送。在一些实施例中，管芯114-1可以不将功率和/或接地路由到管芯114-2和114-3；相反，管芯114-2、114-3可以通过衬底到封装衬底（STPS）互连150、衬底107中的导电路径108和管芯到衬底（DTS）互连140直接耦合到封装衬底102中的功率线和/或接地线。在一些实施例中，管芯114-1可以比管芯114-2、114-3厚。在一些实施例中，管芯114-1可以是存储器装置（例如，如下面参考图8的管芯1502所描述的），或者高频串行器和解串器（SerDes），例如快速外围组件互连（PCI）Express。在一些实施例中，管芯114-1可以是处理管芯、射频芯片、功率转换器、网络处理器、工作负载加速器、电压调节器管芯或安全性加密器。在一些实施例中，管芯114-2和/或管芯114-3可以是处理管芯、射频芯片、功率转换器、网络处理器、工作负载加速器、电压调节器管芯或安全性加密器。

衬底107的电介质材料112可以形成在层（例如，至少第一电介质材料层112A和第二电介质材料层112B）。在一些实施例中，电介质材料112可以包括有机材料，例如有机积聚膜。在一些实施例中，例如，电介质材料112可以包括陶瓷、其中具有填料颗粒的环氧树脂膜、玻璃、无机材料或有机和无机材料的组合。在一些实施例中，导电材料108可以包括金属（例如，铜）。在一些实施例中，衬底107可以包括电介质材料112/导电材料108的层，其中一层中的导电材料108的线/迹线/焊盘/触点（例如108A）通过延伸穿过电介质材料112的导电材料108的通孔（例如108B）电耦合到相邻层中的导电材料108的线/迹线/焊盘/触点（例如108A）。导电元件108A在本文中可以被称为“导线”、“导电迹线”、“导电焊盘”或“导电触点”。例如，可以使用印刷电路板（PCB）制造技术来形成包括这样的层的衬底107。

电介质材料112的个体层（例如，第一电介质材料层112A）可以包括空腔119，并且桥管芯114-1可以至少部分地嵌套在空腔119中。桥管芯114-1可以被下一个个体电介质材料层112（例如，第二电介质材料层112B）包围（例如，嵌入其中）。在一些实施例中，空腔119是锥形的，朝着空腔119的底部表面变窄。空腔119可以由电介质材料层112A和电介质材料层112B之间的接缝指示。如图1中所示，在其中桥管芯114-1部分嵌套在空腔119中的情况下，桥管芯114-1的顶部表面可以延伸到电介质材料层112A的顶部表面之上。在其中桥管芯114-1完全嵌套在空腔119中的情况下，桥管芯114-1的顶部表面与电介质材料层112A的顶部表面是平的。

桥管芯114-1位于玻璃结构116之上，该玻璃结构116也被称为玻璃贴片。玻璃结构116具有耦合到桥管芯114-1的上面和耦合到衬底107的下面。玻璃结构116是具有类似于桥管芯114-1的形状的玻璃层。例如，如果桥管芯114-1具有在所示坐标系中的x方向上延伸的长度，则玻璃结构116可以具有等于或大于（例如，大约比桥管芯114-1的长度大5%、10%或20%）的长度。类似地，如果桥管芯114-1具有在所示坐标系中的y方向上延伸的宽度（例如，延伸到绘图页中），则玻璃结构116具有可以等于或大于桥管芯114-1的宽度（例如，大约比桥管芯114-1的宽度大5%、10%或20%）的宽度。玻璃结构116可以具有在所示坐标系中的z方向上延伸的高度，该高度在20-500微米的范围内或者在其中的范围内，例如在20和50微米之间，或者在50和200微米之间。

玻璃结构116包括任何玻璃材料，例如石英、二氧化硅、熔融二氧化硅、硅酸盐玻璃（例如，硼硅酸盐、铝硅酸盐、铝硼硅酸盐）、钠钙玻璃、钠钙二氧化硅、硼浮法玻璃、硼酸铅玻璃、光敏玻璃、非光敏玻璃或陶瓷玻璃。特别地，玻璃结构116可以是大块玻璃或固体体积/玻璃层，这与例如可以包括玻璃颗粒的材料相反，例如玻璃纤维增强聚合物。这样的玻璃材料通常是非结晶的，通常是透明的无定形固体。在一些实施例中，玻璃结构116可以是非晶固体玻璃层。在一些实施例中，玻璃结构116可以包括硅和氧，以及铝、硼、镁、钙、钡、锡、钠、钾、锶、磷、锆、锂、钛和锌中的任何一种或多种。在一些实施例中，玻璃结构116可以包括一种材料，例如上述任何材料，其中硅的重量百分比为至少大约0.5%，例如在大约0.5%和50%之间，在大约1%和48%之间，或者至少大约23%。例如，如果玻璃结构116是熔融石英，硅的重量百分比可以是大约47%。在一些实施例中，玻璃结构116可以包括按重量至少23%的硅和/或按重量至少26%的氧，并且在一些进一步的实施例中，玻璃结构116可以进一步包括按重量至少5%的铝。在一些实施例中，玻璃结构116可以包括上述任何材料，并且可以进一步包括一种或多种添加剂，例如Al2O3、B2O3、MgO、CaO、SrO、BaO、SnO2、Na2O、K2O、SrO、P2O3、ZrO2、Li2O、Ti和Zn。在一些实施例中，玻璃结构116可以是不包括有机粘合剂或有机材料的玻璃层。在一些实施例中，坐标系的x-z平面、y-z平面和/或x-y平面中的玻璃结构116的横截面可以基本上是矩形的。

TGV 117延伸穿过玻璃结构116。TGV 117可以包括导电材料，例如铜或另一种金属。玻璃结构116可以包括TGV开口，在玻璃结构116附接到衬底107之后，该TGV开口填充有导电材料。例如，用于形成TGV 117的开口可以使用激光工艺（例如激光诱导深蚀刻（LIDE））或者光刻工艺（例如光刻）来形成。空腔119中的桥管芯114-1的底部表面上的相应第一导电触点122可以电耦合到玻璃结构116的上面处的相应TGV 117。在玻璃结构116的相对面处，TGV 117通过玻璃结构116下方的电介质材料112耦合到通孔118。在图1中的示例中，通孔118耦合到N-4金属层中的导电迹线。可以使用自对准蚀刻工艺形成通孔118，其中玻璃结构116中的通孔开口用于图案化玻璃结构116下方的电介质材料112并形成通孔118的开口。这将结合图2-5进一步描述。

除了TGV 117，在一些实施例中，玻璃结构116包括一个或多个无源装置。无源装置是一种不需要外部功率源来在电子电路内执行其预期功能的组件。无源装置主要操纵电信号，而不增加或生成能量。玻璃结构116可以包括无源组件，例如电阻器、电容器、电感器、滤波器或变压器。

衬底107可以包括N层导电材料108，其中N是大于或等于1的整数；在附图中，所述层从衬底107的上表面以降序标记（例如，层N、层N-1、层N-2等）。具体地，如图1中所示，衬底107可以包括六个金属层（例如，N、N-1、N-2、N-3、N-4和N-5）。N金属层可以包括在衬底107的顶部表面的导电触点108A，其通过DTS互连140耦合到管芯114-2、114-3底部表面的导电触点122。N-3金属层可以包括导电迹线108A，该导电迹线108A具有顶部表面、相对的底部表面和在导电迹线108A的顶部表面和底部表面之间延伸的横向表面。

尽管在附图中的各个附图中示出了电介质材料112/导电材料108层的特定数量和布置，但是这些特定数量和布置仅仅是说明性的，并且可以使用任何期望数量和布置的电介质材料112/导电材料108。此外，尽管在衬底107中示出了特定数量的层（例如，六层），但是这些层可以仅代表衬底107的一部分，例如，可以存在更少的层，或者可以存在更多的层（例如，层N-6、N-7等）。如图1中所示，衬底107可以进一步包括具有芯通孔115的芯109，并且一个或多个另外的层111可以存在于芯109下方。衬底107（例如，（一个或多个）下层111）可以通过互连150耦合到封装衬底102。在一些实施例中，衬底107可以不包括芯109和/或另外的层111。芯109可以由任何合适的材料形成，包括玻璃、纤维增强环氧树脂、有机电介质材料，例如环氧树脂，或者用玻璃、芳族聚酰胺或尼龙增强的酚醛树脂或聚酰亚胺树脂。

衬底107（例如，另外的层111）可以通过STPS互连150耦合到封装衬底102。特别地，封装衬底102的顶部表面可以包括一组导电触点146。衬底107的底部表面上的导电触点144可以通过STPS互连150电耦合和机械耦合到封装衬底102顶部表面上的导电触点146。封装衬底102可以包括绝缘材料（例如，如本领域中已知的形成在多层中的电介质材料）和一个或多个导电路径，以通过电介质材料（例如，包括导电迹线和/或导电通孔，如图所示）路由功率、接地和信号。在一些实施例中，封装衬底102的绝缘材料可以是电介质材料，例如有机电介质材料、阻燃等级4材料（FR-4）、BT树脂、聚酰亚胺材料、玻璃增强环氧树脂基体材料、具有无机填料的有机电介质或低k和超低k电介质（例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质）。具体地，当使用标准PCB工艺形成封装衬底102时，封装衬底102可以包括FR-4，并且封装衬底102中的导电路径可以由被FR-4的积聚层分开的图案化的铜片形成。封装衬底102中的导电路径可由适当的衬垫材料界定，例如粘合衬垫和/或阻挡衬垫。在一些实施例中，封装衬底102可以使用光刻定义的通孔封装工艺来形成。在一些实施例中，封装衬底102可以使用标准有机封装制造工艺来制造，并且因此封装衬底102可以采取有机封装的形式。在一些实施例中，封装衬底102可以是通过层压或旋涂在电介质材料上形成在面板载体上的一组再分布层，并通过激光钻孔和电镀产生导电通孔和线路。在一些实施例中，封装衬底102可以使用任何合适的技术形成在可移除载体上，例如再分布层技术。可以使用本领域中已知的用于制造封装衬底102的任何方法，并且为了简洁起见，在本文中将不进一步详细讨论这央的方法。

在一些实施例中，封装衬底102可以是较低密度的介质，并且管芯114可以是较高密度的介质或者具有较高密度介质的区域。如本文所使用的，术语“较低密度”和“较高密度”是相对术语，表示较低密度介质中的导电路径（例如，包括导电互连、导电线和导电通孔）比较高密度介质中的导电路径更大和/或具有更大的间距。在一些实施例中，较高密度的介质可以使用修改的半加成工艺或具有先进光刻技术的半加成积聚工艺制造（具有由先进激光或光刻工艺形成的小垂直互连特征），而较低密度的介质可以是使用标准PCB工艺制造的PCB（例如，使用蚀刻化学去除不需要的铜区域的标准减成工艺，并且具有由标准激光工艺形成的粗糙垂直互连特征）。在其它实施例中，可以使用诸如单镶嵌工艺或双镶嵌工艺之类的半导体制造工艺来制造更高密度的介质。在一些实施例中，附加的管芯可以设置在管芯114-2、114-3的顶部表面上。在一些实施例中，附加的组件可以设置在管芯114-2、114-3的顶部表面上。诸如表面安装电阻器、电容器和/或电感器之类的附加无源组件可以设置在封装衬底102的顶部表面或底部表面上，或者嵌入在封装衬底102中。

图1的微电子组合件100还可以包括底部填充材料127。在一些实施例中，底部填充材料127可以围绕相关联的STPS互连150在衬底107和封装衬底102之间延伸。在一些实施例中，底部填充材料127可以在顶层管芯114-2、114-3中的不同管芯和相关联的DTS互连140周围的衬底107的顶部表面之间延伸，以及在桥管芯114-1和DTD互连130周围的顶层管芯114-2、114-3之间延伸。底部填充材料127可以是绝缘材料，例如合适的环氧树脂材料。在一些实施例中，底部填充材料127可以包括毛细底部填充、非导电膜（NCF）或模制底部填充。在一些实施例中，底部填充材料127可以包括环氧焊剂，当形成STPS互连150时，该环氧焊剂有助于将多层管芯子组合件104焊接到封装衬底102，并且然后聚合并封装STPS互连150。底部填充材料127可被选择为具有热膨胀系数（CTE），该热膨胀系数可减轻或最小化由微电子组合件100中的不均匀热膨胀引起的衬底107和封装衬底102之间的应力。在一些实施例中，底部填充材料127的CTE可以具有介于封装衬底102的CTE（例如，封装衬底102的电介质材料的CTE）和衬底107的管芯114和/或电介质材料112的CTE之间的值。

本文公开的STPS互连150可以采取任何合适的形式。在一些实施例中，一组STPS互连150可以包括焊料（例如，经受热回流以形成STPS互连150的焊料凸块或球），例如，如图1中所示，STPS互连150可以包括衬底107的底部表面上的导电触点144和封装衬底102的顶部表面上的导电触点146之间的焊料。在一些实施例中，一组STPS互连150可以包括各向异性导电材料，例如各向异性导电膜或各向异性导电胶。各向异性导电材料可以包括分散在非导电材料中的导电材料。

本文公开的DTD互连130可以采取任何合适的形式。在微电子组合件中，DTD互连130可以具有比STPS互连150更精细的间距。在一些实施例中，一组DTD互连130的任一侧上的管芯114可以是未封装的管芯，和/或DTD互连130可以包括小的导电凸块（例如，铜凸块）。DTD互连130可能具有太细的间距而不能直接耦合到封装衬底102（例如，太细而不能用作DTS互连140或STPS互连150）。在一些实施例中，一组DTD互连130可以包括焊料。在一些实施例中，一组DTD互连130可以包括各向异性导电材料，例如上面讨论的任何材料。在一些实施例中，DTD互连130可以用作数据传输通道，而STPS互连150可以用于功率线和接地线等。在一些实施例中，微电子组合件100中的一些或所有DTD互连130可以是金属-金属互连（例如，铜-铜互连，或电镀互连）。在这样的实施例中，DTD互连130可以键合在一起（例如，在升高的压力和/或温度下），而不使用中间焊料或各向异性导电材料。本文公开的任何导电触点（例如，导电触点122、124、144和/或146）可以包括例如键合焊盘、焊料凸块、导电柱或任何其它合适的导电触点。在一些实施例中，微电子组合件100中的一些或全部DTD互连130和/或DTS互连140可以是焊料互连，其包括比包括在一些或全部STPS互连150中的焊料具有更高熔点的焊料。例如，当在形成STPS互连150之前形成微电子组合件100中的DTD互连130和DTS互连140时，基于焊料的DTD互连130和DTS互连140可以使用更高温度的焊料（例如，其中熔点高于200摄氏度），而STPS互连150可以使用更低温度的焊料（例如，其中熔点低于200摄氏度）。在一些实施例中，高温焊料可以包括锡；锡和金；或者锡、银和铜（例如，96.5 %的锡、3%的银和0.5%的铜）。在一些实施例中，低温焊料可以包括锡和铋（例如，共晶锡铋）或者锡、银和铋。在一些实施例中，低温焊料可以包括铟、铟和锡或镓。

在本文公开的微电子组合件100中，一些或全部DTS互连140和STPS互连150可以具有比一些或全部DTD互连130更大的间距。DTD互连130可以具有比STPS互连150更小的间距，这是由于在一组DTD互连130的任一侧上的不同管芯114中的材料比在一组DTS互连140的任一侧上的衬底107和顶层管芯114-2、114-3之间的材料更相似，以及在一组STPS互连150的任一侧上的衬底107和封装衬底102之间的材料更相似。具体地，由于操作期间生成的热量（以及在各种制造操作期间施加的热量），衬底107和管芯114或封装衬底102的材料成分的差异可能导致不同的膨胀和收缩。为了减轻由这种不同的膨胀和收缩引起的损坏（例如，开裂、焊料桥接等），DTS互连140和STPS互连150可以形成得比DTD互连130更大且分开得更远，由于DTD互连的任一侧上的一对管芯114的更大材料类似性，DTD互连130可能经受更小的热应力。在一些实施例中，本文公开的DTS互连140可以具有25微米和250微米之间的间距。在一些实施例中，本文公开的STPS互连150可以具有55微米和1000微米之间的间距，而本文公开的DTD互连130可以具有25微米和100微米之间的间距。

图1的微电子组合件100还可以包括电路板（未示出）。封装衬底102可以通过在封装衬底102的底部表面的第二级互连耦合到电路板。第二级互连可以是任何合适的第二级互连，包括用于球栅阵列布置的焊球、针栅阵列布置中的针或连接盘栅阵列布置中的连接盘。例如，电路板可以是主板，并且可以具有附接到其的其它组件。如本领域中已知的，电路板可以包括用于将功率、接地和信号路由通过电路板的导电路径和其它导电触点。在一些实施例中，第二级互连可以不将封装衬底102耦合到电路板，而是可以将封装衬底102耦合到另一个IC封装、内插器或任何其它合适的组件。在一些实施例中，衬底107可以不耦合到封装衬底102，而是可以耦合到电路板，例如PCB。

尽管图1描绘了具有衬底的微电子组合件100，该衬底具有特定数量的管芯114和耦合到其它管芯114的导电路径108，但是该数量和布置仅仅是说明性的，并且微电子组合件100可以包括任何期望数量和布置的管芯114。尽管图1将管芯114-1示为双面管芯，并且将管芯114-2、114-3示为单面管芯，但是管芯114-2、114-3可以是双面管芯，并且管芯114可以是单间距管芯或混合间距管芯。在一些实施例中，附加的组件可以设置在管芯114-2和/或114-3的顶部表面上。在本上下文中，双面管芯指的是在两个表面上都具有连接的管芯。在一些实施例中，双面管芯可以包括通过TSV以在两个表面上形成连接。双面管芯的包含一个或多个有源装置和大部分互连的表面的有源表面根据设计和电气要求可以面向任一方向。

图1的微电子组合件100的许多元件包括在附图中的其它附图中；当讨论这些附图时，不再重复对这些元件的讨论，并且这些元件中的任何都可以采用本文公开的任何形式。此外，许多元件在图1中被图示为包括在微电子组合件100中，但是许多这些元件可能不存在于微电子组合件100中。例如，在各种实施例中，可以不包括芯109、另外的层111、底部填充材料127和封装衬底102。在一些实施例中，本文公开的微电子组合件100中的单个微电子组合件可以用作系统级封装（SiP），其中包括具有不同功能性的多个管芯114。在这样的实施例中，微电子组合件100可以被称为SiP。

形成具有嵌入式桥下方的玻璃贴片的组合件的示例工艺

任何合适的技术都可以用于制造本文公开的微电子组合件100。图2示出了可用于制造微电子组合件100的一个示例工艺200。图3A-3M是示例工艺200中各个阶段的侧视截面图。尽管下面参照图2和图3（以及表示制造工艺的其它附图）讨论的操作以特定的顺序示出，但是这些操作可以以任何合适的顺序执行。此外，在不脱离本公开的范围的情况下，也可以执行未示出的附加操作。此外，根据本公开，可以修改本文关于图2和图3讨论的各种操作，以制造本文公开的其它微电子组合件100。

在205，电介质层（例如，电介质材料层112）沉积在衬底上，例如，衬底107的第一部分。图3A示出了包括衬底的第一部分（例如衬底的第一部分107）的组合件。图3A中所示的部分可以被称为初级衬底。初级衬底包括载体302。载体302可以包括用于在制造操作期间提供机械稳定性的任何合适的材料，例如玻璃，或者可以包括具有或不具有通孔（例如，如图1中所示的通孔115）的芯（例如，芯109）。在这个示例中，载体302包括由导电材料306形成的通孔。

初步衬底还包括电介质材料304和图案化导电材料306，电介质材料304可以是电介质材料112。在该示例中，电介质材料304和导电材料306位于载体302的任一侧上。在其它示例中，电介质材料304和/或导电材料306可以仅在载体302的上侧上。载体302的上侧上的电介质材料304中的图案化导电材料306可以至少包括图1中所示的N-5和N-4金属层。图3A的组合件可以使用传统的封装衬底制造技术（例如，电介质材料层304的层压等）来制造。可以使用化学机械抛光（CMP）或任何其它合适的工艺来平坦化电介质材料304的顶部表面。

图3B示出了在初级衬底上沉积电介质层的工艺205之后的组合件。可以使用层压或另一种合适的方法来沉积电介质层。

在210处，将玻璃结构附接到衬底。图3C示出了在附接玻璃结构308的工艺210之后的组合件。玻璃结构308可以是玻璃结构116，在其中没有通孔117。在一些实施例中，玻璃结构308可以包括一个或多个无源组件。例如，玻璃结构308可以是图7A-7E中所示的任何结构。玻璃结构308包括通孔开口322，通孔开口322可以在玻璃结构308附接到衬底之前预先形成在玻璃结构308中。如上所述，可以使用LIDE、光刻或另一种合适的方法来形成通孔开口322。玻璃结构308可以使用键合材料（例如键合膜）或者不使用键合材料附接到衬底。

在215处，蚀刻玻璃结构下方的电介质材料中的通孔开口。具有通孔开口的玻璃结构充当掩模，以用于在玻璃结构下方的电介质材料中蚀刻通孔开口。这导致通孔开口与玻璃结构精确对准；通孔开口也可以被称为自对准通孔开口，因为通孔开口与它们上面的层（即，玻璃结构）对准。

图3D示出了用于蚀刻通孔开口的工艺215之后的组合件。如图3D中所示，电介质材料304的层320被蚀刻掉，除了玻璃结构308下方的层320的区域。这导致电介质材料304中的通孔开口324在玻璃结构308下方并且在初级衬底（例如，N-4层）中的最上面的迹线上方。作为蚀刻的结果，玻璃结构308下方的迹线部分（并且特别是玻璃结构308中的通孔开口322下方的迹线部分）被暴露。

在220处，沉积种子层。种子层是用于生长另一种材料（例如，铜或另一种导电材料）的区域的合适材料。通常，种子层是材料（例如金属）的薄初始涂层，其作为后续生长过程的成核位置。可以使用各种沉积技术来沉积种子层，包括例如原子层沉积（ALD）、化学气相沉积（CVD）、物理气相沉积（PVD）等。

图3E示出了沉积种子层的工艺220之后的组合件。如图3E中所示，导电材料306的层326沉积在玻璃结构308和暴露的电介质材料304之上。层326延伸到通孔开口322和324中，并且在开口324下方的迹线的暴露部分之上。层326还在玻璃结构308的任一侧上跨衬底的上面延伸。

在225处，抗蚀剂被沉积和图案化。例如，例如使用旋涂在种子层326之上沉积光致抗蚀剂。然后光致抗蚀剂被图案化，这改变了光致抗蚀剂的一部分的物理性质。例如，图案化掩模可以布置在光致抗蚀剂之上，并且光致抗蚀剂的一些部分通过图案化掩模暴露于图案化光化辐射。然后可以通过显影工艺去除光致抗蚀剂的一些部分（曝光部分或非曝光部分，取决于化学性质），以在光致抗蚀剂层中形成开口。

图3F示出了在种子层326之上形成并图案化的抗蚀剂310。抗蚀剂310可以具有至少与玻璃结构308一样高，或者高于玻璃结构308的厚度。图3F进一步示出了已经在抗蚀剂310中图案化的区域。例如，移除其中将要形成衬底和管芯（例如，管芯114-2和114-3）之间的通孔的区域328。此外，玻璃结构308之上的区域330被去除。移除这些区域328和330中的抗蚀剂310暴露了这些区域下方的种子层326。如上所述，可以在显影过程中去除抗蚀剂310。

在230处，在抗蚀剂的图案化开口中形成导电材料。例如，可以使用无电沉积或电镀工艺来生长铜或另一种金属。导电材料沉积或电镀在种子材料之上。

图3G示出了在抗蚀剂的图案化开口中形成导电材料的工艺230之后的组合件。导电材料306已经形成（例如，通过电镀或沉积）在包括开口322、324、328和330的通孔开口中，在玻璃结构308内并邻近玻璃结构308形成导电通孔。具体而言，导电材料306形成延伸到玻璃结构308外部但在与玻璃结构308相同的衬底层中的通孔334。虽然图3中所示的通孔334没有变窄，但是在一些实施例中，通孔334是变窄的，例如，如图1中所示。在这样的实施例中，开口328可以具有由蚀刻工艺产生的锥形形状。

导电材料306进一步形成TGV 332，其从玻璃结构308的顶部表面向玻璃结构308的底部表面延伸穿过玻璃结构308。此外，导电材料306在TGV 332下方形成对准的通孔336。对准的通孔336形成在电介质材料304中，以将TGV 332耦合到玻璃结构308下方的迹线，并且对准的通孔336与TGV 332对准。此外，在该示例中，导电材料306的层338形成在玻璃结构308的顶部之上。

在235处，去除抗蚀剂和暴露的种子层。例如，通过第一化学工艺（例如，湿法蚀刻或干法蚀刻）去除抗蚀剂，并且然后通过第二化学工艺（例如，湿法蚀刻或干法蚀刻）去除抗蚀剂下方的种子层部分。

图3H示出了种子层326和抗蚀剂310的暴露部分已经被去除。种子层326的部分仍然存在于导电材料306下方，例如，在通孔332、334和336以及区域338下方。种子层326的去除可以减薄通孔334和区域338。然而，种子层326明显比通孔334的高度和宽度薄，并且比区域338的高度薄，因此在移除种子层326之后，其它导电区域（例如，通孔334和区域338）保持基本完整。

在240处，在通孔和玻璃结构之间填充附加的电介质，并且平坦化该组合件。附加电介质层的沉积可以使用上述任何方法来执行。电介质材料304的顶部表面和玻璃结构308的顶部表面，并且特别是形成在玻璃结构308之上的导电区域338，可以使用CMP或任何其它合适的工艺来平坦化。

图3I示出了在沉积附加电介质并平坦化组合件的工艺240之后的组合件。电介质材料304填充通孔334之间以及通孔334和玻璃结构308之间的区域。此外，玻璃结构308之上的导电区域338被移除。

在245处，在衬底之上构建附加的金属层。具体地，可以在衬底之上形成附加的电介质层，并且在其中形成附加的金属层。图3J示出了在沉积附加的金属层的工艺245之后的组合件，所述附加的金属层例如是具有其中形成导电通孔和导电迹线的附加的电介质层。参考图1中所示的层，在图3J中已经形成了层N-3、N-2和N-1。在该示例中，在玻璃结构308之上的区域中没有形成导电通孔或迹线。在其它示例中，虚拟导电材料可以形成在该区域中。

在250处，在衬底的电介质材料中，并且特别是在玻璃结构308之上形成的衬底区域的至少一部分中，蚀刻空腔。可以使用任何合适的技术来形成空腔，例如激光图案化技术或光刻技术。空腔可以延伸到玻璃结构308的顶部表面。

图3K示出了在图3K的组合件的顶部表面处在电介质材料304中形成空腔340之后的组合件。在该示例中，空腔340延伸到玻璃结构308的顶部表面，包括在玻璃结构308中形成的TGV 332的顶部表面。在这个示例中，空腔340几乎延伸到玻璃结构308的边缘。电介质材料342的小缓冲区域可以保留在玻璃结构308的边缘上方。

在255处，桥管芯被键合到玻璃结构。桥管芯的下面可以使用直接键合或混合键合键合到玻璃结构的上面。直接键合包括金属-金属键合技术，例如铜-铜键合，或其它技术，其中相对键合界面的键合触点首先接触，然后经受加热和压缩。混合键合包括下列技术：其中相对键合界面的键合电介质（可能首先经受先前的表面活化）首先接触，然后经受加热和有时的压缩，或者下列技术，其中相对键合界面的键合触点和键合电介质（可能首先经受先前的表面活化）基本上同时接触，并且经受加热和有时的压缩。因此，混合键合包括键合触点处的金属对金属键合以及触点之间区域中的电介质对电介质键合。相对键合电介质的材料可以是同质的（即，具有基本上相同的材料成分）或非同质的（即，具有不同的材料成分）。

图3L示出了将桥管芯312键合到玻璃结构308之后的组合件。桥管芯312可以与参考图1描述的桥管芯114-1相同。桥管芯312包括在其顶部面和底部面的导电触点，以及形成在其中的导电路径（例如，导电触点之间的通孔）。桥管芯312的下面处的导电触点（例如，导电触点122）键合到玻璃结构308中的TGV 332。空腔340的一部分344保留在桥管芯312的边缘和电介质材料304之间，围绕桥管芯312；空腔的这部分344可以稍后用电介质填充（例如，在工艺260中）。

在260处，构建附加的金属层，并将管芯附接到衬底。具体地，可以在衬底上（包括在桥管芯上）形成附加的电介质层，并且在其中形成附加的金属层。诸如关于图1描述的管芯114-2和114-3之类的附加的管芯例如使用关于图1描述的直接键合或焊料键合工艺耦合到衬底。

图3M示出了在沉积附加金属层并将管芯附接到衬底的工艺245之后的组合件。在该示例中，在桥管芯312之上和衬底的其它区域中形成附加的通孔和迹线。两个管芯314附接到衬底。如参考图1所述，管芯314电耦合到桥管芯312。虽然图3M没有具体示出焊料键合，但是管芯314可以经由焊料键合耦合到衬底，如图1中所示和如上所述。

玻璃贴片下方的TGV和自对准通孔的细节

图4示出了图3M的部分346的放大详细视图。图4示出了TGV 332和形成在TGV 332下方的对准通孔336。对准通孔336与TGV 332自对准。

图5是图4的部分402的示例放大视图。为了便于说明，去除了导电材料306的阴影；如上所述，区域332和336填充有导电材料306以形成通孔。图5示出了一个TGV 332和形成在TGV 332下方的对准通孔336。图5还包括TGV 332的宽度502和对准通孔336的宽度504。宽度502和504可以大致相同，例如，在所示取向的x方向上的宽度相同。例如，宽度502和504可以在0.5微米、1微米、2微米、3微米、5微米或其它公差内。在一些实施例中，作为蚀刻对准通孔336的处理的结果，TGV 332可以具有比对准通孔336的宽度504稍小的宽度502，或者反之亦然。TGV 332和对准通孔336的宽度在y方向上也可以基本相等，如可以通过垂直于图中所示切口的切口来观察。

图5还包括TGV 332的中心线506和对准通孔336的中心线508。中心线506和508分别表示结构332和336在x方向上的中线。中心线506和508在所示的取向上基本上在x方向上对准，并且也基本上在y方向上对准，如可以通过垂直于图中所示切口的切口来观察。例如，中心线506和中心线508可以在0.05微米、0.1微米、0.2微米、0.5微米、1微米或其它公差内对准。

在嵌入式桥下方形成具有玻璃贴片的组合件的修改工艺

在一些实施例中，在空腔形成和桥管芯的键合之前，在玻璃贴片之上沉积一层材料，例如可分解的聚合物。该材料层可以在空腔形成期间保护玻璃结构和TGV。

图6A-6F是根据各种实施例的用于制造微电子组合件的另一示例工艺中的各种阶段的侧视截面图。图6包括与图3相同的若干材料和结构，并且在图6中使用了与图3中相同的编号和图案。

图6A示出了在初级衬底之上具有玻璃结构308的组合件，玻璃结构308具有形成在其中的TGV 632、玻璃结构308周围的电介质材料304以及电介质材料304中的通孔634。图6A具有与上述图3I相同的结构，并且可以根据上述和图3A-3I中所示的工艺205-240形成。其中在沉积附加的电介质并平坦化组件的工艺240之后的通孔组合件。

图6B示出了在玻璃结构308之上沉积阻挡材料602之后的图6A的组合件。阻挡材料602覆盖玻璃结构308，并在进一步处理期间，例如在玻璃结构308之上蚀刻空腔期间，保护玻璃结构308。阻挡材料602延伸超过玻璃结构308的边界，例如，x-y平面中阻挡材料602的表面面积大于x-y平面中玻璃结构308顶部的表面面积。换句话说，阻挡材料602的宽度（其中宽度在所示坐标系中的y方向上测量）大于玻璃结构308的宽度，并且阻挡材料602的长度（其中长度在所示坐标系中的x方向上测量）大于玻璃结构308的长度。阻挡材料602可以是钛、镍或可以被选择性蚀刻的另一种金属，使得导电材料306在阻挡材料602的蚀刻期间不被移除。在一些实施例中，阻挡材料602是可热分解的材料，其在施加热量时分解。

图6C示出了在衬底之上构建附加金属层之后的图6B的组合件。如上文关于过程245所述，可在衬底之上形成附加的电介质层，并在其中形成附加的金属层。参考图1中所示的层，层N-3、N-2和N-1已经在图6C中形成。在该示例中，在玻璃结构308和阻挡材料602之上的区域中没有形成导电通孔或迹线。在其它示例中，虚拟导电材料可以形成在该区域中。

图6D示出了在衬底的电介质材料中，并且特别是在玻璃结构308之上形成的衬底区域的至少一部分中，蚀刻空腔640之后的图6C的组合件。如关于过程250所述，可使用任何合适的技术形成空腔，例如激光图案化技术或光刻。在这个示例中，空腔640延伸到阻挡材料602的顶部表面。空腔640几乎延伸到玻璃结构308的边缘。阻挡材料环602保留在电介质层304下面；环的两个部分被标记642。

图6E示出了去除阻挡材料602之后的图6D的组合件。基于为阻挡材料602选择的材料，可以通过选择性蚀刻工艺、热分解工艺或另一种去除工艺来去除阻挡材料。在去除阻挡材料602之后，空腔640延伸到玻璃结构308的顶部表面，包括在玻璃结构308中形成的TGV632的顶部表面。此外，在去除阻挡材料602之后，环644保留在玻璃结构308的边缘周围。通过去除阻挡材料602，使环644是空的。环644在玻璃结构308之上的层中，并且环644的至少一部分直接在玻璃结构308之上，而环644的另一部分可以在玻璃结构308的边界之外。

图6F示出了在将桥管芯312键合到玻璃结构308、构建附加金属层并将管芯附接到衬底顶部之后的图6E的组合件。这些工艺可以类似于上述工艺255和260。在将桥管芯312键合在玻璃结构308之上并在衬底上构建附加层之后，气隙646保留在衬底中。气隙646是环644的位置处的环。气隙646在玻璃结构之上的层中，并且与桥管芯312的一部分在同一层中，例如，与桥管芯312的下部相邻。在这个示例中，管芯314经由直接键合而不是图1中所示的焊料键合被键合到衬底；备选地，如上所述，管芯314可以使用焊料键合来键合。

具有无源装置的示例玻璃贴片

如上所述，在一些实施例中，玻璃贴片（例如图1中所示的玻璃结构116，或图3和6中所示的玻璃结构308）可以包括一个或多个无源装置。图7A-7E示出了根据各种实施例的包括无源装置的玻璃贴片的若干实施例。虽然上面的示例示出了具有形成在下面的自对准通孔（例如，通孔118）的玻璃结构和使用混合或直接键合键合到玻璃结构的桥管芯，但是在一些实施例中，焊料键合包括在图7中所示的玻璃结构的上方和/或下方。

图7使用不同的图案（纯白）来说明玻璃结构，但是使用与图3-6中使用的图案相同的图案来说明电介质材料304和导电材料306。通常，图7A-7E中所示的无源装置可以在将玻璃结构安装在衬底中之前制造。如果无源装置被布置在玻璃结构的顶部或顶部附近，则在衬底的附加处理期间（例如，在空腔形成期间），无源装置可以被阻挡（例如，使用参考图6描述的阻挡材料）以保护无源装置。

图7A示出了玻璃结构710的横截面，该玻璃结构710具有嵌入在玻璃结构中的无源组件712。无源组件712可以在集成到玻璃结构710中之前单独制造和封装。玻璃结构710包括TGV 718，类似于上述的TGV。无源组件712可以包括一个或多个相同或不同类型的无源装置，例如一个或多个电感器、一个或多个电容器等。无源组件封装附接到玻璃结构710，例如嵌入在玻璃结构710的空腔或凹槽中。虽然图7A中的无源组件712被示出为在玻璃结构710的上面附近的凹槽中，但是在其它实施例中，无源组件712可以在玻璃结构710内，或者在沿着玻璃结构710的基底或底部的凹槽中。在又一些实施例中，无源组件712可以不在凹槽内，而是附接到玻璃结构710的顶部表面或底部表面。

在这个示例中，两个触点714a和714b耦合到无源组件712，并且可以耦合到桥管芯上的对应触点。在其它实施例中，可以包括更多或更少的触点，例如，基于包括在无源组件712中的无源装置的数量。触点714a和714b在电介质层716中。电介质层716可以是玻璃结构116和桥管芯114之间的层，其被制造为衬底107的一部分。备选地，电介质层716可以是玻璃结构710的一部分，例如，电介质层716可以包括玻璃，或者在玻璃结构710的制造期间并且在将玻璃结构710附接到衬底（例如，衬底107）之前形成在玻璃结构710之上的层。TGV 718还延伸穿过电介质层716（例如，如果电介质层716是玻璃层和/或玻璃结构710的一部分），或者耦合到电介质层716中的通孔（例如，如果电介质层716形成在衬底107中的玻璃结构710之上）。虽然触点714都被示出为延伸到玻璃结构710的上表面，但是在其它实施例中，一个或多个触点可以从无源组件712向下延伸，例如，以从玻璃结构下面的衬底中的触点接收输入功率（当其嵌入衬底中时）。

图7B示出了其中具有导电材料306的玻璃结构720的横截面，导电材料306被布置成形成无源组件，并且具体而言，形成电感器722。图7C是穿过图7B中的平面AA’的横截面。在该示例中，电感器722由沿着玻璃结构720的上表面的导电材料的线圈306形成。在一些实施例中，电感器722具有不同的形状，或者可以在表面中形成不同类型的无源装置。在其它实施例中，多个无源装置（例如，多个电感器）形成在玻璃结构720中。在一些实施例中，沿着玻璃结构720的底部表面形成一个或多个无源装置。

电感器722可以通过蚀刻玻璃结构720的一部分并用导电材料306填充蚀刻部分来形成。在一些实施例中，导电材料306可以在玻璃结构720已经安装到衬底（例如，衬底107）之后沉积，例如，形成电感器722的导电材料306可以在用于填充TGV 728的工艺230中沉积。在其它实施例中，导电材料306可以在玻璃结构720安装在衬底中之前沉积在玻璃结构720中；在这样的实施例中，在衬底的进一步处理期间，导电材料306可以被保护（例如，通过掩模或阻挡材料），如参考图7A所述。

在该示例中，两个触点724a和724b耦合到电感器722，并且可以耦合到桥管芯上的对应触点。触点724a和724b在电介质层726中。触点724和电介质层726的布置可以类似于参考图7A描述的触点714和电介质层716。

图7D示出了其中具有导电材料306和磁性材料702的玻璃结构730的横截面，其中导电材料306和磁性材料702被布置成形成无源组件，并且特别是形成电感器732。在该示例中，电感器732包括延伸穿过玻璃结构730（例如，在电感器TGV中）的导电材料306，并且在电感器TGV中被磁性材料702包围，形成同轴电感器。磁性材料702可以镀在电感器TGV中，然后用导电材料306填充。导电材料306可以是与衬底107中的导电材料不同的导电材料。

在该示例中，可以类似于电介质层716的上电介质层736a沿着玻璃结构730的顶部或顶部之上，并且下电介质层736b沿着玻璃结构730的底部或底部下方。电感器TGV之间的连接可以沿着上电介质层736和下电介质层736形成或者在其内形成。触点734a和734b类似于触点714和724。

图7E示出了其中具有导电材料306和绝缘材料704的玻璃结构740的横截面，其中导电材料306和绝缘材料704被布置成形成无源组件，并且特别是形成电容器742。电容器742是深沟槽金属-绝缘体-金属（MIM）电容器，其中绝缘材料704位于两层导电材料306（例如金属）之间，称为板。在这个示例中，电容器742的每个板耦合到相应的触点744a或744b，触点744a或744b延伸穿过电介质层746。电介质层746类似于上述的电介质层716、726和736。

示例装置

本文公开的微电子组合件100可以包括在任何合适的电子组件中。图8-11示出了可以包括或被包括在本文公开的任何微电子组合件100中的设备的各种示例。

图8是晶片1500和管芯1502的俯视图，晶片1500和管芯1502可以包括在本文公开的任何微电子组合件100中（例如，作为管芯114中的任何合适的管芯）。晶片1500可以由半导体材料组成，并且可以包括一个或多个管芯1502，管芯1502具有在晶片1500的表面上形成的IC结构。每个管芯1502可以是包括任何合适的IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历分割工艺，其中管芯1502彼此分离以提供半导体产品的分立“芯片”。管芯1502可以是本文公开的任何管芯114。管芯1502可包括一个或多个晶体管（例如，下文论述的图9的晶体管1640中的一些）、用以将电信号路由到晶体管的支持电路模块、无源组件（例如，信号迹线、电阻器、电容器或电感器）和/或任何其它IC组件。在一些实施例中，晶片1500或管芯1502可以包括存储器装置（例如，随机存取存储器（RAM）装置，诸如静态RAM （SRAM）装置、磁RAM （MRAM）装置、电阻RAM （RRAM）装置、导电桥接RAM（CBRAM）装置等）、逻辑装置（例如，与门、或门、与非门或或非门）或任何其它合适的电路元件。这些装置中的多个可以组合在单个管芯1502上。例如，由多个存储器装置形成的存储器阵列可与经配置以将信息存储在存储器装置中或执行存储在存储器阵列中的指令的处理装置（例如，图11的处理装置1802）或其它逻辑形成在同一管芯1502上。在一些实施例中，管芯1502（例如，管芯114）可以是中央处理单元、射频芯片、功率转换器或网络处理器。本文公开的各种微电子组合件100可以使用管芯到晶片组装技术来制造，其中一些管芯114被附接到包括其它管芯114的晶片1500，并且晶片1500随后被分割。

图9是IC装置1600的横截面侧视图，该IC装置1600可以包括在本文公开的任何微电子组合件100中（例如，在任何管芯114中）。一个或多个IC装置1600可以包括在一个或多个管芯1502中（图8）。IC装置1600可以形成在管芯衬底1602（例如，图8的晶片1500）上，并且可以包括在管芯（例如，图8的管芯1502）中。管芯衬底1602可以是由包括例如n型或p型材料系统（或两者的组合）的半导体材料系统组成的半导体衬底。管芯衬底1602可以包括例如使用体硅或绝缘体上硅（SOI）子结构形成的晶体衬底。在一些实施例中，管芯衬底1602可以使用备选材料形成，备选材料可以与硅组合或者不与硅组合，备选材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的另外的材料也可用于形成管芯衬底1602。尽管本文描述了可以形成管芯衬底1602的材料的若干示例，但是可以使用可以用作IC装置1600的基础的任何材料。管芯衬底1602可以是分割管芯（例如，图8的管芯1502）或晶片（例如，图8的晶片1500）的一部分。

IC装置1600可以包括设置在管芯衬底1602上的一个或多个装置层1604。装置层1604可以包括在管芯衬底1602上形成的一个或多个晶体管1640（例如，金属氧化物半导体场效应晶体管（MOSFET））的特征。装置层1604可以包括例如一个或多个源极和/或漏极（S/D）区域1620、用于控制S/D区域1620之间的晶体管1640中电流流动的栅极1622、以及用于向/从S/D区域1620路由电信号的一个或多个S/D触点1624。为了清楚起见，晶体管1640可以包括未描绘的附加特征，诸如装置隔离区域、栅极触点等。晶体管1640不限于图9中所描绘的类型和配置，并且可以包括多种其它类型和配置，诸如例如平面晶体管、非平面晶体管、或两者的组合。非平面晶体管可以包括FinFET晶体管（诸如双栅极晶体管或三栅极晶体管），以及环绕或全环绕栅极晶体管（诸如纳米带和纳米晶体管）。

每个晶体管1640可以包括由至少两层形成的栅极1622、栅极电介质和栅极电极。栅极电介质可以包括一层或层的堆叠。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以在栅极电介质中使用的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以在栅极电介质上执行退火过程以提高其质量。

取决于晶体管1640是PMOS还是NMOS晶体管，栅极电极可以形成在栅极电介质上，并且可以包括至少一种p型功函数金属或n型功函数金属。在一些实现中，栅极电极可以由两个或更多个金属层的堆叠组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。出于其它目的，可以包括另外的金属层，例如阻挡层。对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物（例如，氧化钌），以及下面参考NMOS晶体管讨论的任何金属（例如，用于功函数调节）。对于NMOS晶体管，可用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝），以及上文参考PMOS晶体管讨论的任何金属（例如，用于功函数调节）。

在一些实施例中，当沿着源极-沟道-漏极方向作为晶体管1640的截面被观察时，栅极电极可以由U形结构组成，所述U形结构包括基本上平行于管芯衬底1602的表面的底部部分和基本上垂直于管芯衬底1602的顶部表面的两个侧壁部分。在其它实施例中，形成栅极电极的金属层中的至少一个金属层可以简单地是基本上平行于管芯衬底1602的顶部表面的平面层，并且不包括基本上垂直于管芯衬底1602的顶部表面的侧壁部分。在其它实施例中，栅极电极可以由U形结构和平面非U形结构的组合组成。例如，栅极电极可以由在一个或多个平面的非U形层顶部上形成的一个或多个U形金属层组成。

在一些实施例中，一对侧壁间隔物可以在栅极堆叠的相对侧上形成，以支撑栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是众所周知的，并且一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔物对；例如，两对、三对或四对侧壁间隔物可以在栅极堆叠的相对侧上形成。

S/D区域1620可以相邻每个晶体管1640的栅极1622在管芯衬底1602内形成。例如，可以使用注入/扩散工艺或蚀刻/沉积工艺来形成S/D区域1620。在前一种工艺中，诸如硼、铝、锑、磷或砷的掺杂剂可以被离子注入到管芯衬底1602中，以形成S/D区域1620。激活掺杂剂并使它们进一步扩散到管芯衬底1602中的退火工艺可以在离子注入工艺之后。在后一种工艺中，管芯衬底1602可以首先被蚀刻以在S/D区域1620的位置处形成凹陷。然后可以执行外延沉积工艺，以用用于制作S/D区域1620的材料填充凹陷。在一些实现中，可以使用诸如硅锗或碳化硅的硅合金来制作S/D区域1620。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，S/D区域1620可以使用一种或多种备选的半导体材料形成，诸如锗或III-V族材料或合金。在进一步的实施例中，一个或多个金属和/或金属合金层可以用于形成S/D区域1620。

诸如功率和/或输入/输出（I/O）信号之类的电信号可以通过设置在装置层1604上的一个或多个互连层（在图9中图示为互连层1606-1610）被路由到装置层1604的装置（例如，晶体管1640）和/或从装置层1604的装置（例如，晶体管1640）路由。例如，装置层1604的导电特征（例如，栅极1622和S/D触点1624）可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC装置1600的金属化堆叠（也称为“ILD堆叠”）1619。

互连结构1628可以布置在互连层1606-1610内，以根据多种设计来路由电信号；特别地，该布置不限于图9中所描绘的互连结构1628的特定配置。尽管图9中描绘了特定数量的互连层1606-1610，但是本公开的实施例包括具有相比所描绘的更多或更少的互连层的IC装置。

在一些实施例中，互连结构1628可以包括填充有诸如金属之类的导电材料的线1628a和/或通孔1628b。线1628a可以被布置成在与管芯衬底1602的表面基本平行的平面方向上路由电信号，装置层1604形成在管芯衬底1602上。例如，从图9的角度来看，线1628a可以在进入和穿出页面的方向上路由电信号。通孔1628b可以被布置成在基本垂直于管芯衬底1602的表面的平面方向上路由电信号，装置层1604形成在管芯衬底1602上。在一些实施例中，通孔1628b可以将不同互连层1606-1610的线1628a电耦合在一起。

互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图9中所示。在一些实施例中，设置在互连层1606-1610的不同层中的互连结构1628之间的电介质材料1626可以具有不同的成分；在其它实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以相同。

第一互连层1606（称为金属1或“M1”）可以直接形成在装置层1604上。在一些实施例中，如所示，第一互连层1606可以包括线1628a和/或通孔1628b。第一互连层1606的线1628a可以与装置层1604的触点（例如，S/D触点1624）耦合。

第二互连层1608（称为金属2或“M2”）可以直接形成在第一互连层1606上。在一些实施例中，第二互连层1608可以包括通孔1628b，以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见，线1628a和通孔1628b在结构上用每个互连层内（例如，在第二互连层1608内）的线来描绘，但是在一些实施例中，线1628a和通孔1628b在结构上和/或材料上可以是连续的（例如，在双镶嵌工艺期间同时填充）。

根据结合第二互连层1608或第一互连层1606描述的类似技术和配置，可以在第二互连层1608上连续形成第三互连层1610（称为金属3或“M3”）（以及根据需要的附加互连层）。在一些实施例中，在IC装置1600中的金属化堆叠1619中“更高”的互连层（即，更远离装置层1604）可以更厚。

IC装置1600可以包括阻焊材料1634（例如，聚酰亚胺或类似材料）和形成在互连层1606-1610上的一个或多个导电触点1636。在图9中，导电触点1636被示出为采用键合焊盘的形式。导电触点1636可以与互连结构1628电耦合，并且被配置成将晶体管1640的电信号路由到其它外部装置。例如，焊料键合可以形成在一个或多个导电触点1636上，以将包括IC装置1600的芯片与另一个组件（例如，电路板）机械和/或电耦合。IC装置1600可以包括附加的或备选的结构，以路由来自互连层1606-1610的电信号；例如，导电触点1636可以包括将电信号路由到外部组件的其它类似特征（例如，柱）。

在IC装置1600是双面管芯（例如，像管芯114-1）的一些实施例中，IC装置1600可以包括在装置层1604的相对侧上的另一个金属化堆叠（未示出）。该金属化堆叠可以包括如上参考互连层1606-1610所述的多个互连层，以在装置层1604和在IC装置1600的与导电触点1636相对侧上的附加导电触点（未示出）之间提供导电路径（例如，包括导电线和通孔）。

在IC装置1600是双面管芯（例如，像管芯114-1）的其它实施例中，IC装置1600可以包括穿过管芯衬底1602的一个或多个TSV；这些TSV可以与装置层1604接触，并且可以在装置层1604和在IC装置1600的与导电触点1636相对侧上的附加导电触点（未示出）之间提供导电路径。

图10是IC装置组合件1700的横截面侧视图，其可以包括本文公开的任何微电子组合件100。在一些实施例中，IC装置组合件1700可以是微电子组合件100。IC装置组合件1700包括设置在电路板1702（例如，可以是主板）上的多个组件。IC装置组合件1700包括设置在电路板1702的第一面1740和电路板1702的相对的第二面1742上的组件；通常，组件可以设置在一个或两个面1740和1742上。下面参考IC装置组合件1700讨论的任何IC封装可以采取本文公开的微电子组合件100的任何合适的实施例的形式。

在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过电介质材料层彼此分离并通过导电通孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板1702的组件之间路由电信号（可选地与其它金属层结合）。在其它实施例中，电路板1702可以是非PCB衬底。在一些实施例中，电路板1702可以是例如电路板。

图10所示的IC装置组合件1700包括通过耦合组件1716耦合到电路板1702的第一面1740的内插器上封装结构1736。耦合组件1716可以将内插器上封装结构1736电耦合和机械耦合到电路板1702，并且可以包括焊球（如图10中所示）、插座的凸部和凹部、粘合剂、底部填充材料和/或任何其它合适的电和/或机械耦合结构。

内插器上封装结构1736可以包括通过耦合组件1718耦合到内插器1704的IC封装1720。耦合组件1718可以采取任何适合应用的形式，例如上面参考耦合组件1716讨论的形式。尽管图10中示出了单个IC封装1720，但是多个IC封装可以耦合到内插器1704；实际上，附加的内插器可以耦合到内插器1704。内插器1704可以提供用于桥接电路板1702和IC封装1720的中间衬底。IC封装1720可以是或包括例如管芯（图8的管芯1502）、IC装置（例如图9的IC装置1600）或任何其它合适的组件。通常，内插器1704可以将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如，内插器1704可以将IC封装1720（例如，管芯）耦合到耦合组件1716的一组球栅阵列（BGA）导电触点，用于耦合到电路板1702。在图10中所示的实施例中，IC封装1720和电路板1702附接到内插器1704的相对侧；在其它实施例中，IC封装1720和电路板1702可以附接到内插器1704的同一侧。在一些实施例中，三个或更多个组件可以通过内插器1704互连。

在一些实施例中，内插器1704可以形成为PCB，包括通过电介质材料层彼此分离并通过导电通孔互连的多个金属层。在一些实施例中，内插器1704可以由环氧树脂、玻璃纤维增强的环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，内插器1704可以由备选的刚性或柔性材料形成，所述材料可以包括上述用于半导体衬底的相同材料，例如硅、锗和其它III-V族和IV族材料。内插器1704可以包括金属互连1708和通孔1710，包括但不限于TSV 1706。内插器1704还可以包括嵌入式装置1714，包括无源和有源装置。这些装置可以包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器、静电放电（ESD）器件和存储器件。诸如射频装置、功率放大器、功率管理装置、天线、阵列、传感器和微机电系统（MEMS）装置之类的更复杂的装置也可以形成在内插器1704上。内插器上封装结构1736可以采用本领域已知的任何内插器上封装结构的形式

IC装置组合件1700可以包括通过耦合组件1722耦合到电路板1702的第一面1740的IC封装1724。耦合组件1722可以采取上面参考耦合组件1716讨论的任何实施例的形式，并且IC封装1724可以采取上面参考IC封装1720讨论的任何实施例的形式。

图10中所示的IC装置组合件1700包括通过耦合组件1728耦合到电路板1702的第二面1742的。封装上封装结构1734。封装上封装结构1734可以包括通过耦合组件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726设置在电路板1702和IC封装1732之间。耦合组件1728和1730可以采取上述耦合组件1716的任何实施例的形式，并且IC封装1726和1732可以采取上述IC封装1720的任何实施例的形式。封装上封装结构1734可以根据本领域已知的任何封装上封装结构来配置。

图11是示例性电气装置1800的框图，该电气装置1800可以包括一个或多个本文公开的微电子组合件100。例如，电气装置1800的任何合适的组件可以包括本文公开的IC装置组合件1700、IC装置1600或管芯1502中的一个或多个，并且可以布置在本文公开的任何微电子组合件100中。多个组件在图11中被示出为包括在电气装置1800中，但是这些组件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，电气装置1800中包括的一些或所有组件可以附接到一个或多个主板。在一些实施例中，这些组件中的一些或全部被制造在单个片上系统（SoC）管芯上。

另外，在各种实施例中，电气装置1800可以不包括图11中所示的一个或多个组件，但是电气装置1800可以包括用于耦合到一个或多个组件的接口电路模块。例如，电气装置1800可以不包括显示装置1806，但是可以包括显示装置1806可以耦合到的显示装置接口电路模块（例如，连接器和驱动器电路模块）。在另一组示例中，电气装置1800可以不包括音频输入装置1824或音频输出装置1808，但是可以包括音频输入装置1824或音频输出装置1808可以耦合到的音频输入或输出装置接口电路模块（例如，连接器和支持电路模块）。

电气装置1800可以包括处理装置1802（例如，一个或多个处理装置）。如本文所使用的，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。处理装置1802可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其它合适的处理装置。电气装置1800可以包括存储器1804，存储器1804本身可以包括一个或多个存储装置，例如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理装置1802共享管芯的存储器。该存储器可以用作高速缓冲存储器，并且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移矩磁性随机存取存储器（STT-MRAM）。

在一些实施例中，电气装置1800可以包括通信芯片1812（例如，一个或多个通信芯片）。例如，通信芯片1812可以被配置用于管理无线通信，以便向和从电气装置1800传输数据。术语“无线”及其派生词可用于描述电路、装置、系统、方法、技术、通信信道等，其可以通过非固体介质使用调制电磁辐射来传输数据。该术语并不意味着相关联的装置不包含任何线路，尽管在一些实施例中它们可能不包含任何线路。

通信芯片1812可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会（IEEE）标准，包括Wi-Fi （IEEE 802.11族）、IEEE 802.16标准（例如，IEEE802.16-2005修正案）、长期演进（LTE）项目以及任何修正案、更新和/或修订版（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。IEEE 802.16兼容的宽带无线接入（BWA）网络一般被称为WiMAX网络，这是代表微波接入全球互通的首字母缩写，是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统（GSM）、通用分组无线电业务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络进行操作。通信芯片1812可以根据增强型数据GSM演进（EDGE）、GSM EDGE无线电接入网（GERAN）、通用陆地无线电接入网（UTRAN）或演进的UTRAN（E-UTRAN）进行操作。通信芯片1812可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）及其衍生，以及被指定为3G、4G、5G及以上的任何其它无线协议进行操作。在其它实施例中，通信芯片1812可以根据其它无线协议进行操作。电气装置1800可以包括天线1822以便于无线通信和/或接收其它无线通信（例如AM或FM无线电传输）。

在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或任何其它合适的通信协议（例如，以太网）。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙之类的短程无线通信，而第二通信芯片1812可以专用于诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等之类的远程无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。

电气装置1800可以包括电池/功率电路模块1814。电池/功率电路模块1814可以包括一个或多个能量存储装置（例如，电池或电容器）和/或用于将电气装置1800的组件耦合到与电气装置1800分离的能源（例如，AC线路功率）的电路模块。

电气装置1800可以包括显示装置1806（或对应的接口电路模块，如上所述）。显示装置1806可以包括任何视觉指示器，例如平视显示器、计算机监测器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。

电气装置1800可以包括音频输出装置1808（或对应的接口电路模块，如上所述）。音频输出装置1808可以包括生成听觉指示符的任何装置，例如扬声器、耳机或耳塞。

电气装置1800可以包括音频输入装置1824（或对应的接口电路模块，如上所述）。音频输入装置1824可包括生成表示声音的信号的任何装置，例如麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出的仪器）。

电气装置1800可以包括GPS装置1818（或对应的接口电路模块，如上所述）。如本领域已知的，GPS装置1818可以与基于卫星的系统通信，并且可以接收电气装置1800的位置

电气装置1800可以包括其它输出装置1810（或对应的接口电路模块，如上所述）。其它输出装置1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其它装置提供信息的有线或无线传送器、或者附加的存储装置。

电气装置1800可以包括其它输入装置1820（或对应的接口电路模块，如上所述）。其它输入装置1820的示例可以包括加速度计、陀螺仪、罗盘、图像捕获装置、键盘、光标控制装置，例如鼠标、触笔、触摸板、条形码读取器、快速响应（QR）码读取器、任何传感器或射频识别（RFID）读取器。

电气装置1800可以具有任何期望的形状因素，例如计算装置或手持式、便携式或移动计算装置（例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板电脑、膝上型电脑、上网本电脑、超极本电脑、个人数字助理（PDA）、超移动个人电脑等）、台式电气装置、服务器或其它联网计算组件、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字录像机或可穿戴计算装置。在一些实施例中，电气装置1800可以是处理数据的任何其它电子装置。

选择示例

以下段落提供了本文公开的实施例的各种示例。

示例1提供了一种组合件，包括衬底；衬底中的桥组件，该桥组件包括在桥组件的第一面处的第一多个导电触点和在桥组件的第二面处的第二多个导电触点，第二面与第一面相对；以及衬底中的玻璃结构，玻璃结构的一面耦合到桥部件的第二面。

示例2提供了示例1的组合件，其中，玻璃结构具有在其中的多个导电通孔，其中导电通孔中的一个耦合到第二多个导电触点中的一个。

示例3提供了示例2的组合件，该衬底包括玻璃结构下方的层，该层中包括导电通孔，其中衬底的层中的导电通孔与玻璃结构中的多个导电通孔中的一个对准。

示例4提供了示例3的组合件，其中，玻璃结构中的导电通孔具有第一宽度，衬底层中的导电通孔具有第二宽度，并且第一宽度和第二宽度彼此在2微米之内。

示例5提供了示例3或4的组合件，其中，玻璃结构中的导电通孔的中线在衬底的层中的导电通孔的中线的0.2微米内。

示例6提供了前述示例中任一个的组合件，其中，玻璃结构的面通过直接的金属-金属键合耦合到桥组件的第二面。

示例7提供了前述示例中的任一个的组合件，其中，玻璃结构的面具有第一长度，并且桥组件的第二面具有第二长度，第一长度大于第二长度。

示例8提供了示例7的组合件，其中，玻璃结构的面具有第一宽度，第一宽度在垂直于第一长度的方向上延伸，并且桥组件的第二面具有第二宽度，第一宽度大于第二宽度。

示例9提供了示例7的组合件，还包括衬底中的气隙，该气隙位于玻璃结构之上并靠近桥组件的下部。

示例10提供了前述示例中的任一个的组合件，其中，玻璃结构包括围绕多个玻璃通孔的玻璃材料，该玻璃材料包括按重量至少23%的硅。

示例11提供了前述示例中的任一个的组合件，其中，玻璃结构包括围绕多个玻璃通孔的玻璃材料，该玻璃材料包括按重量至少26%的氧。

示例12提供了前述示例中的任一个的组合件，其中，玻璃结构包括围绕多个玻璃通孔的玻璃材料，该玻璃材料包括按重量至少23%的硅和按重量至少26%的氧。

示例13提供了前述示例中的任一个的组合件，其中，玻璃结构包括围绕多个玻璃通孔的玻璃材料，该玻璃材料包括按重量至少5%的铝。

示例14提供了前述示例中的任一个的组合件，其中，玻璃结构不包括有机粘合剂或有机材料。

示例15提供了前述示例中的任一个的组合件，其中，玻璃结构包括嵌入的无源组件。

示例16提供了示例15的组合件，其中，无源组件是电感器。

示例17提供了示例15的组合件，其中，无源组件是电容器。

示例18提供了一种微电子组合件，包括衬底；衬底中的桥组件，该桥组件包括在桥组件的第一面处的第一多个导电触点和在桥组件的第二面处的第二多个导电触点，第二面与第一面相对；衬底中的玻璃结构，该玻璃结构的面耦合到桥组件的第二面；以及具有第一面和相对的第二面的微电子组件，微电子组件的第一面在微电子组件的第二面和衬底之间，微电子组件包括在微电子组件的第一面的导电触点，并且微电子组件的导电触点在桥组件的第一面处导电耦合到第一多个导电触点中的一个。

示例19提供了示例18的微电子组合件，其中，微电子组件的第二导电触点在衬底的表面处导电耦合到衬底的导电触点。

示例20提供了示例18或19的微电子组合件，还包括第二微电子组件，该第二微电子组件包括在第二微电子组件的面处的第二导电触点，该第二导电触点在桥组件的第一面处导电耦合到第一多个导电触点中的第二导电触点。

示例21提供了一种组合件，包括具有第一面和与第一面相对的第二面的玻璃贴片；具有第一面和第二面的第一管芯，第一管芯的第二面耦合到玻璃贴片的第一面；第二管芯，其具有耦合到第一管芯的第一面的面；和第三管芯，其具有耦合到第一管芯的第一面的面。

示例22提供了示例21的组合件，其中，玻璃贴片的第一面具有至少与第一管芯的第二面的表面面积一样大的表面面积。

示例23提供了示例21或22的组合件，其中，玻璃贴片具有形成在其中的玻璃通孔（TGV），该组合件还包括在玻璃贴片的第二面处耦合到TGV的导电通孔，该导电通孔与TGV对准。

示例24提供了一种组合件，包括衬底；衬底中的桥组件，该桥组件包括在桥组件的第一面处的第一多个导电触点和在桥组件的第二面处的第二多个导电触点，第二面与第一面相对；衬底中的玻璃结构，该玻璃结构的面耦合到桥部件的第二面；和玻璃结构中的无源组件。

示例25提供了示例24的组合件，无源组件包括电感器。

示例26提供了示例24的组合件，电感器包括磁性材料和导电材料。

示例27提供了示例24至26中任一个的组合件，无源组件耦合到导电触点，该导电触点在桥组件的第二面处耦合到第二多个导电触点之一。

Claims (25)

1.一种组合件，包括：

衬底；

所述衬底中的桥组件，所述桥组件包括在所述桥组件的第一面处的第一多个导电触点和在所述桥组件的第二面处的第二多个导电触点，所述第二面与所述第一面相对；和

所述衬底中的玻璃结构，所述玻璃结构的面耦合到所述桥组件的所述第二面。

2.根据权利要求1所述的组合件，其中，所述玻璃结构具有在其中的多个导电通孔，其中所述导电通孔中的一个耦合到所述第二多个导电触点中的一个。

3.根据权利要求2所述的组合件，所述衬底包括位于所述玻璃结构下方的层，所述层包括在其中的导电通孔，其中所述衬底的所述层中的所述导电通孔与所述玻璃结构中的所述多个导电通孔中的一个对准。

4.根据权利要求3所述的组合件，其中，所述玻璃结构中的所述导电通孔具有第一宽度，所述衬底的所述层中的所述导电通孔具有第二宽度，并且所述第一宽度和所述第二宽度彼此相差在2微米内。

5.根据权利要求3或4所述的组合件，其中，所述玻璃结构中的所述导电通孔的中线在所述衬底的所述层中的所述导电通孔的所述中线的0.2微米内。

6.根据权利要求1-5中任一项所述的组合件，其中，所述玻璃结构的所述面利用直接金属对金属键合被耦合到所述桥组件的所述第二面。

7.根据权利要求1-6中任一项所述的组合件，其中，所述玻璃结构的所述面具有第一长度，并且所述桥组件的所述第二面具有第二长度，所述第一长度大于所述第二长度。

8.根据权利要求7所述的组合件，其中，所述玻璃结构的所述面具有第一宽度，所述第一宽度在垂直于所述第一长度的方向上延伸，并且所述桥组件的所述第二面具有第二宽度，所述第一宽度大于所述第二宽度。

9.根据权利要求7或8所述的组合件，还包括所述衬底中的气隙，所述气隙位于所述玻璃结构之上并靠近所述桥组件的下部。

10.根据权利要求1-9中任一项所述的组合件，其中，所述玻璃结构包括围绕多个玻璃通孔的玻璃材料，所述玻璃材料包括按重量至少23%的硅。

11.根据权利要求1-10中任一项所述的组合件，其中，所述玻璃结构包括围绕多个玻璃通孔的玻璃材料，所述玻璃材料包括按重量至少26%的氧。

12.根据权利要求1-11中任一项所述的组合件，其中，所述玻璃结构包括围绕多个玻璃通孔的玻璃材料，所述玻璃材料包括按重量至少23%的硅和按重量至少26%的氧。

13.根据权利要求1-13中任一项所述的组合件，其中，所述玻璃结构包括围绕多个玻璃通孔的玻璃材料，所述玻璃材料包括按重量至少5%的铝。

14.根据权利要求1-13中任一项所述的组合件，其中，所述玻璃结构不包括有机粘合剂或有机材料。

15.根据权利要求1-14中任一项所述的组合件，其中，所述玻璃结构包括嵌入式无源组件。

16.根据权利要求15所述的组合件，其中，所述无源组件是电感器或电容器。

17.一种微电子组合件，包括：

衬底；

所述衬底中的桥组件，所述桥组件包括在所述桥组件的第一面处的第一多个导电触点和在所述桥组件的第二面处的第二多个导电触点，所述第二面与所述第一面相对；

所述衬底中的玻璃结构，所述玻璃结构的面耦合到所述桥组件的所述第二面；和

具有第一面和相对的第二面的微电子组件，所述微电子组件的所述第一面在所述微电子组件的所述第二面和所述衬底之间，所述微电子组件包括所述微电子组件的所述第一面处的导电触点，并且所述微电子组件的导电触点在所述桥组件的所述第一面导电耦合到所述第一多个导电触点中的一个。

18.根据权利要求17所述的微电子组合件，其中，所述微电子组件的第二导电触点在所述衬底的所述面与所述衬底的导电触点导电耦合。

19.根据权利要求17或18所述的微电子组合件，还包括第二微电子组件，所述第二微电子组件包括在所述第二微电子组件的面处的第二导电触点，所述第二导电触点在所述桥组件的所述第一面处与所述第一组多个导电触点中的第二个导电触点导电耦合。

20.一种组合件，包括：

玻璃贴片，其具有第一面和与所述第一面相对的第二面；

具有第一面和第二面的第一管芯，所述第一管芯的所述第二面耦合到所述玻璃贴片的所述第一面；

第二管芯，其具有耦合到所述第一管芯的所述第一面的面；和

第三管芯，其具有耦合到所述第一管芯的所述第一面的面。

21.根据权利要求20所述的组合件，其中，所述玻璃贴片的所述第一面具有至少与所述第一管芯的所述第二面的表面面积一样大的表面面积。

22.根据权利要求20或21所述的组合件，其中，所述玻璃贴片具有形成在其中的玻璃通孔（TGV），所述组合件还包括在所述玻璃贴片的所述第二面处耦合到所述TGV的导电通孔，所述导电通孔与所述TGV对准。

23.一种组合件，包括：

衬底；

所述衬底中的桥组件，所述桥组件包括在所述桥组件的第一面处的第一多个导电触点和在所述桥组件的第二面处的第二多个导电触点，所述第二面与所述第一面相对；

所述衬底中的玻璃结构，所述玻璃结构的面耦合到所述桥组件的所述第二面；和

所述玻璃结构中的无源组件。

24.根据权利要求23所述的组合件，所述无源组件包括电感器，所述电感器包括磁性材料和导电材料。

25.根据权利要求23或24所述的组合件，所述无源组件耦合到导电触点，所述导电触点在所述桥组件的所述第二面处耦合到所述第二多个导电触点中的一个。