CN121336169A - 集成电路（ic）芯片中基于处理器的系统中的分层式功率评估与调节 - Google Patents

Abstract

公开集成电路（IC）芯片中的基于处理器的系统中的分层式功率评估及调节，以及相关的功率管理及功率调节方法。该IC芯片包括处理器以及用于该处理器的整合支持处理设备。该分层式功率管理系统基于自该IC芯片中设备的局部活动监测生成的活动功率事件来控制该IC芯片中设备的功耗以在该基于处理器的系统中达成所期望的性能。为了减轻报告可能影响该IC芯片的功耗调节的所监测处理设备的活动功率事件上的延迟，所监测处理设备的功耗还可经局部调节以调节其功耗。此为该功率管理系统给出反应时间以接收并处理活动功率事件，以调节该IC芯片中的功耗。

Description

集成电路（IC）芯片中基于处理器的系统中的分层式功率评估 与调节

优先权申请

本申请要求于2023年6月22日提交的名称为“HIERARCHICAL POWER ESTIMATIONAND THROTTLING IN A PROCESSOR-BASED SYSTEM IN AN INTEGRATED CIRCUIT (IC) CHIP（集成电路（IC）芯片中基于处理器的系统中的分层式功率评估与调节）”的美国专利申请序列第18/339,422号的优先权，该美国专利申请全文以引用方式并入本文。

本申请还要求于2024年4月4日提交的名称为“HIERARCHICAL POWER ESTIMATIONAND THROTTLING IN A PROCESSOR-BASED SYSTEM IN AN INTEGRATED CIRCUIT (IC) CHIP（集成电路（IC）芯片中基于处理器的系统中的分层式功率评估与调节）”的美国专利申请序列第18/626,645号的优先权，该美国专利申请是美国专利申请序列第18/339,422的继续申请，该美国专利申请通过引用整体并入本文。

背景

I.技术领域

本公开的领域涉及基于处理器的系统（例如，基于中央处理单元（CPU）的系统、基于图形处理单元（GPU）的系统、或基于神经网络处理单元（neural network processingunit，NPU）的系统），且更具体而言涉及对基于处理器的系统中的电路的功率分布管理。

II.背景技术

微处理器，也称为处理单元（PU），在各种各样的应用中执行计算任务。一种类型的常规微处理器或PU是中央处理单元（CPU）。另一种类型的微处理器或PU是称为图形处理单元（GPU）的专用处理单元。GPU被设计有专用硬件以加速要显示的图形和视频数据的渲染。GPU可被实现为通用CPU的集成元件或与CPU分开的分立硬件元件。PU的其他示例可包括神经网络处理单元或神经处理单元（neural processing unit，NPU）。在PU的状况下，PU被配置为执行软件指令，该软件指令指示处理器自存储器中的位置提取数据并使用所提取数据执行一个或多个处理器操作。

PU包括于计算机系统中，该计算机系统包括涉及在计算机系统中执行计算操作或作为在计算机系统中执行计算操作的部分而被存取的其他支持处理设备（电路）。此类其他支持处理设备的示例包括存储器、输入/输出（I/O）设备、辅助存储器、调制解调器、视频处理器、及相关界面电路。PU及支持处理设备统称为处理设备。基于处理器的系统的处理设备可提供于分离的IC芯片中的分离IC中。另选地，基于处理器的系统的处理设备还可聚合于较大IC，如片上系统（system-on-a-chip，SoC）IC中，其中此类处理设备的一些或全部集成到相同IC芯片中。举例而言，SoC IC芯片可包括PU，该PU包括多个处理器核及诸如存储器系统的支持处理设备，该存储器系统包括高速缓存存储器及用于控制对外部存储器的存取的存储器控制器、I/O界面、功率管理系统等。SoC对于有限区域可用于计算机系统的应用（例如，诸如蜂窝设备的移动计算设备）可是特别有利的。为了管理分配给处理设备的功率，SoC还可包括功率管理系统，该功率管理系统包括SoC中供电至其组件的一个或多个电力轨。可与SoC一起在芯片上或芯片外的分离的功率管理集成电路（power management integratedcircuit，PMIC）可独立控制供应至电力轨的电力。SoC可设计为具有多个不同的电力轨，这些电力轨分布在SoC内以提供电力至处理设备的各种集群用于其操作。举例而言，取决于SoC的设计，SoC中的所有处理器核可以耦合至共同电力轨以供电，而支持处理设备可自SoC中的分离电力轨供电。

发明内容

本文中所公开的方面包括一种在集成电路（IC）芯片中基于处理器的系统中的分层式功率评估及调节。还公开相关的功率管理及功率调节方法。该IC芯片包括处理器以及用于该处理器的整合支持处理设备（例如，网络节点、存储器控制器、内部存储器、输入/输出（I/O）界面电路等）。举例而言，该处理器可是中央处理单元（CPU）、图形处理单元（GPU）、或神经网络处理单元（NPU），其中该处理器包括多个处理单元（PU）和/或处理器核。该基于处理器的系统可提供为片上系统（SoC），其包括处理器及用于该PU的这些整合支持处理设备。作为示例，该SoC可用于较小的移动设备（例如，蜂窝电话、膝上型计算机）以及诸如计算机服务器中的服务器芯片的企业系统中。该IC芯片还包括分层式功率管理系统，该分层式功率管理系统被配置为在局部层级及集中式层级两者处控制该基于处理器的系统的功耗，以达成该IC芯片的整体功率预算内的所期望的性能。该分层式功率管理系统可被配置为借由控制分配在该IC芯片中的一个或多个电力轨处的功率水平（例如，电压水平）来控制功耗，该一个或多个电力轨提供电力至这些PU及这些整合支持处理设备。举例而言，该分层式功率管理系统可被配置为提供附加电力至供应电力至较高电流需求的设备的某些电力轨，以达成更高性能，同时提供较少电力至其他电力轨以将整体功率保持在该IC芯片的功率和/或热限制内。该分层式功率管理系统还可被配置为借由调节该基于处理器的系统中的这些处理设备的性能（例如，频率）来控制功耗，其继而调节（即，减少、维持、或增加）其电流需求且因此调节其功耗。请注意，如本文中所使用，调节可意谓采取将减少或增加参数的动作，该参数影响功率且因此导致功耗的相应减少或增加。

该分层式功率管理系统被配置为调节该基于处理器的系统中的这些处理设备的性能，此是因为SoC中的这些处理设备中的处理活动的水平可基于工作负载条件而变化。该SoC中的一些电力轨可经历提高的电流需求。所期望的是此电流需求不超过其相应电力轨的最大电流限制。即使电力轨上的较高电流需求是在其最大电流限制内，该SoC中处理设备的提高的活动仍可生成称为“di/dt”事件的来自其电力轨的电流需求的急剧增加。此di/dt事件可引起该电力轨中的电压衰减，因此不利地影响由此类电力轨供电的处理设备的性能。此外，即使电力轨上的较高电流需求是在其最大电流限制内，较高电流需求仍可增加该SoC的整体功耗。处理设备可具有最大额定功率以适当操作和/或不以非所期望的方式影响性能。来自处理设备的较高电流需求还可生成过量的热。因此，该SoC的该最大额定功率可是部分地基于该SoC耗散由这些处理设备在其操作期间生成的热的能力。

在示例性方面中，该分层式功率管理系统包括分布在该IC芯片中的局部区域管理（LAM）电路，这些局部区域管理（LAM）电路各自与该IC芯片中的一个或多个处理设备相关联。这些LAM电路被配置为生成与其在该IC芯片中的所监测处理设备相关联的功率事件，这些功率事件表示与该IC芯片中的这些所监测处理设备相关联的功耗。这些功率事件可自该IC芯片中执行特定所监测处理设备的功率评估的局部区域报告至该分层式功率管理系统中的集中式功率评估及限制（power estimation and limit，PEL）电路。该PEL电路被配置为评估并控制（即，调节）该IC芯片中的该基于处理器的系统中的功率，以达成该IC芯片的整体功率预算内的所期望的性能。该PEL电路基于这些接收到的功率事件确定如何调节功率。举例而言，这些功率事件可是与功耗的评估相关联，若所评估功耗超出该IC芯片的功率限制或不利地影响性能，则功率事件可被视为用以调节该IC芯片中的功率的功率调节推荐。

该IC芯片中这些处理设备的该活动影响其稳定状态及瞬态电流（i）需求（di/dt），且因此影响其功耗。因为该IC芯片归因于这些PU及整合支持处理设备的整合在晶粒面积上可能较大，所以在PEL电路接收到关于所监测处理设备的功耗的功率事件与该PEL电路调节该IC芯片中的功率以响应地调节功耗的时间之间可存在显著的延迟。举例而言，此延迟可导致该IC芯片中的设备在该功率管理电路有时间反应之前暂时地继续消耗过量功率，其可导致热和/或功率问题（例如，di/dt问题、电压衰减、热生成）。

就此而言，在示例性方面中，为了及时控制该IC芯片中处理设备中的将不利地影响该基于处理器的系统的性能的功耗问题，该分层式功率管理系统包括分布在该IC芯片中的LAM电路。这些LAM电路各自与该IC芯片中的处理设备（例如，处理单元、处理器核、网络节点、存储器控制器、内部存储器、I/O界面电路等）相关联以监测此类处理设备的活动。可使此类处理设备的此所监测活动与其功耗（例如，其供应电力轨上的功耗）相关，其还称为“数字功率监测”。这些LAM电路被配置为将其所监测处理设备的活动作为活动功率事件报告（即，通知）至该PEL电路。由这些LAM电路生成的这些所报告活动由该集中式PEL电路直接或间接接收以接着做出调节该IC芯片中的功率以调节功耗的决策，同时达成该基于处理器的系统的所期望的性能。为了减轻可影响该基于处理器的系统内的功耗和/或性能的调节的该PEL电路接收所监测处理设备的活动功率事件的报告上的延迟，这些LAM电路还可被配置为直接调节其所监测处理设备的性能以调节电流需求且因此调节功耗。此为该PEL电路给出反应时间以接收及处理活动功率事件以确定应如何调节该基于处理器的系统中的功耗和/或性能以达成所期望的整体性能同时还维持功耗在所期望的限制内。以此方式，LAM电路接着可能能够借由在设备粒度上局部调节特定所监测处理设备的功耗（而无需调节其他设备中的性能）来更及时减轻功率问题。这些LAM电路可被配置为与该PEL电路生成功率限制管理响应以限制该基于处理器的系统中的目标设备的功耗同时连续监测其所监测处理设备且局部调节其所监测处理设备中的功耗。

在附加示例性方面中，该IC芯片中的该分层式功率管理系统还可包括位于该IC芯片的区域中的一个或多个中间水平的区域活动管理（regional activity management,RAM）电路。举例而言，这些RAM电路可被指派给该IC芯片中的LAM电路子集。这些RAM电路在逻辑上可位于这些LAM电路与该集中式PEL电路之间。这些RAM电路可被配置为接收并聚合由LAM电路的所指派子集报告的活动功率事件。这些RAM电路接着可将此类聚合活动功率事件报告至该PEL电路，以确定该基于处理器的系统中的设备的功耗和/或性能应如何调节以达成所期望的整体性能，同时还将功耗维持在所期望的限制内。然而，这些RAM电路还可被配置为直接调节区域内的设备的性能，以再次能够更及时调节其功耗并在该集中式PEL电路可有时间反应之前减轻功率问题。举例而言，区域中一个所监测处理设备的该功耗可能不被其LAM电路视为功率问题，但RAM电路的区域内的这些所监测处理设备的该功耗作为整体可被视为功率问题。因此，借由提供RAM电路作为中间功率管理设备，这些RAM电路可直接调节区域内的设备的性能，以再次能够更及时调节其功耗并在该集中式PEL电路可有时间反应之前减轻功率问题。在一个示例中，该PEL电路可被配置为响应于借由通过LAM电路传达回来的活动功率事件调节设备的功耗，其继而控制与其所监测处理设备相关联的该性能以减少功耗。

在另一示例中，RAM电路还可被配置为将来自LAM电路的聚合活动功率事件报告至另一RAM电路，该另一RAM电路可专用于该IC芯片的不同区域中的另一所监测处理设备，该另一所监测处理设备的性能影响RAM电路的该区域。举例而言，可影响IC芯片的其他区域的此类设备是全域时钟电路，该全域时钟电路为IC芯片的多个区域中的设备（例如，处理单元或处理器核、内部通信网络）生成时钟信号。

在另一示例性方面中，各RAM电路还可被配置为充当LAM电路。因此，在此情境下，RAM电路将不仅被配置为自其指派的LAM电路接收所报告的活动功率事件，且该RAM电路还将被配置为监测来自该IC芯片中的相关联的所监测处理设备的活动。该RAM电路不仅将其所监测处理设备的该活动作为活动功率事件报告至该集中式PEL电路，且充当LAM电路的RAM电路还可被配置为直接调节其所监测处理设备的性能以调节其电流需求并因此调节其功耗，直到该PEL电路可接收并处理相关活动功率事件以调节该基于处理器的系统中的功耗。在此示例中，该PEL电路可被配置为响应于借由通过该RAM电路传递回来的活动功率事件调节设备的功耗，其继而将此传达至这些LAM电路以调节与其所监测处理设备相关联的该性能以减少功耗。

存在LAM电路和/或RAM电路可局部调节其所监测处理设备的电流需求（且因此调节功耗）的不同方法。在一个示例中，LAM电路和/或RAM电路（通过至LAM电路的指令）可指示所监测处理设备（例如，处理器单元或处理器核、存储器控制器、I/O界面电路）降低其性能（即，服务质量（Quality of Service, QoS））以继而调节其电流需求且因此调节其功耗。在另一示例中，LAM电路和/或RAM电路（通过至LAM电路的指令）可控制通信在内部通信网络（网状网络）的网络节点（即，所监测处理设备）中的替代性路由，该内部通信网络可包括于该IC芯片中以为该基于处理器的系统中的设备提供内部通信网络。举例而言，作为一种监测与功耗相关的活动的方法，LAM电路和/或RAM电路可与该通信网络中的网络节点相关联且被配置为监测通信网络中此节点处的活动。该通信网络中的某些网络节点可具有比其他节点更多的流量，因此在此类节点处产生提高的电流需求，其可引起功率问题。在此示例中，LAM电路和/或RAM电路可基于其所监测网络节点的活动来配置，以改变通信的该路由以减少给定节点处的流量，从而减少此节点处的功耗以避免功率问题。

在另一示例性方面中，该PEL电路还可被配置为自这些LAM电路和/或这些RAM电路接收除了这些活动功率事件外的其他信息，以评估并控制（例如，限制）该IC芯片中该基于处理器的系统中的功耗以达成在该IC芯片的整体功率预算内的所期望的性能。举例而言，该PEL电路可被配置为接收关于功率管理遥测信息、该IC芯片的温度、和/或该IC芯片中电力轨上的电压衰减的信息。此类功率事件可一起聚合考虑以影响例如该IC芯片中的哪些所监测处理设备和/或电力轨将在性能和/或功率上被调节以调节功耗。

就此而言，在一个示例性方面中，提供一种IC芯片。该IC芯片包括各自耦合至至少一个电力轨的多个处理设备。该IC芯片还包括多个LAM电路，其各自被配置为对该多个处理设备的子集的至少一个处理设备的处理活动取样以生成多个活动样本，基于该多个活动样本确定该至少一个处理设备的电流流速，确定该至少一个处理设备的该电流流速是否超出临限电流流速，及响应于确定该至少一个处理设备的该电流流速超出该临限电流流速而调节该至少一个处理设备的处理活动以调节其功耗，基于该多个活动样本评估该至少一个处理设备的功耗，及基于该至少一个处理设备的所评估的功耗生成活动功率事件。该IC芯片还包括PEL电路，其被配置为接收由该多个LAM电路生成的多个活动功率事件且生成功率限制管理响应以基于所接收的多个活动功率事件来使得该功耗在该IC芯片中被调节，

在另一示例性方面中，提供一种调节IC芯片中的功耗的方法。该方法包括对多个处理设备的子集的至少一个处理设备的处理活动取样以生成多个活动样本。该方法还包括基于该多个活动样本确定该至少一个处理设备的电流流速。该方法还包括确定该至少一个处理设备的该电流流速是否超出临限电流流速。该方法还包括响应于确定该至少一个处理设备的该电流流速超出该临限电流流速而调节该至少一个处理设备的该处理活动以调节其功耗。该方法还包括基于该多个活动样本来评估该至少一个处理设备的该功耗。该方法还包括基于该至少一个处理设备的所评估的功耗来生成活动功率事件。该方法还包括基于由多个LAM电路生成的活动功率事件接收多个活动功率事件。该方法还包括基于所接收的多个活动功率事件生成功率限制管理响应以使得该功耗在该IC芯片中被调节。

附图说明

图1是集成电路（IC）芯片中呈示例性片上系统（SoC）形式的示例性基于处理器的系统的示意图；

图2是图1中的示例性基于处理器的系统的逻辑图，其例示通信耦合至内部通信网络的处理电路及其他支持设备，以及被配置为执行功率评估及功耗调节的分层式功率管理系统；

图3是图1中基于处理器的系统的IC芯片中的SoC的半导体晶粒（“晶粒”）的示例性实体布局的俯视图，其例示不同图块区域的实体布局及实体存在于此类不同图块区域中且编码有标记的设备，这些标记指示哪些设备由供应有来自分层式功率管理系统的电力的分离电力轨供电；

图4是例示由图1中的基于处理器的系统中的相应功率管理IC（power managementIC，PMIC）驱动的电力轨至基于处理器的系统中的设备的示例性指派从而供应电力至此类设备的表；

图5是图1中的IC芯片中基于处理器的系统的另一俯视图，其例示局部区域管理（local area management，LAM）电路、区域性区域管理（regional area management，RAM）电路、及功率评估及限制（power estimation and limiting，PEL）电路作为分层式功率管理系统的部分，其中分层式功率管理系统被配置为局部监测基于处理器的系统中的设备的活动以评估并调节其功耗且关于所评估功耗的活动功率事件报告至PEL电路，其中PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件并响应地调节IC芯片中的功率；

图6是可提供于图1中的IC芯片中的基于处理器的系统中的示例性三（3）层级分层式功率管理系统的示意图，其中三（3）层级分层式功率管理系统包括：第一局部层级的LAM电路，其被配置为执行局部设备监测及功耗调节，并报告关于所监测处理设备功耗的活动功率事件；第二中间层级的RAM电路，其被配置为接收并聚合局部活动功率事件；及第三集中式层级的PEL电路，其被配置为收集关于所监测处理设备的功耗的聚合活动功率事件，并响应地调节IC芯片中的功率；

图7是可提供于图1中的IC芯片中的基于处理器的系统中的另一示例性二（2）层级分层式功率管理系统的示意图，其中二（2）层级分层式功率管理系统包括：第一局部层级的LAM电路，其被配置为执行局部设备监测及功耗调节；及第二集中式层级的PEL电路，其被配置为收集关于所监测处理设备的功耗的聚合活动功率事件，并响应地调节IC芯片中的功率；

图8是例示图6中的基于处理器的系统的分层式功率管理系统的示例性程序的流程图，其局部监测并调节所监测处理设备的功耗；及以阶层方式与所监测功耗相关的活动功率事件报告至PEL电路，该PEL电路被配置为响应于接收到的功率事件而调节基于处理器的系统中的功耗；

图9A是例示可提供于图6中的分层式功率管理系统中的LAM电路中的示例性di/dt电路的示意图，其中di/dt电路被配置为收集由LAM电路监测的设备的活动样本并使活动样本相关以评估电流并在指定时间窗中生成所评估的电流样本，这些样本可接着用以确定由所监测处理设备消耗的电流/电流流速的变化率（di/dt）的斜率以确定所监测处理设备的功耗是否应由LAM电路调节；

图9B是例示由图9A中的di/dt电路收集的示例性所评估电流样本的图形，其经标绘随时间而变动以确定由所监测处理设备消耗的电流流速的变化率（di/dt）；

图10是可提供在基于处理器的系统的分层式功率管理系统中的示例性PEL电路的逻辑图，且例示用于下列的示例性组件：接收功率事件，解码跟踪电路中的接收到的功率事件，及合并经跟踪功率事件以生成功率限制管理响应以响应于接收到的功率事件调节基于处理器的系统中的功耗；

图11是包括分层式功率管理系统的另一个示例性基于处理器的系统的框图，该分层式功率管理系统被配置为局部监测基于处理器的系统中的设备的活动以评估并调节功耗且将关于所评估功耗的活动功率事件报告至PEL电路，其中PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件且响应地调节IC芯片中的功率，该分层式功率管理系统包括但不限于图1至图3、图5至图7、图9A及图10中的分层式功率管理系统及其示例性组件；以及

图12是包括分层式功率管理系统的示例性无线通信设备的框图，该分层式功率管理系统被配置为局部监测基于处理器的系统中的设备的活动以评估并调节其功耗且将关于评估功耗的活动功率事件报告至PEL电路，其中PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件且响应地调节IC芯片中的功率，该分层式功率管理系统包括但不限于图1至图3、图5至图7、图9A及图10中的分层式功率管理系统及其示例性组件。

具体实施方式

现在参照附图，描述本公开的若干示例性方面。词语“示例性”在本文中用于意指“用作示例、实例、或例示”。本文中被描述为“示例性”的任何方面不一定被解释为比其他方面优选或具有优势。

本文中所公开的方面包括一种在集成电路（IC）芯片中基于处理器的系统中的分层式功率评估及调节。还公开相关的功率管理及功率调节方法。该IC芯片包括处理器以及用于该处理器的整合支持处理设备（例如，网络节点、存储器控制器、内部存储器、输入/输出（I/O）界面电路等）。举例而言，处理器可是中央处理单元（CPU）、图形处理单元（GPU）、或神经网络处理单元（NPU），其中处理器包括多个处理单元（PU）和/或处理器核。该基于处理器的系统可提供为片上系统（SoC），其包括处理器及用于该PU的这些整合支持处理设备。作为示例，该SoC可用于较小的移动设备（例如，蜂窝电话、膝上型计算机）以及诸如计算机服务器中的服务器芯片的企业系统中。该IC芯片还包括分层式功率管理系统，该分层式功率管理系统被配置为在局部层级及集中式层级两者处控制该基于处理器的系统的功耗，以达成该IC芯片的整体功率预算内的所期望的性能。该分层式功率管理系统可被配置为借由控制分配在该IC芯片中的一个或多个电力轨处的功率水平（例如，电压水平）来控制功耗，该一个或多个电力轨提供电力至这些PU及这些整合支持处理设备。举例而言，该分层式功率管理系统可被配置为提供附加电力至供应电力至较高电流需求的设备的某些电力轨，以达成更高性能，同时提供较少电力至其他电力轨以将整体功率保持在该IC芯片的功率和/或热限制内。该分层式功率管理系统还可被配置为借由调节该基于处理器的系统中的这些处理设备的性能（例如，频率）来控制功耗，其继而调节（即，减少、维持、或增加）其电流需求且因此调节其功耗。请注意，如本文中所使用，调节可意谓采取将减少或增加参数的动作，该参数影响功率且因此导致功耗的相应减少或增加。

在示例性方面中，该分层式功率管理系统包括分布在该IC芯片中的局部区域管理（LAM）电路，这些局部区域管理（LAM）电路各自与该IC芯片中的一个或多个处理设备相关联。这些LAM电路被配置为生成与其在该IC芯片中的所监测处理设备相关联的功率事件，这些功率事件表示与该IC芯片中的这些所监测处理设备相关联的功耗。这些功率事件可自该IC芯片中执行特定所监测处理设备的功率评估的局部区域报告至该分层式功率管理系统中的集中式功率评估及限制（power estimation and limit，PEL）电路。该PEL电路被配置为评估并控制（即，调节）该IC芯片中的该基于处理器的系统中的功率，以达成该IC芯片的整体功率预算内的所期望的性能。该PEL电路基于这些接收到的功率事件确定如何调节功率。举例而言，这些功率事件可是与功耗的评估相关联，若所评估功耗超出该IC芯片的功率限制或不利地影响性能，则功率事件可被视为用以调节该IC芯片中的功率的功率调节推荐。

IC芯片中处理设备的活动影响其稳定状态及瞬态电流（i）需求（即，电流需求或电流流速的改变常常被称为“di/dt”），且因此影响其功耗。因为IC芯片归因于处理单元及整合支持处理设备的整合在晶粒面积上可能较大，所以在PEL电路接收到关于所监测处理设备的消耗的功率事件与PEL电路调节IC芯片中的功率以响应地调节功耗的时间之间可存在显著的延迟。举例而言，此延迟可导致IC芯片中的设备在功率管理电路有时间反应之前暂时地继续消耗过量功率，其可导致性能问题（例如，di/dt问题、电压衰减、热生成）。

就此而言，在示例性方面中，为了及时控制该IC芯片中处理设备中的将不利地影响该基于处理器的系统的性能的功耗问题，该分层式功率管理系统包括分布在该IC芯片中的LAM电路。这些LAM电路各自与该IC芯片中的处理设备（例如，处理单元、处理器核、网络节点、存储器控制器、内部存储器、输入/输出（I/O）界面电路等）相关联以监测此类处理设备的活动。可使此类处理设备的此所监测活动与其功耗（例如，其供应电力轨上的功耗）相关，其还称为“数字功率监测”。这些LAM电路被配置为将其所监测处理设备的活动作为活动功率事件报告（即，通知）至该PEL电路。由这些LAM电路生成的这些所报告活动由该集中式PEL电路直接或间接接收以接着做出调节该IC芯片中的功率以调节功耗的决策，同时达成该基于处理器的系统的所期望的性能。为了减轻可影响该基于处理器的系统内的功耗的调节的该PEL电路接收所监测处理设备的活动功率事件的报告上的延迟，这些LAM电路还可被配置为直接调节其所监测处理设备的性能以调节其电流需求且因此调节其功耗。此为PEL电路给出反应时间以接收及处理活动功率事件以确定应如何调节基于处理器的系统中的功耗以达成所期望的整体性能同时还将功耗维持在所期望的限制内。以此方式，LAM电路接着可能能够借由在设备粒度上局部调节其特定所监测处理设备的功耗（而无需调节其他设备中的性能）来更及时减轻功率问题。LAM电路可被配置为与PEL电路生成功率限制管理响应以限制基于处理器的系统中的目标设备的功耗同时连续监测其所监测处理设备且局部调节其所监测处理设备中的功耗。

就此而言，图1是集成电路（IC）芯片104中呈示例性片上系统（SoC）102形式的示例性基于处理器的系统100的示意图，分层式功率管理系统可提供于该集成电路（IC）芯片中。SoC 102可用于较小的移动设备（例如，蜂窝电话、膝上型计算机）以及诸如计算机服务器中的服务器芯片的企业系统中。首先关于图1描述基于处理器的系统100，然后在以下图2处开始描述可提供在基于处理器的系统100中以评估并调节IC芯片104中的功耗的示例性分层式功率管理系统。

参考图1，基于处理器的系统100提供于单一半导体晶粒106中，使得基于处理器的系统100被集成到单一IC芯片104中。基于处理器的系统100包括多个处理单元（PU）集群108（0）至108（N），其是基于处理器的系统100中的处理设备110的示例。PU集群108（0）至108（N）各自可包括一个或多个处理器核112（0）至112（N），其各自被配置为执行指令（例如，软件、韧体）以施行如对于处理器已知的任务。举例而言，PU集群108（0）至108（N）可是中央处理单元（CPU）集群，其中处理器核112（0）至112（N）的一者或多者包括CPU和/或图形处理单元（GPU）集群，其中处理器核112（0）至112（N）的一者或多者包括GPU。基于处理器的系统100包括内部通信网络114以施行所期望的处理请求及相关处理任务，该内部通信网络促进提供PU集群108（0）至108（N）与还视为处理设备的其他支持处理设备之间的通信路径。PU集群108（0）至108（N）通信耦合至内部通信网络114。内部通信网络114可是在基于处理器的系统100中提供结构（fabric）的连贯通信总线。内部通信网络114可是通常由网络节点及其通信线路、导线网络、和/或通信通道组成的网络结构，该网络结构提供于不同PU集群108（0）至108（N）与支持处理设备110之间提供可靠通信的通信路径。网络节点是提供可靠网络结构的诸如互连交换机及路由器的电路，该网络结构在不同PU集群108（0）至108（N）与支持处理设备110之间的通信路径上提供并接收数据。由内部通信网络114提供的结构还包括允许基于处理器的系统100中的不同处理设备以高速彼此通信并交换数据的导线网络或通信通道。

举例而言，如图1中所示，基于处理器的系统100还包括内部高速缓存存储器116及存储器控制器（memory controller, MC）118（0）至118（M）作为提供对存储器的存取的其他类型的处理设备110。图1中所示的高速缓存存储器116是通信耦合至内部通信网络114并可由PU集群108（0）至108（N）通过内部通信网络114存取的共用高速缓存存储器。基于处理器的系统100还可包括私用高速缓存存储器和/或私用共用高速缓存存储器，其经整合或由相应PU集群108（0）至108（N）的一者或多者可私用地存取而无需通过内部通信网络114存取此类私用高速缓存存储器和/或私用共用高速缓存存储器。存储器控制器118（0）至118（M）通信耦合至IC芯片104中的内部通信网络114。存储器控制器118（0）至118（M）提供PU集群108（0）至108（N）对存储器的存取，用于存储并捕获数据以实行处理任务。举例而言，存储器控制器118（0）至118（M）可耦合至IC芯片104的外部存储器或整合于IC芯片104中的内部存储器。

又如图1中所示，基于处理器的系统100在此示例中还包括I/O界面电路120（0）至120（X）作为还通信耦合至内部通信网络114的处理设备110的其他示例。I/O界面电路120（0）至120（X）提供对I/O设备的存取，I/O设备可是在IC芯片104内部并整合在该IC芯片中或是在IC芯片104外部。举例而言，I/O界面电路120（0）至120（X）可是周边组件互连（peripheral component interconnect，PCI）界面电路，其用于将I/O硬件设备连接至基于处理器的系统，如图1中的基于处理器的系统100，以允许在设备与基于处理器的系统100中的PU集群108（0）至108（N）之间传送高速数据。

又如图1中所示，基于处理器的系统100在此示例中还包括插座至插座（socket-to-socket, S2S）界面电路122（0）至122（Y）作为还通信耦合至内部通信网络114的处理设备110的其他示例。S2S界面电路122（0）至122（Y）允许基于处理器的系统100以插座至插座连接方式耦合至另一分离的基于处理器的系统（其可类似于图1中的基于处理器的系统100）。举例而言，图1中所示的基于处理器的系统100可是第一CPU主机板系统，其可通过内部通信网络114及耦合的S2S界面电路122（0）至122（）通信耦合至另一基于处理器的系统。

又如图1中所示，基于处理器的系统100在此示例中还包括其他界面（interface，I/F）电路127（0）至127（Z）作为还通信耦合至内部通信网络114的处理设备110的其他示例。界面电路127（0）至127（Z）可提供附加的外部通信界面至SoC 102，并可被配置为根据所期望的标准或协议提供通信界面。举例而言，界面电路127（0）至127（Z）可是被配置为支持与SoC 102的PCIe通信的PCIe界面电路。

因此，在图1中的基于处理器的系统100中，内部通信网络114使得不同的处理设备（诸如PU集群108（0）至108（N）及其处理器核112（0）至112（N）、高速缓存存储器、存储器控制器118（0）至118（M）、I/O界面电路120（0）至120（X）、和/或S2S界面电路122（0）至122（Y））能够一起高效率地工作。由内部通信网络114提供的结构经设计以提供基于处理器的系统100的不同处理设备之间的高带宽、低延时且高效率的数据路由。

此外，如图1中所示且如下文更详细描述，基于处理器的系统100还包括分层式功率管理系统124。在此示例中，分层式功率管理系统124被集成到包括PU集群108（0）至108（N）及内部通信网络114的相同IC芯片104中且在相同晶粒106中。分层式功率管理系统124被配置为借由控制IC芯片104中一些或全部处理设备110的功耗来控制基于处理器的系统100的功耗。分层式功率管理系统124被配置为控制功耗以达成在IC芯片104的整体功率预算内的所期望的性能。举例而言，基于处理器的系统100可具有整体功率预算，该整体功率预算是基于IC芯片104的耗散由基于处理器的系统100的操作生成的热的能力。基于处理器的系统100还可具有是基于IC芯片104中的电力轨的电流限制的整体功率预算。基于处理器的系统100的功率预算还可是基于正为基于处理器的系统100供电的电源的功率供应限制。因此，分层式功率管理系统124可被配置为借由控制在提供电力至处理设备110的IC芯片104中的电力轨的一者或多者处分配的功率水平（例如，电压水平、操作频率）来控制功耗。举例而言，分层式功率管理系统124可被配置为使得附加电力供应至某些电力轨，借此供应电力至更高电流需求的设备以达成更高性能，同时提供较少电力至其他电力轨以将整体功率保持在IC芯片104的功率和/或热限制内。举例而言，分层式功率管理系统124可被配置为与功率管理集成电路（power management integrated circuit，PMIC）芯片125通信或包括该PMIC芯片（其可是在SoC 102的芯片上或芯片外）以实际地使得供应至某些电力轨的电力经调整。

此外，如下文更详细地论述，分层式功率管理系统124还可被配置为借由调节基于处理器的系统100中的处理设备110的性能（例如，频率和/或电压）来控制基于处理器的系统100中的功耗。调节可指影响（即，减少、维持、或增加）功耗的任何措施（例如，修改时钟频率和/或供应电压）。此继而调节（即，减少、维持、或增加）此类处理设备110的电流需求，并因此调节IC芯片104中的其功耗。根据功率方程式P＝c f V²，基于处理器的系统100中的处理设备110中的时控电路依据频率（f）的性能与功率（P）相关，其中“c”是电容且“V”是电压。因此，降低基于处理器的系统100中的处理设备110中的时控电路的频率和/或电压还降低其功耗。

图2是图1中的示例性基于处理器的系统100的逻辑图，其例示通信耦合至内部通信网络114的处理设备110及用以控制IC芯片104中的功耗的分层式功率管理系统124。图1及图2中的基于处理器的系统100中的共同元件以共同元件编号显示，且因此不重新描述。IC芯片104还可包括其控制影响功率的目标设备200，该目标设备可包括处理设备110及下文描述的其他电路。如下文将更详细地论述，分层式功率管理系统124被配置为调节至目标设备200以及处理设备110的功率，从而调节IC芯片104中的功耗。

又如图2中所示，分层式功率管理系统124包括集中式功率评估及限制（PEL）电路126，其被配置为评估IC芯片104中的功耗并采取动作以限制或调节IC芯片104中的功耗。在此示例中，PEL电路126可经提供为整合在IC芯片104中的功率管理集成电路（PMIC）125的部分。PEL电路126可将此类功率调节请求传达至例如功率管理控制器（power managementcontroller，PMC）128，该功率管理控制器被配置为控制由IC芯片104中的电压轨提供的功率。调节功耗可包括增加功率（例如，增加至电力轨的电压）以增加用于增加性能的功耗，以及减少功率（例如，减少至电力轨的电压）以减少功耗两者。分层式功率管理系统124被配置为通过接收自IC芯片104中的较低阶层水平的设备报告至其的提供信息的功率事件130来评估IC芯片104中的功耗，该信息提供功耗之间接指示。举例而言，IC芯片104可具有一个或多个温度传感器132，其被配置为向PEL电路126报告热功率事件130（1）以提供IC芯片104中温度的指示，该指示接着可与IC芯片104中基于处理器的系统100的功耗相关。作为另一示例，IC芯片104可具有一个或多个遥测传感器134（例如，电流传感器），其被配置为检测遥测功率事件130（2）并向PEL电路126报告该遥测功率事件以提供IC芯片104中遥测信息的指示，该指示接着还可与IC芯片104中基于处理器的系统100的功耗相关。

基于处理器的系统100中的处理设备110的功耗对IC芯片104中的功耗有贡献。因此，可能需要的是对于分层式功率管理系统124中的PEL电路126还具有一种方式以接收处理设备110的功耗的直接指示。PEL电路126接着还可使用此信息来评估IC芯片104中的功耗并且使用此信息来调节IC芯片104中的功耗。就此而言，如图2中所示，分层式功率管理系统124还包括局部区域管理（local area management，LAM）电路136，其各自与IC芯片104中的一个或多个处理设备110相关联。LAM电路136可置放在IC芯片104中的各个位置，位置包括IC芯片104的可能需要执行功率评估及功率限制的隅角。举例而言，LAM电路136（1）（0）至136（1）（N）可与PU集群108（0）至108（N）中的一者或多者相关联，如图2中所示。作为另一示例，LAM电路136（2）至136（5）、136（6）（0）至136（6）（X）还可与以下各者中的相应一者或多者相关联：存储器控制器118、内部通信网络114（例如，结构）、I/O界面电路120的一者或多者、S2S电路122的一者或多者，和/或一个或多个界面电路127（0）至127（Z）。各LAM电路136（2）至136（5）、136（6）（0）至136（6）（X）被配置为监测与作为所监测处理设备110的其关联处理设备110相关的活动以接着生成直接或间接传达至PEL电路126的相应活动功率事件138（1）（0）至138（1）（N）、138（2）至138（5）、138（6）（0）至138（6）（Z）。活动功率事件138（1）（0）至138（1）（N）、138（2）至138（5）、138（6）（0）至138（6）（Z）含有与相应所监测处理设备110的功耗相关的信息。举例而言，活动功率事件138（1）（0）至138（1）（N）、138（2）至138（5）、138（6）（0）至138（6）（Z）可含有处理活动信息，或由相应LAM电路136（1）（0）至136（1）（N）、136（2）至136（5）、136（6）（0）至136（6）（X）生成的功耗信息，从而基于其所监测处理设备110的处理活动来评估其所监测处理设备110的功耗。在任一状况下，以此方式，活动功率事件138可自IC芯片104中的局部区报告至集中式PEL电路126，在该IC芯片的局部区处执行针对特定所监测处理设备110的功率评估。PEL电路126接着可被配置为使用接收到的活动功率事件138和/或其他功率事件130来评估并控制（即，调节）IC芯片104中的基于处理器的系统100中的功率，以达成在IC芯片104的整体功率预算内的所期望的性能。举例而言，与处理设备110的功耗的评估相关联的活动功率事件138本质上可被视作用于PEL电路126的至PEL电路126的功率调节推荐，以在评估功耗超出IC芯片104的功率限制或以非所期望的方式不利地影响性能情况下调节IC芯片104中的功率。

借由被配置为接收与基于处理器的系统100中的个别处理设备110的活动有关的活动功率事件138的PEL电路126，此情形还可允许PEL电路126局部调节某些处理设备110的功耗，这些某些处理设备是对增加的功耗负责。此情形允许PEL电路126在更多区别情况下调节功率，而非仅仅调节至电力轨的功率或在IC芯片104中以其他方式调节功率，此情形整体上影响递送至更大集合的处理设备110的功率。举例而言，如下文更详细论述，PEL电路126可被配置为使用接收到的活动功率事件138来执行基于处理器的系统100中的处理设备110的性能调节，以调节其功耗。PEL电路126可被配置为生成待传达至基于处理器的系统100中的某些LAM电路136的功率限制管理响应140，以使此类LAM电路136限制其所监测处理设备110的性能。

可以不同方式实现调节基于处理器的系统100中的处理设备110的性能以调节其功耗。举例而言，如下文更详细地论述，性能调节可由PEL电路126借由生成吞吐量调节功率限制管理响应140来达成，该响应的目的地是与内部通信网络114相关联的LAM电路136（3）。LAM电路136（3）可被配置为调节内部通信网络114中（诸如内部通信网络114中的特定网络节点处）的通信流量的吞吐量，以调节内部通信网络114中的电流需求且因此调节其功耗。吞吐量调节可与内部通信网络114中的仅某些区或网络节点隔离。在另一示例中，如下文更详细地论述，基于处理器的系统100中的性能调节可由PEL电路126借由以下操作来达成：生成时钟调节功率限制管理响应140，以使得时钟电路（其可时控处理设备110的一者或多者）调节某些经时控处理设备110的速度（即，时钟频率）。处理设备110的时钟调节调节其电流需求，电流需求调节又调节其功耗。在另一示例中，如下文更详细地论述，基于处理器的系统100中的性能调节可借由调节或改变所监测处理设备110的功率状态以调节其性能并因此调节其功耗来达成。

图3是图1中IC芯片104的半导体晶粒（“晶粒”）102的示例性实体布局的俯视图，该布局包括基于处理器的系统100，以图示分层式功率管理系统124的实体布局以及提供于基于处理器的系统100中的电力轨的示例性组织的其他示例性细节。

如图3中所示，IC芯片104具有包括以下各者的实体布局：中心片区CTILE、西侧片区WTILE、东侧片区ETILE、南侧片区STILE、北侧片区NTILE及A片区ATILE。片区是半导体晶粒的已在晶圆制程中处理并含有一组IC组件的较小区段。此示例中的中心片区CTILE包括例示为NCC0至NCC19的PU集群108（0）至108（N）。可在不同的PU集群108（0）至108（N）、NCC0至NCC19中提供不同数目个处理器核。在此示例中，PU集群108（0）至108（N）、NCC0至NCC19皆由相同电力轨300（1）供电。中心片区CTILE在此示例中还包括内部通信网络114，其由多个中心网络节点FABC00至FABC65例示。网络节点FABC00至FABC65是产生不同PU集群108（0）至108（N）与支持处理设备110之间的通信路径的网络结构（“结构”）的电路。在此示例中，网络节点FABC00至FABC65由第二电力轨300（2）供电。网络节点FABC00至FABC65是可包括互连交换机和/或路由器的电路，这些电路提供可靠的网络结构，该网络结构在不同PU集群108（0）至108（N）与支持处理设备110之间的内部通信网络104上提供并接收数据。中心片区CTILE此示例中还包括由第三电力轨300（3）供电以为PU集群108（0）至108（N）、NCC0至NCC19提供共用高速缓存存储器116的系统层级高速缓存存储器116（0）至116（7）。系统层级高速缓存存储器116（0）至116（7）被组织成相邻于且耦合至相应存储器电路DDR0至DDR7的不同象限，这些相应存储器电路在西侧片区WTILE中包括相应存储器控制器118（0）至118（7）及耦合的存储器304（0）至304（7）（例如，动态数据随机存取存储器（dynamic data random accessmemory，DDR）电路）以提供例如存储器交织方案。存储器电路DDR0至DDR7可由又一分离的第四电力轨300（4）供电。存储器电路DDR0至DDR7还通过相应网络节点FABC00至FABC05通信耦合至内部通信网络114。

继续参考图3，中心片区CTILE此示例中还包括由第三电力轨300（3）供电以为PU集群108（0）至108（N）、NCC0至NCC19提供附加共用高速缓存存储器116的系统层级高速缓存存储器116（8）至116（15）。系统层级高速缓存存储器116（8）至116（15）可被组织成相邻于相应存储器电路DDR8至DDR15的不同象限，这些相应存储器电路在东侧片区ETILE中包括相应存储器控制器118（8）至118（15）及耦合的存储器304（8）至304（15）（例如，DDR电路）以提供例如存储器交织方案。存储器电路DDR8至DDR15还例示为由与西侧片区WTILE中的存储器电路DDR0至DDR7供电相同的第四电力轨300（4）供电。存储器电路DDR8至DDR15还通过相应网络节点FABC60至FABC65通信耦合至内部通信网络114。

继续参考图3，IC芯片104的中心片区CTILE在此示例中包括请求节点电路FABS00、FABS40、FABN57、FABN47，其耦合至内部通信网络114以在相应南侧片区STILE及北侧片区NTILE中提供I/O界面电路120（0）至120（3）、120（4）至120（7）与内部通信网络114之间的网络界面。请求节点电路FABS00、FABS40、FABN57、FABN47管理自I/O界面电路120（0）至120（3）、120（4）至120（7）至内部通信网络114且自内部通信网络至I/O界面电路的流量请求。请求节点电路FABS00、FABS40、FABN57、FABN47及I/O界面电路120（0）至120（3）、120（4）至120（7）在此示例中由第五电力轨300（5）供电。

继续参考图3，在此示例中，IC芯片104中的A片区ATILE包括分层式功率管理系统124的PEL电路126及PMC 128。

因此，如图3中所示，IC芯片104中基于处理器的系统100中的处理设备110由一系列不同的电力轨300（1）至300（5）供电。因此，分层式功率管理系统124中的PEL电路126具有此类不同电力轨300（1）至300（5）中的各个的解决方案，在该解决方案中改变此类电力轨300（1）至300（5）上的电压以基于功率事件130、138调节IC芯片104中的功耗。请注意，每个电力轨300（1）至300（5）实际上可经包括为单一个或多个电力轨。

图4是例示基于处理器的系统100中的PMIC 125中的功率管理电路AK0至AK5至基于处理器的系统100中的设备的示例性指派用于供应电力至此类设备的表400。功率管理电路AK0至AK5可对如下操作负责：控制如图3中所示的一个或多个不同的电力轨300（1）至300（5）以供电给各种组件。基于处理器的系统100中的多个设备可耦合至相同电力轨300（1）至300（5）以接收功率。举例而言，如图4中所示，在此示例中，PU集群NCC19、NCC18、NCC15、NCC14由借由功率管理电路AK0控制的电力轨供电，PU集群NCC 11至10由借由功率管理电路AK1控制的电力轨供电，PU集群NCC2、NCC3、NCC6、NCC7由借由功率管理电路AK2控制的电力轨供电，PU集群NCC0、NCC1、NCC4、NCC5由借由功率管理电路AK3控制的电力轨供电，PU集群NCC9至NCC8由借由功率管理电路AK4控制的电力轨供电，且PU集群NCC12、NCC13、NCC16、NCC17由借由功率管理电路AK5控制的电力轨供电。此外，如图4中所示，基于处理器的系统100中的单一设备可耦合至一个以上电力轨以接收功率。举例而言，供应至逻辑电路（SoC_Logic）的功率可由多个功率管理电路AK1至AK4来控制。高速缓存存储器116可自借由功率管理电路AK0至AK5控制的电力轨供电。不同的存储器控制器118例示为由功率管理电路AK0至AK5控制的电力轨供电。I/O界面电路120（0）至120（3）例示为由分离的相应功率管理电路AK3、AK2、AK5、AK0控制的电力轨供电。

图5是图1中的IC芯片104中的基于处理器的系统100的另一俯视图，其例示局部区域管理（LAM）电路136及PEL电路126为分层式功率管理系统124的部分。如上文关于图2所论述，LAM电路136被配置为局部监测处理设备110，诸如基于处理器的系统100中的PU集群108（0）至108（N）的活动，以评估并调节其功耗且向PEL电路126报告关于所评估功耗的活动功率事件138。基于处理器的系统100在此示例中包括时钟电路506，其生成时钟信号508以对PU集群108（0）至108（N）进行时控，从而控制PU集群108（0）至108（N）的速度。PEL电路126被配置为收集关于所监测处理设备110的功耗的活动功率事件138并且响应于调节IC芯片104中的功耗而发布功率限制管理响应140。

如图5中所示，多个LAM电路136（3）分布在中心片区CTILE中并与内部通信网络114的相应网络节点500（作为处理设备110）相关联。举例而言，内部通信网络114可是如图5中所示的网状网络。内部通信网络114能够基于内部通信网络114的性能与流量特性通过不同网络节点500路由来自PU集群108（0）至108（N）的通信流量。以此方式，内部通信网络114的吞吐量不受任何单一网络节点500限制。基于处理器的系统100在此示例中包括时钟电路510，其生成时钟信号512以对网络节点500进行时控，以控制内部通信网络114的速度。时钟电路510是IC芯片104中目标设备200的另一示例。如下文将更详细地论述，与内部通信网络114中网络节点500相关联的LAM电路136（3）被配置为对相应经指派的网络节点500的处理活动取样以生成多个活动样本。LAM电路136（3）接着被配置为基于关于其经指派网络节点500的活动样本来评估所指派网络节点500的功耗，以基于相应网络节点500的此所评估功耗来生成活动功率事件138。

此外，如图5中所示，在此示例中，分层式功率管理系统124还包括被配置为监测内部通信网络114的活动的区域性活动管理（regional activity management，RAM）电路502（3）。RAM电路502（3）位于内部通信网络114的特定区域中，该每个RAM电路被指派并耦合至LAM电路136（3）的子集。RAM电路502（3）是分层式功率管理系统124中的中间功率管理电路。RAM电路502（3）通过第二通信网络504耦合至PEL电路126。RAM电路502（3）以通信且分层方式位于LAM电路136（3）与集中式PEL电路126之间。RAM电路502（3）被配置为接收并聚合由所指派LAM电路136（3）报告的关于其所监测网络节点500的活动的活动功率事件138。RAM电路502（3）接着可聚合此类活动功率事件138并将聚合活动功率事件报告至PEL电路126，使得PEL电路126可确定网络节点500的功耗应如何调节以达成内部通信网络114的所期望的整体性能，同时还将功耗维持在所期望的限制内。PEL电路126可将功率限制管理响应140传达回给定RAM电路502（3），以响应于网络节点500的功耗确定为超出所期望的限制而执行给定网络节点500的吞吐量调节。举例而言，如下文更详细地论述，RAM电路502（3）可被配置为借由选择性启用及停用通过网络节点500的通信流量来调节给定网络节点500的吞吐量。

此外，如图5中所示，在此示例中，多个LAM电路136（2）分布在西侧片区WTILE及东侧片区ETILE中且与相应存储器电路DDR0至DDR7、DDR8至DDR15（作为处理设备110）相关联。如下文又将更详细地论述，与存储器电路DDR0至DDR7、DDR8至DDR15相关联的LAM电路136（2）被配置为对相应指派的存储器电路DDR0至DDR7、DDR8至DDR15的处理活动取样以生成多个活动样本。LAM电路136（2）接着被配置为基于关于其经指派网络节点500的活动样本来评估所指派存储器电路DDR0至DDR7、DDR8至DDR15的功耗，以基于相应存储器电路DDR0至DDR7、DDR8至DDR15的此类所评估功耗来生成活动功率事件138。

此外，如图5中所示，在此示例中，分层式功率管理系统124还包括被配置为监测存储器电路DDR0至DDR7、DDR8至DDR15的活动的RAM电路502（2）。RAM电路502（2）位于存储器电路DDR0至DDR7、DDR8至DDR15的特定区域中，其中每个存储器电路被指派并耦合至LAM电路136（2）的子集。RAM电路502（2）以通信且分层方式位于LAM电路136（2）与集中式PEL电路126之间。RAM电路502（2）通过第二通信网络504耦合至PEL电路126。RAM电路502（2）被配置为接收并聚合由所指派LAM电路136（2）报告的关于其所监测存储器电路DDR0至DDR7、DDR8至DDR15的活动的活动功率事件138。RAM电路502（2）接着可聚合此类活动功率事件138且将聚合活动功率事件报告至PEL电路126，使得PEL电路126可确定存储器电路DDR0至DDR7、DDR8至DDR15的功耗应如何进行调节以达成存储器电路DDR0至DDR7、DDR8至DDR15的所期望的整体性能，同时还将功耗维持在所期望的限制内。PEL电路126可将功率限制管理响应140传达回给定RAM电路502（2），以响应于存储器电路DDR0至DDR7、DDR8至DDR15的功耗确定为超出所期望的限制而执行给定存储器电路DDR0至DDR7、DDR8至DDR15的吞吐量和/或性能调节。举例而言，如下文更详细地论述，RAM电路502（2）可被配置为借由选择性启用及停用对存储器电路DDR0至DDR7、DDR8至DDR15的存储器存取请求/响应来调节给定存储器电路DDR0至DDR7、DDR8至DDR15的吞吐量和/或性能。

此外，如图5中所示，在此示例中，分层式功率管理系统124还包括被配置为监测I/O界面电路120（0）至120（7）的活动的RAM电路502（4）。RAM电路502（4）位于I/O界面电路120（0）至120（7）的特定区域中，其中每个I/O界面电路被指派并耦合至LAM电路136（4）的子集，如图所示。RAM电路502（4）以通信且分层方式位于LAM电路136（4）与集中式PEL电路126之间。RAM电路502（4）通过第二通信网络504耦合至PEL电路126。RAM电路502（4）被配置为接收并聚合由所指派LAM电路136（4）报告的关于其经监I/O界面电路120（0）至120（7）的活动的活动功率事件138。RAM电路502（4）接着可聚合此类活动功率事件138且将聚合活动功率事件报告至PEL电路126，使得PEL电路126可确定I/O界面电路120（0）至120（7）的功耗应如何调节以达成I/O界面电路120（0）至120（7）的所期望的整体性能，同时还将功耗维持在所期望的限制内。PEL电路126可将功率限制管理响应140传达回给定RAM电路502（4），以响应于I/O界面电路120（0）至120（7）的功耗确定为超出所期望的限制而执行给定I/O界面电路120（0）至120（7）的吞吐量和/或性能调节。举例而言，如下文更详细地论述，RAM电路502（4）可被配置为借由选择性启用及停用对I/O界面电路120（0）至120（7）的存取请求/响应而调节给定I/O界面电路120（0）至120（7）的吞吐量和/或性能。

如返回图2且如图中所示，LAM电路136（1）（0）至136（1）（N）还可与基于处理器的系统100中的每个PU集群108（0）至108（N）相关联以对PU群集中的活动取样以评估相应PU集群108（0）至108（N）中的功耗。LAM电路136（1）（0）至136（1）（N）可被配置为响应于RAM电路502而生成包括所评估功耗的活动功率事件138，该RAM电路又聚合此类活动功率事件138至PEL电路126。指派给LAM电路136（1）（0）至136（1）（N）的子集的RAM电路502通过第二通信网络504耦合至PEL电路126。PEL电路126可响应于调节PU集群108（0）至108（N）的性能而生成功率限制管理响应140。

又如图2中所示，LAM电路136（5）还可与基于处理器的系统100中的每个S2S界面电路122（0）至122（Y）相关联以对每个S2S界面电路中的活动取样以评估相应S2S界面电路122（0）至122（Y）中的功耗。LAM电路136（5）可被配置为响应于RAM电路502而生成包括所评估功耗的活动功率事件138，该RAM电路又聚合此类活动功率事件138至PEL电路126。指派给LAM电路136（5）的子集的RAM电路502通过第二通信网络504耦合至PEL电路126。PEL电路126可响应于调节S2S界面电路122（0）至122（Y）的性能而生成功率限制管理响应140。

如回到图2且如图中所示，LAM电路136（6）（0）至136（6）（X）还可与基于处理器的系统100中的每个界面电路127（0）至127（Z）相关联以对这些界面电路中的活动取样以评估相应界面电路127（0）至127（Z）中的功耗。LAM电路136（6）（0）至136（6）（X）可被配置为响应于RAM电路502而生成包括所评估功耗的活动功率事件138，该RAM电路又聚合此类活动功率事件138至PEL电路126。指派给LAM电路136（6）（0）至136（6）（X）的子集的RAM电路502通过第二通信网络504耦合至PEL电路126。PEL电路126可响应于调节界面电路127（0）至127（Z）的性能而生成功率限制管理响应140。

在此示例中，上文论述的RAM电路502、502（2）至504（4）中的任一者还可包括在功能上充当所指派处理设备110的LAM电路的电路。就此而言，RAM电路502、502（2）至504（4）中的任一者还可被配置为对其相应所指派处理设备110的处理活动取样，以生成此类处理设备110的多个活动样本。此类RAM电路502、502（2）至504（4）可被配置为基于关于其经指派处理设备110的活动样本来评估其经指派处理设备110的功耗，以基于相应处理设备110的此所评估功耗及来自其经耦合LAM电路136（1）（0）至（1）（N）、136（2）至136（5）、136（6）（0）至136（6）（X）的其他所接收活动功率事件138生成聚合活动功率事件。

请注意，在任何上述参考示例中，RAM电路502对于任何所监测处理设备110而言是可选的，且其相应LAM电路136（1）至136（6）可被配置为直接传达活动功率事件138至PEL电路126。

图6是例示三（3）层级分层式功率管理系统624的附加示例性细节的示意图，该分层式功率管理系统可提供为图1至图3且图5中的IC芯片104中的基于处理器的系统100中的分层式功率管理系统124。图6中的分层式功率管理系统624与图1至图3及图5中的分层式功率管理系统124之间的共同元件以共同元件编号例示。就此而言，图6例示通信耦合至单一RAM电路502的单一LAM电路136，该单一RAM电路耦合至PEL电路126。然而，请注意，此是为了简化图6中的例示。在图6中的分层式功率管理系统624中，可存在通信耦合至PEL电路126的多个RAM电路502。还可存在通信耦合至多个RAM电路502中的各RAM电路502的多个LAM电路136。下文关于LAM电路136及RAM电路502的示例性操作的论述内容同样适用于在基于处理器的系统中包括的任何数目个LAM电路及RAM电路，LAM电路及RAM电路包括LAM电路136（1）（0）至（1）（N）、136（2）至136（5）、136（6）（1）至136（6）（X）以及RAM电路502、502（2）至502（4）。

参考图6，LAM电路136在此示例中被配置为在给定局部时间窗的每个循环中将处理活动取样为经指派的所监测处理设备110的所接收活动样本600。LAM电路136在局部时间窗内对其所监测处理设备110的活动进行周期性取样，从而表示该局部时间窗内所指派的所监测处理设备110的活动。在此示例中，LAM电路136被配置为使接收到的活动样本600相关至处理设备110的针对该给定局部时间窗的活动的给定局部时间窗期间的功耗。LAM电路136包括累加电路602，该累加电路被配置为基于在给定局部时间窗中取样的接收到的活动样本600累加所评估功耗，以生成局部时间窗的所监测处理设备110的所评估电流需求604。所评估电流需求604是在局部时间窗上由所指派处理设备110报告的累加电流量测值（即，功耗）的评估。累加电路602接着提供第二通信网络504上所生成的活动功率事件606中每个局部时间窗的所评估电流需求604（随时间变化的电流需求），该活动功率事件表示所监测处理设备110的经传达至指派给LAM电路136的RAM电路502的所评估功耗。累加电路602针对后续局部时间窗重复相同程序，以累加局部时间窗期间接收到的活动样本600的所评估功耗，以生成所监测处理设备110的下一所评估电流需求604。

继续参考图6，RAM电路502包括聚合电路608，其被配置为将自其耦合的LAM电路136接收到的活动功率事件606聚合成生成的聚合活动功率事件138。RAM电路502接着被配置为在第二通信网络504上将聚合活动功率事件138传达至PEL电路126。请注意，在此示例中，RAM电路502还包括其自己的LAM电路136R，其可类似于图6中的LAM电路136般配置。就此而言，LAM电路136R被配置为将所指派处理设备110的处理活动600R取样为多个活动样本600R。LAM电路136R对所指派处理设备110的处理活动600R进行周期性地取样，以在给定局部时间窗上生成表示所指派的所监测处理设备110的活动的多个活动样本。LAM电路136R被配置为确定由所接收的多个活动样本600R表示的所指派处理设备110的电流流速和/或电流流速改变（即，di/dt）。LAM电路136R可经程式化以使处理活动与功耗相关，以评估所监测处理设备110在局部时间窗上的功耗。LAM电路136R可接着被配置为生成表示所监测处理设备110的所评估功耗的活动功率事件606R，该活动功率事件被传达至RAM电路502的聚合电路608以被聚合成聚合活动功率事件138。

继续参考图6，PEL电路126被配置为自分层式功率管理系统624中包括的一个或多个RAM电路502接收聚合活动功率事件138。在此示例中，PEL电路126包括解码电路610，该解码电路被配置为将接收到的聚合活动功率事件138解码成待路由至对应活动跟踪器电路612（1）至612（T）的经解码活动功率事件611，这些活动跟踪器电路各自与基于处理器的系统100中的所监测处理设备110相关联。PEL电路126还可包括与其他功率事件（例如，温度、下降检测）相关联的其他能量跟踪器电路（未示出），这些其他功率事件还可影响PEL电路126决定调节功率的方式。活动跟踪器电路612（1）至612（T）被配置为聚合针对经指派的所监测处理设备110的关联活动功率事件138，以确定所监测处理设备110的功耗是否超出电流流速的所定义临限电流流速/电流流速的改变。活动跟踪器电路612（1）至612（T）还可各自包括功率限制管理策略，其被配置为生成相应功率调节推荐614（1）至614（T）以供PEL电路126用来确定如何调节所监测处理设备110的所分配功率和/或性能以调节功耗。

继续参考图6，PEL电路126还包括合并电路616，其将针对个别所监测处理设备110的功率调节推荐614（1）至614（T）合并为经合并的功率调节推荐618（1）至618（Q）。经合并功率调节推荐618（1）至618（Q）经提供至相应所指派目标电路620（1）至620（Q）。每个目标电路620（1）至620（Q）与基于处理器的系统100中的不同目标设备200相关联，其中PEL电路126可发布功率限制管理响应140（1）至140（Q）以限制此目标设备200的功耗。目标设备200是IC芯片104中操作控制（例如，操作电压、频率、工作负载）可影响IC芯片104中的功耗的设备。IC芯片104中的目标设备可包括不仅仅基于处理器的系统100中的处理设备110。举例而言，目标设备200可包括如图3中所示的电力轨300（1）至300（5）和/或基于处理器的系统100中的任何处理设备110。PEL电路126可经程式化以将合并的功率调节推荐618（1）至618（Q）映射（例如，通过韧体、电子熔丝等）至特定目标设备200，且因此映射至可能并未彼此直接相关的目标电路620（1）至620（Q）。举例而言，对于PEL电路126可需要的是不仅借由调节I/O界面电路120（0）至120（X）的功耗而且借由调节PU集群108（0）至108（N）的功率来调节I/O界面电路120（0）至120（X）的功耗，这些PU集群可对I/O界面电路120（0）至120（X）的功耗有贡献。以此方式，经合并功率调节推荐618（1）至618（Q）和/或与IC芯片104中的功率问题及功耗相关的其他功率事件可在PEL电路126中被映射以与不同的目标设备200相关从而调节功耗。合并电路616可以“多对多映射”经程式化而以所期望的方式与IC芯片104内的不同功率限制管理响应相关，从而在管理IC芯片104中的功耗上具有更大灵活性，同时仍达成所期望的性能。以此方式，即使在IC芯片104部署在应用中之后，还可配置并改变PEL电路126的功率调节管理行为。

继续参考图6，目标电路620（1）至620（Q）各自被配置为基于提供至目标电路620（1）至620（Q）的经合并功率调节推荐618（1）至618（Q）来确定基于处理器的系统100中的关联目标设备200的功耗是否应被调节。目标电路620（1）至620（Q）可各自包括有限状态机（finite state machine，FSM）电路622（1）至622（Q），其被配置为分析相应接收到的经合并功率调节推荐618（1）至618（Q）以确定关联目标设备200的功耗是否应被调节。若FSM电路622（1）至622（Q）确定基于处理器的系统100中关联目标设备200的功耗应被调节，则FSM电路622（1）至622（Q）使得关联功耗限制命令生成电路625（1）至625（Q）生成功率限制管理响应140（1）至140（Q）以使得与功率限制管理响应140（1）至140（Q）相关联的目标设备200的功耗限制功耗。

举例而言，若目标电路620（1）至620（Q）被指派给电力轨300（1）至300（5）的目标设备200，则目标电路620（1）至620（Q）可被配置为确定如何调节至电力轨300（1）至300（5）的电压以控制由此类电力轨300（1）至300（5）供电的处理设备110的功耗。相应功率限制命令生成电路625（1）至625（Q）可被配置为生成性能调节功率限制管理响应140（1）至140（Q）以使得提供给关联电力轨300（1）至300（5）的电压经调节以控制由此类关联电力轨300（1）至300（5）供电的处理设备110的功耗。

在另一示例中，若目标电路620（1）至620（Q）被指派给诸如内部通信网络114的目标设备200，则目标电路620（1）至620（Q）可被配置为确定如何调节内部通信网络114的性能从而控制内部通信网络114的功耗。举例而言，为了调节内部通信网络114的吞吐量性能，目标设备200可是被配置为时控内部通信网络114的时钟电路506（图5）。时钟电路506是IC芯片104中目标设备200的另一示例。目标电路620（1）至620（Q）可确定由时钟电路506（图5）生成的时钟信号508的调节频率，用于生成时钟调节功率限制管理响应140（1）至140（Q）。时钟调节功率限制管理响应140（1）至140（Q）将使得时钟信号508被调节，此继而将调节内部通信网络114的速度及吞吐量性能，并因此调节其功耗和/或由时钟信号508时控的其他电路。

在另一示例中，若目标电路620（1）至620（Q）被指派给目标设备200作为PU集群108（0）至108（N）或任何其他处理设备110，则目标电路620（1）至620（Q）可被配置为确定如何调节内部通信网络114的性能以控制内部通信网络114的功耗。举例而言，为了调节PU集群108（0）至108（N）或其他处理设备110的性能，目标设备200还可是被配置为时控PU集群108（0）-108（N）的时钟电路506（图5）。目标电路620（1）至620（Q）可确定由时钟电路506生成的时钟信号508的调节频率，用于生成性能功率限制管理响应140（1）至140（Q）。时钟调节功率限制管理响应140（1）至140（Q）将使得时钟信号508被调节，此继而调节PU集群108（0）至108（N）或其他处理设备的性能110。

如图6中所示，在此示例中，为了传达由PEL电路126生成的功率限制管理响应140（1）至140（Q）以实现基于处理器的系统100中目标设备200的功率调节，功率限制管理响应140（1）至140（Q）被传达至基于处理器的系统100中的目标设备200。对于是由LAM电路136或RAM电路502监测的所监测处理设备110的目标设备200，PEL电路126可被配置为将关联功率限制管理响应140（1）至140（Q）传达至RAM电路502。RAM电路502在此示例中包括命令处理器626，其被配置为接收功率限制管理响应140（1）至140（Q）以处理功率限制管理响应140（1）至140（Q）从而识别LAM电路136以通信进而实现在接收到的功率限制管理响应140（1）至140（Q）中请求的功率调节。在此示例中，RAM电路502包括限制命令引擎电路628，其被配置为生成指向LAM电路136的局部功率限制管理响应630，该局部功率限制管理响应可实现在接收到的功率限制管理响应140（1）至140（Q）中请求的功率调节。请注意，若局部功率限制管理响应630将调节由与RAM电路502相关联的多个LAM电路136监测的多个处理设备110的功耗，则限制命令引擎电路628可将局部功率限制管理响应630定址至多个LAM电路136。还请注意，在此示例中，若RAM电路502包括LAM电路136R，且RAM电路502正在监测是将要经调节的目标设备200的处理设备110，则限制命令引擎电路628生成指向LAM电路136R的局部功率限制管理响应630。

继续参考图6，响应于LAM电路136接收到局部功率限制管理响应630，功率限制管理解码及定序器电路632被配置为处理接收到的局部功率限制管理响应630。功率限制管理解码及定序器电路632被配置为基于局部功率限制管理响应630来确定待对所监测处理设备110实现的功率调节响应。就此而言，功率限制管理解码及定序器电路632被配置为生成局部调节信号634以使得处理设备110中的功耗被调节。举例而言，功率限制管理解码及定序器电路632可被配置为生成一系列局部调节信号634，以向上或向下连续调节与其LAM电路136相关联的所监测处理设备110的功耗。

请注意，在上文关于LAM电路136将活动功率事件606传达至RAM电路502以及RAM电路502将聚合活动功率事件138传达到PEL电路126的一系列操作及通信中，引起了通信延迟。生成对LAM电路136中的处理设备110中的功耗取样的活动样本600与报告并接收PEL电路126中关联聚合活动功率事件138之间存在延迟。对于具有较大面积的IC芯片104，诸如基于处理器的系统100中般包括多个PU集群108（0）至108（N）及其他处理设备110的IC芯片，此延迟可特别大。当PEL电路126接收到关联聚合活动功率事件138并处理这些事件以生成关联功率限制管理响应140（1）至140（Q）时，所监测处理设备110消耗的功率可能已以非所期望的方式和/或历时非所期望的时间量而超出所期望的功率限制，从而可能导致IC芯片104中的功耗超出设计的功率限制。此外，所监测处理设备110的瞬时电流需求可导致di/dt事件或电压衰减事件，这些事件可导致可能不能由PEL电路126及时解决的性能问题和/或故障。

为了减轻PEL电路126接收与基于处理器的系统100中的所监测处理设备110相关联的聚合活动功率事件138上的延迟（其可能影响基于处理器的系统100内的功耗的调节），LAM电路136、136R还可被配置为直接调节其所监测处理设备110的性能以调节其电流需求并因此调节其功耗。此情形向PEL电路126提供更多的反应时间来接收并处理聚合活动功率事件138，以确定应如何调节基于处理器的系统100中的功耗以达成所期望的整体性能，同时还将功耗维持在所期望的限制内。以此方式，LAM电路136、136R接着可能能够借由在设备粒度上局部调节其特定所监测处理设备110的功耗（而无需调节其他处理设备110中的性能）来更及时减轻功率问题。LAM电路136、136R可被配置为与PEL电路126生成功率限制管理响应140以限制基于处理器的系统100中的目标设备200的功耗同时连续监测并局部调节其所监测处理设备110中的功耗。

就此而言，如图6中所示，LAM电路136在此示例中包括di/dt电路636，以跟踪处理设备110的功耗变化率，以对其所监测处理设备110进行局部功耗调节。就此而言，di/dt电路636被配置为在每个局部时间窗中自累加电路602接收由LAM电路136取样的处理设备110的活动的所评估电流需求604。对于接收到的每个传入评估电流需求604（例如，针对给定局部时间窗接收到的），di/dt电路636被配置为生成来自累加电路602的下局部时间窗中此类传入评估电流需求604的下一求和电流需求638与下局部时间窗口中针对先前所评估电流需求604接收的一个或多个先前所接收的所评估电流需求604。以此方式，下一求和电流需求638是处理设备110在连续局部时间窗上的所评估电流需求604的目前求和。di/dt电路636将下一求和电流需求638提供给应用处理器640，该应用处理器将基于下一求和电流需求638确定的下一电流流速642提供给调节FSM电路644。调节FSM电路644被配置为在持续基础上确定所指派处理设备110的下一电流流速642是否超出针对LAM电路136中所监测处理设备110配置的临限电流流速或电流流速改变。响应于确定所指派处理设备110的下一电流流速642超出临限电流流速，调节FSM电路644被配置为生成局部调节信号634以调节所监测处理设备110的功耗。

以此方式，LAM电路136被配置为连续监测其所监测处理设备110的持续中的电流流速，以能够局部调节所监测处理设备110的功耗。以此方式，LAM电路136被配置为在PEL电路126可能能够响应之前对由所监测处理设备110的电流需求引起的功耗问题，例如di/dt事件及电压衰减更快速地做出响应。

作为示例，若由LAM电路136监测的处理设备110是内部通信网络114的网络节点500，则由LAM电路136生成的局部调节信号634可是吞吐量调节以选择性启用及停用网络节点500中的通信流以调节其吞吐量，因此调节其功耗。作为另一示例，若由LAM电路136监测的处理设备110是PU集群108（0）至108（N）或其他处理设备110，则由LAM电路136生成的局部调节信号634可是性能调节以选择性调节所监测PU集群108（0）至108（N）或其他处理设备110的性能或工作负载以调节其性能，从而调节其功耗。

请注意，本文中论述的处理活动的取样可借由对与所监测处理设备110的瞬时活动相关联的量确定或取样来实现。举例而言，由所监测处理设备100执行的工作负载可经确定或可发现为间接方法来确定可与所评估电流或功耗相关的瞬时活动。作为另一示例，可借由感测温度传感器处与处理设备110相关联的温度来确定所监测处理设备110的活动。作为另一示例，可在处理设备110处感测电压衰减以确定活动样本。此外，还可使用其他量来对活动取样。作为示例，处理设备处的传入中断、状态寄存器、中断队列的状态或指示处理设备忙碌或空闲的信号可用来对处理活动取样。

请注意，用于由LAM电路136执行局部调节的组件还可设置于RAM电路502中的LAM电路136R中，使得LAM电路136R还被配置为局部调节所监测处理设备110。

请注意，设置于图1中的基于处理器的系统100的IC芯片104中的分层式功率管理系统124不限于图6中的三（3）层级分层式功率管理系统624。举例而言，图7是替代性两（2）层级分层式功率管理系统724的示意图，该功率管理系统可设置为图1至图3且图5中的IC芯片104中的基于处理器的系统100中的分层式功率管理系统124。图7中的分层式功率管理系统724类似于图6中的分层式功率管理系统624，除了中间RAM电路502不包括在图7中的分层式功率管理系统724中外。LAM电路136被配置为将活动功率事件606直接提供给PEL电路126以进行处理。图7中的分层式功率管理系统724与图1至图3及图5中的分层式功率管理系统124之间的共同元件以共同的元件编号例示且不再重新描述。

此外，如本文中或申请专利范围中所论述，陈述PEL电路126自LAM电路136接收活动功率事件606，活动功率事件606的此接收可是直接自LAM电路136至PEL电路126或间接地来自包括RAM电路502的一个或多个中间电路。举例而言，如上文所论述，由LAM电路136生成的活动功率事件606可被间接报告至PEL电路126作为包括在聚合活动功率事件138中的部分，该部分由RAM电路502生成并报告至PEL电路作126作为接收到的活动功率事件606的部分。

图8是例示图1至3及图5至图7中分层式功率管理系统124、624、724中的LAM电路136和/或RAM电路502局部监测及调节所监测处理设备110的功耗的示例性程序800的流程图。程序800还包括分层地报告与LAM电路136和/或RAM电路502进行的所监测功耗相关的活动功率事件606、138，以响应于接收到的活动功率事件606、138调节基于处理器的系统100中的功耗。作为示例，图8中的程序800关于分层式功率管理系统624、724来论述。

就此而言，如图8中所示，程序800的第一步骤可是对耦合至多个电力轨300（1）至300（5）中的至少一个电力轨300（1）至300（5）的多个处理设备110中的所指派处理设备110的处理活动取样以生成多个活动样本600（图8中的框802）。程序800中的下一步骤可是基于多个活动样本600确定所指派处理设备110的电流流速642（图8中的框804）。程序800中的下一步骤可是确定所指派处理设备110的电流流速642是否超出所定义临限电流速率（图8中的框806）。程序800中的下一步骤可是响应于确定所指派处理设备110的电流流速642超出临限电流流速而调节所指派处理设备110的处理活动以调节其功耗（图8中的框808）。此外，除了步骤804至808外和/或并行于步骤804至808，程序800中的另一步骤可是基于多个活动样本600来评估所指派处理设备110的功耗（图8中的框810）。程序800中的下一步骤可是基于所指派处理设备110的评估功耗来生成活动功率事件606、138（图8中的框812）。程序800中的下一步骤可是基于活动功率事件606、138接收多个功率事件（图8中的框814）。程序800中的下一步骤可是生成功率限制管理响应140以使得基于接收到的多个活动功率事件606、138来调节IC芯片104中的功耗（图8中的框816）。

图9A是例示图6中所示的LAM电路136中的di/dt电路636及调节FSM电路644用以进行以下操作的示例性细节的示意图：收集接收到的评估电流需求604从而在局部时间窗上处理所监测处理设备110的活动，及确定所监测处理设备110的电流流速及或电流流速改变是否超出临限电流流速。此信息由LAM电路136使用以确定其所监测处理设备110是否应如图6中先前所论述由其经指派LAM电路136进行局部调节。

就此而言，如图9A中所示，di/dt电路636被配置为接收针对LAM电路136的每个局部时间窗生成的下一评估电流需求604，如图6中所论述。di/dt电路636包括多个锁存电路900（1）至900（4），这些锁存电路是时控电路（例如，触发器）并被配置为存储传入的下一所评估电流需求604及先前接收的所评估电流需求604P（1）至604P（3）。锁存电路900（1）存储下一传入的所评估电流需求604。存储在锁存电路900（1）中的下一传入评估电流需求604及存储在锁存电路900（1）至900（3）中的先前评估电流需求604P（1）至604P（3）接着被移位至下相应锁存电路900（2）至900（4）用于表示局部时间窗的每个新接收的传入评估电流需求604。对于表示局部时间窗的接收到的每个传入评估电流需求604，传入评估电流需求604及先前评估电流需求604P（1）至640P（3）被提供给相应求和电路902（1）至902（4）。求和电路902（1）至902（3）用相应先前评估电流需求604P（1）至604P（3）减去传入评估电流需求604，以在传入评估电流需求604及相应评估电流需求604P（1）至604P（3）的如下文所论述的局部时间窗上生成相应电流流速（即，电流流速改变）di_dt_1、di_dt_2、di_dt_3。因此，所确定的电流流率改变di_dt_1、di_dt_2、di_dt_3表示电流流速或电流需求的变化率且因此表示所监测处理设备110的功耗在以下两者之间的变化率：接收到传入的所评估电流需求604的局部时间窗，及相应先前所评估电流需求604P（1）至604P（3）的先前局部时间窗。di_dt_1是相应所评估电流需求604与604P（1）之间的电流或电流流速的改变。di_dt_2是相应所评估电流需求604与604P（2）之间的电流或电流流速的改变。di_dt3是相应所评估电流需求604与604P（3）之间的电流或电流流速的改变。

继续参考图9A，电流流速的此类改变di_dt_1、di_dt_2、di_dt_3接着提供至复用电路904，复用电路可选择性提供电流流速改变di_dt_1、di_dt_2、di_dt_3的一者作为至调节FSM电路644中的比较器电路906的下一电流流速642，如下所论述。作为下一电流流速642提供给复用电路904的所选择电流流速改变di_dt_1、di_dt_2、di_dt_3是基于局部时间窗选择信号sel_di_dt_window以选择待与每个电流流速进行比较的局部时间窗。此情形允许di/dt电路636经程式化以选择所评估电流需求604P（1）、604P（2）的局部时间窗以与传入的评估电流需求604进行比较的灵活性。举例而言，图9B是例示由图9A中的di/dt电路636收集的示例性传入及所评估电流需求604、604P（1）至604P（3）的曲线图920，该曲线图依据局部时间窗绘制以展示传入及所评估电流需求604、604P（1）至604P（3）可如何被减去以在相应局部时间窗twN、twN-1、twN-2、twN-3上生成传入的所评估电流需求604与所评估电流需求604P（1）至604P（3）之间的相应电流流速改变di_dt_1、di_dt_2、di_dt_3。局部时间窗的持续时间是已知的。因此，电流流速改变di_dt_1、di_dt_2、di_dt_3表示目前局部时间窗中传入的所评估电流需求604与局部时间窗差异上相应先前所评估电流需求604P（1）至604P（3）之间的电流需求改变。电流流速曲线922表示处理设备110在局部时间窗twN-3、twN-2、twN-1及twN的时间段上的电流流速。如图9B中所示，电流流速曲线922的斜率基于处理设备110在局部时间窗twN-3、twN-2、twN-1及twN之间需求的电流需求改变或电流流速改变而在每个局部时间窗twN-3、twN-2、twN-1及twN处改变。图9B展示图9A中的di/dt电路636可生成电流流速改变di_dt_1、di_dt_2、di_dt_3的基础，电流流速改变di_dt_1、di_dt_2、di_dt_3表示目前局部时间窗中传入的所评估电流需求604与局部时间窗twN-3、twN-2、twN-1及twN的差异上相应先前所评估电流需求604P（1）至604P（3）之间的电流需求改变。此情形可用以提供处理设备110的电流流速642以用于确定局部功耗调节。

所选择的下一电流流速642由di/dt电路636提供给调节FSM电路644中的比较器电路906。调节FSM电路644被配置为生成局部调节信号634以基于所选择的下一电流流速642（来自电流流速改变di_dt_1、di_dt_2、di_dt_3的选择）是否超出所监测处理设备110的临限电流流速（其可包括电流流速的临限改变）而调节所监测处理设备110的功耗。可自电流流速寄存器908获得所监测处理设备110的临限电流流速。电流流速寄存器908可借由所监测处理设备110的临限电流流速来程式化。举例而言，电流流速寄存器908可借由不同的临限电流流速（例如，最低、层级1、层级2、最高）来程式化，使得比较器电路906可生成局部调节信号634，从而基于所选择下一电流流速642（来自电流流速改变di_dt_1、di_dt_2、di_dt_3的选择）与自电流流速寄存器908获得的所选择临限电流流速的比较用于不同层级的功耗调节。

请注意，当本文中论述电流流速时，电流流速还意谓电流且表示一段时间（t）上的电流（I）（I/t）或电流流速的改变（di/dt）。自所确定的电流流速（I/t）来确定所确定的电流流速改变（di/dt）。

上文描述的图1至图3及图5至图7中的分层式功率管理系统124、624、724的组件可设置于不同实施中。举例而言，图10是另一示例性PEL电路1026的逻辑图，该PEL电路可是图1至图3及图5至图7中分层式功率管理系统124、624、724中提供的PEL电路126。图10中的PEL电路1026与图1至图3及图5至图7中的分层式功率管理系统124、624、724中的PEL电路126之间的共同元件以共同元件编号展示。

就此而言，如图10中所示，PEL电路1026被配置为自一个或多个RAM电路502接收聚合活动功率事件138（1）至138（5）。在此示例中，PEL电路126包括解码电路610，该解码电路被配置为将接收到的聚合活动功率事件138（1）至138（5）解码成如前所描述的对应活动跟踪器电路612（1）至612（T）。PEL电路1026在此示例中还包括还可影响PEL电路126决定如何调节功率的能量跟踪器电路1000（1）至1000（E），这些能量跟踪器电路与能量功率事件1002，诸如PMIC遥测功率事件1002（1）、温度事件1002（2）及电压衰减检测事件1002（3）（所有此类事件皆是非活动功率事件的示例）相关联。PEL电路1026在此示例中还包括最大平均功率（MAP）跟踪器电路1004（1）至1004（B），其是根据所定义最大功耗限制来跟踪SoC 102中消耗的总功率的电路跟踪器。类似于活动跟踪器电路612（1）至612（T），能量跟踪器电路1000（1）至1000（E）及MAP跟踪器电路1004（1）至1004（B）对相应能量功率事件1002（1）至1002（3）和/或聚合活动功率事件138（1）至138（5）配置以确定因素是否存在，该确定是取决于超出所定义功率（例如，电路）临限/限制的功耗。

能量跟踪器电路1000（1）至1000（E）各自包括相应数据聚合器电路1016（1）至1016（E），其被配置为将接收到的能量功率事件1002聚合成相应聚合能量功率事件1018（1）至1018（E）。活动跟踪器电路1000（1）至1000（E）还各自包括相应数据聚合器电路1020（1）至1020（T），其被配置为将接收到的能量功率事件聚合成相应经聚合能量功率事件1022（1）至1022（T）。MAP跟踪器电路1004（1）至1004（B）还各自包括相应数据聚合器电路1024（1）至1024（B），其被配置为将接收到的能量功率事件聚合成相应经聚合MAP功率事件1027（1）至1027（B）。能量跟踪器电路1000（1）至1000（E）、活动跟踪器电路612（1）至612（T）以及MAP跟踪器电路1004（1）至1004（B）在此示例中各自包括相应能量功率限制管理策略电路1006、活动功率限制管理策略电路1008及MAP功率限制管理策略电路1010，其被配置为生成相应能量功率调节推荐1012、活动功率调节推荐614及MAP功率调节推荐1014。此类生成的相应能量功率调节推荐1012、活动功率调节推荐614及MAP功率调节推荐1014是基于相应接收到的聚合能量功率事件1018（1）至1018（E）、聚合活动功率事件1022（1）至1022（T）、聚合MAP功率事件1027（1）至1027（B）供PEL电路126处理以确定如何调节IC芯片104中的功耗。

继续参考图10，能量跟踪器电路1000（1）至1000（E）、活动跟踪器电路612（1）至612（T）及MAP跟踪器电路1004（1）至1004（B）被配置为比较由相应聚合能量功率事件1018（1）至1018（E）、聚合活动功率事件1022（1）至1022（T）及聚合MAP功率事件1027（1）至1027（B）指示的功耗与相应能量功率限制管理策略电路1006、活动功率限制管理策略电路1008及MAP功率限制管理策略电路1010、能量跟踪器电路1000（1）至1000（E）、活动跟踪器电路612（1）至612（T），以及MAP跟踪器电路1004（1）至1004（B）。能量跟踪器电路1000（1）至1000（E）、活动跟踪器电路612（1）至612（T）及MAP跟踪器电路1004（1）至1004（B）接着被配置为基于由相应聚合功率事件1018（1）至1018（E）、1022（1）至1022（T）、1027（1）至1027（B）指示的功耗与相应功率限制管理策略电路1006、1008、1010的比较来生成相应能量功率调节推荐1012、活动功率调节推荐614及MAP功率调节推荐1014。举例而言，能量功率限制管理策略电路1006、活动功率限制管理策略电路1008及MAP限制管理策略电路1010可各自具有与相应聚合功率事件1018（1）至1018（E）、1022（1）至1022（T）、1027（1）至1027（B）比较以确定相应功率调节推荐1012、614、1014的相应临限功耗。

继续参考图10，PEL电路1026还包括合并电路616，其将能量功率调节推荐1012合并、生成相应活动功率调节推荐614及MAP功率调节推荐1014成合并的功率调节推荐618（1）至618（6）。合并的功率调节推荐618（1）至618（6）经提供至相应所指派目标电路620（1）至620（6）。请注意，每个合并的功率调节推荐618（1）至618（6）可受来自每个能量功率调节推荐1012的功率调节推荐影响、生成相应活动功率调节推荐614及MAP功率调节推荐1014。每个目标电路620（1）至620（6）与基于处理器的系统100中的不同目标设备200相关联，其中PEL电路1026可发布功率限制管理响应140（1）至140（6）以限制此目标设备200的功耗。

目标设备200可包括由传达至RAM电路502（6）和/或LAM电路136（6）的功率限制管理响应140（1）来调节的界面电路127（1）至127（Z），该RAM电路和/或LAM电路被配置为调节此类界面电路127（1）至127（Z）中的功耗。目标设备200可包括可由传达至RAM电路502（1）和/或LAM电路136（1）的功率限制管理响应140（2）调节的PU集群108（0）至108（N），该RAM电路和/或LAM电路被配置为调节此类PU集群108（0）至108（N）中的功耗。目标设备200可包括可由传达至RAM电路502（3）和/或LAM电路136（3）的功率限制管理响应140（3）调节的内部通信网络114，该RAM电路和/或LAM电路被配置为调节此类内部通信网络114中的功耗。目标设备200可包括可由传达至RAM电路502（2）和/或LAM电路136（2）的功率限制管理响应140（4）调节的存储器控制器118（0）至118（M），该RAM电路和/或LAM电路被配置为调节此类存储器控制器118（0）至118（M）中的功耗。目标设备200可包括可由传达至RAM电路502（4）和/或LAM电路136（4）的功率限制管理响应140（5）来调节的I/O界面电路120（0）至120（X），该RAM电路和/或LAM电路被配置为调节此类I/O界面电路120（0）至120（X）中的功耗。目标设备200可包括由传达至RAM电路502（5）和/或LAM电路136（5）的功率限制管理响应140（6）来调节的S2S界面电路122（0）至122（Y），该RAM电路和/或LAM电路被配置为调节此类S2S界面电路122（0）至122（Y）中的功耗。

PEL电路1026中的合并电路616可经程式化以将合并的功率调节推荐618（1）至618（6）映射（例如，通过韧体、电子熔丝等）至特定目标设备200，且因此映射至可能并未彼此直接相关的目标电路620（1）至620（6）。以此方式，与IC芯片104中的功率问题及功耗相关的合并的功率调节推荐618（1）至618（6）可在PEL电路1026中被映射以与不同的目标设备200相关从而调节功耗。合并电路616可以“多对多映射”经程式化而以所期望的方式与IC芯片104内的不同功率限制管理响应相关，从而在管理IC芯片104中的功耗上具有更大灵活性，同时仍达成所期望的性能。以此方式，即使在IC芯片104部署在应用中之后，还可配置并改变PEL电路1026的功率调节管理行为。

继续参考图10，目标电路620（1）至620（6）各自被配置为基于提供至目标电路620（1）至620（6）的经合并功率调节推荐618（1）至618（6）来确定基于处理器的系统100中的关联目标设备200的功耗是否应被调节。目标电路620（1）至620（6）各自被配置为分析相应接收到的经合并功率调节推荐618（1）至618（6）以确定是否应调节相关目标设备200的功耗。若目标电路620（1）至620（Q）确定基于处理器的系统100中关联目标设备200的功耗应被调节，则目标电路620（1）至620（Q）致使关联功耗限制管理响应140（1）至140（6）被生成从而传达至相应RAM电路502（1）至502（6），和/或LAM电路136（1）至136（6）致使与功率限制管理响应140（1）至140（Q）相关联的目标设备200的功耗限制功耗。

一种分层式功率管理系统可设置于或集成到任何基于处理器的设备中，该分层式功率管理系统包括但不限于图1至图3、图5至图7及图9A至图10中的分层式功率管理系统及其示例性组件且根据图8中的示例性程序800且根据本文中公开的任何方面操作，该分层式功率管理系统可设置于基于整合处理器的系统的IC芯片中，该基于整合处理器的系统被配置为局部监测基于处理器的系统中的设备的活动以局部评估并调节其功耗且报告关于所评估功耗的活动功率事件至集中式PEL电路，该集中式PEL电路被配置为收集与所监测处理设备的功耗有关的活动功率事件并响应地调节IC芯片中的功率。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统（GPS）设备、移动电话、蜂窝电话、智能电话、会话发起协议（SIP）电话、平板电脑、平板手机、服务器、计算机、便携式计算机、移动计算设备、膝上型计算机、可穿戴计算设备（例如，智能手表、健康或健身跟踪器、眼镜，等等）、台式计算机、个人数字助理（PDA）、监测器、计算机监测器、电视机、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘（DVD）播放器、便携式数字视频播放器、汽车、交通工具组件、航空电子系统、无人机，以及多旋翼飞行器。

图11是包括分层式功率管理系统的另一个示例性基于处理器的系统的框图，该分层式功率管理系统被配置为局部监测基于处理器的系统中的设备的活动以局部评估功耗并调节功耗且向集中式PEL电路报告关于评估功耗的活动功率事件，集中式PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件且响应地调节IC芯片中的功率，该分层式功率管理系统包括但不限于图1至图3、图5至图7及图9A至图10中的分层式功率管理系统124、624、724及其示例性组件。

在此示例中，基于处理器的系统1100可形成于IC芯片1102中并且形成为片上系统（SoC）1104。基于处理器的系统1100包括还可称为中央处理单元（CPU）核心或处理器核的CPU 1106，该CPU包括一个或多个处理器1108。CPU 1106可具有耦合到CPU 1106以用于对临时存储的数据进行快速访问的高速缓存存储器1110。CPU 1106耦合到系统总线1112，并且可将被包括在基于处理器的系统1100中的主设备和从设备相互耦合。如众所周知的，CPU1106通过经由系统总线1112交换地址、控制和数据信息来与这些其他设备通信。例如，CPU1106可向作为从设备的示例的存储器控制器1114发送总线事务请求。尽管在图11中未例示，但可提供多个系统总线1112，其中每个系统总线1112构成不同的结构。

其他主设备和从设备可连接到系统总线1112。如图11所例示，作为示例，这些设备可包括存储器系统1116、一个或多个输入设备1120、一个或多个输出设备1122、一个或多个网络接口设备1124，以及一个或多个显示控制器1126，该存储器系统包括存储器控制器1114和存储器阵列1118。输入设备1120可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备1122可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。网络接口设备1124可以是被配置为允许往来于网络1128的数据交换的任何设备。网络1128可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网（LAN）、无线局域网（WLAN）、广域网（WAN）、蓝牙^™网络和互联网。网络接口设备1124可被配置为支持所期望的任何类型的通信协议。

CPU 1106还可被配置为通过系统总线1112访问显示控制器126以控制传送到一个或多个显示器1130的信息。显示控制器1126经由一个或多个视频处理器1132向显示器1130传送要显示的信息，该一个或多个视频处理器将要显示的信息处理成适于显示器1130的格式。显示器1130可包括任何类型的显示器，包括但不限于阴极射线管（CRT）、液晶显示器（LCD）、电浆显示器、发光二极管（LED）显示器等。IC芯片1102还包括PMIC 1134，该PMIC包括作为分层式功率管理系统1138的部分的PEL电路1136。PEL电路1136作为示例可是图1至图3、图5至图7及图9中的分层式功率管理系统124、624、724中的PEL电路126。分层式功率管理系统1138可包括与处理器1108、高速缓存存储器1110、存储器控制器1114、网络界面设备1124、显示控制器1114、网络界面设备1124、显示控制器1126和/或系统总线1112的一者或多者相关联的一个或多个LAM电路1140（1）至1140（6），这些LAM电路被配置为监测与此类处理设备相关联的活动且报告关于分层式功率管理系统1138内的此类设备的活动的活动功率事件。LAM电路1140（1）至1140（6）作为示例可是图1至图3、图5至图7及图10A中的分层式功率管理系统124、624、724中的LAM电路136、136R。还可提供一个或多个RAM电路1142作为分层式功率管理系统1138的部分，以自多组LAM电路1140（1）至1140（6）接收活动功率事件，以将此类活动功率事件聚合成聚合活动功率事件以传达至PEL电路1136。RAM电路1142作为示例可是图1至图3及图5至图7中的分层式功率管理系统124、624、724中的RAM电路502。

图12例示可包括分层式功率管理系统1202的示例性无线通信设备1200，该分层式功率管理系统被配置为局部监测基于处理器的系统中的设备的活动以局部评估功耗并调节功耗且向集中式PEL电路报告关于评估功耗的活动功率事件，集中式PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件且响应地调节IC芯片中的功率，该分层式功率管理系统包括但不限于图1至图3、图5至图7、图9A至图10中的分层式功率管理系统124、624、724及其示例性组件。

如图12所示，无线通信设备1200包括RF收发器1204和数据处理器1206。RF收发器1204和/或数据处理器1206可包括相应分层式功率管理系统1202（1）、1202（2），其被配置为局部监测基于处理器的系统中的设备的活动以局部评估功耗并调节功耗且向集中式PEL电路报告关于评估功耗的活动功率事件，集中式PEL电路被配置为收集关于所监测处理设备的功耗的活动功率事件且响应地调节IC芯片中的功率，这些分层式功率管理系统包括但不限于图1至图3、图5至图7、图9A至图10中的分层式功率管理系统124、624、724及其示例性组件。

RF收发器1204和/或数据处理器1206的组件可在多个不同晶粒1203（1）、1203（2）之间分裂。数据处理器1206可包括用于存储数据和程序代码的存储器。RF收发器1204包括支持双向通信的发送器1208和接收器1210。一般来讲，无线通信设备1200可包括用于任何数量的通信系统和频带的任何数量的发送器1208和/或接收器1210。RF收发器1204的全部或一部分可在一个或多个模拟IC、RF IC、混合式信号IC等上实施。

可利用超外差式架构或直接变频式架构来实现发送器1208或接收器1210。在超外差式架构中，信号在RF与基带之间多级变频，例如对于接收器1210而言，在一级中从RF变频到中频（IF），并且然后在另一级中从IF变频到基带。在直接变频式架构中，信号在一级中在RF与基带之间变频。超外差式架构和直接变频式架构可以使用不同的电路块和/或具有不同的要求。在图12中的无线通信设备1200中，发送器1208和接收器1210利用直接变频式架构来实现。

在发送路径中，数据处理器1206处理要被发送的数据并且向发送器1208提供I和Q模拟输出信号。在示例性无线通信设备1200中，数据处理器1206包括数模转换器（DAC）1212（1）、1212（2）以将由数据处理器1206生成的数字信号转换成I和Q模拟输出信号（例如，I和Q输出电流）进行进一步处理。

在发送器1208内，低通滤波器1214（1）、1214（2）分别对I和Q模拟输出信号进行滤波以移除由先前的数模转换引起的不期望信号。放大器（AMP）1216（1）、1216（2）分别放大来自低通滤波器1214（1）、1214（2）的信号并且提供I和Q基带信号。上变频器1218通过混频器1220（1）、1220（2）利用来自发送（TX）本地振荡器（LO）信号发生器1222的I和Q TX LO信号来上变频I和Q基带信号，以提供经上变频的信号1224。滤波器1226对上变频的信号1224进行滤波以移除由上变频引起的不期望信号以及接收频带中的噪声。功率放大器（PA）1228放大来自滤波器1226的经上变频的信号1224，以获得期望的输出功率水平并提供发送RF信号。发送RF信号被路由通过双工器或开关1230并且经由天线1232被发送。

在接收路径中，天线1232接收由基站发送的信号并且提供所接收的RF信号，所接收的RF信号被路由通过双工器或开关1230并且被提供给低噪声放大器（LNA）1234。双工器或开关1230被设计成利用特定的接收（RX）到TX双工器频率分离来操作，使得RX信号与TX信号隔离。所接收的RF信号由LNA 1234放大并且由滤波器1236滤波以获得期望的RF输入信号。下变频混频器1238（1）、1238（2）将滤波器1236的输出与来自RX LO信号发生器1240的I和Q RX LO信号（即，LO_I和LO_Q）进行混频以生成I和Q基带信号。I和Q基带信号由AMP 1242（1）、1242（2）放大并且进一步由低通滤波器1244（1）、1244（2）滤波以获得I和Q模拟输入信号，该I和Q模拟输入信号被提供给数据处理器1206。在该示例中，数据处理器1206包括模数转换器（ADC）1246（1）、1246（2）以将模拟输入信号转换成要由数据处理器1206进一步处理的数字信号。

在图12的无线通信设备1200中，TX LO信号发生器1222生成用于上变频的I和Q TXLO信号，而RX LO信号发生器1240生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。TX锁相环路（PLL）电路1248从数据处理器1206接收定时信息，并且生成用于调整来自TX LO信号发生器1222的TX LO信号的频率和/或相位的控制信号。类似地，RX PLL电路1250从数据处理器1206接收定时信息，并且生成用于调整来自RX LO信号发生器1240的RX LO信号的频率和/或相位的控制信号。

本领域技术人员将进一步理解，结合本文所公开的各方面描述的各种例示性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。本文所公开的存储器可以是任何类型和大小的存储器，并且可被配置为存储所期望的任何类型的信息。为了清楚地例示这种互换性，上文围绕各种例示性的组件、块、模块、电路和步骤的功能性，已经对它们进行了一般性描述。此类功能性如何被实现取决于特定应用、设计选择和/或加诸于整体系统上的设计约束。本领域技术人员可以针对每个特定应用以不同的方式实现所描述的功能，但是此类具体实施决策不应被解释为导致脱离本公开的范围。

结合本文所公开的各方面描述的各种例示性逻辑块、模块和电路可用被设计成执行本文所描述的功能的处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑部件、分立硬件组件，或它们的任何组合来实现或执行。处理器可以是微处理器，但在另选方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可被实现为计算设备的组合（例如，DSP与微处理器的组合、多个微处理器、与DSP内核协作的一个或多个微处理器，或任何其他此类构型）。

本文所公开的各方面可以具体体现在硬件和被存储在硬件中的指令中，并且可以驻留在例如随机存取存储器（RAM）、闪存存储器、只读存储器（ROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、寄存器、硬盘、可移动磁盘、CD-ROM，或本领域中所知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使处理器能够从该存储介质读取信息以及向该存储介质写入信息。在另选方案中，存储介质可与处理器成一整体。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在另选方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。

还注意到，本文示例性方面中的任何示例性方面中所描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所例示的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。附加地，可组合示例性方面中讨论的一个或多个操作步骤。将理解，如对本领域技术人员将显而易见的，可对在流程图中例示的操作步骤进行众多不同的修改。本领域技术人员将同样理解，可使用多种不同的技术和技艺中的任何一种技术和技艺来表示信息和信号。例如，在整个上文描述中可能提到的数据、指令、命令、信息、信号、位、符号和芯片可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或它们的任何组合来表示。

提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文所定义的通用原理可被应用于其他变型。因此，本公开不旨在受限于本文描述的示例和设计，而是要符合与本文所公开的原则和新颖性特征相一致的最宽的范围。

在以下编号条款中描述了各具体实施示例：

1.一种集成电路（IC）芯片，所述集成电路（IC）芯片包括：

多个处理设备，其各自耦合至至少一个电力轨；

多个局部区域管理（LAM）电路，其各自被配置为：

对所述多个处理设备的子集的至少一个处理设备的处理活动取样，以生成多个活动样本；

基于所述多个活动样本确定所述至少一个处理设备的电流流速；

确定所述至少一个处理设备的所述电流流速是否超出临限电流流速；

响应于确定所述至少一个处理设备的所述电流流速超出所述临限电流流速而：

调节所述至少一个处理设备的所述处理活动以调节其功耗；

基于所述多个活动样本而评估所述至少一个处理设备的功耗；以及

基于所述至少一个处理设备的所评估的功耗生成活动功率事件；以及

功率评估及限制（PEL）电路，所述功率评估及限制（PEL）电路被配置为：

接收由所述多个LAM电路生成的多个活动功率事件；以及

基于所接收的多个活动功率事件生成功率限制管理响应以使得所述功耗在所述IC芯片中被调节。

2.根据条款1所述的IC芯片，其中：

所述多个处理设备的处理设备包括通信网络。

3.根据条款2至3中任一项所述的IC芯片，其中所述多个处理设备进一步包括多个处理单元及多个支持处理设备；

所述多个处理单元及所述多个支持处理设备耦合至所述通信网络；以及

所述多个处理单元各自被配置为通过所述通信网络与所述多个支持处理设备的支持网络设备通信。

4.根据条款3所述的IC芯片，其中：

所述通信网络包括多个网络节点；以及

所述通信网络被配置为将通信自所述多个处理单元的各处理单元通过所述多个网络节点的一者或多者路由至所述多个处理设备的处理设备。

5.根据条款4所述的IC芯片，其中：

所述多个LAM电路的LAM电路耦合至所述多个网络节点的子集的至少一个网络节点；以及

所述LAM电路被配置为：

对所述至少一个网络节点的所述处理活动取样以生成多个网络活动样本；

基于所述多个网络活动样本确定所述至少一个网络节点的电流流速；

确定所述至少一个网络节点的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个网络节点的所述电流流速超出所述临限电流流速：

调节所述至少一个网络节点的所述处理活动以调节其功耗；

基于所述多个网络活动样本而评估所述至少一个网络节点的所述功耗；以及

基于所述至少一个网络节点的所评估的功耗来生成所述活动功率事件。

6.根据条款1至5中任一项所述的IC芯片，其中：

所述多个处理设备包括多个处理单元；

所述多个LAM电路的LAM电路耦合至所述多个处理单元的子集的至少一个处理单元；以及

所述LAM电路被配置为：

对所述至少一个处理单元的所述处理活动取样以生成多个处理单元活动样本；

基于所述多个处理单元活动样本来确定所述至少一个处理单元的电流流速；

确定所述至少一处理单元的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个处理单元的所述电流流速超出所述临限电流流速：

调节所述至少一个处理单元的所述处理活动以调节其功耗；

基于所述多个处理单元活动样本评估所述至少一个处理单元的所述功耗；以及

基于所述至少一个处理单元的所评估的功耗来生成所述活动功率事件。

7.根据条款1至6中任一项所述的IC芯片，其中所述多个处理设备中的一个或多个处理设备耦合至至少两个电力轨。

8.根据条款1至7中任一项所述的IC芯片，其中所述多个LAM电路中的各LAM电路被配置为对所述多个处理设备的所述子集中的单处理设备的所述处理活动取样以生成所述多个活动样本。

9.根据条款5所述的IC芯片，其中所述LAM电路被配置为调节所述至少一个网络节点的所述处理活动，以借由被配置为选择性启用及停用所述至少一个网络节点的通信流来调节其功耗。

10.根据条款9所述的IC芯片，其中所述LAM电路被配置为借由被配置为选择性生成启用及停用调节信号来选择性启用及停用所述至少一个网络节点中的所述通信流，所述启用及停用调节信号使所述至少一个网络节点分别选择性启用及停用所述至少一个网络节点中的通信流。

11.根据条款1至10中任一项所述的IC芯片，其中所述多个LAM电路中的各LAM电路包括：

累加电路，所述累加电路被配置为针对所述多个活动样本的各活动样本：

使所接收的活动样本与下一传入的所评估电流需求相关；以及

将所述下一所评估传入电流需求累加为下一所评估电流需求；以及

di/dt电路，所述di/dt电路被配置为：

比较所述下一所评估电流需求与先前所评估电流需求以生成所述至少一个处理设备的下一电流流速；

其中所述LAM电路被配置为：

确定所述至少一个处理设备的所述下一电流流速是否超出所述临限电流流速；以及

响应于确定所述至少一个处理设备的所述下一电流流速超出所述临限电流流速：

调节所述至少一个处理设备的所述处理活动以调节其功耗。

12.根据条款11所述的IC芯片，其中所述多个LAM电路中的各LAM电路被配置为：

接收目前局部时间窗的所述多个活动样本；以及

其中所述di/dt电路被配置为：

比较所述目前局部时间窗的所述下一所评估电流需求与所述目前局部时间窗之前的先前局部时间窗的所述先前所评估电流需求，以生成所述至少一个处理设备的所述电流流速。

13.根据条款11或12所述的IC芯片，其中所述多个LAM电路中的各LAM电路的所述di/dt电路包括：

复用电路，所述复用电路包括多个第一输入及第一输出；

多个求和电路，其各自包括耦合至所述多个第一输入的第一输入的第二输出及第二输入；以及

多个锁存电路，所述多个锁存电路的每个锁存电路包括第三输入及第三输出，其中：

所述多个锁存电路的各锁存电路的所述第三输出耦合至所述多个锁存电路的下一锁存电路的所述第三输入；以及

所述多个锁存电路的各锁存电路的所述第三输出还耦合至所述多个求和电路的求和电路的第二输入；

其中：

所述多个锁存器电路的传入锁存电路被配置为针对各时间窗：

接收传入的所评估电流需求；以及

将所评估电流需求移位至其第三输出；

所述多个锁存电路的移位锁存电路被配置为：

自其第三输入接收所评估电流需求；以及

将所述所评估电流需求移位至其第三输出；

所述多个求和电路的各求和电路被配置为：

在其第二输入上接收所评估电流需求；

自所述传入的所评估电流需求减去所接收的所评估电流需求以在其第三输出上生成所述电流流速；以及

所述复用电路被配置为在所述多个第一输入的一者上选择性传递所述电流流速至所述第一输出。

14.根据条款1至13中任一项所述的IC芯片，其中：

所述PEL电路进一步被配置为：

基于所接收的多个活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；

所述PEL电路被配置为响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成待由所述多个LAM电路的LAM电路接收的吞吐量调节功率限制管理响应来生成所述功率限制管理响应，所述LAM电路被指派给待进行吞吐量调节的所述处理设备；以及

所述多个LAM电路的各LAM电路被配置为：

响应于所述PEL电路生成针对其经指派处理设备的所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

基于所接收的吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

15.根据条款1至14中任一项所述的IC芯片，其进一步包括第二通信网络，所述第二通信网络通信耦合至所述多个LAM电路中的各LAM电路及所述PEL电路；

所述多个LAM电路的各LAM电路被配置为基于所述第二通信网络上所述至少一个处理设备的所评估的功耗来生成所述活动功率事件；以及

所述PEL电路被配置为接收由所述多个LAM电路在所述第二通信网络上所生成的所述多个活动功率事件。

16.根据条款1至15中任一项所述的IC芯片，其中：

所述PEL电路进一步被配置为基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的吞吐量调节；以及

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述吞吐量调节：

借由被配置为生成吞吐量调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的所述吞吐量。

17.根据条款1至16中任一项所述的IC芯片，所述IC芯片进一步包括：

一个或多个时钟电路，其各自被配置为生成时钟信号以时控所述多个处理设备的至少一个处理设备；

其中：

所述PEL电路进一步被配置为确定所述一个或多个时钟电路的至少一个时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理设备的所述至少一个处理设备的所述功耗进行时钟调节；以及

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

18.根据条款3所述的IC芯片，所述IC芯片进一步包括：

时钟电路，所述时钟电路被配置为生成时钟信号以时控所述多个处理单元；

其中：

所述PEL电路进一步被配置为确定所述时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理单元的功耗进行时钟调节；以及

所述PEL电路被配置为响应于确定所述时钟电路的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

19.根据条款1至18中任一项所述的IC芯片，其中：

所述PEL电路进一步被配置为基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的性能调节；以及

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述性能调节：

借由被配置为生成性能调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的性能。

20.根据条款1至19中任一项所述的IC芯片，其中：

所述PEL电路进一步被配置为不基于由所述多个LAM电路生成的所述多个所述等活动功率事件接收至少一个非活动功率事件；以及

所述PEL电路被配置为基于所接收的多个活动功率事件及所述至少一个非活动功率事件而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

21.根据条款20所述的IC芯片，其中所述PEL电路进一步被配置为：

自所述多个LAM电路的一者或多者接收所述IC芯片中温度的指示或所述IC芯片的至少一个电力轨中的电压衰减的指示；以及

基于所述温度的所述指示或所述电压衰减的所述指示而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

22.根据条款1至21中任一项所述的IC芯片，所述IC芯片进一步包括：

多个区域性区域管理（RAM）电路，其各自被配置为：

自所述多个LAM电路的LAM电路子集接收多个活动功率事件；以及

基于来自所述LAM电路子集的所接收的多个活动功率事件来生成聚合活动功率事件；以及

所述PEL电路被配置为：

借由被配置为接收由所述多个RAM电路生成的多个聚合活动功率事件来接收所述多个活动功率事件

；以及

基于所接收的多个聚合活动功率事件而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

23.根据条款22所述的IC芯片，其中所述多个RAM电路中的至少一个RAM电路包括至少一个第二LAM电路，所述至少一个第二LAM电路中的各第二LAM电路被配置为：

对所述多个处理设备的第二处理设备的处理活动取样，以生成多个第二活动样本；

基于所述多个第二活动样本而确定所述第二处理设备的第二电流流速；

确定所述第二处理设备的所述第二电流流速是否超出第二临限电流流速；

响应于确定所述第二处理设备的所述第二电流流速超出所述第二临限电流流速：

调节所述第二处理设备的所述处理活动以调节其功耗；

基于所述多个第二活动样本来评估所述第二处理设备的功耗；以及

基于所述第二处理设备的所评估的功耗生成至所述至少一个RAM电路的第二活动功率事件；以及

其中所述至少一个RAM电路进一步被配置为：

借由被配置为基于来自所述多个LAM电路的所述LAM电路子集的所接收的多个活动功率事件及所述第二活动功率事件来生成所述聚合活动功率事件。

24.根据条款23所述的IC芯片，其中所述至少一个RAM电路被配置为对所述多个处理设备中的单一第二处理设备的所述处理活动取样以生成所述多个第二活动样本。

25.根据条款23或24所述的IC芯片，其中所述至少一个RAM电路的每个RAM电路包括：

第二累加电路，所述第二累加电路被配置为针对所述多个第二活动样本的各第二活动样本：

使所接收的第二活动样本与第二下一传入的所评估电流需求相关；以及

将所述第二下一传入的所评估电流需求累加为第二下一所评估电流需求；以及

di/dt电路，所述di/dt电路被配置为：

比较所述第二下一所评估电流需求与先前第二所评估电流需求以生成所述第二处理设备的第二下一电流流速；

其中所述LAM电路被配置为：

确定所述第二处理设备的所述第二下一电流流速是否超出所述第二临限电流流速；以及

响应于确定所述第二处理设备的所述第二下一电流流速超出所述第二临限电流流速：

调节所述第二处理设备的所述处理活动以调节其功耗。

26.根据条款22至25中任一项所述的IC芯片，其中：

所述PEL电路进一步被配置为：

基于所接收的多个聚合活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；

所述PEL电路被配置为响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成吞吐量调节功率限制管理响应来生成所述功率限制管理响应用于待进行吞吐量调节的所述处理设备；

所述多个RAM电路的各RAM电路被配置为：

响应于所述PEL电路生成所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

将局部吞吐量调节功率限制管理响应传达至所述多个LAM电路中被指派给待进行吞吐量调节的所述处理设备的LAM电路；以及

所述多个LAM电路的各LAM电路被配置为：

响应于所述RAM电路生成针对其经指派处理设备的所述局部吞吐量调节功率限制管理响应来接收所述局部吞吐量调节功率限制管理响应；以及

基于所接收的局部吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

27.根据条款23所述的IC芯片，其进一步包括第二通信网络，所述第二通信网络通信耦合至所述多个LAM电路中的各LAM电路、所述多个RAM电路中的各RAM电路及所述PEL电路；

所述多个LAM电路的各LAM电路被配置为基于所述第二通信网络上所述至少一个处理设备的所评估的功耗来生成所述活动功率事件；以及

所述多个RAM电路的各RAM电路被配置为在所述第二通信网络上生成所述聚合活动功率事件；以及

PEL电路被配置为接收由所述多个RAM电路在所述第二通信网络上生成的所述多个聚合活动功率事件。

28.根据条款1至27中任一项所述的IC芯片，其集成到选自由以下各者组成的群的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统（GPS）设备；移动电话；蜂窝电话；智能电话；会话发起协议（SIP）电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理（PDA）；监测器；计算机监测器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘（DVD）播放器；便携式数字视频播放器；汽车；交通工具组件；航空电子系统；无人机；和多旋翼飞行器。

29.一种调节集成电路（IC）芯片中的功耗的方法，所述方法包括：

对多个处理设备的子集的至少一个处理设备的处理活动取样，以生成多个活动样本；

基于所述多个活动样本确定所述至少一个处理设备的电流流速；

确定所述至少一个处理设备的所述电流流速是否超出临限电流流速；

响应于确定所述至少一个处理设备的所述电流流速超出所述临限电流流速而调节所述至少一个处理设备的所述处理活动以调节其功耗；

基于所述多个活动样本而评估所述至少一个处理设备的所述功耗；

基于所述至少一个处理设备的所评估的功耗生成活动功率事件；

基于由多个局部区域管理（LAM）电路生成的活动功率事件而接收多个活动功率事件；以及

基于所接收的多个活动功率事件生成功率限制管理响应以使得所述功耗在所述IC芯片中被调节。

30.根据条款29所述的方法，其中：

对所述处理活动取样包括对所述至少一个处理设备的所述处理活动取样以生成多个网络活动样本，所述至少一个处理设备包括通信网络中的多个网络节点的至少一个网络节点；以及

确定所述电流流速包括基于包括所述多个网络活动样本的所述多个活动样本来确定所述至少一个网络节点的所述电流流速；以及

包括：

确定所述至少一个网络节点的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个网络节点的所述电流流速超出所述临限电流流速而调节所述至少一个网络节点的所述处理活动以调节其功耗；

基于所述多个网络活动样本而评估所述至少一个网络节点的所述功耗；以及

基于所述至少一个网络节点的所评估的功耗生成所述活动功率事件。

31.根据条款30所述的方法，其中调节所述至少一个网络节点的所述处理活动包括响应于确定所述所指派网络节点的所述电流流速超出所述临限电流流速而选择性启用及停用所述至少一个网络节点的通信流。

32.根据条款29至31中任一项所述的方法，其进一步包括对于所述多个LAM电路中的各LAM电路：

对于所述多个活动样本的各接收到的活动样本：

使所述活动样本与下一传入的所评估电流需求相关；以及

将所述下一传入的所评估电流需求累加为下一所评估电流需求；

比较所述下一所评估电流需求与先前所评估电流需求以生成所述至少一个处理设备的下一电流流速；

确定所述至少处理设备的所述下一电流流速是否超出所述临限电流流速；以及

响应于确定所述至少一个处理设备的所述下一电流流速超出所述临限电流流速：

调节所述至少一个处理设备的所述处理活动以调节其功耗。

33.根据条款32所述的方法，其中：

接收所述多个活动样本包括接收用于目前局部时间窗的所述多个活动样本；以及

比较所述下一所评估电流需求包括比较所述目前局部时间窗的所述下一所评估电流需求与所述目前局部时间窗之前的先前局部时间窗的所述先前所评估电流需求，以生成所述至少一个处理设备的所述下一电流流速。

34.根据条款29至33中任一项所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；以及

响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成待由所述多个LAM电路的LAM电路接收的吞吐量调节功率限制管理响应来生成所述功率限制管理响应，所述LAM电路被指派给待进行吞吐量调节的所述处理设备；以及

对于所述多个LAM电路的各LAM电路，所述方法还包括：

响应于功率评估及限制（PEL）电路生成针对其经指派处理设备的所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

基于所接收的吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

35.根据条款29至34中任一项所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的吞吐量调节；以及

响应于确定至少一个处理设备的所述吞吐量调节：

借由被配置为生成吞吐量调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的所述吞吐量。

36.根据条款29至35中任一项所述的方法，所述方法还包括：

由一个或多个时钟电路的时钟电路生成时钟信号以时控所述多个处理设备的至少一个处理设备；

确定所述一个或多个时钟电路的至少一个时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理设备的至少一个处理设备的所述功耗进行时钟调节；以及

响应于确定所述至少一个处理设备的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

37.根据条款29至36中任一项所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的性能调节；以及

响应于确定所述至少一个处理设备的所述性能调节：

借由被配置为生成性能调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的性能。

Claims (37)

1.一种集成电路（IC）芯片，所述集成电路（IC）芯片包括：

多个处理设备，所述多个处理设备各自耦合至至少一个电力轨；

多个局部区域管理（LAM）电路，所述多个局部区域管理（LAM）电路各自被配置为：

对所述多个处理设备的子集的至少一个处理设备的处理活动取样，以生成多个活动样本；

基于所述多个活动样本确定所述至少一个处理设备的电流流速；

确定所述至少一个处理设备的所述电流流速是否超出临限电流流速；

响应于确定所述至少一个处理设备的所述电流流速超出所述临限电流流速而：

调节所述至少一个处理设备的所述处理活动以调节其功耗；

基于所述多个活动样本而评估所述至少一个处理设备的功耗；以及

基于所述至少一个处理设备的所评估的功耗生成活动功率事件；和

功率评估及限制（PEL）电路，所述功率评估及限制（PEL）电路被配置为：

接收由所述多个LAM电路生成的多个活动功率事件；以及

基于所接收的多个活动功率事件生成功率限制管理响应以使得所述功耗在所述IC芯片中被调节。

2.根据权利要求1所述的IC芯片，其中：

所述多个处理设备的处理设备包括通信网络。

3.根据权利要求2所述的IC芯片，其中所述多个处理设备进一步包括多个处理单元及多个支持处理设备；

所述多个处理单元及所述多个支持处理设备耦合至所述通信网络；以及

所述多个处理单元各自被配置为通过所述通信网络与所述多个支持处理设备的支持网络设备通信。

4.根据权利要求3所述的IC芯片，其中：

所述通信网络包括多个网络节点；并且

所述通信网络被配置为将通信自所述多个处理单元的各处理单元通过所述多个网络节点的一者或多者路由至所述多个处理设备的处理设备。

5.根据权利要求4所述的IC芯片，其中：

所述多个LAM电路的LAM电路耦合至所述多个网络节点的子集的至少一个网络节点；并且

所述LAM电路被配置为：

对所述至少一个网络节点的所述处理活动取样以生成多个网络活动样本；

基于所述多个网络活动样本确定所述至少一个网络节点的电流流速；

确定所述至少一个网络节点的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个网络节点的所述电流流速超出所述临限电流流速：

调节所述至少一个网络节点的所述处理活动以调节其功耗；

基于所述多个网络活动样本而评估所述至少一个网络节点的所述功耗；以及

基于所述至少一个网络节点的所评估的功耗来生成所述活动功率事件。

6.根据权利要求1所述的IC芯片，其中：

所述多个处理设备包括多个处理单元；

所述多个LAM电路的LAM电路耦合至所述多个处理单元的子集的至少一个处理单元；并且

所述LAM电路被配置为：

对所述至少一个处理单元的所述处理活动取样以生成多个处理单元活动样本；

基于所述多个处理单元活动样本来确定所述至少一个处理单元的电流流速；

确定所述至少一处理单元的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个处理单元的所述电流流速超出所述临限电流流速：

调节所述至少一个处理单元的所述处理活动以调节其功耗；

基于所述多个处理单元活动样本评估所述至少一个处理单元的所述功耗；以及

基于所述至少一个处理单元的所评估的功耗来生成所述活动功率事件。

7.根据权利要求1所述的IC芯片，其中所述多个处理设备的一个或多个处理设备耦合至至少两个电力轨。

8.根据权利要求1所述的IC芯片，其中所述多个LAM电路的各LAM电路被配置为对所述多个处理设备的所述子集的单处理设备的所述处理活动取样以生成所述多个活动样本。

9.根据权利要求5所述的IC芯片，其中所述LAM电路被配置为调节所述至少一个网络节点的所述处理活动，以借由被配置为选择性启用及停用所述至少一个网络节点的通信流来调节其功耗。

10.根据权利要求9所述的IC芯片，其中所述LAM电路被配置为借由被配置为选择性生成启用及停用调节信号来选择性启用及停用所述至少一个网络节点中的所述通信流，所述启用及停用调节信号使所述至少一个网络节点分别选择性启用及停用所述至少一个网络节点中的通信流。

11.根据权利要求1所述的IC芯片，其中所述多个LAM电路的各LAM电路包括：

累加电路，所述累加电路被配置为针对所述多个活动样本的各活动样本：

使所接收的活动样本与下一传入的所评估电流需求相关；以及

将所述下一所评估传入电流需求累加为下一所评估电流需求；和

di/dt电路，所述di/dt电路被配置为：

比较所述下一所评估电流需求与先前所评估电流需求以生成所述至少一个处理设备的下一电流流速；

其中所述LAM电路被配置为：

确定所述至少一个处理设备的所述下一电流流速是否超出所述临限电流流速；以及

响应于确定所述至少一个处理设备的所述下一电流流速超出所述临限电流流速：

调节所述至少一个处理设备的所述处理活动以调节其功耗。

12.根据权利要求11所述的IC芯片，其中所述多个LAM电路的各LAM电路被配置为：

接收目前局部时间窗的所述多个活动样本；并且

其中所述di/dt电路被配置为：

比较所述目前局部时间窗的所述下一所评估电流需求与所述目前局部时间窗之前的先前局部时间窗的所述先前所评估电流需求，以生成所述至少一个处理设备的所述电流流速。

13.根据权利要求11所述的IC芯片，其中所述多个LAM电路的各LAM电路的所述di/dt电路包括：

复用电路，所述复用电路包括多个第一输入及第一输出；

多个求和电路，所述多个求和电路各自包括耦合至所述多个第一输入的第一输入的第二输出及第二输入；和

多个锁存电路，所述多个锁存电路的每个锁存电路包括第三输入及第三输出，其中：

所述多个锁存电路的各锁存电路的所述第三输出耦合至所述多个锁存电路的下一锁存电路的所述第三输入；并且

所述多个锁存电路的各锁存电路的所述第三输出还耦合至所述多个求和电路的求和电路的第二输入；

其中：

所述多个锁存器电路的传入锁存电路被配置为针对各时间窗：

接收传入的所评估电流需求；以及

将所评估电流需求移位至其第三输出；

所述多个锁存电路的移位锁存电路被配置为：

自其第三输入接收所评估电流需求；以及

将所述所评估电流需求移位至其第三输出；

所述多个求和电路的各求和电路被配置为：

在其第二输入上接收所评估电流需求；

自所述传入的所评估电流需求减去所接收的所评估电流需求以在其第三输出上生成所述电流流速；以及

所述复用电路被配置为在所述多个第一输入的一者上选择性传递所述电流流速至所述第一输出。

14.根据权利要求1所述的IC芯片，其中：

所述PEL电路进一步被配置为：

基于所接收的多个活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；

所述PEL电路被配置为响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成待由所述多个LAM电路的LAM电路接收的吞吐量调节功率限制管理响应来生成所述功率限制管理响应，所述LAM电路被指派给待进行吞吐量调节的所述处理设备；并且

所述多个LAM电路的各LAM电路被配置为：

响应于所述PEL电路生成针对其经指派处理设备的所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

基于所接收的吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

15.根据权利要求1所述的IC芯片，所述IC芯片进一步包括第二通信网络，所述第二通信网络通信耦合至所述多个LAM电路的各LAM电路及所述PEL电路；

所述多个LAM电路的各LAM电路被配置为基于所述第二通信网络上所述至少一个处理设备的所评估的功耗来生成所述活动功率事件；并且

所述PEL电路被配置为接收由所述多个LAM电路在所述第二通信网络上所生成的所述多个活动功率事件。

16.根据权利要求1所述的IC芯片，其中：

所述PEL电路进一步被配置为基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的吞吐量调节；并且

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述吞吐量调节：

借由被配置为生成吞吐量调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的所述吞吐量。

17.根据权利要求1所述的IC芯片，所述IC芯片进一步包括：

一个或多个时钟电路，所述一个或多个时钟电路各自被配置为生成时钟信号以时控所述多个处理设备的至少一个处理设备；

其中：

所述PEL电路进一步被配置为确定所述一个或多个时钟电路的至少一个时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理设备的所述至少一个处理设备的所述功耗进行时钟调节；并且

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

18.根据权利要求3所述的IC芯片，所述IC芯片进一步包括：

时钟电路，所述时钟电路被配置为生成时钟信号以时控所述多个处理单元；

其中：

所述PEL电路进一步被配置为确定所述时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理单元的功耗进行时钟调节；并且

所述PEL电路被配置为响应于确定所述时钟电路的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

19.根据权利要求1所述的IC芯片，其中：

所述PEL电路进一步被配置为基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的性能调节；并且

所述PEL电路被配置为响应于确定所述至少一个处理设备的所述性能调节：

借由被配置为生成性能调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的性能。

20.根据权利要求1所述的IC芯片，其中：

所述PEL电路进一步被配置为不基于由所述多个LAM电路生成的所述多个所述等活动功率事件接收至少一个非活动功率事件；并且

所述PEL电路被配置为基于所接收的多个活动功率事件及所述至少一个非活动功率事件而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

21.根据权利要求1所述的IC芯片，其中所述PEL电路进一步被配置为：

自所述多个LAM电路的一者或多者接收所述IC芯片中温度的指示或所述IC芯片的至少一个电力轨中的电压衰减的指示；以及

基于所述温度的所述指示或所述电压衰减的所述指示而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

22.根据权利要求1所述的IC芯片，所述IC芯片进一步包括：

多个区域性区域管理（RAM）电路，所述多个区域性区域管理（RAM）电路各自被配置为：

自所述多个LAM电路的LAM电路子集接收多个活动功率事件；以及

基于来自所述LAM电路子集的所接收的多个活动功率事件来生成聚合活动功率事件；并且

所述PEL电路被配置为：

借由被配置为接收由所述多个RAM电路生成的多个聚合活动功率事件来接收所述多个活动功率事件；以及

基于所接收的多个聚合活动功率事件而生成所述功率限制管理响应以使得功耗在所述IC芯片中被调节。

23.根据权利要求22所述的IC芯片，其中所述多个RAM电路的至少一个RAM电路包括至少一个第二LAM电路，所述至少一个第二LAM电路的各第二LAM电路被配置为：

对所述多个处理设备的第二处理设备的处理活动取样，以生成多个第二活动样本；

基于所述多个第二活动样本而确定所述第二处理设备的第二电流流速；

确定所述第二处理设备的所述第二电流流速是否超出第二临限电流流速；

响应于确定所述第二处理设备的所述第二电流流速超出所述第二临限电流流速：

调节所述第二处理设备的所述处理活动以调节其功耗；

基于所述多个第二活动样本来评估所述第二处理设备的功耗；以及

基于所述第二处理设备的所评估的功耗生成至所述至少一个RAM电路的第二活动功率事件；以及

其中所述至少一个RAM电路进一步被配置为：

借由被配置为基于来自所述多个LAM电路的所述LAM电路子集的所接收的多个活动功率事件及所述第二活动功率事件来生成所述聚合活动功率事件。

24.根据权利要求23所述的IC芯片，其中所述至少一个RAM电路被配置为对所述多个处理设备的单一第二处理设备的所述处理活动取样以生成所述多个第二活动样本。

25.根据权利要求23所述的IC芯片，其中所述至少一个RAM电路的每个RAM电路包括：

第二累加电路，所述第二累加电路被配置为针对所述多个第二活动样本的各第二活动样本：

使所接收的第二活动样本与第二下一传入的所评估电流需求相关；以及

将所述第二下一传入的所评估电流需求累加为第二下一所评估电流需求；和

di/dt电路，所述di/dt电路被配置为：

比较所述第二下一所评估电流需求与先前第二所评估电流需求以生成所述第二处理设备的第二下一电流流速；

其中所述LAM电路被配置为：

确定所述第二处理设备的所述第二下一电流流速是否超出所述第二临限电流流速；以及

响应于确定所述第二处理设备的所述第二下一电流流速超出所述第二临限电流流速：

调节所述第二处理设备的所述处理活动以调节其功耗。

26.根据权利要求22所述的IC芯片，其中：

所述PEL电路进一步被配置为：

基于所接收的多个聚合活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；

所述PEL电路被配置为响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成吞吐量调节功率限制管理响应来生成所述功率限制管理响应用于待进行吞吐量调节的所述处理设备；

所述多个RAM电路的各RAM电路被配置为：

响应于所述PEL电路生成所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

将局部吞吐量调节功率限制管理响应传达至所述多个LAM电路中被指派给待进行吞吐量调节的所述处理设备的LAM电路；并且

所述多个LAM电路的各LAM电路被配置为：

响应于所述RAM电路生成针对其经指派处理设备的所述局部吞吐量调节功率限制管理响应来接收所述局部吞吐量调节功率限制管理响应；以及

基于所接收的局部吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

27.根据权利要求23所述的IC芯片，所述IC芯片进一步包括第二通信网络，所述第二通信网络通信耦合至所述多个LAM电路的各LAM电路、所述多个RAM电路的各RAM电路、及所述PEL电路；

所述多个LAM电路的各LAM电路被配置为基于所述第二通信网络上所述至少一个处理设备的所评估的功耗来生成所述活动功率事件；以及

所述多个RAM电路的各RAM电路被配置为在所述第二通信网络上生成所述聚合活动功率事件；以及

PEL电路被配置为接收由所述多个RAM电路在所述第二通信网络上生成的所述多个聚合活动功率事件。

28.根据权利要求1所述的IC芯片，所述IC芯片集成到选自由以下所组成的群组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统（GPS）设备；移动电话；蜂窝电话；智能电话；会话发起协议（SIP）电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理（PDA）；监测器；计算机监测器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘（DVD）播放器；便携式数字视频播放器；汽车；交通工具组件；航空电子系统；无人机；和多旋翼飞行器。

29.一种调节集成电路（IC）芯片中的功耗的方法，所述方法包括：

对多个处理设备的子集的至少一个处理设备的处理活动取样，以生成多个活动样本；

基于所述多个活动样本确定所述至少一个处理设备的电流流速；

确定所述至少一个处理设备的所述电流流速是否超出临限电流流速；

响应于确定所述至少一个处理设备的所述电流流速超出所述临限电流流速而调节所述至少一个处理设备的所述处理活动以调节其功耗；

基于所述多个活动样本而评估所述至少一个处理设备的所述功耗；

基于所述至少一个处理设备的所评估的功耗生成活动功率事件；

基于由多个局部区域管理（LAM）电路生成的活动功率事件而接收多个活动功率事件；以及

基于所接收的多个活动功率事件生成功率限制管理响应以使得所述功耗在所述IC芯片中被调节。

30.根据权利要求29所述的方法，其中：

对所述处理活动取样包括对所述至少一个处理设备的所述处理活动取样以生成多个网络活动样本，所述至少一个处理设备包括通信网络中的多个网络节点的至少一个网络节点；以及

确定所述电流流速包括基于包括所述多个网络活动样本的所述多个活动样本来确定所述至少一个网络节点的所述电流流速；以及

包括：

确定所述至少一个网络节点的所述电流流速是否超出所述临限电流流速；

响应于确定所述至少一个网络节点的所述电流流速超出所述临限电流流速而调节所述至少一个网络节点的所述处理活动以调节其功耗；

基于所述多个网络活动样本而评估所述至少一个网络节点的所述功耗；以及

基于所述至少一个网络节点的所评估的功耗生成所述活动功率事件。

31.根据权利要求30的方法，其中调节所述至少一个网络节点的所述处理活动包括响应于确定所述所指派网络节点的所述电流流速超出所述临限电流流速而选择性启用及停用所述至少一个网络节点的通信流。

32.根据权利要求29的方法，所述方法进一步包括对于所述多个LAM电路的各LAM电路：

对于所述多个活动样本的各接收到的活动样本：

使所述活动样本与下一传入的所评估电流需求相关；以及

将所述下一传入的所评估电流需求累加为下一所评估电流需求；

比较所述下一所评估电流需求与先前所评估电流需求以生成所述至少一个处理设备的下一电流流速；

确定所述至少处理设备的所述下一电流流速是否超出所述临限电流流速；以及

响应于确定所述至少一个处理设备的所述下一电流流速超出所述临限电流流速：

调节所述至少一个处理设备的所述处理活动以调节其功耗。

33.根据权利要求32所述的方法，其中：

接收所述多个活动样本包括接收用于目前局部时间窗的所述多个活动样本；以及

比较所述下一所评估电流需求包括比较所述目前局部时间窗的所述下一所评估电流需求与所述目前局部时间窗之前的先前局部时间窗的所述先前所评估电流需求，以生成所述至少一个处理设备的所述下一电流流速。

34.根据权利要求29所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的处理设备中的吞吐量是否应被调节；以及

响应于确定所述多个处理设备的所述处理设备中的所述吞吐量应被调节：

借由被配置为生成待由所述多个LAM电路的LAM电路接收的吞吐量调节功率限制管理响应来生成所述功率限制管理响应，所述LAM电路被指派给待进行吞吐量调节的所述处理设备；并且

对于所述多个LAM电路的各LAM电路，所述方法还包括：

响应于功率评估及限制（PEL）电路生成针对其经指派处理设备的所述吞吐量调节功率限制管理响应来接收所述吞吐量调节功率限制管理响应；以及

基于所接收的吞吐量调节功率限制管理响应来调节其经指派处理设备的所述处理活动，以调节其功耗。

35.根据权利要求29所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的吞吐量调节；以及

响应于确定至少一个处理设备的所述吞吐量调节：

借由被配置为生成吞吐量调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的所述吞吐量。

36.根据权利要求29所述的方法，所述方法还包括：

由一个或多个时钟电路的时钟电路生成时钟信号以时控所述多个处理设备的至少一个处理设备；

确定所述一个或多个时钟电路的至少一个时钟电路的时钟调节，以基于所接收的多个活动功率事件而对所述多个处理设备的至少一个处理设备的所述功耗进行时钟调节；以及

响应于确定所述至少一个处理设备的所述时钟调节：

借由被配置为生成时钟调节功率限制管理响应而生成所述功率限制管理响应以调节所述时钟信号。

37.根据权利要求29所述的方法，所述方法还包括：

基于所接收的多个活动功率事件来确定所述多个处理设备的至少一个处理设备的性能调节；以及

响应于确定所述至少一个处理设备的所述性能调节：

借由被配置为生成性能调节功率限制管理响应而生成所述功率限制管理响应以调节所述至少一个处理设备的性能。