CN121286117A - 半导体装置及半导体装置的制造方法 - Google Patents

Abstract

提供一种包括通态电流大的晶体管的半导体装置。半导体装置包括：半导体层、第一至第三导电层；以及第一及第二绝缘层。第一绝缘层具有到达第一导电层的第一开口部。第二导电层位于第一绝缘层上，并在与第一开口部重叠的区域中具有第二开口部。半导体层具有与第一导电层的顶面接触的第一区域以及与第一绝缘层的侧面接触的第二区域。第二绝缘层位于半导体层上。第三导电层具有隔着第二绝缘层与半导体层重叠的区域。第一区域及第二绝缘层都包含第一元素。第一元素为硼或磷。第二区域中的第一元素的浓度为第一区域中的第一元素的浓度的0.001倍以下。第一绝缘层的侧面与第一导电层的顶面所形成的角度为66度以上且90度以下。

Description

半导体装置及半导体装置的制造方法

技术领域

本发明的一个方式涉及一种半导体装置及其制造方法。本发明的一个方式涉及一种晶体管及其制造方法。本发明的一个方式涉及一种包括半导体装置的显示装置。

注意，本发明的一个方式不局限于上述技术领域。作为本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置（例如触摸传感器）、输入输出装置（例如触摸面板）、上述装置的驱动方法或制造方法。

注意，在本说明书等中，半导体装置是指利用半导体特性的装置，并是指包括半导体元件（晶体管、二极管、光电二极管等）的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，存储装置、显示装置、发光装置、照明装置以及电子设备本身是半导体装置，并且有时都包括半导体装置。

背景技术

包括晶体管的半导体装置被广泛应用于电子设备。例如，在显示装置中，通过缩小晶体管的占有面积，可以缩小像素尺寸，由此可以提高清晰度。因此，需要微型晶体管。

作为需要高清晰显示装置的设备，例如面向虚拟现实（VR：Virtual Reality）、增强现实（AR：Augmented Reality）、替代现实（SR：Substitutional Reality）以及混合现实（MR：Mixed Reality）的设备的开发很活跃。

作为显示装置，例如对具备有机EL（Electro Luminescence：电致发光）元件或发光二极管（LED：Light Emitting Diode）的发光装置进行开发。

在专利文献1中公开了一种使用有机EL元件的高清晰显示装置。

[先行技术文献]

[专利文献]

[专利文献1]国际专利申请公开第2016/038508号。

发明内容

发明所要解决的技术问题

本发明的一个方式的目的之一是提供一种包括微细尺寸的晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种包括沟道长度小的晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种包括通态电流大的晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种包括场效应迁移率高的晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种包括电特性良好的晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种高速工作的半导体装置。另外，本发明的一个方式的目的之一是提供一种占有面积小的半导体装置。另外，本发明的一个方式的目的之一是提供一种布线电阻低的半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的晶体管、半导体装置或显示装置。另外，本发明的一个方式的目的之一是提供一种高清晰显示装置。另外，本发明的一个方式的目的之一是提供一种生产率高的半导体装置或显示装置的制造方法。另外，本发明的一个方式的目的之一是提供一种新颖的晶体管、半导体装置、显示装置或者它们的制造方法。

注意，这些目的的记载并不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。可以从说明书、附图、权利要求书的记载中抽取上述目的以外的目的。

解决技术问题的手段

本发明的一个方式是一种半导体装置，该半导体装置包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层及第二绝缘层。第一绝缘层位于第一导电层上。第一绝缘层具有到达第一导电层的第一开口部。第二导电层位于第一绝缘层上。第二导电层在与第一开口部重叠的区域中具有第二开口部。半导体层在第一开口部中具有与第一导电层的顶面接触的第一区域以及与第一绝缘层的侧面接触的第二区域。第二绝缘层位于半导体层上。第三导电层具有隔着第二绝缘层与半导体层重叠的区域。第一区域及第二绝缘层都包含第一元素。第一元素为硼或磷。第二区域中的第一元素的浓度为第一区域中的第一元素的浓度的1×10^-3倍以下。第一开口部中的第一绝缘层的侧面与第一导电层的顶面所形成的角度为66度以上且90度以下。

在上述半导体装置中，优选的是，半导体层在第二开口部中具有与第二导电层的侧面接触的区域并且具有与第二导电层的顶面接触的第三区域。第三区域优选包含第一元素。第二区域中的第一元素的浓度优选为第三区域中的第一元素的浓度的1×10^-3倍以下。

本发明的一个方式是一种半导体装置，该半导体装置包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层及第二绝缘层。第一绝缘层位于第一导电层上。第一绝缘层具有到达第一导电层的第一开口部。第二导电层位于第一绝缘层上。第二导电层在与第一开口部重叠的区域中具有第二开口部。半导体层在第一开口部中具有与第一导电层的顶面接触的第一区域以及与第一绝缘层的侧面接触的第二区域。第二绝缘层位于半导体层上。第三导电层具有隔着第二绝缘层与半导体层重叠的区域。第一区域及第二绝缘层都包含第一元素。第一元素为硼或磷。第二区域中的第一元素的浓度为第一区域中的第一元素的浓度的1×10^-3倍以下。在垂直于第一导电层的顶面的方向上，第二绝缘层的与第二区域接触的部分的厚度为第二绝缘层的与第一区域接触的部分的厚度的2.5倍以上。

在上述半导体装置中，优选的是，半导体层在第二开口部中具有与第二导电层的侧面接触的区域并且具有与第二导电层的顶面接触的第三区域。第三区域优选包含第一元素。在垂直于第一导电层的顶面的方向上，第二绝缘层的与第二区域接触的部分的厚度优选为第二绝缘层的与第三区域接触的部分的厚度的2.5倍以上。

在上述半导体装置中，第一区域优选包含氢。第一区域中的氢浓度优选高于第二区域中的氢浓度。

在上述半导体装置中，第一区域优选包含第二元素。第二元素优选为氩、氪或氙。第一区域中的第二元素的浓度优选高于第二区域中的第二元素的浓度。

在上述半导体装置中，半导体层优选包含金属氧化物。

在上述半导体装置中，第一绝缘层优选包括第三绝缘层、第三绝缘层上的第四绝缘层及第四绝缘层上的第五绝缘层。第三绝缘层及第五绝缘层优选都包含硅及氮。第四绝缘层优选包含硅及氧。

在上述半导体装置中，第一绝缘层优选包括第三绝缘层、第三绝缘层上的第四绝缘层及第四绝缘层上的第五绝缘层。第三绝缘层优选包含硅及氮。第四绝缘层优选包含硅及氧。第五绝缘层优选包含铝和铪中的一方或双方以及氧。

本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：形成第一导电层；在第一导电层上形成第一绝缘膜；在第一绝缘膜上形成第一导电膜；在对第一导电膜及第一绝缘膜进行加工以形成具有到达第一导电层的第一开口部的第一绝缘层的同时，形成具有与第一开口部重叠的第二开口部的第二导电层；在第一导电层、第一绝缘层及第二导电层上形成半导体层；在半导体层上形成第二绝缘层；通过第二绝缘层利用等离子体离子掺杂法或离子注入法对半导体层供应第一元素；在第二绝缘层上形成第三导电层。第一元素为硼或磷。半导体层具有与第一导电层的顶面接触的第一区域以及与第一绝缘层的侧面接触的第二区域。第一区域及第二绝缘层都包含第一元素。由下述算式（1）表示的Pa为1×10^-3以下。

[算式1]

在上述算式（1）中，θ小于90度，并且表示第一绝缘层的第一开口部的侧面与第一导电层的顶面所形成的角度。α是大于0的实数，并且表示供应第一元素时相对于离子投影射程的标准偏差之比。β是大于0的实数，并且表示在垂直于第一导电层的顶面的方向上相对于第二绝缘层的沿着第一绝缘层的顶面设置的部分的厚度的第二绝缘层的沿着第一绝缘层的侧面设置的部分的厚度之比。

在上述半导体装置的制造方法中，优选的是，在供应第一元素之前，通过第二绝缘层利用等离子体离子掺杂法或离子注入法对半导体层供应第二元素。第二元素优选为氩、氪或氙。

发明效果

根据本发明的一个方式，可以提供一种包括微细尺寸的晶体管的半导体装置。另外，可以提供一种包括沟道长度小的晶体管的半导体装置。另外，可以提供一种包括通态电流大的晶体管的半导体装置。另外，可以提供一种包括场效应迁移率高的晶体管的半导体装置。另外，可以提供一种包括电特性良好的晶体管的半导体装置。另外，可以提供一种高速工作的半导体装置。另外，可以提供一种占有面积小的半导体装置。另外，可以提供一种布线电阻低的半导体装置。另外，可以提供一种功耗低的半导体装置或显示装置。另外，可以提供一种可靠性高的晶体管、半导体装置或显示装置。另外，可以提供一种高清晰显示装置。另外，可以提供一种生产率高的半导体装置或显示装置的制造方法。另外，可以提供一种新颖的晶体管、半导体装置、显示装置或者它们的制造方法。

注意，这些效果的记载并不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。可以从说明书、附图、权利要求书的记载中抽取上述效果以外的效果。

附图简要说明

图1A是示出半导体装置的一个例子的俯视图。图1B及图1C是示出半导体装置的一个例子的截面图。

图2A至图2D是示出半导体装置的一个例子的立体图。

图3A是示出半导体装置的一个例子的俯视图。图3B是示出半导体装置的一个例子的截面图。

图4是示出半导体装置的一个例子的截面图。

图5A及图5B是示出杂质元素的浓度的一个例子的图。

图6是示出杂质元素的浓度比的一个例子的图。

图7是示出半导体装置的一个例子的截面图。

图8A及图8B是示出杂质元素的浓度比的一个例子的图。

图9是示出杂质元素的浓度比的一个例子的图。

图10是示出半导体装置的一个例子的截面图。

图11A至图11D是示出半导体装置的一个例子的截面图。

图12是示出半导体装置的一个例子的截面图。

图13A至图13C是示出半导体装置的一个例子的截面图。

图14A及图14B是示出半导体装置的一个例子的截面图。

图15A及图15B是示出半导体装置的一个例子的截面图。

图16A及图16B是示出半导体装置的一个例子的截面图。

图17A及图17B是示出半导体装置的一个例子的截面图。

图18是示出半导体装置的一个例子的截面图。

图19A及图19B是示出半导体装置的一个例子的截面图。

图20A是示出半导体装置的一个例子的俯视图。图20B及图20C是示出半导体装置的一个例子的截面图。

图21A至图21I是示出半导体装置的一个例子的电路图。

图22A是示出半导体装置的一个例子的俯视图。图22B及图22C是示出半导体装置的一个例子的截面图。

图23A是示出半导体装置的一个例子的俯视图。图23B及图23C是示出半导体装置的一个例子的截面图。

图24A是示出半导体装置的一个例子的俯视图。图24B是示出半导体装置的一个例子的截面图。

图25A是示出半导体装置的一个例子的俯视图。图25B是示出半导体装置的一个例子的截面图。

图26A及图26B是半导体装置的等效电路图。图26C是示出半导体装置的一个例子的俯视图。

图27是示出半导体装置的一个例子的截面图。

图28是示出半导体装置的一个例子的立体图。

图29A至图29D是示出半导体装置的一个例子的立体图。

图30A及图30B是半导体装置的等效电路图。图30C是示出半导体装置的一个例子的俯视图。

图31是示出半导体装置的一个例子的截面图。

图32是示出半导体装置的一个例子的立体图。

图33A至图33D是示出半导体装置的一个例子的立体图。

图34A至图34E是示出半导体装置的制造方法的一个例子的截面图。

图35A至图35D是示出半导体装置的制造方法的一个例子的截面图。

图36A至图36C是示出半导体装置的制造方法的一个例子的截面图。

图37是示出半导体装置的制造方法的一个例子的截面图。

图38A及图38B是示出半导体装置的制造方法的一个例子的截面图。

图39是示出显示装置的一个例子的立体图。

图40A及图40B是示出显示装置的一个例子的截面图。

图41是示出显示装置的一个例子的截面图。

图42A至图42C是示出显示装置的一个例子的截面图。

图43A及图43B是示出显示装置的一个例子的截面图。

图44是示出显示装置的一个例子的截面图。

图45是示出显示装置的一个例子的截面图。

图46是示出显示装置的一个例子的截面图。

图47A及图47B是示出显示装置的一个例子的截面图。

图48A至图48D是示出电子设备的一个例子的图。

图49A至图49F是示出电子设备的一个例子的图。

图50A至图50G是示出电子设备的一个例子的图。

实施发明的方式

参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。

注意，在下面说明的发明结构中，在不同的附图中共用相同的符号来显示相同的部分或具有相同功能的部分，而省略反复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加符号。

为了便于理解，有时附图中示出的各构成的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明并不必然限于附图中公开的位置、大小及范围等。

注意，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不限制构成要素的个数或构成要素的顺序（例如，工序顺序或叠层顺序）。此外，在本说明书中的某一部分对构成要素附加的序数词与在本说明书中的其他部分或权利要求书对该构成要素附加的序数词有时不一致。

另外，根据情况或状态，可以互相调换“膜”和“层”。例如，可以将“导电层”变换为“导电膜”。此外，可以将“绝缘膜”变换为“绝缘层”。

晶体管是半导体元件的一种，并且可以实现放大电流或电压的功能以及控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET（Insulated Gate Field EffectTransistor：绝缘栅场效应晶体管）和薄膜晶体管（TFT：Thin Film Transistor）。

在使用极性不同的晶体管的情况或电路工作的电流方向变化的情况等下，“源极”及“漏极”的功能有时被互相调换。因此，在本说明书中，可以互相调换使用“源极”和“漏极”。注意，根据情况可以将晶体管的源极和漏极适当地换称为源极端子及漏极端子或源电极及漏电极等。

在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”除了电极或布线以外还包括晶体管等开关元件、电阻元件、线圈、其他具有各种功能的元件等。

在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态（也称为非导通状态、遮断状态）时的源极和漏极之间的泄漏电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth（p沟道型晶体管中Vgs高于Vth）的状态。

在本说明书等中，构成要素的顶面形状是指俯视（也称为从平面看）时的该构成要素的轮廓形状。另外，俯视是指从该构成要素的被形成面或形成有该构成要素的支撑体（例如衬底）表面的法线方向看。

在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的轮廓的至少一部分重叠。例如，包括上层及下层通过同一的掩模图案或其一部分同一的掩模图案被加工的情况。但是，实际上有轮廓不重叠的情况，有时上层位于下层的内侧或者上层位于下层的外侧，该情况也可以说“顶面形状大致一致”。当顶面形状一致或大致一致时，也可以说端部对齐或大致对齐。

注意，在本说明书等中，锥形形状是指构成要素的侧面的至少一部分相对于衬底面或被形成面倾斜地设置的形状。另外，有时将倾斜侧面与衬底面或被形成面所形成的角度称为锥角。在此，构成要素的侧面、衬底面及被形成面不一定必须完全平坦，也可以是具有微小曲率的近似平面状或具有微细凹凸的近似平面状。

在本说明书等中，有时将使用金属掩模或FMM（Fine Metal Mask，高精细金属掩模）制造的器件称为具有MM（Metal Mask）结构的器件。此外，在本说明书等中，有时将不使用金属掩模或FMM制造的器件称为具有MML（Metal Mask Less）结构的器件。注意，因为MML结构的器件可以不使用金属掩模制造，所以可以超过起因于金属掩模的对准精度的清晰度的上限。此外，MML结构的器件可以不需要金属掩模的制造所需要的设备及金属掩模的洗涤工序。此外，MML结构的器件可以降低制造成本，所以适合于大量生产。

在本说明书等中，有时将在发光波长不同的发光元件（也称为发光器件）中分别制造发光层的结构称为SBS（Side By Side）结构。SBS结构由于可以对各发光元件使材料及结构最优化，材料及结构的选择自由度得到提高，可以容易实现亮度及可靠性的提高。

在本说明书等中，有时将空穴或电子表示为“载流子”。例如，有时将发光元件中的空穴注入层或电子注入层称为“载流子注入层”，将空穴传输层或电子传输层称为“载流子传输层”，将空穴阻挡层或电子阻挡层称为“载流子阻挡层”。注意，上述载流子注入层、载流子传输层及载流子阻挡层有时无法明确地进行区分。另外，有时一个层兼具载流子注入层、载流子传输层和载流子阻挡层中的两者或三者的功能。

在本说明书等中，发光元件在一对电极间包括EL层。EL层至少包括发光层。在此，作为EL层所包括的层（也被称为功能层），可以举出发光层、载流子注入层（空穴注入层及电子注入层）、载流子传输层（空穴传输层及电子传输层）及载流子阻挡层（空穴阻挡层及电子阻挡层）等。在本说明书等中，受光元件（也被称为受光器件）在一对电极之间至少包括用作光电转换层的活性层。在本说明书等中，有时将一对电极中的一方记为像素电极且将另一方记为公共电极。

在本说明书等中，牺牲层（也可以称为掩模层）至少位于发光层（更具体而言是构成EL层的层中被加工为岛状的层）的上方，并且在制造工序中具有保护该发光层的功能。

在本说明书等中，断开是指层、膜或电极因被形成面的形状（例如台阶等）而断开的现象。

（实施方式1）

在本实施方式中，参照图1A至图33D说明本发明的一个方式的半导体装置。

本发明的一个方式是一种半导体装置，该半导体装置包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层以及第二绝缘层。第一导电层被用作晶体管的源电极和漏电极中的一个，第二导电层被用作晶体管的源电极和漏电极中的另一个。第三导电层被用作一个栅电极。第二绝缘层被用作栅极绝缘层。半导体层的与第一导电层接触的区域被用作源极区域和漏极区域中的一个，半导体层的与第二导电层接触的区域被用作另一个。

第一绝缘层位于第一导电层上，并具有到达第一导电层的第一开口部。第一绝缘层的第一开口部中的侧面与第一导电层的顶面所形成的角度为66度以上且90度以下。第二导电层位于第一绝缘层上，并在与第一开口部重叠的区域中具有第二开口部。半导体层在第一开口部中具有与第一导电层的顶面接触的第一区域以及与第一绝缘层的侧面接触的第二区域。另外，半导体层在第二开口部中具有与第二导电层的侧面接触的区域并且具有与第二导电层的顶面接触的第三区域。第二绝缘层位于半导体层上。第三导电层具有隔着第二绝缘层与半导体层重叠的区域。

第一区域、第三区域及第二绝缘层都包含杂质元素。作为杂质元素，优选使用第一元素。作为第一元素，优选使用硼、铝、铟、碳、硅、锗、锡、磷、砷、锑、镁、钙、钛、铜、锌、钨、钼、钽、铪、铈及贵气体（氦、氖、氩、氪、氙等）中的一种或多种。

通过第一区域及第三区域包含杂质元素，可以降低源极区域及漏极区域的电阻，从而可以实现通态电流大的晶体管。

第二区域被用作晶体管的沟道形成区域。第二区域中的第一元素的浓度优选为第一区域中的第一元素的浓度的1×10^-3倍以下。第二区域中的第一元素的浓度优选为第三区域中的第一元素的浓度的1×10^-3倍以下。通过降低第二区域中的第一元素的浓度，可以抑制阈值电压的漂移，从而可以实现具有良好的电特性的晶体管。

本发明的一个方式的晶体管的源电极与漏电极位于不同的高度，因此流过半导体层的电流在高度方向上流过。也就可以说，沟道长度方向具有高度方向（垂直方向）的成分，因此本发明的一个方式的晶体管也可以被称为VFET（Vertical Field EffectTransistor：垂直场效应晶体管）、垂直晶体管、垂直沟道晶体管等。

因为可以重叠设置源电极、半导体层和漏电极，所以可以使本发明的一个方式的晶体管的占有面积比将半导体层配置为平面状的所谓的平面晶体管小得多。

<结构例子1>

〔结构例子1-1〕

对本发明的一个方式的半导体装置进行说明。图1A示出半导体装置10的俯视图（也称为平面图）。图1B示出沿着图1A中的点划线A1-A2的截断面的截面图，图1C示出沿着点划线B1-B2的截断面的截面图。注意，在图1A中，省略半导体装置10的构成要素的一部分（栅极绝缘层等）。关于半导体装置的俯视图，后面的附图与图1A同样地也省略构成要素的一部分。图2A至图2D示出半导体装置10的立体图。图2B示出沿着图2A中的点划线C1-C2的截断面。在图2C中以透视的方式示出图2A所示的绝缘层，以虚线示出其轮廓。同样地，在图2D中以透视的方式示出图2B所示的绝缘层，以虚线示出其轮廓。图3A及图3B示出图1A及图1B的放大图。

半导体装置10包括晶体管100及绝缘层110。半导体装置10设置在衬底102上。

晶体管100包括导电层104、绝缘层106、半导体层108、导电层112a以及导电层112b。导电层104被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。导电层112a被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。在半导体层108中，源电极与漏电极之间的隔着栅极绝缘层与栅电极重叠的区域被用作沟道形成区域。此外，在半导体层108中，与源电极接触的区域被用作源极区域，与漏电极接触的区域被用作漏极区域。

衬底102上设置有导电层112a，导电层112a上设置有绝缘层110，绝缘层110上设置有导电层112b。绝缘层110与导电层112a及导电层112b接触并具有被它们夹持的区域。导电层112a具有隔着绝缘层110与导电层112b重叠的区域。绝缘层110具有到达导电层112a的开口部141。也可以说在开口部141中导电层112a露出。导电层112b在与导电层112a重叠的区域具有开口部143。开口部143设置在与开口部141重叠的区域。

半导体层108以覆盖开口部141及开口部143的方式设置。半导体层108具有在开口部141中与导电层112a的顶面接触的区域及与绝缘层110的侧面接触的区域，并具有在开口部143中与导电层112b的侧面接触的区域。再者，半导体层108优选具有与导电层112b的顶面接触的区域。半导体层108具有沿着导电层112b的顶面及侧面、绝缘层110的侧面以及导电层112a的顶面的形状的形状。

对用于半导体层108的半导体材料没有特别的限制。例如，可以使用由单个元素构成的半导体或化合物半导体。作为由单个元素构成的半导体例如可以举出硅或锗。作为化合物半导体例如可以举出砷化镓及硅锗。除此之外，作为化合物半导体例如可以举出有机半导体、氮化物半导体及氧化物半导体（OS：Oxide Semiconductor）。注意，这些半导体材料也可以包含杂质作为掺杂剂。

对用于半导体层108的半导体材料的结晶性没有特别的限制，可以使用非晶半导体、单晶半导体或具有单晶以外的结晶性的半导体（微晶半导体、多晶半导体或其一部分具有结晶区域的半导体）。当使用单晶半导体或具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。

作为半导体层108，例如可以使用硅。作为硅，可以举出单晶硅、多晶硅、微晶硅及非晶硅。作为多晶硅，例如可以举出低温多晶硅（LTPS：Low Temperature Poly Silicon）。作为沟道形成区域使用非晶硅的晶体管可以形成在大型玻璃衬底上，可以以低成本制造。作为沟道形成区域使用多晶硅的晶体管具有高场效应迁移率而能够进行高速工作。此外，作为沟道形成区域使用微晶硅的晶体管与使用非晶硅的晶体管相比具有高场效应迁移率而能够进行高速工作。

半导体层108优选包含呈现半导体特性的金属氧化物（也称为氧化物半导体）。与使用非晶硅的晶体管相比，使用氧化物半导体的晶体管（以下记为OS晶体管）的场效应迁移率非常高。另外，OS晶体管的关态电流极小，可以长期间保持与该晶体管串联连接的电容器中储存的电荷。另外，通过使用OS晶体管，可以降低半导体装置的功耗。

半导体层108在其一部分具有区域108Da，在其另一部分具有区域108Db。区域108Da及区域108Db都包含杂质元素。区域108Da及区域108Db是与半导体层108的其他区域（例如沟道形成区域）相比杂质元素的浓度高且电阻低的区域（以下也记作低电阻区域）。在半导体层108中，沟道形成区域位于区域108Da与区域108Db之间。

在图1B、图1C及图3B中，示出在半导体层108的与导电层112a的顶面接触的区域中位于导电层112a的顶面与导电层104的底面之间的区域形成有区域108Da的例子。形成区域108Da的区域不局限于此，例如，可以采用与导电层112a的顶面接触的整个区域形成有区域108Da的结构。例如，杂质元素有时在将杂质元素供应到半导体层108时扩散，或者因在供应杂质元素后的工序中施加的热而扩散。

图1B、图1C及图3B示出在半导体层108的与导电层112b的顶面接触的区域形成有区域108Db的例子。另外，区域108Db可以还设置在半导体层108的与导电层112b的侧面接触的区域。另外，区域108Db可以还设置在半导体层108的与绝缘层110的侧面接触的区域的一部分。

作为杂质元素，优选使用第一元素。或者，作为杂质元素，优选使用第一元素和氢的双方。

作为第一元素，优选使用硼、铝、铟、碳、硅、锗、锡、磷、砷、锑、镁、钙、钛、铜、锌、钨、钼、钽、铪、铈及贵气体（氦、氖、氩、氪、氙等）中的一种或多种。

第一元素不局限于上述元素，可以使用包括在第一过渡元素（3d过渡元素、3d过渡金属）、第二过渡元素（4d过渡元素、4d过渡金属）、第三过渡元素（5d过渡元素、5d过渡金属）、碱土金属元素和稀土元素中的元素中的一种或多种。

通过对源极区域及漏极区域供应第一元素（也可以说添加第一元素或注入第一元素），在源极区域及漏极区域中产生氧空位（V_O：Oxygen Vacancy）。并且，由于氢进入该氧空位（V_O）的缺陷（以下也记为V_OH）而产生载流子。由此，可以降低源极区域及漏极区域的电阻。此外，可以降低半导体层108的电阻、半导体层108与导电层112a的接触电阻及半导体层108与导电层112b的接触电阻。因此，可以增大晶体管100的通态电流。通过增大通态电流，可以降低晶体管100的工作电压。由此，可以降低半导体装置的功耗。

当作为第一元素使用容易与氧键合的元素时，第一元素夺取半导体层108中的氧，以与氧键合的状态存在。另外，在半导体层108中产生氧空位（V_O）。当作为第一元素使用与氧键合而变稳定的元素时，半导体层108中的第一元素以氧化状态稳定地存在，因此不容易因晶体管100的制造工序中施加的热等而脱离，从而可以保持低电阻。由此，作为第一元素，优选使用至少在制造工序中的温度下其氧化物可以以固体存在的元素。具体而言，作为优选的第一元素，可以举出氢以外的典型非金属元素、典型金属元素及过渡元素（过渡金属），作为特别优选的第一元素，可以举出硼、磷、镁、铝及硅。

如此，优选使用硼、磷、镁、铝或硅作为第一元素之一。尤其是，作为第一元素之一优选使用硼或磷。

除了产生氧空位的功能以外，氢还具有与氧空位键合的功能，所以适合用作杂质元素。

可以适当地使用等离子体离子掺杂法或离子注入法供应杂质元素。在这些方法中，可以根据离子的加速能量及剂量以高精度控制深度方向的浓度分布。另外，通过利用使源气体离子化来对该离子进行质量分离而供应的离子注入法，可以供应规定质量的离子，由此可以提高被供应的杂质元素的纯度。或者，通过利用不进行离子质量分离而供应的等离子体离子掺杂法，可以提高生产率。

在作为第一元素使用硼时，作为源气体例如可以使用BF₃气体。在作为第一元素使用磷的情况下，作为源气体例如可以使用PH₃气体。另外，通过对从这些气体产生的离子进行质量分离而供应，可以将规定质量的离子供应到区域108Da及区域108Db，所以是更优选的。

通过作为杂质元素使用第一元素和氢的双方，可以容易降低区域108Da及区域108Db的电阻并保持电阻低的状态。

在供应第一元素和氢的双方时，作为源气体可以使用包含第一元素及氢的气体（例如PH₃气体及B₂H₆气体）。或者，作为源气体，也可以使用包含第一元素的气体与包含氢的气体的混合气体。通过使用包含第一元素及氢的源气体，可以不对从源气体产生的离子进行质量分离而供应，由此可以提高生产率，所以是优选的。例如，通过作为源气体使用B₂H₆气体，可以供应硼和氢作为杂质元素。此外，例如通过作为源气体使用PH₃气体，可以供应磷和氢作为杂质元素。

区域108Da优选包括杂质元素的浓度Na为1×10¹⁹atoms/cm³以上且1×10²³atoms/cm³以下的部分，更优选包括该浓度为5×10¹⁹atoms/cm³以上且5×10²²atoms/cm³以下的部分，进一步优选包括该浓度为5×10¹⁹atoms/cm³以上且5×10²¹atoms/cm³以下的部分。例如，在作为第一元素使用硼时，区域108Da优选包括硼浓度Na在上述范围内的部分。

区域108Db优选包括杂质元素的浓度Nb为1×10¹⁹atoms/cm³以上且1×10²³atoms/cm³以下的部分，更优选包括该浓度为5×10¹⁹atoms/cm³以上且5×10²²atoms/cm³以下的部分，进一步优选包括该浓度为5×10¹⁹atoms/cm³以上且5×10²¹atoms/cm³以下的部分。例如，在作为第一元素使用硼时，区域108Db优选包括硼浓度Nb在上述范围内的部分。

在区域108Da包含两种以上的杂质元素时，优选的是至少一种的浓度在上述范围内。另外，更优选的是各杂质元素的浓度都在上述范围内。区域108Db也是同样的。

注意，在对区域108Da及区域108Db供应杂质元素时，有时杂质元素也被供应到半导体层108的沟道形成区域。或者，由于制造工序中施加的热的影响等，有时包含在区域108Da及区域108Db中的杂质元素的一部分扩散到沟道形成区域。

半导体层108的沟道形成区域中的杂质元素的浓度Nc优选低。浓度Nc优选低于区域108Da中的杂质元素的浓度Na。浓度Nc优选低于区域108Db中的杂质元素的浓度Nb。由此，可以抑制沟道形成区域的载流子浓度增高。在此，当沟道形成区域的载流子浓度高时，有时晶体管的阈值电压漂移而栅电压为0V时流过的漏电流（以下也记为截止电流）增大。例如，在n沟道型晶体管中，在阈值电压负向漂移时，有时截止电流增大。通过抑制沟道形成区域的载流子浓度增高，阈值电压的漂移得到抑制，从而可以实现截止电流小的晶体管。因此，可以实现功耗低的半导体装置。

浓度Nc优选为浓度Na的1×10^-1倍以下，更优选为1×10^-2倍以下，进一步优选为1×10^-3倍以下，更进一步优选为1×10^-4倍以下。同样地，浓度Nc优选为浓度Nb的1×10^-1倍以下，更优选为1×10^-2倍以下，进一步优选为1×10^-3倍以下，更进一步优选为1×10^-4倍以下。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

相对于浓度Na的浓度Nc之比Pa可以由算式（2）表示。相对于浓度Nb的浓度Nc之比Pb可以由算式（3）表示。比Pa及比Pb都是无量纲量且是大于0的实数。

[算式2]

比Pa及比Pb都优选为1×10^-1以下，更优选为1×10^-2以下，进一步优选为1×10^-3以下，更进一步优选为1×10^-4以下。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

在半导体层108的沟道形成区域、区域108Da及区域108Db中的杂质元素的浓度（在此为浓度Na、浓度Nb及浓度Nc）的分析中，例如可以使用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）或X射线光电子能谱法（XPS：X-ray PhotoelectronSpectrometry或ESCA：Electron Spectrometry for Chemical Analysis）。在利用XPS分析的情况下，通过组合来自样品的表面一侧或背面一侧的离子溅射和XPS分析，可以得知深度方向上的浓度分布。另外，如上所述，沟道形成区域中的浓度Nc优选低。因此，浓度Nc有时难以定量或低于检测下限。

在本发明的一个方式的半导体装置的制造中，优选使用与沟道形成区域相比更容易对半导体层108的源极区域及漏极区域供应杂质元素的方法。优选从垂直于或大致垂直于衬底102的顶面的方向供应杂质元素。此时，在半导体层108中，与平行于或大致平行于衬底102的顶面的区域相比，供应到倾斜于衬底102的顶面的区域的杂质元素的量少。就是说，与沟道形成区域相比，供应到半导体层108的源极区域及漏极区域的杂质元素的量多。因此，可以优先降低源极区域及漏极区域的电阻。

作为绝缘层110，可以使用无机绝缘层和有机绝缘层中的一方或双方。作为可用于有机绝缘层的材料，例如可以举出丙烯酸树脂及聚酰亚胺树脂。绝缘层110优选包括一层以上的无机绝缘层。作为可用于无机绝缘层的材料，例如可以举出氧化物、氮化物、氧氮化物及氮氧化物。作为氧化物，例如可以举出氧化硅、氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、氧化铈、镓锌氧化物及铝酸铪。作为氮化物，例如可以举出氮化硅及氮化铝。作为氧氮化物，例如可以举出氧氮化硅、氧氮化铝、氧氮化镓、氧氮化钇及氧氮化铪。作为氮氧化物，例如可以举出氮氧化硅及氮氧化铝。

注意，在本说明书等中，氧氮化物是指在其组成中含氧量多于含氮量的材料。氮氧化物是指在其组成中含氮量多于含氧量的材料。

绝缘层110具有与半导体层108接触的区域。在作为半导体层108使用金属氧化物时，为了提高半导体层108与绝缘层110的界面特性，绝缘层110的与半导体层108接触的区域的至少一部分优选包含氧。具体而言，绝缘层110中的与半导体层108的沟道形成区域接触的部分优选包含氧。绝缘层110中的与半导体层108的沟道形成区域接触的部分可以适当地使用氧化物和氧氮化物中的一个以上。

在作为半导体层108使用金属氧化物时，优选绝缘层110的与半导体层108接触的区域的至少一部分通过加热释放氧。因此，从绝缘层110向半导体层108供应氧，所以可以减少半导体层108中的氧空位（V_O）及V_OH。

用作晶体管100的栅极绝缘层的绝缘层106以覆盖开口部141及开口部143的方式设置。绝缘层106设置在半导体层108、导电层112b及绝缘层110上。绝缘层106包括与半导体层108的顶面及侧面、导电层112b的顶面及侧面以及绝缘层110的顶面接触的区域。绝缘层106具有沿着绝缘层110的顶面、导电层112b的顶面及侧面、半导体层108的顶面及侧面以及导电层112a的顶面的形状的形状。

图3B示出绝缘层106的与区域108Da接触的部分的厚度Ta、与区域108Db接触的部分的厚度Tb及与沟道形成区域接触的部分的厚度Tc。厚度Ta、厚度Tb及厚度Tc都是垂直于或大致垂直于绝缘层106的被形成面的方向上的厚度。更具体而言，厚度Ta是沿着导电层112a的顶面设置的半导体层108的顶面与绝缘层106的顶面的最短距离。厚度Tb是沿着导电层112b的顶面设置的半导体层108的顶面与绝缘层106的顶面的最短距离。厚度Tc是沿着绝缘层110的侧面设置的半导体层108的绝缘层106一侧的侧面与绝缘层106的导电层104一侧的侧面的最短距离。虽然图3B示出厚度Ta、厚度Tb及厚度Tc彼此相同，但是本发明的一个方式不局限于此。厚度Ta、厚度Tb及厚度Tc的一部分或全部也可以不同。

如上所述，绝缘层106的一部分被用作栅极绝缘层。绝缘层106的与沟道形成区域接触的部分的厚度Tc优选为1nm以上且200nm以下，更优选为1nm以上且150nm以下，进一步优选为1nm以上且100nm以下。例如，在沟道长度为100nm以上且500nm以下的情况下，厚度Tc优选为30nm以上且100nm以下。另外，例如，在沟道长度为10nm以上且100nm以下的情况下，厚度Tc优选为1nm以上且50nm以下。另外，例如，在沟道长度为1nm以上且10nm以下时，厚度Tc优选为1nm以上且10nm以下。

用作晶体管100的栅电极的导电层104设置在绝缘层106上，并包括与绝缘层106的顶面接触的区域。导电层104包括隔着绝缘层106与半导体层108重叠的区域。导电层104具有沿着绝缘层106的顶面形状的形状。

晶体管100是在半导体层108的上方具有栅电极的所谓顶栅型晶体管。再者，由于半导体层108的底面与源电极及漏电极接触，所以可以说是TGBC（Top Gate BottomContact：顶栅底接触）型晶体管。此外，在晶体管100中源电极与漏电极的对于被形成面的衬底102的表面的高度互不相同，在垂直于或大致垂直于衬底102的表面的方向上漏极电流流过。也可以说，在晶体管100中，在纵向方向或大致纵向方向上漏极电流流过。因此，可以说本发明的一个方式的晶体管是VFET。

晶体管100可以由设置在导电层112a与导电层112b之间的绝缘层110的厚度控制沟道长度。因此，可以以高精度制造具有比用于晶体管的制造的曝光装置的曝光的最小尺寸小的沟道长度的晶体管。此外，可以减少多个晶体管100间的特性不均匀。因此，半导体装置10的工作稳定，可以提高可靠性。此外，当晶体管的特性不均匀减少时，电路设计自由度提升，还可以降低半导体装置的工作电压。由此，可以降低半导体装置的功耗。

因为可以重叠设置源电极、半导体层和漏电极，所以可以使本发明的一个方式的晶体管的占有面积比将半导体层配置为平面状的所谓的平面晶体管小得多。

导电层112a、导电层112b及导电层104可以都被用作布线，晶体管100可以设置在这些布线重叠的区域。也就是说，在包括晶体管100及布线的电路中，可以缩小晶体管100及布线的占有面积。因此，可以缩小电路的占有面积来实现小型半导体装置。

例如，在将本发明的一个方式的半导体装置用于显示装置的像素电路时，可以缩小像素电路的占有面积，可以实现高清晰显示装置。此外，例如，在将本发明的一个方式的半导体装置用于显示装置的驱动电路（例如，栅极线驱动电路和源极线驱动电路中的一方或双方）时，可以缩小驱动电路的占有面积，因此可以实现窄边框的显示装置。

绝缘层110优选具有叠层结构。图1B等示出绝缘层110包括绝缘层110a、绝缘层110a上的绝缘层110b、绝缘层110b上的绝缘层110c的例子。绝缘层110a、绝缘层110b及绝缘层110c都可以使用在绝缘层110的说明中举出的材料。

半导体层108中的与绝缘层110b接触的区域被用作沟道形成区域。绝缘层110b优选包含氧，优选使用上述氧化物和氧氮化物中的一个或多个。具体而言，绝缘层110b可以适当地使用氧化硅和氧氮化硅中的一个或两个。

绝缘层110b更优选使用通过加热释放氧的材料。通过在半导体装置10的制造工序中施加的热而绝缘层110b释放氧，由此可以将氧供应到半导体层108。通过从绝缘层110b向半导体层108，尤其是向半导体层108的沟道形成区域供应氧，氧空位（V_O）得到填补，可以减少氧空位（V_O）。另外，可以减少V_OH。因此，可以实现呈现良好的电特性且可靠性高的晶体管。

例如，通过在含氧气氛下进行加热处理或者在含氧气氛下进行等离子体处理，可以将氧供应到绝缘层110b。另外，也可以在含氧气氛下利用溅射法在绝缘层110b的顶面形成膜来供应氧。然后，也可以去除该膜。另外，关于将氧供应到绝缘层110b的方法，将在实施方式2中具体说明。

绝缘层110b优选利用溅射法或等离子体增强化学气相沉积（PECVD：PlasmaEnhanced Chemical Vapor Deposition）法等沉积方法形成。尤其是，通过利用作为沉积气体不使用包含氢的气体（例如氢气体及氨气体）的方法形成，可以形成含氢量极少的膜。绝缘层110b可以特别优选利用溅射法。由此，可以抑制氢被供应到沟道形成区域，而可以使晶体管100的电特性稳定。

绝缘层110a设置在绝缘层110b与导电层112a之间。绝缘层110c设置在绝缘层110b与导电层112b之间。从绝缘层110a及绝缘层110c各自的本身释放的杂质（例如氢及水）量优选少。再者，绝缘层110a及绝缘层110c优选都不容易透过物质（例如原子、分子及离子）。也可以说绝缘层110a及绝缘层110c被用作阻挡膜。具体而言，绝缘层110a及绝缘层110c优选都不容易使杂质过透。由此，可以抑制绝缘层110a及绝缘层110c中的杂质扩散到沟道形成区域。因此，可以实现呈现良好的电特性且可靠性高的晶体管。

绝缘层110a及绝缘层110c优选都使用不容易透过氧的料料。由此，可以抑制绝缘层110b中的氧经过绝缘层110a扩散到导电层112a一侧。同样地，可以抑制绝缘层110b中的氧经过绝缘层110c扩散到导电层112b一侧。由此，从绝缘层110b供应到半导体层108的沟道形成区域的氧量增加，可以减少沟道形成区域的氧空位（V_O）及V_OH。因此，可以实现呈现良好的电特性且可靠性高的晶体管。此外，可以抑制因绝缘层110b中的氧导致导电层112a氧化而导电层112a的电阻变高。同样地，可以抑制因绝缘层110b中的氧导致导电层112b的氧化而导电层112b的电阻变高。因此，可以实现通态电流大的晶体管。

此外，在本说明书等中，阻挡膜是指具有阻挡性的膜。阻挡性是指因对象的物质不容易扩散而抑制该物质透过膜的功能（也可以说透过性低）和俘获或固定（也称为吸杂）该物质的功能中的一方或双方。例如，可以将具有阻挡性的绝缘层称为阻挡绝缘层。

用作阻挡膜的绝缘层110a及绝缘层110c例如都可以使用包含铝及铪中的一方或双方的氧化物、包含镁的氧化物、包含镓的氧化物、包含硅的氮化物和包含硅的氮氧化物中的一个或多个。具体而言，绝缘层110a及绝缘层110c例如都可以适当地使用氧化铝、氧化铪、铝酸铪、氧化镁、氧化镓、镓锌氧化物、氮化硅和氮氧化硅中的一个或多个。此外，绝缘层110a及绝缘层110c可以使用相同的材料。或者，绝缘层110a及绝缘层110c可以使用不同的材料。

通过作为绝缘层110c使用氧化物或氧氮化物，可以在形成绝缘层110c（或成为绝缘层110c的绝缘膜）时对绝缘层110b（或成为绝缘层110b的绝缘膜）供应氧。

在本说明书等中，不同的材料是指构成元素的一部分或全部不同的材料或者构成元素相同而组成不同的材料。

杂质元素优选通过绝缘层106被供应到半导体层108。通过绝缘层106对半导体层108供应杂质元素，由此可以减少供应时半导体层108受到的损伤。参照图4说明杂质元素的供应。图4的下侧示出通过绝缘层106对半导体层108供应杂质元素时的绝缘层106、半导体层108及其附近的截面图。在此，以从垂直于衬底102的顶面的方向供应杂质元素的情况为例进行说明。另外，在图4所示的截面图中，绝缘层106的表面（具体而言，绝缘层106的顶面及侧面）平行于作为绝缘层106的被形成面的半导体层108的顶面及侧面。

图4示出在被供应杂质元素的方向（在此为垂直于衬底102的顶面的方向）上的绝缘层106的沿着绝缘层110的侧面设置的区域的厚度Td。作为厚度Td，例如可以使用从绝缘层110b的顶面端部与底面端部的中间点向被供应杂质元素的方向（在此为垂直于衬底102的顶面的方向）延伸的直线上的绝缘层106的厚度。与厚度Td相比，沿着导电层112a的顶面设置的区域的厚度Ta及沿着导电层112b的顶面设置的区域的厚度Tb更小。由此，在半导体层108中，沿着导电层112a的顶面或导电层112b的顶面设置的区域的杂质元素量多于沿着绝缘层110的侧面设置的区域。如此，可以抑制杂质元素被供应到半导体层108的沟道形成区域，从而可以优先降低源极区域及漏极区域的电阻。

绝缘层106的厚度越大，越可以增大厚度Ta与厚度Td之差及厚度Tb与厚度Td之差。因此，可以抑制杂质元素被供应到半导体层108的沟道形成区域，从而可以优先降低源极区域及漏极区域的电阻。另一方面，为了使晶体管微型化或制造沟道长度极短的晶体管，从通态电流的提高、短沟道效应的抑制等观点来看，厚度Tc优选小。

在将杂质元素通过绝缘层106供应到半导体层108的情况下，有时绝缘层106也包含杂质元素。当区域108Da及区域108Db都具有杂质元素的浓度高于绝缘层106的部分时，可以进一步降低区域108Da及区域108Db的电阻，所以是优选的。关于绝缘层106中的杂质元素的浓度的分析可以参照有关半导体层108中的杂质元素的浓度的分析的记载。

绝缘层106优选包括包含氧的绝缘层。在作为杂质元素使用容易与氧键合的元素的情况下，与半导体层108同样，在绝缘层106中杂质元素也以与氧键合的状态存在。由于氧和杂质元素键合而变得稳定，所以包含杂质元素的区域即使被加热氧也不容易脱离，因此可以抑制氧扩散到其他层。由此，可以在抑制从绝缘层106向区域108Da及区域108Db供应氧的同时高效地将氧供应到沟道形成区域。因此，可以在防止区域108Da及区域108Db的电阻增高的同时减少沟道形成区域的氧空位。其结果是，可以实现一种电特性良好且可靠性高的晶体管。

例如，在作为杂质元素使用硼时，包含在区域108Da、区域108Db及绝缘层106中的硼有可能以与氧键合的状态存在。例如，通过在XPS分析中观察到起因于B₂O₃键合的峰，可以确认到该事实。此外，在XPS分析中，观察不到起因于硼元素单独存在的状态的光谱峰或者其峰强度极小到背景的程度。

在杂质元素通过绝缘层106被供应到半导体层108的情况下，该杂质元素从绝缘层106的表面侵入，经过绝缘层106后通过绝缘层106与半导体层108的界面到达半导体层108。此时，被供应杂质元素的方向上的绝缘层106的厚度也可以说是杂质元素从绝缘层106的表面到达半导体层108的深度D。图4的上侧示出绝缘层106的各区域的深度D。在该附图中，横轴表示从截面看时的绝缘层106的位置，纵轴表示深度D。绝缘层106的沿着导电层112a的顶面设置的区域的深度D相当于绝缘层106的厚度Ta。绝缘层106的沿着导电层112b的顶面设置的区域的深度D相当于绝缘层106的厚度Tb。绝缘层106的沿着绝缘层110的侧面设置的区域的深度D相当于厚度Td。注意，在杂质元素通过绝缘层106被供应到半导体层108的情况下，有时将绝缘层106及半导体层108都记作被注入层。

如图4的上侧所示，绝缘层106的沿着绝缘层110的侧面设置的区域的深度“Td”比沿着导电层112a的顶面设置的区域的深度“Ta”深，并且比沿着导电层112b的顶面设置的区域的深度“Tb”深。注意，在附图中所示的区域A中，深度D取“Ta”与“Td”之间的值，在区域B中，深度D取“Tb”与“Td”之间的值。就是说，在区域A及区域B中，深度D为小于“Td”的值。

在利用等离子体离子掺杂法或离子注入法供应杂质元素的情况下，杂质元素的浓度可以以高斯分布表示。具体而言，可以由算式（4）表示深度x处的杂质元素的浓度N（x）。浓度N（x）是大于0的实数。

[算式3]

在上述算式（4）中，Q表示剂量，m表示投影射程（也记为Projected Range、Rp），s表示深度方向的标准偏差（也记为△Rp）。剂量Q、投影射程m及标准偏差s都是大于0的实数。注意，投影射程m是在注入时离子停止的深度的平均值，在深度“m”处杂质元素的浓度最高。

图5A示出投影射程m、标准偏差s（方差s²）下的杂质元素的浓度的高斯分布。在图5A中，横轴以线形标度表示深度D，纵轴以对数标度表示浓度N（D）。如图5A所示，投影射程m下的浓度N（m）最高，在图5A中记为“N_max”。

投影射程m及标准偏差s例如可以使用模拟软件算出。作为该模拟软件，例如可以举出TRIM（Transport of Ion in Matter）及SRIM（Stopping and Range of Ions inMatter）。这些软件是利用蒙特卡罗法模拟离子注入过程的软件。作为模拟的参数，可以使用被供应的杂质元素的种类（具体而言，离子的种类）、被注入层的组成及膜密度以及加速能量。例如，当所供应的杂质元素的质量数大时，投影射程m减小。此外，由于根据元素的种类注入离子时的阻挡能力的高度不同，所以投影射程m根据被注入层的组成而不同。另外，当被注入层的膜密度高时，阻挡能力增大而投影射程m减小。因此，可以根据用于被注入层（例如绝缘层106）的材料而改变投影射程m。注意，膜密度是指单位体积的质量。另外，当加速能量高时，投影射程m增大而标准偏差s增大。

区域108Da的杂质元素的浓度Na为深度“Ta”处的杂质元素的浓度，可以由算式（5）表示。区域108Db的杂质元素的浓度Nb为深度“Tb”处的杂质元素的浓度，可以由算式（6）表示。沟道形成区域的杂质元素的浓度Nc为深度“Td”处的杂质元素的浓度，可以由算式（7）表示。浓度Na、浓度Nb及浓度Nc都是大于0的实数。

[算式4]

沟道形成区域的杂质元素的浓度Nc与区域108Da的杂质元素的浓度Na之比Pa可以由算式（8）表示。沟道形成区域的杂质元素的浓度Nc与区域108Db的杂质元素的浓度Nb之比Pb可以由算式（9）表示。

[算式5]

如算式（8）所示，比Pa可以由厚度Ta、厚度Td、投影射程m及标准偏差s表示。如算式（9）所示，比Pb可以由厚度Tb、厚度Td、投影射程m及标准偏差s表示。优选以比Pa及比Pab都在上述范围内的方式设定厚度Ta、厚度Tb、厚度Td、投影射程m及标准偏差s。如算式（8）所示，厚度Td与厚度Ta之差越大，越可以减小比Pa。如算式（9）所示，厚度Td与厚度Tb之差越大，越可以减小比Pb。

在此，当绝缘层110的侧面与绝缘层110的被形成面（在此为导电层112a的顶面）所形成的角为角度θ时，厚度Td可以由算式（10）表示。在角度θ大于0度且小于90度的情况下，cosθ大于0且小于1。因此，厚度Td比厚度Tc大。另外，角度θ越小厚度Td越小，角度θ越大厚度Td越大。也就是说，角度θ越大，越可以增大厚度Td与厚度Ta之差，越可以减小比Pa。同样地，角度θ越大，越可以增大厚度Td与厚度Tb之差，越可以减小比Pb。

[算式6]

角度θ优选为90度以下，更优选小于90度。通过减小角度θ，可以提高设置在绝缘层110上的层（例如，半导体层108、绝缘层106及导电层104）的覆盖性，由此可以抑制该层中发生断开或空洞等不良。

图4所示的截面图示出导电层112a的顶面平行于衬底102的顶面。此时，绝缘层110的侧面与衬底102的顶面所形成的角度以及角度θ相同。优选从垂直于或大致垂直于导电层112a的顶面的方向供应杂质元素。换言之，优选从垂直于或大致垂直于衬底102的顶面的方向供应杂质元素。注意，在从截面看时导电层112a的顶面不平行于衬底102的顶面的情况下，优选从垂直于或大致垂直于导电层112a的顶面的方向供应杂质元素。

在由算式（10）表示厚度Td时，可以由算式（11）表示比Pa，可以由算式（12）表示比Pb。

[算式7]

如算式（11）所示，比Pa可以由角度θ、厚度Ta、厚度Tc、投影射程m及标准偏差s表示。如算式（12）所示，比Pb可以由角度θ、厚度Tb、厚度Tc、投影射程m及标准偏差s表示。优选以比Pa及比Pab都在上述范围内的方式设定角度θ、厚度Ta、厚度Tb、厚度Tc、投影射程m及标准偏差s。在角度θ大于0度且小于90度的情况下，如算式（11）及算式（12）所示，角度θ越大越可以减小比Pa及比Pb。

在此，杂质元素的浓度N（D）在沿着导电层112a的顶面设置的区域的绝缘层106与半导体层108的界面以及沿着导电层112b的顶面设置的区域的绝缘层106与半导体层108的界面最高。另外，厚度Ta、厚度Tb及厚度Tc彼此相同。也就是说，在投影射程m为“Ta”时，如图5B所示，深度“Ta”处的浓度Na及深度“Tb”处的浓度Nb最高。另外，当由“Ta/cosθ”表示厚度Td时，可以由算式（13）表示比Pa，可以由算式（14）表示比Pb。

[算式8]

如算式（13）及算式（14）所示，比Pa及比Pb可以由角度θ、厚度Ta及标准偏差s表示。优选以比Pa及比Pab都在上述范围内的方式设定角度θ、厚度Ta及标准偏差s。注意，当厚度Ta与厚度Tb不同时，可以通过算式（12）算出比Pb。

通过根据被供应的杂质元素的种类、被注入层的组成、膜密度及厚度选择加速能量，可以决定投影射程m及标准偏差s，标准偏差s可以由算式（15）表示。α是相对于投影射程m的标准偏差s之比并且是无量纲量。另外，α是大于0的实数。通过根据被供应的杂质元素的种类、被注入层的组成、膜密度及厚度选择加速能量，决定比α。通过使用比α，可以由算式（16）表示比Pa，可以由算式（17）表示比Pb。

[算式9]

如算式（16）及算式（17）所示，比Pa及比Pb可以由角度θ及相对于投影射程m的标准偏差s之比α表示。优选以比Pa及比Pb都在上述范围内的方式根据比α设定角度θ。如算式（16）及算式（17）所示，比α越大，越可以通过增大角度θ来减小比Pa。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

图6示出角度θ与比Pa的关系。在图6中，横轴表示角度θ，纵轴表示比Pa。图6示出将比α改变为0.25、0.30、0.33、0.35、0.38、0.40、0.45及0.50时的比Pa。

如图6所示，优选的是，在比α为0.25以下的情况下将角度θ设定为59度以上，在比α为0.30以下的情况下将角度θ设定为62度以上，在比α为0.33以下的情况下将角度θ设定为64度以上，在比α为0.35以下的情况下将角度θ设定为65度以上，在比α为0.38以下的情况下将角度θ设定为66度以上，在比α为0.40以下的情况下将角度θ设定为67度以上，在比α为0.45以下的情况下将角度θ设定为69度以上，在比α为0.50以下的情况下将角度θ设定为70度以上，由此比Pa可以为1×10^-3以下。另外，更优选的是，在比α为0.25以下的情况下将角度θ设定为62度以上，在比α为0.30以下的情况下将角度θ设定为65度以上，在比α为0.33以下的情况下将角度θ设定为66度以上，在比α为0.35以下的情况下将角度θ设定为67度以上，在比α为0.38以下的情况下将角度θ设定为68度以上，在比α为0.40以下的情况下将角度θ设定为69度以上，在比α为0.45以下的情况下将角度θ设定为71度以上，在比α为0.50以下的情况下将角度θ设定为72度以上，由此比Pa可以为1×10^-4以下。

如上所述，比α越大，越可以通过增大角度θ来减小比Pa及比Pb。

在厚度Ta与厚度Tb彼此相同或大致相同的情况下，由于比Pa与比Pb彼此相同或大致相同，所以可以用比Pb代替图6及上述记载中的比Pa。

以如下结构为例进行更具体的说明，作为被供应的杂质元素使用硼（具体而言，¹¹B⁺离子），作为绝缘层106使用膜密度为2.23g/cm³的氧化硅（SiO₂）层。在使用该结构的TRIM的模拟中，在加速能量为20keV的情况下，投影射程m大约为83.4nm，标准偏差s大约为32.0nm（比α大约为0.38）。在比α为0.38的情况下，根据上述算式（16）及算式（17），在角度θ为65度时比Pa及比Pb为1.6×10^-3，在角度θ为66度时比Pa及比Pb为6.3×10^-4，在角度θ为68度时比Pa及比Pb为6.4×10^-5。因此，在角度θ为66度以上时，可以使比Pa及比Pb为1×10^-3以下，在角度θ为68度以上时，可以使比Pa及比Pb为1×10^-4以下。

如上所述，通过增大角度θ，可以减小比Pa及比Pb。另外，通过根据所使用的杂质元素及绝缘层106的膜密度增大角度θ，可以减小比Pa及比Pb。

在此，以绝缘层106的厚度Ta、厚度Tb及厚度Tc彼此相同的结构为例进行说明，但是本发明的一个方式不局限于此。也可以采用厚度Ta、厚度Tb及厚度Tc的一部分及全部不同的结构。图7示出厚度Tc比厚度Ta及厚度Tb小的结构。

厚度Tc可以使用厚度Ta由算式（18）表示。β是相对于厚度Ta的厚度Tc之比并且是无量纲量。比β是大于0的实数。当厚度Ta及厚度Tc相同时，比β为1。

[算式10]

说明厚度Tc与厚度Ta不同的结构，即算式（18）中的比β不是1的结构。有时与沿着导电层112a的顶面设置的区域的绝缘层106的厚度Ta相比，沿着绝缘层110的侧面设置的区域的绝缘层106的厚度Tc更小。此时，比β为大于0且小于1的实数。另一方面，在厚度Tc比厚度Ta大时，比β为大于1的实数。例如，在利用PECVD法或溅射法形成绝缘层106的情况下，有时厚度Tc比厚度Ta小，即有时比β小于1。在利用原子层沉积（ALD：Atomic LayerDeposition）法形成绝缘层106的情况下，可以使比β更接近1。

在由算式（18）表示厚度Tc时，可以由算式（19）表示厚度Td。另外，由上述算式（11）表示的比Pa可以由算式（20）表示。由算式（12）表示的比Pb可以由算式（21）表示。

[算式11]

如算式（20）所示，比Pa可以由比β、角度θ、厚度Ta、投影射程m及标准偏差s表示。如算式（21）所示，比Pb可以由比β、厚度Ta、厚度Tb、投影射程m及标准偏差s表示。优选以比Pa及比Pab都在上述范围内的方式根据比β设定角度θ、厚度Ta、厚度Tb、投影射程m及标准偏差s。如算式（20）及算式（21）所示，比β越小，越可以通过增大角度θ来减小比Pa。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

绝缘层106与半导体层108的界面的杂质元素的浓度N最高。另外，厚度Ta及厚度Tb彼此相同。就是说，在投影射程m为“Ta”时，可以由算式（22）表示比Pa，可以由算式（23）表示比Pb。

[算式12]

如算式（22）及算式（23）所示，比Pa及比Pb可以由比β、厚度Ta、角度θ及标准偏差s表示。优选以比Pa及比Pab都在上述范围内的方式根据比β设定角度θ、厚度Ta及标准偏差s。

如算式（15）所示，在使用投影射程m及比α表示标准偏差s且将投影射程m设定为“Ta”时，可以由算式（24）表示比Pa，可以由算式（25）表示比Pb。

[算式13]

如算式（24）及算式（25）所示，比Pa及比Pb可以由相对于投影射程m的标准偏差s之比α、相对于厚度Ta的厚度Tc之比β以及角度θ表示。优选以比Pa及比Pb都在上述范围内的方式根据比α及比β设定角度θ。注意，在算式（24）中，β为1时的比Pa如上述算式（16）所示。在算式（25）中，β为1时的比Pb如上述算式（17）所示。

图8A及图8B示出角度θ与比Pa的关系。图8A示出比β为0.85时的角度θ与比Pa的关系，图8B示出比β为0.75时的角度θ与比Pa的关系。在图8A及图8B中，横轴表示角度θ，纵轴表示比Pa。图8A及图8B示出将比α改变为0.25、0.30、0.33、0.35、0.38、0.40、0.45及0.50时的比Pa。注意，图6示出比β为1时的角度θ与比Pa的关系。

如图8A所示，优选的是，在比β为0.85时，在比α为0.25以下的情况下将角度θ设定为64度以上，在比α为0.30以下的情况下将角度θ设定为67度以上，在比α为0.33以下的情况下将角度θ设定为68度以上，在比α为0.35以下的情况下将角度θ设定为69度以上，在比α为0.38以下的情况下将角度θ设定为70度以上，在比α为0.40以下的情况下将角度θ设定为71度以上，在比α为0.45以下的情况下将角度θ设定为72度以上，在比α为0.50以下的情况下将角度θ设定为73度以上，由此比Pa可以为1×10^-3以下。另外，更优选的是，在比α为0.25以下的情况下将角度θ设定为66度以上，在比α为0.30以下的情况下将角度θ设定为69度以上，在比α为0.33以下的情况下将角度θ设定为70度以上，在比α为0.35以下的情况下将角度θ设定为71度以上，在比α为0.38以下的情况下将角度θ设定为72度以上，在比α为0.40以下的情况下将角度θ设定为72度以上，在比α为0.45以下的情况下将角度θ设定为74度以上，在比α为0.50以下的情况下将角度θ设定为75度以上，由此比Pa可以为1×10^-4以下。

如图8B所示，优选的是，在比β为0.75时，在比α为0.25以下的情况下将角度θ设定为68度以上，在比α为0.30以下的情况下将角度θ设定为70度以上，在比α为0.33以下的情况下将角度θ设定为71度以上，在比α为0.35以下的情况下将角度θ设定为71度以上，在比α为0.38以下的情况下将角度θ设定为72度以上，在比α为0.40以下的情况下将角度θ设定为73度以上，在比α为0.45以下的情况下将角度θ设定为74度以上，在比α为0.50以下的情况下将角度θ设定为75度以上，由此比Pa可以为1×10^-3以下。另外，更优选的是，在比α为0.25以下的情况下将角度θ设定为69度以上，在比α为0.30以下的情况下将角度θ设定为71度以上，在比α为0.33以下的情况下将角度θ设定为72度以上，在比α为0.35以下的情况下将角度θ设定为73度以上，在比α为0.38以下的情况下将角度θ设定为74度以上，在比α为0.40以下的情况下将角度θ设定为74度以上，在比α为0.45以下的情况下将角度θ设定为76度以上，在比α为0.50以下的情况下将角度θ设定为77度以上，由此比Pa可以为1×10^-4以下。

如上所述，比α越大，越可以通过增大角度θ来减小比Pa。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

在厚度Ta与厚度Tb彼此相同或大致相同的情况下，由于比Pa与比Pb彼此相同或大致相同，所以可以用比Pb代替图8A、图8B及上述记载中的比Pa。

如上所述，绝缘层106的厚度Td与厚度Ta之差优选大。绝缘层106的厚度Td与厚度Tb之差优选大。就是说，相对于厚度Ta的厚度Td之比优选大。相对于厚度Tb的厚度Td之比优选大。

厚度Td可以使用厚度Ta由算式（26）表示。γ是相对于厚度Ta的厚度Td之比并且是无量纲量。另外，比γ是大于0的实数。注意，比γ相当于算式（19）中的“β/cosθ”。比Pa可以使用比γ由算式（27）表示。另外，当绝缘层106的厚度Tb与厚度Ta彼此相同时，可以由算式（28）表示比Pb。

[算式14]

如算式（27）及算式（28）所示，比Pa及比Pb可以由相对于投影射程m的标准偏差s之比α以及相对于绝缘层106的厚度Ta的厚度Td之比γ表示。优选以比Pa及比Pb都在上述范围内的方式根据比α设定比β。如算式（27）及算式（28）所示，比γ越大，越可以减小比Pa及比Pb。就是说，相对于厚度Ta的厚度Td之比越大，越可以减小比Pa及比Pb。

图9示出比γ与比Pa的关系。在图9中，横轴表示角度θ，纵轴表示比Pa。图9示出将比α改变为0.25、0.30、0.33、0.35、0.38、0.40、0.45及0.50时的比Pa。

如图9所示，优选的是，在比α为0.25以下的情况下将比γ设定为2.0以上，在比α为0.30以下的情况下将比γ设定为2.2以上，在比α为0.33以下的情况下将比γ设定为2.3以上，在比α为0.35以下的情况下将比γ设定为2.4以上，在比α为0.38以下的情况下将比γ设定为2.5以上，在比α为0.40以下的情况下将比γ设定为2.5以上，在比α为0.45以下的情况下将比γ设定为2.7以上，在比α为0.50以下的情况下将比γ设定为2.9以上，由此比Pa可以为1×10^-3以下。另外，更优选的是，在比α为0.25以下的情况下将比γ设定为2.1以上，在比α为0.30以下的情况下将比γ设定为2.3以上，在比α为0.33以下的情况下将比γ设定为2.5以上，在比α为0.35以下的情况下将比γ设定为2.6以上，在比α为0.38以下的情况下将比γ设定为2.7以上，在比α为0.40以下的情况下将比γ设定为2.8以上，在比α为0.45以下的情况下将比γ设定为3.0以上，在比α为0.50以下的情况下将比γ设定为3.2以上，由此比Pa可以为1×10^-4以下。

如上所述，比α越大，越可以通过增大比γ来减小比Pa。由此，可以得到同时实现小截止电流及大通态电流的晶体管。因此，可以得到同时实现低功耗及高性能的半导体装置。

在厚度Ta与厚度Tb彼此相同或大致相同的情况下，由于比Pa与比Pb彼此相同或大致相同，所以可以用比Pb代替图9及上述记载中的比Pa。

以如下结构为例进行更具体的说明，作为被供应的杂质元素使用硼（具体而言，¹¹B⁺离子），作为绝缘层106使用膜密度为2.23g/cm³的氧化硅（SiO₂）层。在使用该结构的TRIM的模拟中，在加速能量为20keV的情况下，投影射程m大约为83.4nm，标准偏差s大约为32.0nm（比α大约为0.38）。在比α为0.38的情况下，根据上述算式（27）及算式（28），在比γ为2.4时，比Pa及比Pb为1.1×10^-3，在比γ为2.5时，比Pa及比Pb为4.1×10^-4，在比γ为2.6时，比Pa及比Pb为1.4×10^-4，在比γ为2.7时，比Pa及比Pb为4.5×10^-5。因此，在比γ为2.5以上时，可以使比Pa及比Pb为1×10^-3以下，在比γ为2.7度以上时，可以使比Pa及比Pb为1×10^-4以下。

如上所述，通过增大比γ，可以减小比Pa及比Pb。另外，通过根据所使用的杂质元素及绝缘层106的膜密度增大比γ，可以减小比Pa及比Pb。

如上所述，供应到沟道形成区域的杂质元素的量优选少。更具体而言，供应到半导体层108的与绝缘层110b接触的区域的杂质元素的量优选少。因此，更优选的是，在截面中从绝缘层110b的顶面端部向被供应杂质元素的方向（在此为垂直于衬底102的顶面的方向）延伸的直线上的绝缘层106的厚度Te大。厚度Te更优选至少与厚度Td相同或大致相同。

在图4及图7中，示出半导体层108的沿着导电层112a的顶面设置的区域的厚度Ha、沿着导电层112b的顶面设置的区域的厚度Hb及沿着绝缘层110的侧面设置的区域的厚度Hc。厚度Ha、厚度Hb及厚度Hc是垂直于或大致垂直于半导体层108的被形成面的方向上的厚度。更具体而言，厚度Ha是导电层112a的顶面与半导体层108的顶面的最短距离。厚度Hb是导电层112b的顶面与半导体层108的顶面的最短距离。厚度Hc是绝缘层110的侧面与半导体层108的绝缘层106一侧的侧面的最短距离。虽然图4及图7示出厚度Ha、厚度Hb及厚度Hc彼此相同的结构，但是本发明的一个方式不局限于此。也可以采用厚度Ha、厚度Hb及厚度Hc的一部分或全部不同的结构。

如算式（29）所示，沿着绝缘层110b的顶面设置的绝缘层106的厚度Tb、半导体层108的厚度Hb、导电层112b的厚度T112b及绝缘层110c的厚度T110c之和为K。和K表示被供应杂质元素的方向（在此为垂直于衬底102的顶面的方向）上的沿着导电层112b的顶面设置的绝缘层106的顶面与绝缘层110b的顶面的距离。在和K小时，有时绝缘层106的厚度Te比厚度Td小（参照图4或图7的区域B）。因此，和K优选大。另外，如算式（30）所示，半导体层108的厚度Hd和绝缘层106的厚度Td之和为L。如算式（31）所示，和K优选为和L以上。由此，可以增大绝缘层106的厚度Te。

[算式15]

优选以满足算式（31）的方式设定绝缘层106的厚度Tb及厚度Td、半导体层108的厚度Hb及厚度Hd、导电层112b的厚度T112b及绝缘层110c的厚度T110c。例如，为了满足算式（31），优选增大导电层112b的厚度T112b和绝缘层110c的厚度T110c中的一方或双方。

在此，当绝缘层106的厚度Tb与厚度Tc相同时，厚度Td可以由算式（32）表示。当半导体层108的厚度Hb与厚度Hc相同时，厚度Hd可以由算式（33）表示。另外，和L可以由算式（34）表示。

[算式16]

通过使用算式（29）及算式（34）展开算式（31），可以得到算式（35）。

[算式17]

如算式（35）所示，优选的是，在角度θ大于0度且小于90度的情况下，角度θ越大，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和越大。具体而言，优选的是，角度θ越大，导电层112b的厚度T112b和绝缘层110c的厚度T110c中的一方或双方越大。

例如，在角度θ为60度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和以上。在角度θ为65度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的1.4倍以上。在角度θ为70度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的2.0倍以上。在角度θ为75度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的2.9倍以上。在角度θ为80度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的4.8倍以上。

注意，在此以绝缘层106的厚度Tb与厚度Tc彼此相同且半导体层108的厚度Hb与厚度Hc彼此相同的结构为例进行说明，但是本发明的一个方式不局限于此。也可以采用厚度Tb与厚度Tc互不相同的结构。也可以采用厚度Hb与厚度Hc互不相同的结构。在这种情况下，也优选以满足算式（31）的方式设定各层的厚度。

以绝缘层106的厚度Tc为厚度Tb的0.85倍且半导体层108的厚度Hc为厚度Hb的0.85倍的情况为例进行说明。在该结构中，和L可以表示为“0.85×（Tb+Hb）/cosθ”，可以将其应用于算式（31）。例如，在角度θ为60度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的0.7倍以上。在角度θ为65度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的1.1倍以上。在角度θ为70度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的1.5倍以上。在角度θ为75度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的2.3倍以上。在角度θ为80度以下的情况下，导电层112b的厚度T112b与绝缘层110c的厚度T110c之和更优选为至少绝缘层106的厚度Tb与半导体层108的厚度Hb之和的3.9倍以上。

如上所述，杂质元素的浓度的比Pa及比Pb优选小。可以以比Pa及比Pb在上述范围内的方式决定角度θ。再者，更优选的是，在该角度θ中，以满足算式（31）的方式决定导电层112b的厚度T112b与绝缘层110c的厚度T110c之和。由此，可以降低沟道形成区域整体的杂质元素的浓度。

区域108Da及区域108Db可以具有作为杂质元素除了第一元素以外还包含第二元素的结构。注意，第二元素与第一元素不同。作为第二元素，可以使用上述可用作第一元素的元素中的一种或多种。第二元素的质量数优选大于第一元素。此外，第一元素优选容易与氧键合。例如，作为第一元素可以使用硼或磷，作为第二元素可以使用氩、氪或氙。

可以在将第二元素供应到半导体层108之后将第一元素供应到半导体层108。在所供应的元素的质量数大时，在半导体层108所包含的金属氧化物中被切断的金属与氧的键合增多。另外，由于金属与氧的键合的切断，在成为区域108Da的区域及成为区域108Db的区域中产生氧空位（V_O）。在通过供应质量数大的第二元素而切断更多的金属与氧的键合之后供应第一元素，由此第一元素可以高效地与氧键合。因此，可以高效地降低区域108Da及区域108Db的电阻。

在供应到沟道形成区域的第二元素的量增多时，有可能因在沟道形成区域中产生氧空位（V_O）而V_OH增加且载流子浓度增高。沟道形成区域中的第二元素的浓度优选低于区域108Da中的第二元素的浓度。同样地，沟道形成区域中的第二元素的浓度优选低于区域108Db中的第二元素的浓度。

第二元素优选通过绝缘层106被供应到半导体层108。优选的是，在通过绝缘层106将第二元素供应到半导体层108后，通过绝缘层106将第一元素供应到半导体层108。在通过绝缘层106将第二元素供应到半导体层108的情况下，绝缘层106有时也包含第二杂质元素。

第二元素优选被从垂直于或大致垂直于衬底102的顶面的方向供应。第二元素的供应可以利用能够用于第一元素的供应的方法。例如，可以适当地利用等离子体离子掺杂法或离子注入法供应第二元素。在利用等离子体离子掺杂法或离子注入法供应第一元素及第二元素时，通过使绝缘层110的角度θ或绝缘层106的厚度Td在上述范围内，可以减少供应到沟道形成区域的第二元素的量，所以是优选的。另外，由于第二元素的质量数大于第一元素，所以供应第二元素时的加速能量优选高于供应第一元素时的加速能量。由此，供应到区域108Da及区域108Db的第二元素的量增多，可以高效地降低区域108Da及区域108Db的电阻。

另外，可以以相同工序供应第一元素及第二元素。例如，可以使用包含第一元素及第二元素的源气体将第一元素及第二元素供应到半导体层108。在供应时，可以适当地利用等离子体离子掺杂法。此时，优选以第一元素的浓度的比Pa及比Pb在上述范围内的方式设定加速能量。此外，作为源气体，可以使用包含第一元素的气体与包含第二元素的气体的混合气体。例如，在作为第一元素使用硼且作为第二元素使用氩时，可以使用BF₃气体与Ar气体的混合气体。注意，不局限于混合气体，也可以使用包含第一元素及第二元素的气体作为源气体。

注意，虽然在图1B等中示出半导体层108、绝缘层106及导电层104覆盖开口部141及开口部143的例子，但是本发明的一个方式不局限于此。此外，也可以具有如下结构：由绝缘层110及导电层112b以及导电层112a形成台阶，沿着该台阶设置半导体层108、绝缘层106及导电层104。

[半导体层108]

关于可用于半导体层108的金属氧化物，具体地进行说明。作为金属氧化物例如可以举出铟氧化物、镓氧化物及锌氧化物。金属氧化物优选至少包含铟或锌。此外，金属氧化物优选包含选自铟、元素M和锌中的一个或两个以上。注意，元素M是与氧的键能高的金属元素或半金属元素，例如是与氧的键能比铟高的金属元素或半金属元素。作为元素M，具体而言，可以举出铝、镓、锡、钇、钛、钒、铬、锰、铁、钴、镍、锆、钼、铪、钽、钨、镧、铈、钕、镁、钙、锶、钡、硼、硅、锗及锑。金属氧化物中的元素M优选为上述元素中的任一种或多种，更优选为选自镓、铝、锡和钇中的一种或多种，进一步优选为镓、铝和锡中的一种或多种。这些元素的与氧的键能高，并且它们的离子半径与铟或锌大致相同，所以是更优选的。此外，由于锡为四价，所以可以提高载流子迁移率，所以是更优选的。注意，在本说明书等中，有时将金属元素和半金属元素总称为“金属元素”，本说明书等中记载的“金属元素”有时包括半金属元素。

半导体层108例如可以使用铟锌氧化物（In-Zn氧化物，也记为IZO（注册商标））、铟锡氧化物（In-Sn氧化物，也记为ITO）、铟钛氧化物（In-Ti氧化物）、铟镓氧化物（In-Ga氧化物）、铟钨氧化物（In-W氧化物，也记为IWO）、铟镓铝氧化物（In-Ga-Al氧化物）、铟镓锡氧化物（In-Ga-Sn氧化物，也记为IGTO）、镓锌氧化物（Ga-Zn氧化物，也记为GZO）、铝锌氧化物（Al-Zn氧化物，也记为AZO）、铟铝锌氧化物（In-Al-Zn氧化物，也记为IAZO）、铟锡锌氧化物（In-Sn-Zn氧化物，也记为ITZO（注册商标））、铟钛锌氧化物（In-Ti-Zn氧化物）、铟镓锌氧化物（In-Ga-Zn氧化物，也记为IGZO）、铟镓锡锌氧化物（In-Ga-Sn-Zn氧化物，也记为IGZTO）、铟镓铝锌氧化物（In-Ga-Al-Zn氧化物，也记为IGAZO、IGZAO或IAGZO）等。或者，可以使用包含硅的铟锡氧化物（也记为ITSO）、镓锡氧化物（Ga-Sn氧化物）、铝锡氧化物（Al-Sn氧化物）等。

注意，金属氧化物可以采用代替铟或除了铟以外还包含一种或多种元素周期表中的周期数大的金属元素的结构。有如下倾向：金属元素的轨道重叠越大，金属氧化物中的载流子传导越大。因此，通过包含周期数大的金属元素，有时可以提高晶体管的场效应迁移率。作为周期数大的金属元素，可以举出属于第5周期的金属元素以及属于第6周期的金属元素等。作为该金属元素，具体而言，可以举出钇、锆、银、镉、锡、锑、钡、铅、铋、镧、铈、镨、钕、钷、钐及铕等。注意，镧、铈、镨、钕、钷、钐及铕被称为轻稀土元素。

当提高金属氧化物中的相对于所有金属元素的原子个数之和的铟的原子个数之比时，可以提高晶体管的场效应迁移率。另外，可以实现通态电流大的晶体管。

在本说明书等中，相对于含有的所有金属元素的原子个数之和的铟的原子个数之比有时记载为铟的含有率。其他金属元素也是同样的。在作为元素M包含多个元素时，相对于含有的所有金属元素的原子个数之和的元素M的原子个数之比之和可以记载为元素M的含有率。

当提高金属氧化物中的锌含有率时，金属氧化物具有高结晶性，可以抑制金属氧化物中的杂质扩散。因此，晶体管的电特性变动被抑制，由此可以提高可靠性。

当提高金属氧化物中的元素M的含有率时，可以实现带隙大的金属氧化物。另外，通过抑制在金属氧化物中形成氧空位（V_O），起因于氧空位（V_O）的载流子生成得到抑制，由此可以抑制晶体管的阈值电压漂移。由此，可以降低截止电流，从而可以实现常关闭晶体管。此外，可以实现关态电流小的晶体管。此外，晶体管的电特性的变动得到抑制，从而可以提高可靠性。

根据用于半导体层108的金属氧化物的组成而晶体管的电特性及可靠性不同。因此，通过根据晶体管所需的电特性及可靠性改变金属氧化物的组成，可以实现兼具优异的电特性及高可靠性的半导体装置。

在金属氧化物为In-M-Zn氧化物时，该In-M-Zn氧化物中的In的原子个数比优选为元素M的原子个数比以上。作为这种In-M-Zn氧化物的金属元素的原子个数比，例如可以举出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：1、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=5：1：9、In：M：Zn=6：1：6、In：M：Zn=10：1：1、In：M：Zn=10：1：3、In：M：Zn=10：1：4、In：M：Zn=10：1：6、In：M：Zn=10：1：7、In：M：Zn=10：1：8、In：M：Zn=5：2：5、In：M：Zn=10：1：10、In：M：Zn=20：1：10、In：M：Zn=40：1：10以及它们附近的组成。此外，附近的组成包括所希望的原子个数比的±30%的范围。金通过增大金属氧化物中的铟的原子个数比，可以提高晶体管的通态电流或场效应迁移率等。

In-M-Zn氧化物中的In的原子个数比也可以小于元素M的原子个数比。作为这种In-M-Zn氧化物的金属元素的原子个数比，例如可以举出In：M：Zn=1：3：2、In：M：Zn=1：3：3、In：M：Zn=1：3：4、In：M：Zn=1：3：6以及它们附近的组成。通过增高金属氧化物中的M的原子个数的比例，可以抑制氧空位（V_O）的生成。

注意，在作为元素M包含多个元素时，可以将这些元素的原子个数比之和设定为元素M的原子个数比。

通过将铟的含有率高的材料用于半导体层108，可以提高晶体管的通态电流或场效应迁移率。并且，通过包含元素M可以抑制氧空位（V_O）的生成。元素M的含有率（相对于所含有的所有金属元素的原子个数之和的元素M的原子个数的比例）优选为0.1%以上且25%以下，更优选为0.1%以上且20%以下，更优选为0.1%以上且10%以下，更优选为0.1%以上且8%以下，更优选为0.1%以上且6%以下，更优选为0.1%以上且4%以下。由此，可以实现电特性良好的晶体管。例如，优选使用In：M：Zn=40：1：10及其附近的金属氧化物。元素M优选为上述元素中的任一种或多种，更优选为选自铝、镓、锡和钇中的一种或多种。具体而言，可以适当地使用In：Sn：Zn=40：1：10及其附近的金属氧化物。或者，可以适当地使用In：Al：Zn=40：1：10及其附近的金属氧化物。

在此，通过将具有多晶结构的金属氧化物用于半导体层108，晶界成为再结合中心而俘获载流子，因此有时晶体管的通态电流变小。此外，在作为半导体层108使用具有多晶结构的金属氧化物时，有时半导体层108表面的凹凸变大。由此，有时形成在半导体层108上的层（例如绝缘层106）的被形成面的台阶变大，在该层中发生断开或空洞等问题。在将具有容易成为多晶结构的组成的金属氧化物用于半导体层108时，优选包含阻碍晶化的元素。由此，可以抑制半导体层108成为多晶结构，从而可以实现通态电流大的晶体管。此外，可以提高形成在半导体层108上的层（例如绝缘层106）的覆盖性，从而可以抑制在该层中发生断开或空洞等问题。

例如，与铟锡氧化物（ITO）相比，包含硅的铟锡氧化物（ITSO）不容易成为多晶结构，所以可以将其适当地用于半导体层108。在使用ITSO的情况下，硅的含有率（相对于所包含的所有金属元素的原子个数之和的硅的原子个数的比率）优选为1atomic%以上且20atomic%以下，更优选为3atomic%以上且20atomic%以下，进一步优选为3atomic%以上且15atomic%以下，更进一步优选为5atomic%以上且15atomic%以下。具体而言，作为金属元素的原子个数比，可以适当地使用In：Sn：Si=45：5：4、In：Sn：Si=95：5：8及近似的金属氧化物。当作为半导体层108使用包含硅的铟锡氧化物（ITSO）时，优选具有结晶性。此外，半导体层108可以包括非晶区域也可以为非晶。

可以将不包含元素M的金属氧化物用于半导体层108。在该金属氧化物为In-Zn氧化物的情况下，作为金属元素的原子个数比，例如可以举出In：Zn=1：1、In：Zn=2：1、In：Zn=1：2、In：Zn=3：1、In：Zn=3：2、In：Zn=2：3、In：Zn=4：1、In：Zn=4：3、In：Zn=5：1、In：Zn=5：2、In：Zn=5：3、In：Zn=5：4、In：Zn=5：6、In：Zn=5：7、In：Zn=5：8、In：Zn=5：9、In：Zn=7：1、In：Zn=10：1、In：Zn=10：3、In：Zn=10：7以及它们附近的组成。再者，In的原子个数比更优选为Zn的原子个数比以上。通过增大金属氧化物中的铟的原子个数比，可以提高晶体管的通态电流或场效应迁移率等。

当分析半导体层108的组成时，例如可以使用能量色散X射线分析法（EDX：EnergyDispersive X-ray Spectrometry）、X射线光电子分光法（XPS）、电感耦合等离子体质谱分析法（ICP-MS：Inductively Coupled Plasma-Mass Spectrometry）或电感耦合等离子体原子发射光谱法（ICP-AES：Inductively Coupled Plasma-Atomic EmissionSpectrometry）。此外，也可以组合多个上述方法进行分析。优选进行分析所得的光谱的峰分离，来识别并定量元素。注意，由于分析精度的影响而有时含有率低的元素的实际上的含有率与分析所得的含有率不同。例如，当元素M的含有率低时，有时分析所得的元素M的含有率低于实际上的含有率、是难以定量的或者低于检测下限。

金属氧化物可以适当地利用溅射法或ALD法形成。注意，在利用溅射法形成金属氧化物的情况下，形成后的金属氧化物的组成与溅射靶材的组成有时不同。尤其是，形成后的金属氧化物中的锌的含有率有时减少到溅射靶材的50%左右。

半导体层108优选使用具有结晶性的金属氧化物。作为具有结晶性的金属氧化物的结构，例如可以举出CAAC（c-axis aligned crystal）结构、多晶结构、微晶（nc：nano-crystal）结构。通过使用具有结晶性的金属氧化物，可以降低半导体层108中的缺陷态密度，由此可以实现可靠性高的半导体装置。

半导体层108优选使用CAAC-OS或nc-OS。

CAAC-OS具有多个层状晶体。该晶体的c轴在被形成面的法线方向上取向。半导体层108优选具有平行于或大致平行于被形成面的层状晶体。例如，半导体层108优选在与导电层112b的顶面接触的区域中具有平行于或大致平行于该顶面的层状晶体，在与导电层112b的侧面接触的区域中具有平行于或大致平行于该侧面的层状晶体。尤其是，半导体层108优选在开口部141中具有平行于或大致平行于作为被形成面的绝缘层110的侧面的层状晶体。通过采用这种结构，半导体层108的层状晶体平行于或大致平行于晶体管100的沟道长度方向，所以可以实现通态电流大的晶体管。

通过将结晶性高的金属氧化物用于沟道形成区域，可以降低沟道形成区域中的缺陷态密度。另一方面，通过使用结晶性低的金属氧化物，可以实现能够流过大电流的晶体管。

形成金属氧化物时的衬底温度越高，越可以形成结晶性高的金属氧化物。形成时的衬底温度例如可以根据形成时放置衬底的载物台的温度调整。此外，用于形成的沉积气体的氧流量比或处理室内的氧分压越高，越可以形成结晶性高的金属氧化物。

半导体层108的结晶性例如可以通过X射线衍射（XRD：X-Ray Diffraction）、透射电子显微镜（TEM：Transmission Electron Microscope）或电子衍射（ED：ElectronDiffraction）分析。此外，也可以组合多个上述方法进行分析。

当作为半导体层108使用金属氧化物时，优选尽量减少沟道形成区域的V_OH以使其成为高纯度本征或实质上高纯度本征。如此，为了得到V_OH被充分减少的金属氧化物，重要的是：去除金属氧化物中的水、氢等杂质（有时记载为脱水、脱氢化处理）；以及对金属氧化物供氧来修复氧空位（V_O）。通过将V_OH等杂质充分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。注意，有时将氧供应到金属氧化物来修复氧空位（V_O）的处理记为加氧化处理。

当作为半导体层108使用金属氧化物时，沟道形成区域的载流子浓度优选为1×10¹⁸cm^-3以下，更优选低于1×10¹⁷cm^-3，进一步优选低于1×10¹⁶cm^-3，更优选的是低于1×10¹³cm^-3，进一步优选的是低于1×10¹²cm^-3。对沟道形成区域的载流子浓度的下限值没有限定，例如，可以将其设定为1×10^-9cm^-3。

在半导体层108中，与导电层112a接触的区域被用作晶体管100的源极区域和漏极区域中的一个，与导电层112b接触的区域被用作源极区域和漏极区域中的另一个。源极区域及漏极区域是与沟道形成区域相比电阻低的区域。源极区域及漏极区域也可以说是与沟道形成区域相比载流子浓度高的区域、氧空位密度高的区域。

OS晶体管的因被照射辐射线而引起的电特性变动小，即对于辐射线的耐受性高，因此可以在辐射线有可能入射的环境下也适当地使用。OS晶体管也可以说是对于辐射线具有高可靠性。例如，可以适当地将OS晶体管用于X射线的平板探测器的像素电路。此外，OS晶体管可以适当地用于在宇宙空间中使用的半导体装置。作为辐射线，可以举出电磁辐射线（例如，X射线及γ射线）及粒子辐射线（例如，α射线、β射线、质子辐射及中子辐射）。

半导体层108也可以包含用作半导体的层状物质。层状物质是具有层状晶体结构的材料群的总称。层状晶体结构是由共价键或离子键形成的层通过如范德华键合那样的比共价键及离子键弱的键合层叠的结构。层状物质在单位层中具有高导电性，即，具有高二维导电性。通过将用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。

作为上述层状物质，例如可以举出石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素（属于第16族元素）的化合物。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。作为能够用作晶体管的沟道形成区域的过渡金属硫族化物，具体地可以举出硫化钼（典型的是MoS₂）、硒化钼（典型的是MoSe₂）、碲化钼（典型的是MoTe₂）、硫化钨（典型的是WS₂）、硒化钨（典型的是WSe₂）、碲化钨（典型的是WTe₂）、硫化铪（典型的是HfS₂）、硒化铪（典型的是HfSe₂）、硫化锆（典型的是ZrS₂）、硒化锆（典型的是ZrSe₂）等。

半导体层108可以采用包括两个以上的金属氧化物层的叠层结构。半导体层108所包括的两个以上的金属氧化物层的组成可以彼此相同或大致相同。通过采用组成相同的金属氧化物层的叠层结构，例如可以使用相同的溅射靶材形成，因此可以降低制造成本。在半导体层108所包括的两个以上的金属氧化物层的组成相同或大致相同的情况下，有时无法明确地确认到这些金属氧化物层的边界（界面）。

[绝缘层110]如上所述，绝缘层110优选具有叠层结构。绝缘层110b具有对沟道形成区域供应氧的功能。绝缘层110a及绝缘层110c被用作阻挡膜。

绝缘层110a的厚度T110a优选为3nm以上且500nm以下，更优选为5nm以上且400nm以下，更优选为10nm以上且300nm以下，更优选为20nm以上且300nm以下，更优选为50nm以上且300nm以下，更优选为100nm以上且300nm以下，更优选为100nm以上且250nm以下，更优选为150nm以上且250nm以下。如图3B所示，厚度T110a可以为从截面看时的绝缘层110a的被形成面（在此，导电层112a的顶面）与绝缘层110a的顶面的最短距离。

在绝缘层110a的厚度T110a较小时，有时绝缘层110b中的氧经过绝缘层110a扩散到导电层112a一侧，供应到沟道形成区域的氧量减少。另一方面，当厚度T110a较厚时，有时绝缘层110a释放的杂质之量变多而扩散到沟道形成区域的杂质之量变多。通过将厚度T110a设定在上述范围内，可以增加供应到沟道形成区域的氧量，从而可以减少沟道形成区域的氧空位（V_O）及V_OH。此外，可以抑制因绝缘层110b中的氧导致导电层112a氧化而导电层112a的电阻变高。注意，厚度T110a不局限于上述范围。

绝缘层110a的厚度T110a可以大于绝缘层110c的厚度T110c。当半导体层108的与绝缘层110a接触的区域被用作源极区域或漏极区域时，通过增大厚度T110a，可以使源极区域或漏极区域至栅电极的距离更均匀。由此，可以进一步使施加到沟道形成区域的栅电极的电场均匀。如图3B所示，厚度T110c可以为从截面看时的绝缘层110c的被形成面（在此，绝缘层110b的顶面）与绝缘层110c的顶面的最短距离。

绝缘层110c的厚度T110c优选为3nm以上且200nm以下，更优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下，更优选为3nm以上且30nm以下，更优选为3nm以上且20nm以下，更优选为3nm以上且10nm以下，更优选为5nm以上且10nm以下。

厚度T110c优选为至少对氧起到阻挡膜作用的值。厚度T110c可以比厚度T110a小。在绝缘层110c的厚度T110c大时，有时从绝缘层110c释放的杂质量变多，扩散到沟道形成区域的杂质量变多。另一方面，在厚度T110c小时，有时绝缘层110b中的氧经过绝缘层110c扩散到导电层112b一侧，供应到沟道形成区域的氧量减少。通过将厚度T110c设定在上述范围内，可以增加供应到沟道形成区域的氧量，从而可以减少沟道形成区域的氧空位（V_O）及V_OH。此外，可以抑制因绝缘层110b中的氧导致导电层112b氧化而导电层112b的电阻变高。意，厚度T110c不局限于上述范围内。

半导体层108的与绝缘层110a接触的区域及与绝缘层110c接触的区域中的至少一个也可以为与沟道形成区比较电阻低的区域（以下，也记作低电阻区域）。该区域也可以说是与沟道形成区域相比载流子浓度高的区域、氧空位密度高的区域。通过将释放杂质（例如水及氢）的材料用于绝缘层110a，可以将半导体层108的与绝缘层110a接触的区域用作低电阻区域。半导体层108可以具有在与导电层112a接触的区域（源极区域和漏极区域中的一个）与沟道形成区域之间包括低电阻区域的结构。同样地，通过作为绝缘层110c使用释放杂质的材料，可以将半导体层108的与绝缘层110c接触的区域用作低电阻区域。半导体层108可以具有在与导电层112b接触的区域（源极区域和漏极区域中的另一个）与沟道形成区域之间包括低电阻区域的结构。低电阻区域可以被用作用来缓和漏极电场的缓冲区域。注意，这些低电阻区域也可以被用作源极区域或漏极区域。

另外，从绝缘层110a释放的杂质有时经过绝缘层110b或者半导体层108的源极区域和漏极区域中的一个扩散到沟道形成区域。同样地，从绝缘层110c释放的杂质有时经过绝缘层110b或者半导体层108的源极区域和漏极区域中的另一个扩散到沟道形成区域。但是，至少半导体层108的与绝缘层110b接触的区域从绝缘层110b供应氧，因此可以减少沟道形成区域的氧空位（V_O）及V_OH。因此，可以抑制阈值电压漂移，从而可以实现截止电流小且通态电流大的晶体管。由此，可以得到同时实现低功耗及高性能的半导体装置。

但是，在从绝缘层110a及绝缘层110c释放的杂质量过多时，由该杂质生成的氧空位（V_O）及V_OH的量有可能多于由从绝缘层110b供应的氧所修复的氧空位（V_O）及V_OH的量。即使作为绝缘层110a及绝缘层110c使用释放杂质的材料，释放的杂质的量也优选少。

绝缘层110a、绝缘层110b和绝缘层110c中的一个以上可以采用叠层结构。

在绝缘层110c具有叠层结构时，构成绝缘层110c的各层可以使用在绝缘层110c的说明中举出的材料。设置在绝缘层110b一侧的层可以适合地使用氧化物或氧氮化物。更具体而言，设置在绝缘层110b一侧的层特别优选使用氧化铝、氧化铪、铝酸铪、氧化镁、氧化镓和镓锌氧化物中的一个或多个。通过作为设置在绝缘层110b一侧的层使用氧化物或氧氮化物，可以在形成该层（或成为该层的膜）时对绝缘层110b（或成为绝缘层110b的绝缘膜）供应氧，所以是优选的。绝缘层110c例如可以采用包含氧化物或氧氮化物的第一膜与第一膜上的包含氮化物或氮氧化物的第二膜的叠层结构。更具体而言，绝缘层110c例如可以采用氧化铝膜与该氧化铝膜上的氮化硅膜的叠层结构。

[开口部141、开口部143]

对开口部141及开口部143的顶面形状没有限制，例如可以为圆形、椭圆形、三角形、四角形（包括长方形、菱形、正方形）、五角形等多边形或角部带圆形的上述多边形。注意，多边形也可以是凹多边形（至少一个内角超过180度的多边形）或凸多边形（内角都是180度以下的多边形）。如图1A等所示，开口部141及开口部143的顶面形状优选都呈圆形。通过使开口部的顶面形状呈圆形，可以提高形成开口部时的加工精度，可以形成微细的开口部。注意，在本说明书等中，圆形不局限于正圆。

在本说明书等中，开口部141的顶面形状是指绝缘层110的开口部141一侧的顶面端部的形状。另外，开口部143的顶面形状是指导电层112b的开口部143一侧的底面端部的形状。

如图1A等所示，可以使开口部141的顶面形状和开口部143的顶面形状一致或大致一致。此时，如图1B及图1C等所示，导电层112b的开口部143一侧的底面端部与绝缘层110的开口部141一侧的顶面端部优选一致或大致一致。导电层112b的底面是指绝缘层110一侧的面。绝缘层110的顶面是指导电层112b一侧的面。另外，开口部141的顶面形状与开口部143的顶面形状也可以彼此不一致。另外，当开口部141和开口部143的顶面形状呈圆形时，开口部141和开口部143既可以呈同心圆状又可以不呈同心圆状。

参照图3A及图3B说明晶体管100的沟道长度及沟道宽度。

在图3B中以虚线的双箭头表示晶体管100的沟道长度L100。晶体管100的沟道长度L100相当于剖视时的绝缘层110b的开口部141一侧的侧面的长度。也就是说，沟道长度L100根据绝缘层110b的厚度T110b以及绝缘层110b的开口部141一侧的侧面与绝缘层110b的被形成面（在此为绝缘层110a的顶面）所形成的角度θ110b决定。因此，可以使沟道长度L100小于曝光装置的曝光的最小尺寸，可以实现微细的晶体管。具体而言，可以实现在现有的平板显示器的量产中使用的曝光装置（例如，最小尺寸为2μm或1.5μm左右）无法实现的沟道长度极小的晶体管。另外，在不使用最尖端的LSI技术中使用的非常昂贵的曝光装置的状态下，也可以实现沟道长度小于10nm的晶体管。

注意，在图3所示的截面图中，绝缘层110a的顶面、导电层112a的顶面及衬底102的顶面彼此平行。此时，角度θ110b与图4所示的角度θ相同。关于角度θ可以参照上述记载。

沟道长度L100例如可以为5nm以上、7nm以上或10nm以上且小于3μm、为2.5μm以下、2μm以下、1.5μm以下、1.2μm以下、1μm以下、500nm以下、300nm以下、200nm以下、100nm以下、50nm以下30nm以下或20nm以下。例如，可以将沟道长度L100设定为100nm以上且1μm以下。

通过缩短沟道长度L100，可以增大晶体管100的通态电流。通过使用晶体管100，可以制造能够高速工作的电路。再者，可以缩小电路的占有面积。因此，可以实现小型半导体装置。例如，在本发明的一个方式的半导体装置用于大型显示装置或高清晰的显示装置的情况下，在布线数增加时也可以降低各布线的信号延迟，由此可以抑制显示不均匀。此外，由于可以缩小电路的占有面积，所以可以缩小显示装置的边框。

通过调整绝缘层110b的厚度T110b及角度θ110b，可以控制沟道长度L100。

绝缘层110b的厚度T110b例如可以为5nm以上、7nm以上或10nm以上且小于3μm、为2.5μm以下、2μm以下、1.5μm以下、1.2μm以下、1μm以下、500nm以下、300nm以下、200nm以下、100nm以下、50nm以下、30nm以下或20nm以下。

注意，角度θ110b越小，越可以增长沟道长度L100，角度θ110b越大，越可以缩短沟道长度L100。

在图1B等中角度θ110b小于90度，但是本发明的一个方式不局限于此。如图10所示，角度θ110b可以为90度或大致90度。由此可以缩短晶体管100的沟道长度L100。

在角度θ110b为90度的结构中，在通过绝缘层106供应杂质元素的情况下，该杂质元素经过绝缘层106以及半导体层108的与导电层112b接触的区域及与绝缘层110c接触的区域以到达沟道形成区域。此时，该杂质元素经过厚度Tb的绝缘层106以及具有厚度Hb、厚度T112b及厚度T110c之和的厚度的半导体层108（参照图4）。因此，沟道形成区域中的深度比沿着导电层112b的顶面设置的区域的深度深。因此，沟道形成区域中的杂质元素的浓度Nc低于区域108Db中的杂质元素的浓度Nb。浓度Nc低于区域108Da中的杂质元素的浓度Na。另外，用于半导体层108的材料的膜密度越高，离子注入的阻挡能力越高，到达沟道形成区域的杂质元素的量越少。例如，在半导体层108的膜密度高于绝缘层106的情况下，即使在相同深度的情况下，供应到半导体层108的杂质元素的量也减少。

在图1B等中，在剖视时绝缘层110的开口部141一侧的侧面的形状为直线，但是本发明的一个方式不局限于此。在剖视时绝缘层110的开口部141一侧的侧面的形状也可以为曲线，也可以具有侧面的形状为直线的区域和曲线的区域的双方。

在此，导电层112b优选没有设置在开口部141的内侧。具体而言，导电层112b优选不具有与绝缘层110的开口部141一侧的侧面接触的区域。当将导电层112b还设置在开口部141的内侧时，晶体管100的沟道长度L100比绝缘层110b的侧面的长度小，因此有时沟道长度L100的控制变得困难。因此，优选的是，开口部143的顶面形状与开口部141的顶面形状一致或者在俯视（也称为从平面看）时开口部143包括开口部141。

在图3A及图3B中，以双点划线的双箭头表示开口部141的宽度D141。图3A示出开口部141的顶面形状为圆形的例子。此时，宽度D141相当于该圆的直径，晶体管100的沟道宽度W100相当于该圆的圆周的长度。就是说，沟道宽度W100为π×D141。如此，当开口部141的顶面形状为圆形时，与其他形状相比，可以实现沟道宽度W100小的晶体管。

开口部141的宽度D141有时在深度方向上发生变化。作为开口部141的宽度D141，例如可以使用剖视时的绝缘层110b（或绝缘层110）的最高位置的径、最低位置的径及它们的中间点的位置的径的三个平均值。或者，作为开口部141的直径，例如也可以使用剖视时的绝缘层110b（或绝缘层110）的最高位置的径、最低位置的径或它们的中间点的位置的径中的任一个。

在利用光刻法形成开口部141的情况下，开口部141的宽度D141为曝光装置的曝光的最小尺寸以上。宽度D141例如可以为200nm以上、300nm以上、400nm以上或500nm以上且小于5μm、4.5μm以下、4μm以下、3.5μm以下、3μm以下、2.5μm以下、2μm以下、1.5μm以下或1μm以下。

注意，在此以半导体层108的与绝缘层110b接触的区域被用作沟道形成区域的结构为例进行说明，但是本发明的一个方式不局限于此。半导体层108的与绝缘层110a接触的区域也可以被用作沟道形成区域。同样地，与绝缘层110c接触的区域也可以被用作沟道形成区域。

[导电层112a、导电层112b、导电层104]

导电层112a、导电层112b及导电层104各自可以具有单层结构或两层以上的叠层结构。作为可用于导电层112a、导电层112b及导电层104的材料，例如可以举出铬、铜、铝、金、银、锌、钽、钛、钨、锰、镍、铁、钴、钼和铌中的一个或多个以及以上述金属中的一个或多个为成分的合金。可以将包含铜、银、金和铝中的一个或多个的电阻低的导电材料适当地用于导电层112a、导电层112b及导电层104。其中，铜或铝在量产性上尤其具有优势，因此是优选的。

导电层112a、导电层112b及导电层104可以使用具有导电性的金属氧化物（也称为氧化物导电体）。作为氧化物导电体（OC：Oxide Conductor），例如可以举出氧化铟、氧化锌、In-Sn氧化物（ITO）、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Sn-Si氧化物（包含硅的ITO，也称为ITSO）、添加有镓的氧化锌及In-Ga-Zn氧化物。尤其是，优选使用包含铟的氧化物导电体，因为其导电性高。

在具有半导体特性的金属氧化物中形成氧空位，将氢添加到该氧空位而在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。

导电层112a、导电层112b及导电层104都可以具有包含上述氧化物导电体（金属氧化物）的导电膜与包含金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜，可以降低布线电阻。

作为导电层112a、导电层112b及导电层104，也可以使用Cu-X合金膜（X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti）。通过使用Cu-X合金膜，可以以湿蚀刻法进行加工，从而可以降低制造成本。

另外，导电层112a、导电层112b及导电层104可以使用相同材料。或者，也可以将不同的材料用于它们中的至少一个。

导电层112a及导电层112b具有与半导体层108接触的区域。在作为半导体层108使用氧化物半导体的情况下有如下担忧：在作为导电层112a或导电层112b使用容易氧化的金属（例如铝）时，在导电层112a或导电层112b与半导体层108之间形成绝缘氧化物（例如氧化铝），阻碍它们的导通。因此，导电层112a及导电层112b优选使用不容易氧化的导电材料、即使氧化也保持低电阻的导电材料或氧化物导电体。

作为导电层112a及导电层112b，例如优选使用钛、氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、钌、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物。由于这些材料为不容易氧化的导电材料或即使氧化也保持低电阻的材料，所以是优选的。注意，在导电层112a或导电层112b具有叠层结构时，至少与半导体层108接触的层优选使用不容易氧化的导电材料。

导电层112a及导电层112b可以使用上述氧化物导电体。具体而言，可以使用氧化铟、氧化锌、ITO、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、包含硅的In-Sn氧化物、添加有镓的氧化锌等氧化物导电体。

导电层112a及导电层112b也可以使用氮化物导电体。作为氮化物导电体例如可以举出氮化钽及氮化钛。另外，作为导电层104可以使用上述氮化物导电体。

可以采用导电层112a、导电层112b和导电层104中的一个以上具有叠层结构的结构。

图11A至图11D示出本发明的一个方式的半导体装置10A的截面图。半导体装置10A的俯视图可以参照图1A。图11A至图11D是沿着图1A中的点划线A1-A2的截断面的截面图。

半导体装置10A包括晶体管100A及绝缘层110。晶体管100A与图1B等所示的晶体管100的主要不同之处在于导电层112a具有叠层结构。

图11A及图11B示出导电层112a具有导电层112a_1及导电层112a_1上的导电层112a_2的两层结构。

包括与半导体层108接触的区域的导电层112a_2优选使用不容易氧化的导电材料、即使氧化也保持低电阻的导电材料或氧化物导电体。导电层112a_2可以使用在导电层112a的说明中举出的材料。

导电层112a_1不包括与半导体层108接触的区域，因此对使用的材料没有特别的限制。例如，导电层112a_1优选使用其电阻率比导电层112a_2低的材料。由此，可以降低导电层112a的电阻。例如，导电层112a_2可以适当地使用In-Sn-Si氧化物（ITSO），导电层112a_1可以适当地使用铜或钨。

如图11A所示，导电层112a_2的端部可以与导电层112a_1的端部对齐或大致对齐。例如，形成成为导电层112a_1的第一膜及成为导电层112a_2的第二膜，在第二膜上形成掩模层（例如光致抗蚀剂）。并且，可以通过以掩模层为掩模加工第一膜及第二膜来形成导电层112a。通过使用相同的掩模层以相同的工序对第一膜和第二膜进行加工，可以降低制造成本。

导电层112a_2的端部可以与导电层112a_1的端部不一致。如图11B所示，可以以覆盖导电层112a_1的方式设置导电层112a_2。导电层112a_2具有与导电层112a_1的顶面及侧面接触的区域。导电层112a_2也可以说具有比导电层112a_1的端部突出的部分。例如，形成导电层112a_1及导电层112a_1上的成为导电层112a_2的膜，并对该膜进行加工，由此可以形成导电层112a_2。通过使导电层112a_2比导电层112a_1的端部突出，形成在导电层112a上的层（例如绝缘层110）的被形成面的台阶变小，从而可以提高该层的覆盖性。由此，可以抑制在该层中发生断开或空洞等问题。

注意，在图11A及图11B中示出构成导电层112a的各层的厚度彼此相同或大致相同，但是本发明的一个方式不局限于此。可以采用构成导电层112a的各层的厚度的一部分或全部不同的结构。例如，通过使使用电阻低的材料的层的厚度比其他层大，可以降低导电层112a的电阻，所以是更优选的。具体而言，可以作为导电层112a_1使用与导电层112a_2相比电阻低的材料，并使导电层112a_1的厚度比导电层112a_2的厚度大。由此，可以降低导电层112a的电阻。

图11C及图11D示出导电层112a具有导电层112a_3、导电层112a_3上的导电层112a_1及导电层112a_1上的导电层112a_2的三层结构。

如图11C所示，导电层112a_1的端部可以与导电层112a_3的顶面接触。导电层112a_2具有与导电层112a_1的顶面及侧面以及导电层112a_3的顶面接触的区域。就是说，也可以说导电层112a_2及导电层112a_3具有比导电层112a_1的端部突出的部分。另外，也可以说导电层112a_1的顶面、侧面及底面由导电层112a_2及导电层112a_3包围。导电层112a_3优选使用与导电层112a_3的被形成面（这里为衬底102的表面）的密接性高的材料。

如上所述，导电层112a_1优选使用电阻率低的材料。但是，根据材料，导电层112a_1与导电层112a_1的被形成面（例如为衬底102的表面）的密接性低，有可能导致半导体装置的制造成品率降低。通过作为导电层112a_3使用与被形成面的密接性高于导电层112a_1的材料，可以提高半导体装置的制造成品率。注意，导电层112a_3的厚度优选足以具有提高与导电层112a的被形成面的密接性的效果，可以比导电层112a_1及导电层112a_2的厚度小。通过减小导电层112a_3的厚度，可以降低制造成本。

例如，作为导电层112a_3可以适当地使用In-Sn-Si氧化物（ITSO），作为导电层112a_1可以适当地使用铜，作为导电层112a_2可以适当地使用In-Sn-Si氧化物（ITSO）。在将玻璃衬底用作衬底102的情况下，与玻璃衬底和铜膜的密接性相比，玻璃衬底和ITSO膜的密接性更高。另外，通过作为导电层112a_2及导电层112a_3使用相同材料，通过相同工序形成导电层112a_2及导电层112a_3时的加工变得容易，由此可以提高半导体装置的制造成品率。

如图11C所示，导电层112a_2的端部可以与导电层112a_3的端部对齐或大致对齐。例如，形成成为导电层112a_3的第一膜，在第一膜上形成导电层112a_1，在第一膜及导电层112a_1上形成成为导电层112a_2的第二膜。在第二膜上形成掩模层（例如光致抗蚀剂）。并且，通过以掩模层为掩模加工第一膜及第二膜，可以形成包括导电层112a_3、导电层112a_1及导电层112a_2的导电层112a。通过相同工序对第一膜和第二膜进行加工，由此可以降低制造成本。或者，如图11D所示，导电层112a_1的端部可以与导电层112a_3的端部对齐或大致对齐。

在此示出导电层112a具有两层或三层的叠层结构的例子，但是本发明的一个方式不局限于此。导电层112a也可以具有四层以上的叠层结构。

注意，图11A至图11D所示的导电层112a的结构也可以用于其他结构例子。

[绝缘层106]

绝缘层106优选包括一层以上的无机绝缘层。绝缘层106可以使用可用于绝缘层110的材料。

绝缘层106具有与半导体层108、导电层112b、导电层104及绝缘层110接触的区域。在半导体层108使用金属氧化物时，构成绝缘层106的膜中的至少与半导体层108接触的膜优选使用上述氧化物或氧氮化物。在绝缘层106采用单层结构的情况下，绝缘层106可以适当地使用氧化硅、氧氮化硅或氧化铝。

注意，在微型晶体管中，在栅极绝缘层的厚度小时，有时泄漏电流增大。通过栅极绝缘层使用相对介电常数高的材料（也称为high-k材料），可以在保持物理厚度的同时实现晶体管工作时的低电压化。作为可用于绝缘层106的high-k材料，例如可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物以及含有硅及铪的氮化物。

图1B等示出绝缘层106为单层结构，但是本发明的一个方式不局限于此。绝缘层106可以采用两层以上的叠层结构。图12示出绝缘层106具有绝缘层106a及绝缘层106a上的绝缘层106b的两层结构。

图12示出本发明的一个方式的半导体装置10B的截面图。半导体装置10B的俯视图可以参照图1A。图12是沿着图1A中的点划线A1-A2的截断面的截面图。

半导体装置10B包括晶体管100B及绝缘层110。晶体管100B与图1B等所示的晶体管100的主要不同之处在于绝缘层106具有叠层结构。

在绝缘层106具有叠层结构的情况下，半导体层108一侧的绝缘层（这里为绝缘层106a）优选包含氧化物或氧氮化物。绝缘层106a例如可以适当地使用氧化硅、氧氮化硅和氧化铝中的一个以上。

优选将不容易透过物质的材料用于构成绝缘层106的层中的一个以上。也可以说该层被用作阻挡膜。通过设置用作阻挡膜的层，可以抑制导电层104中的金属成分及形成在晶体管100上的层中的杂质（例如，水及氢）经过绝缘层106扩散到半导体层108。并且，可以抑制半导体层108中的氧经过绝缘层106扩散到导电层104一侧。由此，可以抑制在半导体层108中形成氧空位（V_O）。此外，可以抑制因半导体层108中的氧导致导电层104氧化而导电层104的电阻变高。其结果是，可以实现呈现良好的电特性且可靠性高的晶体管。优选将上述氮化物和氮氧化物中的一个或多个用于用作阻挡膜的该层。或者，作为该层，也可以使用氧化物和氧氮化物中的任一个或多个，例如可以适合地使用氧化铝。

在绝缘层106具有叠层结构的情况下，例如可以将氧氮化硅用于绝缘层106a且将氮化硅用于绝缘层106b。或者，可以将氧氮化硅用于绝缘层106a且将氧化铝用于绝缘层106b。或者，可以将氧化铝用于绝缘层106a且将氧氮化硅用于绝缘层106b。或者，可以将氧化铝用于绝缘层106a且将氮化硅用于绝缘层106b。

在此示出绝缘层106具有两层的叠层结构的例子，但本发明的一个方式不局限于此。绝缘层106也可以采用三层以上的叠层结构。

另外，图12所示的绝缘层106的结构也可以应用于其他结构例子。

[衬底102]

虽然对衬底102的材料没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底或树脂衬底作为衬底102。另外，作为衬底102，可以使用设置有半导体元件的衬底。注意，半导体衬底及绝缘性衬底的形状可以为圆形或角形。

作为衬底102，可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100等。或者，可以在衬底102与晶体管100等之间设置剥离层。通过设置剥离层，可以在剥离层上制造半导体装置的一部分或全部之后将其从衬底102分离并转置到其他衬底上。此时，也可以将晶体管100等转置到耐热性低的衬底或柔性衬底上。

下面说明其一部分的结构与上述结构例子不同的半导体装置的结构例子。注意，下面有时省略与上述结构例子重复的部分的说明。此外，在以下所示的附图中，关于具有与上述结构例子相同的功能的部分使用相同的阴影线，而有时不附加符号。

〔结构例子1-2〕

图13A及图13B示出本发明的一个方式的半导体装置10C的截面图。半导体装置10B的俯视图可以参照图1A。图13A是沿着图1A中的点划线A1-A2的截断面的截面图，图13B是沿着图1A中的点划线B1-B2的截断面的截面图。

半导体装置10C包括晶体管100及绝缘层110。半导体装置10C与图1B等所示的半导体装置10的主要不同之处在于绝缘层110包括绝缘层110d及绝缘层110e。

图13C是图13A的放大图。绝缘层110包括绝缘层110d、绝缘层110d上的绝缘层110a、绝缘层110a上的绝缘层110b、绝缘层110b上的绝缘层110c及绝缘层110c上的绝缘层110e。绝缘层110d及绝缘层110e可以使用在绝缘层110a的说明中举出的材料。绝缘层110d及绝缘层110e例如可以适当地使用氮化硅或氮氧化硅。此外，绝缘层110d和绝缘层110e可以使用相同的材料。或者，这些材料可以使用不同的材料。

绝缘层110d设置在衬底102及导电层112a与绝缘层110a之间。绝缘层110d以覆盖导电层112a的方式设置。绝缘层110d具有与导电层112a的顶面及侧面、衬底102的顶面以及半导体层108的侧面接触的区域。

绝缘层110e设置在导电层112b及绝缘层106与绝缘层110c之间。绝缘层110e具有与绝缘层110c的顶面、导电层112b的底面、绝缘层106的底面及半导体层108的侧面接触的区域。

绝缘层110d及绝缘层110e更优选使用释放降低半导体层108的电阻的杂质（例如，水及氢）的材料。由此，可以将半导体层108的与绝缘层110d接触的区域用作低电阻区域。半导体层108可以具有在与导电层112a接触的区域（源极区域和漏极区域中的一个）与沟道形成区域之间包括低电阻区域的结构。同样地，当将释放杂质的材料用于绝缘层110e时，半导体层108的与绝缘层110e接触的区域可以为低电阻区域。半导体层108可以具有在与导电层112b接触的区域（源极区域和漏极区域中的另一个）与沟道形成区域之间包括低电阻区域的结构。低电阻区域可以被用作用来缓和漏极电场的缓冲区域。这些低电阻区域也可以被用作源极区域或漏极区域。

通过在漏极区域与沟道形成区域之间设置低电阻区域，在漏极区域附近不容易产生高电场，可以抑制热载流子的产生，而可以抑制晶体管的劣化。例如，在导电层112a被用作漏电极且导电层112b被用作源电极时，通过将半导体层108的与绝缘层110d接触的区域用作低电阻区域，在漏极区域附近不容易产生高电场而抑制产生热载流子，因此可以抑制晶体管的劣化。当导电层112a被用作源电极且导电层112b被用作漏电极时，通过将半导体层108的与绝缘层110e接触的区域用作低电阻区域，在漏极区域附近不容易产生高电场而抑制产生热载流子，因此可以抑制晶体管的劣化。

在半导体层108的与绝缘层110d接触的区域被用作源极区域或漏极区域时，可以进一步使半导体层108的源极区域至栅电极的距离与漏极区域至栅电极的距离均匀。由此，可以进一步使施加到沟道形成区域的栅电极的电场均匀。

绝缘层110a优选从其本身释放的杂质量少且不容易使杂质透过。由此，可以抑制杂质经过绝缘层110a及绝缘层110b扩散到半导体层108的沟道形成区域。同样地，绝缘层110c优选从其本身释放的杂质量少且不容易使杂质透过。由此，可以抑制杂质经过绝缘层110c及绝缘层110b扩散到半导体层108的沟道形成区域。由此，可以实现呈现良好电特性和可靠性高的晶体管。

在作为半导体层108使用金属氧化物时，绝缘层110d及绝缘层110e所释放的杂质更优选包含氢。氢与键合于金属氧化物的金属原子的氧起反应而成为水，由此形成氧空位（V_O）。而且，氢进入氧空位（V_O）的缺陷（V_OH）被用作施主而产生作为载流子的电子。由此，半导体层108的与绝缘层110d接触的区域及与绝缘层110e接触的区域的载流子浓度得到提高，可以降低电阻。

绝缘层110d优选具有其含氢量比绝缘层110a多的区域。在绝缘层110的含氢量的分析中例如可以利用二次离子质谱分析法（SIMS）。

通过使绝缘层110d的沉积条件与绝缘层110a的沉积条件不同，可以调整所释放的氢量。具体而言，在绝缘层110d与绝缘层110a之间使形成时的沉积功率（沉积功率密度）、沉积压力、沉积气体种类、沉积气体流量比、沉积温度及衬底与电极之间的距离中的一个或多个不同即可。例如，通过绝缘层110d的沉积功率密度比绝缘层110a的沉积功率密度小，可以使绝缘层110d中的含氢量比绝缘层110a中的含氢量多。由此，可以通过施加到绝缘层110d的热增多从绝缘层110d本身释放的氢量。

用于绝缘层110d的形成的沉积气体中的氢含量优选比用于绝缘层110a的形成的沉积气体中的氢含量多。具体而言，在作为绝缘层110d及绝缘层110a利用PECVD法形成氮化硅膜或氮氧化硅膜时，相对于用于绝缘层110d的形成的沉积气体整体的氨气体的流量比例（以下也称为氨流量比）优选高于用于绝缘层110a的形成的沉积气体的氨流量比。通过在氨流量比高的条件下形成绝缘层110d，可以增多绝缘层110d中的含氢量。此外，可以通过施加到绝缘层110d的热增多从绝缘层110d本身释放的氢量。

绝缘层110a的膜密度更优选高于绝缘层110d的膜密度。由此，可以抑制绝缘层110d中的氢经过绝缘层110a及绝缘层110b扩散到半导体层108的沟道形成区域。膜密度的评价例如可以利用卢瑟福背散射光谱学法（RBS：Rutherford BackscatteringSpectrometry）或X射线反射率测量法（XRR：X-Ray Reflection）。膜密度的差异有时可以利用截面的透射电子显微镜（TEM）图像进行评价。在TEM观察中，膜密度高则透射电子（TE：Transmission Electron）图像深（暗），膜密度低则透射电子（TE）图像浅（明）。因此，在透射电子（TE）图像中，有时与绝缘层110d相比绝缘层110a呈浓（暗）图像。注意，即使绝缘层110d及绝缘层110a使用相同的材料，膜密度也不同，因此有时可以在截面TEM图像中以对比度的不同观察到这些边界。

绝缘层110e优选具有含氢量比绝缘层110c多的区域。绝缘层110c的膜密度更优选高于绝缘层110e的膜密度。关于绝缘层110c及绝缘层110e，可以参照根据绝缘层110a及绝缘层110d的记载。

在此示出绝缘层110具有五层的叠层结构，但是本发明的一个方式不局限于此。绝缘层110可以采用两层、三层、四层或六层以上的叠层结构。另外，绝缘层110也可以采用单层结构。

注意，结构例子1-2所示的绝缘层110的结构也可以适用于其他结构例子。

〔结构例子1-3〕

图14A及图14B示出本发明的一个方式的半导体装置10D的截面图。半导体装置10D的俯视图可以参照图1A。图14A是沿着图1A中的点划线A1-A2的截断面的截面图，图14B是沿着图1A中的点划线B1-B2的截断面的截面图。

半导体装置10D包括晶体管100、绝缘层110及绝缘层109。半导体装置10D与图1B等所示的半导体装置10的主要不同之处在于衬底102与导电层112a之间包括绝缘层109。

衬底102上设置有绝缘层109，绝缘层109上设置有导电层112a，导电层112a上设置有绝缘层110。绝缘层109具有与导电层112a的底面及绝缘层110的底面接触的区域。导电层112a与绝缘层109及绝缘层110接触并具有被它们夹持的区域。绝缘层110具有与导电层112a的顶面及侧面、绝缘层109的顶面、半导体层108的侧面、导电层112b的底面以及绝缘层106的底面接触的区域。

绝缘层109优选使用释放降低半导体层108的电阻的杂质（例如，水及氢）的材料。绝缘层109可以使用可用于绝缘层110d及绝缘层110e的材料。绝缘层109例如可以适当地使用氮化硅或氮氧化硅。

从绝缘层109释放的杂质扩散到导电层112a的与绝缘层109接触的区域。另外，扩散到导电层112a的杂质扩散到半导体层108的与导电层112a接触的区域。由此，可以降低半导体层108的与导电层112a接触的区域，即源极区域和漏极区域中的一个的电阻。因此，可以实现通态电流大的晶体管，可以实现高速工作的半导体装置。

在半导体层108使用金属氧化物时，绝缘层109所释放的杂质更优选包含氢。由于从绝缘层109经过导电层112a扩散到半导体层108的氢而半导体层108的与导电层112a接触的区域的载流子浓度变高，可以降低源极区域和漏极区域中的一个的电阻。

绝缘层109更优选使用释放降低导电层112a的电阻的杂质的材料。由此，可以降低导电层112a的电阻。例如，在作为导电层112a使用金属氧化物时，该杂质更优选包含氢。由此，导电层112a的载流子浓度得到提高，可以降低电阻。另外，导电层112a可以被用作布线，可以实现布线电阻低的半导体装置。注意，降低导电层112a的电阻的杂质既可以与降低半导体层108的电阻的杂质相同，又可以不同。

可用于导电层112a的材料为如上所述的材料。另外，导电层112a更优选容易使杂质透过。导电层112a更优选不容易吸附杂质。

绝缘层110a具有与绝缘层109的顶面以及导电层112a的顶面及侧面接触的区域。由此，可以抑制绝缘层109及导电层112a中的杂质经过绝缘层110b扩散到半导体层108的沟道形成区域。

绝缘层109优选具有含氢量比绝缘层110a多的区域。绝缘层110a的膜密度优选高于绝缘层109的膜密度。关于绝缘层109，可以参照根据绝缘层110d及绝缘层110e的记载。

注意，有时从绝缘层109释放的杂质经过导电层112a及半导体层108的源极区域和漏极区域中的一个扩散到沟道形成区域。但是，至少半导体层108的与绝缘层110b接触的区域从绝缘层110b供应氧，因此可以减少沟道形成区域的氧空位（V_O）及V_OH。因此，可以抑制阈值电压漂移，从而可以实现截止电流小且通态电流大的晶体管。由此，可以得到同时实现低功耗及高性能的半导体装置。

在图14A等中，绝缘层110具有绝缘层110a、绝缘层110b及绝缘层110c的三层结构，但是本发明的一个方式不局限于此。例如，如图15A及图15B所示，绝缘层110可以包括绝缘层110a、绝缘层110b、绝缘层110c及绝缘层110e。绝缘层110e更优选使用释放降低导电层112b的电阻的杂质的材料。由此，可以降低导电层112b的电阻。例如，在将金属氧化物用于导电层112b时，该杂质更优选包含氢。由此，导电层112b的载流子浓度得到提高，可以降低电阻。导电层112b可以被用作布线，并可以实现布线电阻低的半导体装置。此外，绝缘层110也可以包括绝缘层110d。例如，绝缘层110可以包括绝缘层110a、绝缘层110b、绝缘层110c、绝缘层110d及绝缘层110e。

如图16A所示，绝缘层110可以与绝缘层109的侧面接触。此外，绝缘层109的端部可以与导电层112a的端部对齐或大致对齐。例如，通过形成成为绝缘层109的绝缘膜及成为导电层112a的导电膜并对它们进行加工，可以形成绝缘层109及导电层112a。通过相同的工序对该绝缘膜及该导电膜进行加工，可以降低制造成本。

绝缘层109的端部也可以不与导电层112a的端部对齐。如图16B所示，绝缘层109可以具有比导电层112a的端部突出的部分。导电层112a的端部与绝缘层109的顶面接触。通过采用这种结构，形成在导电层112a及绝缘层109上的层（例如绝缘层110）的被形成面的台阶变小，由此可以提高该层的覆盖性。由此，可以抑制在该层中发生断开或空洞等问题。

另外，结构例子1-3所示的绝缘层109的结构也可以适用于其他结构例子。

〔结构例子1-4〕

图17A及图17B示出本发明的一个方式的半导体装置10E的截面图。半导体装置10E的俯视图可以参照图1A。图17A是沿着图1A中的点划线A1-A2的截断面的截面图，图17B是沿着图1A中的点划线B1-B2的截断面的截面图。

半导体装置10E包括晶体管100C及绝缘层110。晶体管100C与图1B等所示的晶体管100的主要不同之处在于半导体层108具有叠层结构。

图17A及图17B示出半导体层108具有半导体层108a、半导体层108a上的半导体层108b及半导体层108b上的半导体层108c的三层结构。

半导体层108a、半导体层108b及半导体层108c都可以使用在半导体层108的说明中举出的材料。半导体层108a、半导体层108b及半导体层108c优选都包含呈现半导体特性的金属氧化物。

半导体层108a所包含的第一金属氧化物、半导体层108b所包含的第二金属氧化物以及半导体层108c所包含的第三金属氧化物的带隙优选都为2.0eV以上，更优选为2.5eV以上。

第一金属氧化物的带隙优选大于第二金属氧化物的带隙。第三金属氧化物的带隙优选大于第二金属氧化物的带隙。半导体层108b由带隙比半导体层108b大的半导体层108a和半导体层108c夹持，可以采用嵌入沟道结构。由此，在半导体层108中，主要电流路径为半导体层108b。

例如，第一金属氧化物的带隙与第二金属氧化物的带隙之差优选为0.1eV以上，更优选为0.2eV以上，更优选为0.3eV以上，更优选为0.5eV以上。第三金属氧化物的带隙与第二金属氧化物的带隙之差优选为0.1eV以上，更优选为0.2eV以上，更优选为0.3eV以上，更优选为0.5eV以上。

第一金属氧化物的导带底优选比第二金属氧化物的导带底更接近真空能级。第三金属氧化物的导带底优选比第二金属氧化物的导带底更接近真空能级。换言之，第一金属氧化物的电子亲和势优选小于第二金属氧化物的电子亲和势。第三金属氧化物的电子亲和势优选小于第二金属氧化物的电子亲和势。

第一金属氧化物、第二金属氧化物及第三金属氧化物的带隙的评价可以利用使用分光光度计的光学评价、光谱椭偏术、光致发光法、X射线光电子能谱法（XPS或ESCA）或者X射线吸收精细结构（XAFS：X-ray Absorption Fine Structure）。此外，也可以组合多个上述方法进行分析。电子亲和势或导带底可以从作为真空能级与价带顶能量之差的电离电位以及带隙算出。电离电位例如可以利用紫外线光电子能谱（UPS：UltravioletPhotoelectron Spectrometry）评价。

在绝缘层110与半导体层108的界面及其附近有可能形成起因于杂质或缺陷的陷阱能级。作为该杂质，可以举出在形成开口部141时使用的蚀刻剂或蚀刻气体的残留成分以及在形成开口部141时附着于绝缘层110的侧面的导电层112a及导电层112b的成分。通过在半导体层108b与绝缘层110之间设置半导体层108a，可以使半导体层108b与该陷阱能级远离。

有时在形成绝缘层106时绝缘层106与半导体层108的界面及其附近受到损伤。由此，有可能在绝缘层106与半导体层108的界面及其附近形成陷阱能级。通过在半导体层108b与绝缘层106之间设置半导体层108c，可以使半导体层108b与该陷阱能级远离。

通过由半导体层108a与半导体层108c夹持作为半导体层108的主要电流路径的半导体层108b，可以减少半导体层108b的界面及其附近的陷阱能级。由此，可以实现通态电流大且可靠性高的晶体管。由此，可以制造同时实现高速工作及高可靠性的半导体装置。

第一金属氧化物的组成优选与第二金属氧化物的组成不同。第三金属氧化物的组成优选与第二金属氧化物的组成不同。通过改变金属氧化物的组成，可以调整带隙。具体而言，第一金属氧化物中的元素M的含有率及第三金属氧化物中的元素M的含有率优选都高于第二金属氧化物中的元素M的含有率。由此，可以使第一金属氧化物的带隙及第三金属氧化物的带隙都大于第二金属氧化物的带隙。

第二金属氧化物中的铟含有率优选高于第一金属氧化物中的铟含有率及第三金属氧化物中的铟含有率。由此，可以实现通态电流大的晶体管。

例如，在第一金属氧化物及第二金属氧化物为In-M-Zn氧化物的情况下，第一金属氧化物可以采用In：M：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以采用In：M：Zn=40：1：10[原子个数比]或其附近的组成。或者，第一金属氧化物可以采用In：M：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以采用In：M：Zn=10：1：10[原子个数比]或其附近的组成。或者，第一金属氧化物可以采用In：M：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以采用In：M：Zn=10：1：40[原子个数比]或其附近的组成。作为元素M，尤其优选使用镓、铝和锡中的一个或多个。另外，第一金属氧化物中的元素M、第二金属氧化物中的元素M及第三金属氧化物中的元素M既可以相同，其一部分或全部也可以不同。此外，在第一金属氧化物、第二金属氧化物和第三金属氧化物中的一个以上包含多个元素M的情况下，该元素M的各元素既可以与其他金属氧化物中的元素M相同，其一部分或全部也可以不同。

更具体地说，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Sn：Zn=40：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Sn：Zn=10：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。或者，可以第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Sn：Zn=10：1：40[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。

第二金属氧化物可以不包含元素M。例如，第二金属氧化物可以为In-Zn氧化物，第一金属氧化物及第三金属氧化物可以为In-M-Zn氧化物。具体而言，第二金属氧化物可以为In-Zn氧化物，第一金属氧化物及第三金属氧化物可以为In-M-Zn氧化物。更具体地说，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Zn=4：1[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Zn=1：1[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Zn=1：4[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成。

图18示出绝缘层110的侧面及其附近的放大图。在图18中，以实线的双箭头分别示出半导体层108a的厚度T108a、半导体层108b的厚度T108b及半导体层108c的厚度T108c。在此，以从截面看时的绝缘层110与绝缘层106间的最短距离为半导体层108的厚度。具体而言，示出绝缘层110的顶面的高度与底面的高度的中间点的位置上的半导体层108的各层厚度。

通过增大主要电流路径的半导体层108b的厚度T108b，可以实现通态电流大的晶体管。但是，在厚度T108b过大时，半导体层108b中的氧空位（V_O）及V_OH的量有可能多于由从绝缘层110供应的氧所修复的氧空位（V_O）及V_OH的量。厚度T108b优选为1nm以上且50nm以下，更优选为3nm以上且30nm以下，更优选为3nm以上且20nm以下，更优选为5nm以上且20nm以下，更优选为5nm以上且15nm以下。

半导体层108c的厚度T108c优选大于半导体层108a的厚度T108a。通过增大厚度T108c，可以使半导体层108b远离有可能形成在绝缘层106与半导体层108的界面及其附近的陷阱能级。另外，可以抑制在形成绝缘层106时半导体层108b受到损伤。在厚度T108c过大时，有时被用作栅电极的导电层104与半导体层108b的距离变长而通态电流变小。厚度T108c优选为1nm以上且30nm以下，更优选为1nm以上且20nm以下，更优选为1nm以上且10nm以下，更优选为2nm以上且10nm以下。

包含在绝缘层110中的氧经过半导体层108a被供应到半导体层108b。因此，优选半导体层108a容易使氧透过。通过使厚度T108a小于厚度T108c，可以将绝缘层110所包含的氧高效地供应到半导体层108b。由此，可以减少作为主要电流路径的半导体层108b中的氧空位（V_O）及V_OH。当厚度T108a过小时，有时绝缘层110与半导体层108的界面及界面附近的陷阱能级与作为主要电流路径的半导体层108b之间的距离变短而通态电流变小。此外，有时可靠性降低。厚度T108a优选为0.1nm以上且10nm以下，更优选为0.3nm以上且5nm以下，更优选为0.5nm以上且5nm以下，更优选为0.5nm以上且3nm以下。

半导体层108a、半导体层108b及半导体层108c更优选都具有结晶性。通过使半导体层108a具有结晶性，有时可以提高形成在其上的半导体层108b的结晶性。同样地，通过使半导体层108b具有结晶性，有时可以提高形成在其上的半导体层108c的结晶性。

第一金属氧化物的带隙可以与第三金属氧化物的带隙不同。

第三金属氧化物的带隙更优选大于第一金属氧化物的带隙。通过位于用作栅电极的导电层104一侧的半导体层108c使用带隙大的材料，可以抑制在半导体层108c中及半导体层108c与栅极绝缘层（在此为绝缘层106）的界面生成并感应载流子，由此可以实现可靠性高的晶体管。例如，抑制因入射到晶体管的光而在半导体层108c中及其界面生成并感应载流子，因此可以抑制相对于光的晶体管的电特性变动。

半导体层108a具有与用作源电极及漏电极的导电层112a及导电层112b接触的区域。通过使半导体层108a所包含的第一金属氧化物的带隙小于第三金属氧化物的带隙，可以降低半导体层108a与导电层112a的接触电阻及半导体层108a与导电层112b的接触电阻。因此，可以实现通态电流大的晶体管。

第一金属氧化物的带隙与第三金属氧化物的带隙之差优选为0.1eV以上，更优选为0.2eV以上，更优选为0.3eV以上。第三金属氧化物的导带底优选比第一金属氧化物的导带底更接近真空能级。换言之，第三金属氧化物的电子亲和势优选小于第一金属氧化物的电子亲和势。

此外，第三金属氧化物中的元素M的含有率优选高于第一金属氧化物中的元素M的含有率。由此，可以使第三金属氧化物的带隙大于第一金属氧化物的带隙。

例如，在第一金属氧化物、第二金属氧化物及第三金属氧化物使用In-M-Zn氧化物的情况下，第一金属氧化物可以适当地使用In：M：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：M：Zn=40：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：M：Zn=1：3：4[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：M：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：M：Zn=10：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：M：Zn=1：3：4[原子个数比]或其附近的组成。

更具体地说，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Sn：Zn=40：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：3：4[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Sn：Zn=10：1：10[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：3：4[原子个数比]或其附近的组成。

第二金属氧化物可以不包含元素M。例如，第二金属氧化物可以为In-Zn氧化物，第一金属氧化物及第三金属氧化物可以为In-M-Zn氧化物。具体而言，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Zn=4：1[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：3：4[原子个数比]或其附近的组成。或者，第一金属氧化物可以适当地使用In：Ga：Zn=1：1：1[原子个数比]或其附近的组成，第二金属氧化物可以适当地使用In：Zn=1：1[原子个数比]或其附近的组成，第三金属氧化物可以适当地使用In：Ga：Zn=1：3：4[原子个数比]或其附近的组成。

图17A等示出半导体层108具有半导体层108a、半导体层108b及半导体层108c的三层结构的例子，但是本发明的一个方式不局限于此。例如，可以具有不包括半导体层108a和半导体层108c中的一方或双方的结构。具体而言，如图19A所示，半导体层108可以具有半导体层108a与半导体层108b的两层结构。或者，如图19B所示，半导体层108可以具有半导体层108b与半导体层108c的两层结构。或者，半导体层108也可以具有四层以上的叠层结构。

另外，结构例子1-4所示的半导体层108的结构也可以应用于其他结构例子。

〔结构例子1-5〕

图20A示出本发明的一个方式的半导体装置10F的俯视图。图20B示出沿着图20A中的点划线A1-A2的截断面的截面图，图20C示出沿着点划线B1-B2的截断面的截面图。

半导体装置10F包括晶体管100D及绝缘层110。晶体管100D与图1B等所示的晶体管100的主要不同之处在于包括导电层103及绝缘层107。

晶体管100D在导电层112a与绝缘层110之间包括导电层103及绝缘层107。

绝缘层107位于导电层112a上。绝缘层107以覆盖导电层112a的顶面及侧面的方式设置。

导电层103位于绝缘层107上。导电层112a与导电层103被绝缘层107彼此电绝缘。导电层103在与导电层112a重叠的区域中设置有到达绝缘层107的开口部148。

绝缘层110设置在绝缘层107及导电层103上。绝缘层110以覆盖导电层103的顶面及侧面以及绝缘层107的顶面的方式设置。绝缘层110及绝缘层107中设置有到达导电层112a的开口部141。

绝缘层110a位于绝缘层107及导电层103上。绝缘层110a以覆盖导电层103的顶面及侧面的方式设置。另外，绝缘层110a以覆盖开口部148的一部分的方式设置。绝缘层110a在开口部148中与绝缘层107接触。

对开口部148的顶面形状没有特别的限制。开口部148的顶面形状可以为可用于开口部141及开口部143的形状。如图20A所示，开口部141、开口部143及开口部148的顶面形状优选都呈圆形。通过使开口部的顶面形状呈圆形，可以提高形成开口部时的加工精度，可以形成微细的开口部。

在本说明书等中，开口部148的顶面形状是指导电层103的开口部148一侧的顶面端部的形状或底面端部的形状。

当开口部141及开口部148的顶面形状呈圆形时，开口部141及开口部148优选呈同心圆状。由此，可以使从截面看时的半导体层108与导电层103之间的最短距离在开口部141的左边及右边相同。另外，开口部141和开口部148有时不呈同心圆状。

在晶体管100D中，半导体层108存在有隔着绝缘层106与导电层104重叠且隔着绝缘层110的一部分（尤其是，绝缘层110a及绝缘层110b）与导电层103重叠的区域。换言之，在半导体层108中存在由导电层104和导电层103夹持的区域，其中绝缘层106夹在半导体层108与导电层104之间且绝缘层110的一部分（尤其是，绝缘层110a及绝缘层110b）夹在半导体层108与导电层103之间。

导电层104被用作晶体管100D的栅电极（也可以说第一栅电极）。绝缘层106的一部分被用作栅极绝缘层（也称为第一栅极绝缘层）。另外，导电层103被用作背栅电极（也称为第二栅电极）。绝缘层110的一部分被用作背栅极绝缘层（也称为第二栅极绝缘层）。导电层103可以使用可用于导电层112a、导电层112b及导电层104的材料。

通过在晶体管100D中设置背栅电极，半导体层108的背栅电极一侧（也称为背沟道一侧）的电位被固定，并可以提高Id-Vd特性中的饱和性。

注意，在本说明书等中，有时将晶体管的Id-Vd特性的饱和区域的电流的变化小记载为“饱和性高”。

晶体管100D包括背栅电极，所以可以固定半导体层108的背沟道一侧的电位，而可以抑制阈值电压漂移。在此，在晶体管的阈值电压负向漂移时，有时截止电流增大。通过抑制阈值电压漂移，可以实现截止电流小的晶体管。由此，可以实现功耗低的半导体装置。

绝缘层107可以使用可用于绝缘层110的材料。与导电层112a及导电层103接触的绝缘层107优选使用含氮的绝缘层。绝缘层107可以适当地使用可用于绝缘层110a的材料。绝缘层107例如可以适当地使用氮化硅。注意，在本实施方式中示出具有单层结构的绝缘层107，但是本发明的一个方式不局限于此。绝缘层107可以采用两层以上的叠层结构。

导电层103可以与导电层112a电连接。例如，通过在绝缘层107的与导电层112a重叠的区域中设置开口部并以覆盖该开口部的方式设置导电层103，可以使导电层103与导电层112a接触。通过用作源电极或漏电极的导电层112a与用作背栅电极的导电层103电连接，可以使源电极或漏电极与背栅电极具有同电位。例如，在导电层112a用作源电极时，可以抑制晶体管100D的阈值电压漂移。另外，可以提高晶体管100D的可靠性。另外，也可以不设置绝缘层107而以与导电层112a的顶面接触的方式形成导电层103。

导电层103可以与导电层112b电连接。例如，通过在绝缘层110的与导电层103重叠的区域设置开口部并以覆盖该开口部的方式设置导电层112b，可以使导电层103与导电层112b接触。

导电层103可以与导电层104电连接。例如，通过在绝缘层106及绝缘层110的与导电层103重叠的区域设置开口部并以覆盖该开口部的方式设置导电层104，可以使导电层103与导电层104接触。通过用作栅电极的导电层104与用作背栅电极的导电层103电连接，可以使背栅电极与栅电极具有同电位，因此可以增大晶体管100D的通态电流。

导电层103的厚度可以大于绝缘层110的厚度。由此，可以在半导体层108中的源极区域与漏极区域之间的大范围固定半导体层108的背沟道一侧的电位。

晶体管100D具有区域，其中在一个方向上依次层叠有导电层103、绝缘层110、半导体层108、绝缘层106及导电层104，其间不包括其他层。作为该方向，可以举出垂直于沟道长度方向的方向。通过扩大该区域可以更确实地控制半导体层108的背沟道一侧的电位。

导电层103的厚度可以大于半导体层108中的开口部141内侧的与导电层112a接触的部分的厚度以及与该部分接触的绝缘层106的厚度之和。

注意，结构例子1-5所示的导电层103及绝缘层107的结构也可以适用于其他结构例子。

<结构例子2>

图21A至图21I示出本发明的一个方式的半导体装置的电路图。图21至图25示出本发明的一个方式的半导体装置的俯视图及截面图。下面作为本发明的一个方式的半导体装置所包括的纵向沟道型晶体管，主要以晶体管100为例进行说明。本发明的一个方式的半导体装置不局限于此，也可以包括上述晶体管100A至晶体管100D中的任一个或多个。

本发明的一个方式的半导体装置包括至少两个晶体管，一个晶体管的栅极、源极和漏极中的任一个与另一个晶体管的栅极、源极和漏极中的任一个电连接。

例如，图21A所示的半导体装置包括晶体管100及晶体管200。晶体管200的源极和漏极中的一个与晶体管100的栅极电连接。

注意，在图21A至图21C中，晶体管100及晶体管200为n沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100和晶体管200中的一方或双方也可以为p沟道型晶体管。

〔结构例子2-1〕

图21B示出本发明的一个方式的半导体装置20的电路图。图22A示出半导体装置20的俯视图。图22B示出沿着图22A中的点划线A1-A2的截断面的截面图，图22C示出沿着点划线B1-B2及点划线B3-B4的截断面的截面图。

半导体装置20包括晶体管100及晶体管200。晶体管200的源极和漏极中的另一个与晶体管100的源极和漏极中的另一个电连接。

晶体管100及晶体管200都形成在衬底102上。

因为晶体管100可以参照以上说明，所以省略详细说明。

晶体管200包括导电层112b、导电层112c、半导体层208、绝缘层106及导电层204。晶体管200可以具有与晶体管100同样的结构。

导电层112c被用作晶体管200的源电极和漏电极中的一个。导电层112b被用作晶体管100的源电极和漏电极中的另一个以及晶体管200的源电极和漏电极中的另一个。当晶体管100和晶体管200共同使用导电层112b时，可以缩小半导体装置的占有面积。绝缘层106的一部分被用作晶体管200的栅极绝缘层。导电层204被用作晶体管200的栅电极。

导电层112c可以使用与导电层112a相同的材料。导电层112c可以通过与导电层112a相同的工序形成。绝缘层110包括到达导电层112c的开口部241。开口部241可以通过与开口部141相同的工序形成。导电层112b在与开口部241重叠的区域包括开口部243。开口部243可以通过与开口部143相同的工序形成。开口部241及开口部243的顶面形状没有限制，但是优选为圆形。另外，虽然在此示出开口部241的顶面形状与开口部243的顶面形状一致的结构，但是本发明的一个方式不局限于此。开口部241的顶面形状与开口部243的顶面形状也可以不一致。

此外，也可以使开口部141的宽度与开口部241的宽度不同。通过使开口的宽度不同，也可以制造沟道宽度互不相同的两个晶体管。

以覆盖开口部241及开口部243的方式设置有半导体层208。半导体层208可以通过与半导体层108相同的工序形成。半导体层208上设置有绝缘层106，绝缘层106上设置有导电层204。导电层204可以通过与导电层104相同的工序形成。

半导体层208包括区域208Da及区域208Db。在半导体层208的与导电层112c的顶面接触的区域中，位于导电层112c的顶面与导电层204的底面之间的区域中形成有区域208Da，与导电层112b的顶面接触的区域中形成有区域208Db。区域208Da及区域208Db可以以与区域108Da及区域108Db相同的工序形成。区域208Da及区域208Db包含与区域108Da及区域108Db所包含的杂质元素相同种类的杂质元素。在半导体层208中，晶体管200的沟道形成区域位于区域208Da与区域208Db之间。关于晶体管200的沟道形成区域、区域208Da及区域208Db，可以参照有关晶体管100的沟道形成区域、区域108Da及区域108Db的记载。

注意，图22A等示出在晶体管100及晶体管200间半导体层分为半导体层108与半导体层208的结构，但是本发明的一个方式不局限于此。晶体管100及晶体管200也可以共同使用半导体层。

〔结构例子2-2〕

图21C示出本发明的一个方式的半导体装置20A的电路图。图23A示出半导体装置20A的俯视图。图23B示出沿着图23A中的点划线A1-A2的截断面的截面图，图23C示出沿着点划线B1-B2及点划线B3-B4的截断面的截面图。

半导体装置20A包括晶体管100及晶体管200。晶体管200的源极和漏极中的一个与晶体管100的源极和漏极中的一个电连接。

晶体管100及晶体管200都形成在衬底102上。

因为晶体管100可以参照以上说明，所以省略详细说明。

晶体管200包括导电层112a、导电层112c、半导体层208、绝缘层106及导电层204。

导电层112c被用作晶体管200的源电极和漏电极中的一个。导电层112a被用作晶体管100的源电极和漏电极中的另一个以及晶体管200的源电极和漏电极中的另一个。当晶体管100和晶体管200共同使用导电层112a时，可以缩小半导体装置的占有面积。

导电层112c可以使用与导电层112b相同的材料。导电层112c可以通过与导电层112b相同的工序形成。

〔结构例子2-3〕

图21D示出本发明的一个方式的半导体装置20B的电路图。图24A示出半导体装置20B的俯视图。图24B示出沿着图24A中的点划线A1-A2的截断面的截面图。

半导体装置20B包括晶体管100及晶体管250。晶体管250的源极和漏极中的一个与晶体管100的源极和漏极中的一个电连接。

晶体管100及晶体管250都设置在衬底102上。

半导体装置20B在衬底102上包括导电层259，在衬底102及导电层259上包括绝缘层252，在绝缘层252上包括半导体层253。另外，在绝缘层252及半导体层253上包括绝缘层254，在绝缘层254上包括导电层255。半导体层253和导电层255具有彼此重叠的区域。导电层259被用作晶体管250的背栅电极，绝缘层252被用作背栅极绝缘层。绝缘层254被用作栅极绝缘层，导电层255被用作栅电极。

在绝缘层254及导电层255上设置绝缘层256。此外，在与半导体层253的一部分重叠的区域中，绝缘层254及绝缘层256中设置开口部257a。此外，在与半导体层253的其他一部分重叠的区域中，绝缘层254及绝缘层256中设置开口部257b。

绝缘层256及开口部257a上设置有导电层258a，绝缘层256及开口部257b上设置有导电层258b。导电层258a在开口部257a中与半导体层253电连接。另外，导电层258b在开口部257b中与半导体层253电连接。

在半导体层253中，与导电层255重叠的区域被用作沟道形成区域。半导体层253具有夹持沟道形成区域的一对区域253D。一对区域253D中的一方被用作源极区域和漏极区域中的一方，且与导电层258a电连接。一对区域253D中的另一方被用作源极区域和漏极区域中的另一个，且与导电层258b电连接。

在绝缘层256、导电层258a及导电层258b上设置绝缘层110，在绝缘层110上设置导电层112b。

导电层112b及绝缘层110在与导电层258a的一部分重叠的区域中具有开口部146（图24A）。以覆盖开口部146的方式设置半导体层108。

在绝缘层110、导电层112b及半导体层108上设置绝缘层106，在绝缘层106上设置导电层104。另外，在绝缘层106及导电层104上设置绝缘层195。

导电层259优选与沟道形成区域重叠并超过沟道形成区域的端部而延伸。换言之，导电层259优选比沟道形成区域大。另外，导电层259优选超过半导体层253的端部而延伸。换言之，导电层259优选比半导体层253大。

栅电极和背栅电极以夹着半导体层的沟道形成区域的方式配置。另外，通过改变背栅电极的电位，可以改变晶体管的阈值电压。背栅电极的电位可以为接地电位或任意电位。

背栅电极可以使用与栅电极、源电极、漏电极等同样的材料及方法形成。此外，由于栅电极及背栅电极是导电层，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能（尤其是对静电的电场屏蔽功能）。就是说，可以防止由于静电等外部电场的影响而使晶体管的电特性变动。另外，通过设置背栅电极，可以减少BT（BiasTemperature：偏压温度）应力测试前后的晶体管的阈值电压的变化量。通过设置背栅电极，晶体管的特性不均匀得到减小，可以提高半导体装置的可靠性。

如图21E所示，晶体管250可以具有背栅极与栅极电连接的结构。此外，如图21F所示，晶体管250可以具有背栅极与源极或漏极电连接的结构。此外，如图21G所示，晶体管250可以具有不包括背栅极的结构。

在图21D至图21H中，晶体管100为n沟道型晶体管且晶体管250为p沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100及晶体管250的双方可以为n沟道型晶体管或p沟道型晶体管。另外，晶体管100也可以为p沟道型晶体管，晶体管250也可以为n沟道型晶体管。

与晶体管100同样，作为晶体管250也可以使用OS晶体管。

在此，半导体层108和半导体层253可以使用相同的材料。另外，也可以使用互不相同的材料。半导体层108及半导体层253的结构可以参照半导体装置20中的半导体层108及半导体层208的记载。

作为晶体管250也可以使用在沟道形成区域中使用硅的晶体管（以下，也称为Si晶体管）。例如，在半导体层中包含LTPS的晶体管（以下，也记为LTPS晶体管）具有高场效应迁移率及良好的频率特性。

晶体管100包括导电层258a代替导电层112a，除此之外的结构与以上说明的同样（参照图1）。

导电层258a被用作晶体管100的源电极和漏电极中的一个，并被用作晶体管250的源电极和漏电极中的一个。当晶体管100和晶体管250共同使用导电层258a时，可以缩小半导体装置的占有面积。

如上所述，晶体管100是纵向沟道型晶体管。另一方面，在晶体管250中，流过半导体层的电流沿横向方向，即沿平行于或大致平行于衬底102表面的方向上流动。可以将这种晶体管称为横向沟道型晶体管或横向沟道型晶体管。

如此，本发明的一个方式的半导体装置除了纵向沟道型晶体管以外还可以包括横向沟道型晶体管。

另外，也可以将晶体管100形成在与开口部257a重叠的区域。具体而言，可以在与开口部257a重叠的区域中设置开口部146，在开口部257a中导电层258a可以与半导体层108接触。再者，也可以不设置导电层258a，在开口部257a中区域253D也可以与半导体层108接触。通过采用这种结构，可以实现占有面积更小的半导体装置。

〔结构例子2-4〕

图21H示出本发明的一个方式的半导体装置20C的电路图。图25A示出半导体装置20C的俯视图。图25B示出沿着图25A中的点划线A1-A2的截断面的截面图。

半导体装置20C包括晶体管100及晶体管250。晶体管250的栅极与晶体管100的源极和漏极中的一个电连接。

半导体装置20C与半导体装置20B的主要不同之处在于开口部146与被用作晶体管250的栅电极的导电层255重叠设置。因此，在半导体装置20B中，晶体管100重叠设置在晶体管250的栅电极上。

在图25A及图25B中，开口部146与沟道形成区域重叠设置，但是不局限于此。开口部146可以以不与沟道形成区域重叠且与导电层255重叠的方式设置。在半导体装置20C中，导电层255被用作晶体管250的栅电极并被用作晶体管100的源电极和漏电极中的一个。

通过重叠设置晶体管100和晶体管250，可以实现进一步缩小占有面积的半导体装置。

半导体装置20C与半导体装置20B的不同之处在于开口部257a、开口部257b、导电层258a及导电层258b的结构。

开口部257a及开口部257b通过选择性地去除绝缘层254及绝缘层110各自的一部分来形成在与半导体层253的区域253D重叠的区域中。导电层258a及导电层258b设置在绝缘层110上且通过开口部257a及开口部257b与区域253D电连接。

在半导体装置20C中，导电层258a及导电层258b可以通过与导电层112b相同的工序形成。因为导电层258a及导电层258b与导电层112b不需要通过不同的工序形成，所以可以缩短半导体装置的制造工序来提高半导体装置的生产率。

本发明的一个方式的半导体装置包括至少一个晶体管及至少一个电容元件，晶体管的源极或漏极与电容元件的一对电极中的一个电连接。图21I示出晶体管100的源极或漏极与电容元件190的一个电极电连接的例子。

本发明的一个方式的晶体管是纵向晶体管之一种，因为可以重叠设置源电极、半导体层和漏电极，所以与平面晶体管相比可以大幅度缩小占有面积。另外，通过作为平面晶体管使用p沟道型Si晶体管且作为纵向晶体管使用n沟道型OS晶体管，可以构成CMOS（Complementary Metal Oxide Semiconductor：互补型金属氧化物半导体）电路。另外，通过采用该结构并重叠设置平面晶体管和纵向晶体管，可以缩小CMOS电路的占有面积。

〔结构例子2-5〕

图26A示出本发明的一个方式的半导体装置30的等效电路图。半导体装置30包括晶体管100_1至晶体管100_p（p为2以上的整数）。晶体管100_1至晶体管100_p并联连接，可以将半导体装置30视为一个晶体管。

晶体管100_1至晶体管100_p的栅电极彼此电连接。晶体管100_1至晶体管100_p的源电极彼此电连接。晶体管100_1至晶体管100_p的漏电极彼此电连接。

注意，在图26A中，晶体管100_1至晶体管100_p为n沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_p也可以为p沟道型晶体管。

以p为4的情况为例进行具体的说明。图26B示出本发明的一个方式的半导体装置30的等效电路图。图26C示出半导体装置30的俯视图。图27示出沿着图26C中的点划线A3-A4的截断面的截面图。图28示出半导体装置30的立体图。

半导体装置30包括晶体管100_1至晶体管100_4。晶体管100_1至晶体管100_4都可以采用上述晶体管100的结构。注意，在此以晶体管100为例进行说明，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_4可以使用晶体管100A至晶体管100D中的任一个。

图26C等示出将晶体管100_1至晶体管100_4配置为2行2列的结构，但是晶体管的配置没有特别的限制。例如，也可以将晶体管100_1至晶体管100_4配置为1行4列。

晶体管100_1至晶体管100_4都包括导电层104、绝缘层106、半导体层108、导电层112a及导电层112b。导电层104被用作晶体管100_1至晶体管100_4的栅电极。绝缘层106的一部分被用作晶体管100_1至晶体管100_4的栅极绝缘层。导电层112a被用作晶体管100_1至晶体管100_4的源电极和漏电极中的一个，导电层112b被用作该源电极和漏电极中的另一个。

图29A是摘要示出导电层112a的立体图。

图29B是摘要示出导电层112a、导电层112b、开口部141_1至开口部141_4及开口部143_1至开口部143_4的立体图。注意，以虚线示出设置在绝缘层110中的开口部141_1至开口部141_4。开口部141_1至开口部141_4、开口部143_1至开口部143_4可以参照开口部141及开口部143的记载，所以省略详细说明。

当将半导体装置30视为一个晶体管时，该晶体管的沟道宽度为晶体管100_1至晶体管100_4的沟道宽度之和。例如，在开口部141_1至开口部141_4的顶面形状为圆形的情况下，当开口部141_1至开口部141_4的宽度都为宽度D141时，半导体装置30可以被视为沟道宽度为“D141×π×4”的晶体管（参照图3A及图3B）。可以将由p个晶体管构成的半导体装置30视为沟道宽度为“D141×π×p”的晶体管。此外，可以将半导体装置30视为具有沟道长度L100的晶体管（参照图3B）。通过并联连接多个晶体管，沟道宽度变大，而可以增高通态电流。另外，通过调节并联连接的晶体管的个数（p）可以使沟道宽度不同。以实现所希望的通态电流的方式决定并联连接的晶体管的个数（p）即可。

图29C是摘要示出导电层112a及半导体层108的立体图。半导体层108以覆盖开口部141_1至开口部141_4、开口部143_1至开口部143_4的方式设置。注意，图29C等示出晶体管100_1至晶体管100_4共同使用半导体层108的结构，但是本发明的一个方式不局限于此。半导体层108也可以按晶体管100_1至晶体管100_4分离。

图29D是摘要示出导电层112a及导电层104的立体图。导电层104以覆盖开口部141_1至开口部141_4及开口部143_1至开口部143_4的方式设置。

注意，结构例子2-5所示的半导体装置30的结构也可以应用于其他结构例子。例如，可以将半导体装置30用于图21A至图21I所示的半导体装置所包括的晶体管中的一个或多个。

〔结构例子2-6〕

图30A示出本发明的一个方式的半导体装置40的等效电路图。半导体装置40包括晶体管100_1至晶体管100_q（q为2以上的整数）。晶体管100_1至晶体管100_q串联连接，可以将半导体装置40视为一个晶体管。

注意，在图30A中，晶体管100_1至晶体管100_q为n沟道型晶体管，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_q也可以为p沟道型晶体管。

以q为4的情况为例进行具体的说明。图30B示出本发明的一个方式的半导体装置40的等效电路图。图30C示出半导体装置40的俯视图。图31示出沿着图30C中的点划线A5-A6的截断面的截面图。图32示出半导体装置40的立体图。

半导体装置40包括晶体管100_1至晶体管100_4。晶体管100_1至晶体管100_4都可以采用上述晶体管100的结构。注意，在此以晶体管100为例进行说明，但是本发明的一个方式不局限于此。晶体管100_1至晶体管100_4可以使用晶体管100A至晶体管100D中的任一个。

图30C等示出将晶体管100_1至晶体管100_4配置为2行2列的结构，但是晶体管的配置没有特别的限制。例如，也可以将晶体管100_1至晶体管100_4配置为1行4列。

晶体管100_1包括导电层104、绝缘层106、半导体层108_1、导电层112a及导电层112b。导电层112a被用作晶体管100_1的源电极和漏电极中的一个，导电层112b被用作该源电极和漏电极中的另一个。

晶体管100_2包括导电层104、绝缘层106、半导体层108_2、导电层112a及导电层112c。导电层112a被用作晶体管100_2的源电极和漏电极中的一个，导电层112c被用作该源电极和漏电极中的另一个。导电层112a由晶体管100_1和晶体管100_2共同使用。

晶体管100_3包括导电层104、绝缘层106、半导体层108_3、导电层112c及导电层112d。导电层112c被用作晶体管100_3的源电极和漏电极中的一个，导电层112d被用作该源电极和漏电极中的另一个。导电层112c由晶体管100_2和晶体管100_3共同使用。

晶体管100_4包括导电层104、绝缘层106、半导体层108_4、导电层112d及导电层112e。导电层112d被用作晶体管100_4的源电极和漏电极中的一个，导电层112e被用作该源电极和漏电极中的另一个。导电层112d由晶体管100_3和晶体管100_4共同使用。

图33A是摘要示出导电层112a及导电层112d的立体图。导电层112a及导电层112d可以通过同一工序形成。

图33B是摘要示出导电层112a、导电层112b、导电层112c、导电层112d、导电层112e、开口部141_1至开口部141_4及开口部143_1至开口部143_4的立体图。导电层112a至导电层112e可以通过同一工序形成。导电层112b中设置有开口部143_1，导电层112c中设置有开口部143_2及开口部143_3，导电层112e中设置有开口部143_4。

图33C是摘要示出导电层112a、导电层112d及半导体层108_1至半导体层108_4的立体图。半导体层108_1至半导体层108_4可以通过同一工序形成。

图33D是摘要示出导电层112a、导电层112d及导电层104的立体图。导电层104被用作晶体管100_1至晶体管100_4的栅电极。

晶体管100_1的源电极和漏电极中的一个与晶体管100_2的源电极和漏电极中的一个电连接。晶体管100_2的源电极和漏电极中的另一个与晶体管100_3的源电极和漏电极中的一个电连接。晶体管100_3的源电极和漏电极中的另一个与晶体管100_4的源电极和漏电极中的一个电连接。

当将半导体装置40视为一个晶体管时，该晶体管的沟道长度为晶体管100_1至晶体管100_4的沟道长度之和。例如，当将晶体管100_1至晶体管100_4各自的沟道长度记载为沟道长度L100时，可以将半导体装置40视为沟道长度为“L100×4”的晶体管（参照图3B）。可以将由q个晶体管构成的半导体装置40视为沟道长度为“L100×q”的晶体管。此外，可以将半导体装置40视为具有沟道宽度W100的晶体管（参照图3A及图3B）。通过串联连接多个晶体管，沟道长度变大，而可以提高饱和性。另外，通过调节串联连接的晶体管的个数（q），可以使沟道长度不同。以实现所希望的饱和性的方式决定串联连接的晶体管的个数（q）即可。

注意，结构例子2-6所示的半导体装置40的结构也可以应用于其他结构例子。例如，可以将半导体装置40用于图21A至图21I所示的半导体装置所包括的晶体管中的一个或多个。

可以将半导体装置40用于半导体装置30中的各晶体管。就是说，可以使并联连接的晶体管群还串联连接（以下，也称为串并联连接）。

本实施方式可以与其他实施方式适当地组合。此外，在本说明书中，在一个实施方式中示出多个结构例子的情况下，可以适当地组合该结构例子。

（实施方式2）

在本实施方式中，参照图34A至图37说明本发明的一个方式的半导体装置的制造方法。注意，关于各构成要素的材料及形成方法，有时省略与上述实施方式1所说明的部分同样的部分。

构成半导体装置的薄膜（绝缘膜、半导体膜及导电膜等）可以利用溅射法、化学气相沉积（CVD：Chemical Vapor Deposition）法、真空蒸镀法、脉冲激光沉积（PLD：PulsedLaser Deposition）法、ALD法等形成。作为CVD法有PECVD法及热CVD法等。此外，作为热CVD法之一，有有机金属化学气相沉积（MOCVD：Metal Organic CVD）法。

构成半导体装置的薄膜（绝缘膜、半导体膜及导电膜等）可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀（doctor knife）法、狭缝式涂布法、辊涂法、帘式涂布法或刮刀式涂布法等湿法沉积方法形成。

当对构成半导体装置的薄膜进行加工时，可以利用光刻法等。或者，可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以通过利用金属掩模等遮蔽掩模的沉积方法直接形成岛状的薄膜。

光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是沉积具有感光性的薄膜之后进行曝光而显影，将该薄膜加工为所希望的形状的方法。

在光刻法中，作为用于曝光的光，例如可以使用i线（波长365nm）、g线（波长436nm）、h线（波长405nm）或将这些光混合了的光。另外，还可以使用紫外光、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。此外，作为用于曝光的光，也可以使用极紫外（EUV：Extreme Ultra-violet）光或X射线。此外，代替用于曝光的光，也可以使用电子束。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。注意，在通过利用电子束等光束进行扫描而进行曝光时，不需要光掩模。

作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法和喷砂法中的一个或多个。

<制造方法例子1>

在此，参照图34A至图37说明图15A及图15B所示的半导体装置10C的制造方法的一个例子。图34A至图37并排示出沿着图1A中的点划线A1-A2的截面图以及沿着点划线B1-B2的截面图。

首先，在衬底102上形成绝缘层109。当形成绝缘层109时，可以适当地利用溅射法或PECVD法。

接着，在绝缘层109上形成成为导电层112a的导电膜，加工该导电膜来形成导电层112a（图34A）。当形成该导电膜时，可以适当地利用溅射法。

接着，在导电层112a上形成成为绝缘层110a的绝缘膜110af及成为绝缘层110b的绝缘膜110bf（图34B）。

当形成绝缘膜110af及绝缘膜110bf时，可以适当地利用溅射法或PECVD法。优选在形成绝缘膜110af之后以不使绝缘膜110af的表面暴露于大气的方式形成绝缘膜110bf。由此，可以抑制来源于大气的杂质附着于绝缘膜110af的表面。作为该杂质，例如可以举出水及有机物。例如，优选在形成绝缘膜110af之后使用相同装置连续形成绝缘膜110bf。

形成绝缘膜110af及绝缘膜110bf时的衬底温度都优选为180℃以上且450℃以下，更优选为200℃以上且450℃以下，更优选为250℃以上且450℃以下，更优选为300℃以上且450℃以下，更优选为300℃以上且400℃以下，更优选为350℃以上且400℃以下。通过使形成绝缘膜110af及绝缘膜110bf时的衬底温度在上述范围内，可以减少从绝缘膜110af及绝缘膜110bf本身释放的杂质（例如，水及氢）的量，由此可以抑制杂质扩散到半导体层108。因此，可以实现呈现良好的电特性且可靠性高的晶体管。

注意，由于在形成半导体层108之前形成绝缘膜110af及绝缘膜110bf，无需担心因形成绝缘膜110af及绝缘膜110bf时施加的热导致氧从半导体层108脱离。

此外，可以在形成绝缘膜110af及绝缘膜110bf之后进行加热处理。通过进行加热处理，可以使杂质（例如水及氢）从绝缘膜110af的膜中、绝缘膜110bf的膜中及表面脱离。

可以在形成绝缘膜110bf之后，将氧供应到绝缘膜110bf。作为氧的供应方法，例如可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理。作为等离子体处理，可以适当地使用以高频功率使氧气体等离子体化的装置。作为以高频功率使气体等离子体化的装置，例如可以举出PECVD装置、等离子体蚀刻装置及等离子体灰化装置。等离子体处理优选在含氧气氛下进行。例如，优选在含氧、一氧化二氮（N₂O）、二氧化氮（NO₂）、一氧化碳和二氧化碳中的一个以上的气氛下进行等离子体处理。

另外，在形成绝缘膜110bf之后，可以在不使绝缘膜110bf的表面暴露于大气的情况下进行该等离子体处理。例如，在形成绝缘膜110bf时使用PECVD装置的情况下，优选利用该PECVD装置进行该等离子体处理。由此可以提高生产率。具体而言，在利用PECVD装置形成绝缘膜110bf之后，可以连续地进行N₂O等离子体处理。

接着，优选在绝缘膜110bf上形成膜139（图34D）。膜139可以适合地利用溅射法形成。通过在含氧气氛下形成膜139，可以对绝缘膜110bf供应氧。图34C中以箭头示意性地示出向绝缘膜110bf供给氧的情况。

对膜139的导电性没有限制。作为膜139，可以使用绝缘膜、半导体膜和导电膜中的至少一种。膜139例如可以使用氧化铝、氧化铪、铝酸铪、铟氧化物、铟锡氧化物（ITO）或含硅的铟锡氧化物（ITSO）。

作为膜139，优选使用包含一个以上的与半导体层108相同的元素的氧化物材料。尤其是，优选使用可用于半导体层108的氧化物半导体材料。

在形成膜139时，引入到沉积装置的处理室内的沉积气体的氧流量比或处理室内的氧分压越高，越可以增大供应到绝缘膜110bf中的氧量。氧流量比或氧分压例如优选为50%以上且100%以下，更优选为60%以上且100%以下，进一步优选为70%以上且100%以下，还进一步优选为80%以上且100%以下，还优选为90%以上且100%以下。尤其是，优选将氧流量比设定为100%，来使氧分压尽量接近于100%。

如此，通过在含氧气氛下利用溅射法形成膜139，在形成膜139时可以在对绝缘膜110bf供应氧的同时防止氧从绝缘膜110bf脱离。其结果是，可以将较多的氧封闭在绝缘膜110bf中。并且，可以通过后面的加热处理对半导体层108供应较多的氧。其结果是，可以减少半导体层108中的氧空位及V_OH，而可以实现呈现良好的电特性且可靠性高的晶体管。

在形成膜139之后，也可以进行加热处理。通过在形成膜139之后进行加热处理，可以有效地从膜139对绝缘膜110bf供应氧。

加热处理的温度优选为150℃以上且低于衬底的应变点，更优选为200℃以上且450℃以下，更优选为250℃以上且450℃以下，更优选为300℃以上且450℃以下，更优选为300℃以上且400℃以下，更优选为350℃以上且400℃以下。可以在包含贵气体、氮和氧中的一个以上的气氛下进行加热处理。作为含氮气氛或含氧气氛，可以使用干燥空气（CDA：Clean Dry Air）。注意，该气氛中氢、水等的含量优选为尽可能少。作为该气氛，优选使用露点为-60℃以下，优选为-100℃以下的高纯度气体。通过使用氢、水等的含量尽可能少的气氛，可以尽可能地防止氢、水等被绝缘膜110af及绝缘膜110bf等吸收。该加热处理可以使用烘箱、快速热退火（RTA：Rapid Thermal Annealing）装置等。通过使用RTA装置，可以缩短加热处理时间。

另外，也可以在形成膜139之后或在上述加热处理之后还通过膜139对绝缘膜110bf供应氧。作为氧的供应方法，例如可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理。关于等离子体处理，可以参照上述记载，所以省略其详细说明。

接着，去除膜139（图34E）。虽然对膜139的去除方法没有特别的限制，但是可以适合地采用湿蚀刻法。通过利用湿蚀刻法，可以抑制在去除膜139时绝缘膜110bf被蚀刻。因此，可以抑制绝缘膜110bf的厚度变小，并且可以使绝缘层110b的厚度均匀。

对绝缘膜110bf供氧的处理不局限于上述方法。例如，利用离子掺杂法、离子注入法或等离子体处理将氧自由基、氧原子、氧原子离子或氧分子离子供应到绝缘膜110bf。另外，可以在绝缘膜110bf上形成抑制氧脱离的膜之后，通过该膜对绝缘膜110bf供应氧。优选在供应氧之后去除该膜。作为上述抑制氧脱离的膜，可以使用含有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨中的一种以上的导电膜或半导体膜。

接着，在绝缘膜110bf上形成成为绝缘层110c的绝缘膜110cf及成为绝缘层110e的绝缘膜110ef（图35A）。当形成绝缘膜110cf时，可以适当地利用溅射法。绝缘膜110cf及绝缘膜110ef的形成可以参照有关绝缘膜110af及绝缘膜110bf的形成的记载，所以省略详细说明。

接着，在绝缘膜110ef上形成成为导电层112b的导电膜112bf（图35B）。当形成该导电膜112bf时，可以适当地利用溅射法。

接着，加工导电膜112bf形成导电层112B（图35C）。导电层112B将在后面成为导电层112b。导电层112B的形成例如可以适当地利用湿蚀刻法。

接着，去除导电层112B的一部分，形成具有开口部143的导电层112b。在形成导电层112b时，可以适当地利用湿蚀刻法。

接着，去除绝缘膜110af、绝缘膜110bf及绝缘膜110cf的一部分，形成具有开口部141的绝缘层110（图35D）。开口部141设置在与开口部143重叠的区域。通过形成开口部141，导电层112a露出。在形成绝缘层110时，可以适当地利用干蚀刻法。

开口部141例如可以使用用来形成开口部143的抗蚀剂掩模形成。具体而言，可以在导电层112B上形成抗蚀剂掩模，使用该抗蚀剂掩模去除导电层112B的一部分形成来开口部143，使用该抗蚀剂掩模去除绝缘膜110af、绝缘膜110bf及绝缘膜110cf的一部分来形成开口部141。开口部141也可以使用与用来形成开口部143的抗蚀剂掩模不同的抗蚀剂掩模形成。

接着，以覆盖开口部141及开口部143的方式形成成为半导体层108的金属氧化物膜108f（图36A）。金属氧化物膜108f以与导电层112b的顶面及侧面、绝缘层110的顶面及侧面以及导电层112a的顶面接触的方式设置。

金属氧化物膜108f优选利用使用金属氧化物靶材的溅射法形成。或者，金属氧化物膜108f优选利用ALD法形成。因为覆盖性高，因此当形成以覆盖开口部141及开口部143的方式设置的金属氧化物膜108f时可以适当地利用ALD法。通过利用ALD法，还可以在绝缘层110的侧面高覆盖性地形成金属氧化物膜。此外，ALD法容易控制沉积速度，因此可以高成品率地形成厚度小的膜。因此，在金属氧化物膜108f的厚度小时尤其优选利用ALD法。另外，代替溅射法及ALD法，在形成金属氧化物膜108f时也可以利用CVD法。

金属氧化物膜108f优选为缺陷尽可能少的致密的膜。此外，金属氧化物膜108f优选为高纯度的膜，其中尽可能降低包含氢元素的杂质。尤其是，作为金属氧化物膜108f优选使用具有结晶性的金属氧化物膜。

在形成金属氧化物膜108f时，优选使用氧气体。通过使用氧气体，可以适当地将氧供应到绝缘层110。例如，当作为绝缘层110b使用氧化物或氧氮化物时，可以适当地将氧供应到绝缘层110b。

通过将氧供应到绝缘层110b，在后面的工序中对半导体层108供应氧，由此可以降低半导体层108中的氧空位及V_OH。

在形成金属氧化物膜108f时，可以混合使用氧气体和惰性气体（例如，氦气体、氩气体、氙气体等）。注意，在形成金属氧化物膜时的沉积气体的氧流量比或氧分压越高，金属氧化物膜的结晶性可以越高，可以实现可靠性高的晶体管。另一方面，氧流量比或氧分压越低，越可以实现结晶性低且导电性高的金属氧化物膜，从而可以实现通态电流大的晶体管。

在此，在氧流量比或氧分压高时，金属氧化物膜有时具有多晶结构。在具有多晶结构的金属氧化物膜中，晶界成为再结合中心而俘获载流子，因此有时晶体管的通态电流变小。因此，优选调整氧流量比或氧分压，以免金属氧化物膜108f具有多晶结构。因为根据金属氧化物膜的组成容易具有多晶结构不同，所以优选根据金属氧化物膜108f的组成调整氧流量比或氧分压。

在形成金属氧化物膜时的衬底温度较高时，可以形成结晶性更高且更致密的金属氧化物膜。由此，可以实现可靠性高的晶体管。另一方面，随着衬底温度变低，可以形成结晶性更低且导电性更高的金属氧化物膜。由此，可以实现通态电流大的晶体管。

形成金属氧化物膜108f时的衬底温度优选为室温以上且250℃以下，更优选为室温以上且200℃以下，进一步优选为室温以上且140℃以下。例如，衬底温度优选为室温以上且140℃以下，由此可以提高生产率。此外，通过将衬底温度设定为室温或不加热衬底的状态下形成金属氧化物膜，可以降低结晶性。

注意，在衬底温度高时，金属氧化物膜有时具有多晶结构。优选根据金属氧化物膜108f所使用的材料的组成改变衬底温度。

当利用ALD法时，优选利用热ALD法或PEALD（Plasma Enhanced ALD：等离子体增强ALD）等沉积方法。热ALD法具有极高的覆盖性，所以是优选的。此外，PEALD法不仅具有高覆盖性而且可以进行低温沉积，所以是优选的。

金属氧化物膜例如可以使用包含构成金属元素的前驱物及氧化剂并利用ALD法形成。

例如，当形成In-Ga-Zn氧化物时，可以使用包含铟的前驱物、包含镓的前驱物及包含锌的前驱物的三种前驱物。或者，也可以使用包含铟的前驱体、包含镓及锌的前驱体的两种前驱体。

作为包含铟的前驱物，例如可以举出三乙基铟、三甲基铟、三（2，2，6，6-四甲基-3，5-庚二酮酸）铟、环戊二烯基铟、氯化铟（III）、（3-（二甲基氨基）丙基）二甲基铟以及[1，1，1-三甲基-N-（三甲基硅基）酰胺]-铟。

作为包含镓的前驱物，例如可以举出三甲基镓、三乙基镓、三氯化镓、三（二甲基酰胺）镓（III）、乙酰丙酮镓（III）、三（2，2，6，6-四甲基-3，5-庚二酮酸）镓、二甲基氯镓以及二乙基氯镓。

作为包含铝的前驱体，例如可以使用氯化铝及三甲基铝。

作为包含锡的前驱体，例如可以举出氯化锡（IV）及四（二甲基酰胺）锡。

作为包含锌的前驱物，例如可以举出二甲基锌、二乙基锌、双（2，2，6，6-四甲基-3，5-庚二酮酸）锌以及氯化锌。

作为氧化剂，例如可以举出臭氧、氧以及水。

作为控制所得到的膜的组成的方法，可以举出源气体的种类、源气体的流量比、使源气体流过的时间和使源气体流过的顺序中的一个或多个的调整。通过调整它们，可以控制金属氧化物膜108f的组成。另外，通过调整它们，可以形成其组成连续地变化的金属氧化物膜108f。

在沉积金属氧化物膜108f之前，优选进行用来使在绝缘层110的表面吸附的水、氢及有机物等脱离的处理和将氧供应到绝缘层110的处理中的至少一个。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者，也可以进行含氧气氛下的等离子体处理。或者，通过进行包含一氧化二氮（N₂O）等含氧化性气体的气氛下的等离子体处理，也可以将氧供应到绝缘层110。当进行包含一氧化二氮气体的等离子体处理时，可以适当地去除绝缘层110的表面的有机物且可以将氧供应到绝缘层110。优选的是，在这种处理之后，以不使绝缘层110的表面暴露于大气的方式连续地沉积金属氧化物膜108f。

注意，在半导体层108具有叠层结构的情况下，优选的是，在沉积下层的金属氧化物膜之后，以不使其表面暴露于大气的方式连续地沉积上层的金属氧化物膜。

在半导体层108具有叠层结构的情况下，构成半导体层108的所有层可以利用相同的沉积方法（例如，溅射法或ALD法）形成。或者，也可以根据层利用不同的沉积方法。例如，可以利用溅射法沉积第一金属氧化物层，并利用ALD法沉积第二金属氧化物层。

接着，将金属氧化物膜108f加工为岛状，形成半导体层108（图36B）。

当形成半导体层108时，可以适当地利用湿蚀刻法。此时，有时不与半导体层108重叠的区域的导电层112b的一部分被蚀刻而其厚度变小。同样地，有时不与半导体层108和导电层112b的双方重叠的区域的绝缘层110的一部分被蚀刻而其厚度变小。例如，有时由于蚀刻而绝缘层110中的绝缘层110c消失，绝缘层110b的表面露出。注意，在金属氧化物膜108f的蚀刻中，通过作为绝缘层110c使用选择比高的材料，可以抑制绝缘层110c的厚度变小。

优选在沉积金属氧化物膜108f之后或将金属氧化物膜108f加工为半导体层108之后进行加热处理。通过加热处理，可以去除包含在金属氧化物膜108f或半导体层108中或吸附于表面的氢及水。此外，通过加热处理，有时金属氧化物膜108f或半导体层108的膜质得到提高（例如，缺陷的降低或结晶性的提高等）。

通过加热处理，可以将氧从绝缘层110b供应到金属氧化物膜108f或半导体层108。此时，更优选的是，在加工成半导体层108之前进行加热处理。关于加热处理可以参照上述记载，所以省略详细说明。

注意，若不需要也可以不进行该加热处理。此外，也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，可以将在后面的工序中的高温下的处理（例如沉积工序）等用作该工序中的加热处理。

接着，以覆盖半导体层108、导电层112b及绝缘层110的方式形成绝缘层106（图36C）。在形成绝缘层106时，例如可以适当地利用PECVD法、溅射法或ALD法。

在半导体层108使用氧化物半导体时，优选绝缘层106优选被用作抑制氧扩散的阻挡膜。通过使绝缘层106具有抑制氧扩散的功能，可以抑制氧从绝缘层106的上侧扩散到导电层104而可以抑制导电层104的氧化。其结果是，可以实现呈现良好的电特性且可靠性高的晶体管。

通过提高形成用作栅极绝缘层的绝缘层106时的温度，可以形成缺陷少的绝缘层。但是，形成绝缘层106时的温度较高时氧从半导体层108脱离，有时半导体层108中的氧空位及V_OH增加。形成绝缘层106时的衬底温度优选为180℃以上且450℃以下，更优选为200℃以上且450℃以下，更优选为250℃以上且450℃以下，更优选为300℃以上且450℃以下，更优选为300℃以上且400℃以下。通过使形成绝缘层106时的衬底温度在上述范围内，可以在减少绝缘层106的缺陷的同时抑制氧从半导体层108脱离。因此，可以实现呈现良好的电特性且可靠性高的晶体管。

在形成绝缘层106之前也可以对半导体层108的表面进行等离子体处理。通过该等离子体处理，可以降低吸附在半导体层108的表面的水等杂质。因此，可以减少半导体层108与绝缘层106的界面中的杂质，所以可以实现可靠性高的晶体管。尤其是，从半导体层108的形成到绝缘层106的形成之间半导体层108的表面暴露于大气的情况下，进行等离子体处理是优选的。等离子体处理可以例如在氧、臭氧、氮、一氧化二氮、氩等气氛下进行。等离子体处理与绝缘层106的沉积优选以不暴露于大气的方式连续地进行。

接着，对半导体层108供应杂质元素189（图37）。通过供应杂质元素189，形成区域108Da及区域108Db。

杂质元素189优选被从垂直于或大致垂直于衬底102的顶面的方向供应。此时，如上所述，在半导体层108中，与平行于或大致平行于衬底102的顶面的区域相比，倾斜于衬底102的顶面的区域被供应的杂质元素的量少。就是说，与沟道形成区域相比，供应到半导体层108的源极区域及漏极区域的杂质元素的量增多。因此，可以优先降低源极区域及漏极区域的电阻。在杂质元素189被供应到半导体层108时，有时在半导体层108中产生氧空位（V_O）。或者，在杂质元素189被供应给半导体层108时，有时杂质元素189与半导体层108中的氧空位（V_O）键合。

再者，杂质元素189优选通过绝缘层106被供应到半导体层108。杂质元素189的供应方向上的绝缘层106的厚度根据位置而不同。因此，在半导体层108中产生杂质元素189的供应量多的区域和杂质元素189的供应量少的区域。具体而言，在半导体层108中，沿着导电层112a的顶面或导电层112b的顶面设置的区域的杂质元素的供应量多于沿着绝缘层110的侧面设置的区域。如此，可以抑制杂质元素被供应到半导体层108的沟道形成区域，从而可以优先降低源极区域及漏极区域的电阻。此时，绝缘层106也被供应杂质元素189。

可用作杂质元素189的元素是如上所述的。

如上所述，杂质元素189的供应可以适当地利用等离子体离子掺杂法或离子注入法。

通过利用使源气体离子化来对该离子进行质量分离而供应的离子注入法，可以提高被供应的杂质元素的纯度。在利用离子注入法的情况下，作为杂质元素189优选使用上述第一元素，更优选使用硼或磷。通过作为杂质元素189使用与氧键合而稳定的元素，可以实现在电阻低的状态下稳定的区域108Da及区域108Db。

通过利用不进行质量分离而供应的等离子体离子掺杂法，可以提高生产率。在利用等离子体离子掺杂法的情况下，作为杂质元素189，优选使用第一元素和氢的双方，更优选使用硼或磷和氢的双方。通过作为杂质元素189使用与氧键合而成为稳定的元素和氢的双方，容易降低区域108Da及区域108Db的电阻，并且可以稳定地维持电阻低的状态。

用于供应杂质元素189的离子注入设备或离子掺杂设备还用于LTPS晶体管等Si晶体管的制造，因此可以使用现有的LTPS生产线的装置，不需要新的设备投资，所以是优选的。由此，可以降低制造半导体装置时的初始设备投资费用。另外，硼及磷可在Si晶体管生产线中的离子注入装置或离子掺杂装置中使用而不需要新的设备投资，所以是特别优选的。

在杂质元素189的供应处理中，优选以半导体层108中的与导电层112a或导电层112b重叠的部分的杂质元素的浓度高于其他区域的该杂质元素的浓度的方式控制处理条件。由此，可以对半导体层108的源极区域及漏极区域供应最合适的浓度的杂质元素189。

作为杂质元素189的源气体，可以使用包含上述杂质元素的气体。在供应硼的情况下，典型地可以使用B₂H₆气体或BF₃气体等。此外，在供应磷的情况下，典型地可以使用PH₃气体。此外，也可以使用由氢或稀有气体稀释这些源气体的混合气体。

除了上述以外，作为源气体，可以使用CH₄、N₂、NH₃、AlH₃、AlCl₃、SiH₄、Si₂H₆、F₂、HF、H₂、（C₅H₅）₂Mg以及稀有气体等。另外，用于杂质元素的供应的原料不局限于气体，也可以对固体或液体进行加热而使其汽化而使用。

例如，优选使用包含硼及氢的气体供应作为杂质元素189的硼及氢。此时，可以不进行质量分离而供应杂质元素189，并且容易降低半导体层108的电阻，因此可以提高半导体装置的生产率及特性的双方，所以是优选的。

通过根据杂质元素189的种类、绝缘层106及半导体层108各自的组成、膜密度及厚度等设定加速能量及剂量等条件，可以控制杂质元素189的供应。

注意，对杂质元素189的供应方法没有限制，例如也可以使用等离子体处理或利用因加热而引起的热扩散的处理等。在采用等离子体处理法的情况下，通过首先在包含所供应的卤素的气体气氛下产生等离子体，再进行等离子体处理，可以供应杂质元素。作为产生上述等离子体的装置，可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等。

在本发明的一个方式中，可以将杂质元素189通过绝缘层106供应到半导体层108。由此，可以抑制当供应杂质元素189时半导体层108的结晶性降低。因此，可以抑制由结晶性降低导致的电阻增大。

另外，当在供应杂质元素189之后沉积绝缘层106时，绝缘层106的沉积室内有可能被污染。由此，优选在沉积绝缘层106之后供应杂质元素189。

另一方面，也可以在对半导体层108直接供应杂质元素189之后在半导体层108上沉积绝缘层106。由此，可以抑制绝缘层106受到因供应杂质元素189而产生的损伤。

优选在加热衬底102的同时进行杂质元素189的供应工序。由此，可以修复半导体层108在被供应杂质元素189时受到的损伤。换言之，可以对半导体层108同时进行杂质元素189的供应及伴随该供应受到的损伤的修复。另外，还可以修复绝缘层106在被供应杂质元素189时受到的损伤。注意，本发明的一个方式不局限于此，可以不加热衬底102而进行杂质元素189的供应工序。

杂质元素189的供应工序中的衬底温度优选为150℃以上且低于衬底的应变点，更优选为200℃以上且500℃以下，更优选为200℃以上且450℃以下，更优选为250℃以上且400℃以下，更优选为250℃以上且350℃以下，或者优选为300℃以上且400℃以下，更优选为300℃以上且350℃以下。

可以在供应杂质元素189之后进行加热处理。通过进行该加热处理，可以修复在杂质元素189的供应工序中半导体层108及绝缘层106受到的损伤。

注意，在该加热处理的温度过高时，区域108Da的电阻、区域108Db的电阻、区域108Da与导电层112a的接触电阻及区域108Db与导电层112b的接触电阻有可能增高。因此，供应杂质元素189后的加热处理的温度优选为150℃以上且低于衬底的应变点，更优选为200℃以上且500℃以下，更优选为200℃以上且450℃以下，更优选为250℃以上且400℃以下，更优选为250℃以上且350℃以下，或者优选为300℃以上且400℃以下，更优选为300℃以上且350℃以下。

通过作为杂质元素189使用与氧键合而变稳定的元素，可以抑制在加热工序中杂质元素189脱离。因此，即使在供应杂质元素189之后经过加热工序也可以将区域108Da及区域108Db的电阻保持为低。

接着，在绝缘层106上形成导电层104（图15A及图15B）。在形成成为导电层104的导电膜时，例如可以适当地利用溅射法、热CVD法（包含MOCVD法）或ALD法。

通过上述工序可以制造本发明的一个方式的半导体装置10C。

<制造方法例子2>

在此，说明区域108Da及区域108Db除了第一元素以外还包含第二元素的结构的制造方法。注意，省略与上述<制造方法例子1>重复的部分的说明，而对不同的部分进行说明。

图38A及图38B并排示出沿着图1A中的点划线A1-A2的截面图及沿着点划线B1-B2的截面图。

首先，与<制造方法例子1>同样地进行到绝缘层106的形成。到绝缘层106的形成为止可以参照图34A及图36C的说明，所以省略详细说明。

接着，对半导体层108供应杂质元素187（图38A）。作为杂质元素187优选使用上述第二元素，可以合适地使用氩。通过供应杂质元素187，形成包含第二元素的区域108Ea及区域108Eb。然后，区域108Ea成为区域108Da，区域108Eb成为区域108Db。

杂质元素187的供应可以利用上述可用于供应杂质元素189的方法。杂质元素187的供应可以适当地利用等离子体离子掺杂法或离子注入法。通过根据杂质元素187的种类、绝缘层106及半导体层108各自的组成、膜密度及厚度等设定加速能量及剂量等条件，可以控制杂质元素187的供应。

杂质元素187优选被从垂直于或大致垂直于衬底102的顶面的方向供应。杂质元素187的供应可以参照上述有关杂质元素189的供应的记载。

通过供应杂质元素187，在成为区域108Da的区域108Ea及成为区域108Db的区域108Eb中，金属氧化物的金属与氧的键合被切断。此外，由于金属与氧的键合的切断，在区域108Ea及区域108Eb中产生氧空位（V_O）。然后，通过对区域108Ea及区域108Eb供应第一元素，第一元素可以高效地与氧键合。因此，可以高效地降低区域108Da及区域108Db的电阻。

接着，对半导体层108供应杂质元素189（图38B）。通过供应杂质元素189，形成区域108Da及区域108Db。区域108Da及区域108Db都包含第一元素及第二元素。

杂质元素189的供应条件可以与杂质元素187的供应条件不同。优选根据第一元素的种类及第二元素的种类分别设定加速能量及剂量等条件。另外，杂质元素187的供应条件也可以与杂质元素189的供应条件相同。

注意，虽然在此示出以不同工序供应第一元素及第二元素的例子，但是本发明的一个方式不局限于此。可以以相同工序供应第一元素及第二元素。

接着，在绝缘层106上形成导电层104（图15A及图15B）。导电层104的形成可以参照上述记载。

通过上述工序可以制造本发明的一个方式的半导体装置10C。

本实施方式可以与其他实施方式适当地组合。

（实施方式3）

在本实施方式中，参照图39至图47说明本发明的一个方式的显示装置。

本实施方式的显示装置可以为高分辨率显示装置或大型显示装置。因此，例如可以将本实施方式的显示装置用作如下装置的显示部：具有较大的屏幕的电子设备诸如电视装置、台式或笔记本型计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等；数码相机；数码摄像机；数码相框；移动电话机；便携式游戏机；便携式信息终端；声音再现装置。

本实施方式的显示装置可以为高清晰显示装置。因此，例如可以将本实施方式的显示装置用作手表型及手镯型等信息终端设备（可穿戴设备）的显示部以及头戴显示器（HMD）等VR用设备及眼镜型AR用设备等可戴在头上的可穿戴设备的显示部。

本发明的一个方式的半导体装置可以用于显示装置或包括该显示装置的模块。作为包括该显示装置的模块，可以举出该显示装置安装有柔性印刷电路板（Flexibleprinted circuit，下面记为FPC）或TCP（Tape Carrier Package：带载封装）等连接器的模块、通过COG（Chip On Glass：玻璃覆晶封装）方式或COF（Chip On Film：薄膜覆晶封装）方式等安装有集成电路（IC）的模块等。

本实施方式的显示装置也可以具有触摸面板的功能。例如，还可以将能够检测出手指等检测对象的接近或接触的各种检测元件（也可以说是传感器元件）用于显示装置。

作为传感器的方式，例如可以举出静电电容式、电阻膜式、表面声波式、红外线式、光学式及压敏式。

作为静电电容式，例如有表面型静电电容式、投影型静电电容式。另外，作为投影型静电电容式，例如有自电容式、互电容式。优选使用互电容式，因为可以同时进行多点感测。

作为触摸面板，例如可以举出Out-Cell型、On-Cell型及In-Cell型。注意，In-Cell型触摸面板是指在支持显示元件的衬底和对置衬底中的一方或双方设置有构成检测元件的电极的结构。

<显示装置50A>

图39示出显示装置50A的立体图。

显示装置50A具有贴合衬底152与衬底151的结构。在图39中，以虚线表示衬底152。

显示装置50A包括显示部162、连接部140、电路部164、导电层165等。图39示出显示装置50A安装有IC173及FPC172的例子。因此，也可以将图39所示的结构称为包括显示装置50A、IC及FPC的显示模块。

连接部140设置在显示部162的外侧。连接部140可以沿着显示部162的一个边或多个边设置。连接部140也可以为一个或多个。图39示出以围绕显示部162的四个边的方式设置连接部140的例子。在连接部140中，显示元件的公共电极与导电层电连接，可以对公共电极供应电位。

电路部164例如包括扫描线驱动电路（也称为栅极驱动器）。另外，电路部164也可以包括扫描线驱动电路和信号线驱动电路（也称为源极驱动器）的双方。

导电层165具有对显示部162及电路部164供应信号及电力的功能。该信号及电力从外部经由FPC172输入到导电层165或者从IC173输入到导电层165。

图39示出通过COG方式或COF方式等在衬底151上设置IC173的例子。作为IC173，例如可以使用包括扫描线驱动电路和信号线驱动电路中的一方或双方的IC。注意，显示装置50A及显示模块不一定必须设置有IC。另外，也可以将IC利用COF方式等安装于FPC。

本发明的一个方式的半导体装置例如可以用于显示装置50A的显示部162和电路部164中的一方或双方。显示装置所包括的晶体管的沟道形成区域可以适当地使用氧化物半导体（OS）。通过使用OS晶体管，可以实现低功耗的显示装置。另外，也可以将本发明的一个方式的半导体装置用于显示部162及电路部164的双方，即显示装置所包括的所有晶体管都可以是OS晶体管。如此，通过作为显示装置所包括的所有晶体管使用OS晶体管，产生可以降低制造成本的效果。

例如，在将本发明的一个方式的半导体装置用于显示装置的像素电路时，可以缩小像素电路的占有面积，可以实现高清晰显示装置。此外，例如，在将本发明的一个方式的半导体装置用于显示装置的驱动电路（例如，栅极线驱动电路和源极线驱动电路中的一方或双方）时，可以缩小驱动电路的占有面积，因此可以实现窄边框的显示装置。另外，本发明的一个方式的半导体装置具有良好的电特性，通过将该半导体装置用于显示装置，可以提高显示装置的可靠性。

显示部162是显示装置50A中的图像显示区域，并包括周期性地排列的多个像素201。图39示出一个像素201的放大图。

对本实施方式的显示装置中的像素的排列没有特别的限制，可以采用各种方法。作为像素的排列，例如可以举出条纹排列、S条纹排列、矩阵状排列、Delta排列、拜耳排列及Pentile排列。

图39所示的像素201包括呈现红色光的子像素11R、呈现绿色光的子像素11G及呈现蓝色光的子像素11B。注意，对一个像素所包括的子像素的数量没有特别的限制。

子像素11R、11G、11B都包括显示元件以及控制该显示元件的驱动的电路。

作为显示元件可以使用各种元件，例如可以举出液晶元件及发光元件。除此之外，还可以使用快门方式或光干涉方式的MEMS（Micro Electro Mechanical Systems：微电子机械系统）元件、采用微囊方式、电泳方式、电润湿方式或电子粉流体（注册商标）方式等的显示元件等。另外，也可以利用光源以及使用量子点材料的颜色转换技术的QLED（Quantum-dot LED：量子点LED）。

作为使用液晶元件的显示装置，例如可以举出透射型液晶显示装置、反射型液晶显示装置及半透射型液晶显示装置。

作为可用于使用液晶元件的显示装置的模式，例如，可以举出垂直取向（VA：Vertical Alignment）模式、FFS（Fringe Field Switching：边缘电场转换）模式、IPS（In-Plane-Switching：平面切换）模式、TN（Twisted Nematic：扭曲向列）模式、ASM（AxiallySymmetric aligned Micro-cell：轴对称排列微单元）模式、OCB（Optically CompensatedBirefringence：光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式、AFLC（AntiFerroelectric Liquid Crystal：反铁电液晶）模式、ECB（ElectricallyControlled Birefringence：电控双折射）模式及宾主模式。作为VA模式，例如可以举出MVA（Multi-Domain Vertical Alignment：多象限垂直取向）模式、PVA（Patterned VerticalAlignment：垂直取向构型）模式及ASV（Advanced Super View：高级超视觉）模式。

作为可用于液晶元件的液晶材料，例如可以举出热致液晶、低分子液晶、高分子液晶、高分子分散型液晶（PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶）、高分子网络型液晶（PNLC：Polymer Network Liquid Crystal）、铁电液晶及反铁电液晶。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相、蓝相等。另外，作为液晶材料，可以使用正型液晶和负型液晶中的任一种，可以根据所使用的模式或设计来选择。

作为发光元件，例如可以举出LED（Light Emitting Diode：发光二极管）、OLED（Organic LED：有机LED）、半导体激光器等自发光性发光元件。作为LED，例如可以使用小型LED、微型LED等。

作为发光元件含有的发光物质，例如可以举出发射荧光的物质（荧光材料）、发射磷光的物质（磷光材料）、呈现热活化延迟荧光的物质（热活化延迟荧光（Thermallyactivated delayed fluorescence：TADF）材料）及无机化合物（量子点材料等）。

发光元件的发光颜色可以为红外、红色、绿色、蓝色、青色、品红色、黄色或白色等。此外，当发光元件具有微腔结构时，可以进一步提高色纯度。

在发光元件所包括的一对电极中，一方的电极被用作阳极且另一方的电极被用作阴极。

另外，本发明的一个方式的显示装置也可以采用如下结构中的任意个：向与形成有发光元件的衬底相反的方向发射光的顶面发射（顶部发射）型、向形成有发光元件的衬底一侧发射光的底面发射（底部发射）型、向双面发射光的双面发射（dual emission）型。

图40A示出显示装置50A的包括FPC172的区域的一部分、电路部164的一部分、显示部162的一部分、连接部140的一部分及包括端部的区域的一部分的截面的一个例子。

图40A所示的显示装置50A在衬底151与衬底152之间包括晶体管205D、205R、205G、205B、发光元件130R、发光元件130G、发光元件130B等。发光元件130R是呈现红色光的子像素11R所包括的显示元件，发光元件130G是呈现绿色光的子像素11G所包括的显示元件，发光元件130B是呈现蓝色光的子像素11B所包括的显示元件。

显示装置50A采用SBS结构。SBS结构由于可以对各发光元件使材料及结构最优化，材料及结构的选择自由度得到提高，可以容易实现亮度及可靠性的提高。

显示装置50A采用顶部发射型。在顶部发射型中，可以以与发光元件的发光区域重叠的方式配置晶体管等，所以与底部发射型相比可以进一步提高像素的开口率。

晶体管205D、晶体管205R、晶体管205G及晶体管205B都形成在衬底151上。这些晶体管可以使用相同的工序制造。另外，晶体管205D、晶体管205R、晶体管205G及晶体管205B也可以使用不同结构的晶体管。

在本实施方式中，示出作为晶体管205D、205R、205G、205B使用OS晶体管的例子。作为晶体管205D、205R、205G、205B，可以使用本发明的一个方式的晶体管。就是说，在显示装置50A中，显示部162和电路部164的双方包括本发明的一个方式的晶体管。通过在显示部162中使用本发明的一个方式的晶体管，可以缩小像素尺寸而可以实现高清晰化。另外，通过在电路部164中使用本发明的一个方式的晶体管，可以缩小电路部164的占有面积而可以实现窄边框化。关于本发明的一个方式的晶体管可以参照上述实施方式的记载。

具体而言，晶体管205D、205R、205G、205B都包括用作栅极的导电层104、用作栅极绝缘层的绝缘层106、用作源极和漏极的导电层112a及导电层112b、包含金属氧化物的半导体层108以及绝缘层110。在此，经过对相同的导电膜进行加工而得到的多个层附有相同的阴影线。绝缘层110位于导电层112a与导电层112b之间。绝缘层106位于导电层104与半导体层108之间。

注意，本实施方式的显示装置所包括的晶体管不局限于本发明的一个方式的晶体管。例如，也可以组合包括本发明的一个方式的晶体管和其他结构的晶体管。

本实施方式的显示装置例如也可以包括平面晶体管、交错型晶体管和反交错型晶体管中的任一个以上。本实施方式的显示装置所包括的晶体管具有顶栅型和底栅型中的任何一个结构。或者，也可以在形成沟道的半导体层上下设置有栅极。

本实施方式的显示装置也可以包括Si晶体管。

在提高像素电路所包括的发光元件的发光亮度时，需要增大流过发光元件的电流量。为此，需要提高像素电路所包括的驱动晶体管的源极-漏极间电压。因为OS晶体管的源极-漏极间的耐压比Si晶体管高，所以可以对OS晶体管的源极-漏极间施加高电压。由此，通过作为像素电路所包括的驱动晶体管使用OS晶体管，可以增大流过发光元件的电流量而提高发光元件的发光亮度。

当晶体管在饱和区域中工作时，与Si晶体管相比，OS晶体管可以使对于栅极-源极间电压的变化的源极-漏极间电流的变化细小。因此，通过作为像素电路所包括的驱动晶体管使用OS晶体管，可以根据栅极-源极间电压的变化详细决定流过源极-漏极间的电流，所以可以控制流过发光元件的电流量。由此，可以增大像素电路的灰度数。

关于晶体管在饱和区域中工作时流过的电流的饱和性，与Si晶体管相比，OS晶体管即使逐渐地提高源极-漏极间电压也可以使稳定的电流（饱和电流）流过。因此，通过将OS晶体管用作驱动晶体管，即使例如发光元件的电流-电压特性发生不均匀，也可以使稳定的电流流过发光元件。也就是说，当OS晶体管在饱和区域中工作时，即使改变源极-漏极间电压，源极-漏极间电流也几乎不变，因此可以使发光元件的发光亮度稳定。

电路部164所包括的晶体管和显示部162所包括的晶体管既可以具有相同的结构，又可以具有不同的结构。电路部164所包括的多个晶体管既可以具有相同的结构，又可以具有两种以上的不同结构。与此同样，显示部162所包括的多个晶体管既可以具有相同的结构，又可以具有两种以上的不同结构。

显示部162所包括的所有晶体管都可以为OS晶体管，显示部162所包括的所有晶体管都可以为Si晶体管，显示部162所包括的部分晶体管也可以为OS晶体管且剩下的晶体管也可以为Si晶体管。

例如，通过在显示部162中使用LTPS晶体管和OS晶体管的双方，可以实现具有低功耗及高驱动能力的显示装置。另外，有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。此外，作为更优选的例子，可以举出如下结构：将OS晶体管用作具有控制布线间的导通及非导通的开关功能的晶体管等且将LTPS晶体管用作控制电流的晶体管等。

例如，显示部162所包括的晶体管之一也可以被用作用来控制流过发光元件的电流的晶体管，并被称为驱动晶体管。驱动晶体管的源极和漏极中的一个与发光元件的像素电极电连接。作为该驱动晶体管优选使用LTPS晶体管。由此，可以增大在像素电路中流过发光元件的电流。

另一方面，显示部162所包括的晶体管的其他之一也可以被用作用来控制像素的选择及非选择的开关，并被称为选择晶体管。选择晶体管的栅极与栅极线电连接，源极和漏极中的一个与源极线（信号线）电连接。选择晶体管优选使用OS晶体管。因此，即便使帧频显著小（例如1fps以下）也可以维持像素的灰度，由此通过在显示静态图像时停止驱动器，可以降低功耗。

以覆盖晶体管205D、205R、205G、205B的方式设置有绝缘层218，绝缘层218上设置有绝缘层235。

绝缘层218优选被用作晶体管的保护层。绝缘层218优选使用水及氢等杂质不容易扩散的材料。由此，可以将绝缘层218用作阻挡膜。通过采用这种结构，可以有效地抑制杂质从外部扩散到晶体管中，从而可以提高显示装置的可靠性。

绝缘层218优选包括一层以上的无机绝缘层。绝缘层218可以使用可用于绝缘层110的材料。

绝缘层235优选被用作平坦化层，适当地使用有机绝缘膜。作为能够用于有机绝缘膜的材料，例如可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及这些树脂的前体等。此外，绝缘层235也可以采用有机绝缘膜及无机绝缘膜的叠层结构。绝缘层235的最表面层优选被用作蚀刻保护层。由此，在对像素电极111R、111G、111B等进行加工时，可以抑制在绝缘层235中形成凹部。或者，也可以在对像素电极111R、111G、111B等进行加工时在绝缘层235中设置凹部。

绝缘层235上设置有发光元件130R、130G、130B。

发光元件130R包括绝缘层235上的像素电极111R、像素电极111R上的EL层113R以及EL层113R上的公共电极115。图40A所示的发光元件130R发射红色光（R）。EL层113R包括发射红色光的发光层。

发光元件130G包括绝缘层235上的像素电极111G、像素电极111G上的EL层113G及EL层113G上的公共电极115。图40A所示的发光元件130G发射绿色光（G）。EL层113G包括发射绿色光的发光层。

发光元件130B包括绝缘层235上的像素电极111B、像素电极111B上的EL层113B及EL层113B上的公共电极115。图40A所示的发光元件130B发射蓝色光（B）。EL层113B包括发射蓝色光的发光层。

注意，在图40A中，EL层113R、113G、113B都具有相同的厚度，但是不局限于此。EL层113R、113G、113B的各厚度也可以不同。例如，优选对应加强EL层113R、113G、113B所发射的光的光程来设定厚度。由此，可以实现微腔结构来提高从各发光元件发射的光的色纯度。

像素电极111R通过设置在绝缘层106、绝缘层218及绝缘层235中的开口部与晶体管205R所包括的导电层112b电连接。同样地，像素电极111G与晶体管205G所具有的导电层112b电连接，像素电极111B与晶体管205B所具有的导电层112b电连接。

像素电极111R、111G、111B的各端部被绝缘层237覆盖。绝缘层237被用作分隔壁。绝缘层237可以使用无机绝缘材料和有机绝缘材料中的一方或双方设置为单层结构或叠层结构。绝缘层237例如可以使用可用于绝缘层218的材料及可用于绝缘层235的材料。绝缘层237可以使像素电极与公共电极电绝缘。另外，绝缘层237可以使彼此相邻的发光元件电绝缘。

绝缘层237至少设置在显示部162中。绝缘层237不仅可以设置在显示部162中还可以设置在连接部140及电路部164中。此外，绝缘层237也可以设置到显示装置50A的端部。

公共电极115是发光元件130R、130G、130B共用的连续的膜。多个发光元件共用的公共电极115与设置在连接部140中的导电层123电连接。导电层123优选使用利用与像素电极111R、111G、111B相同的材料及工序形成的导电层。

在本发明的一个方式的显示装置中，作为像素电极和公共电极中的提取光一侧的电极使用透射可见光的导电膜。此外，作为不提取光一侧的电极，优选使用反射可见光的导电膜。

不提取光一侧的电极也可以使用透射可见光的导电膜。在此情况下，优选在反射层与EL层间配置该电极。换言之，EL层的发光也可以被该反射层反射而从显示装置提取。

作为形成发光元件的一对电极的材料，可以适当地使用金属、合金、导电化合物及它们的混合物等。作为该材料，具体地可以举出铝、镁、钛、铬、锰、铁、钴、镍、铜、镓、锌、铟、锡、钼、钽、钨、钯、金、铂、银、钇及钕等金属以及适当地组合它们的合金。另外，作为该材料，可以举出铟锡氧化物（In-Sn氧化物，也称为ITO）、In-Si-Sn氧化物（也称为ITSO）、铟锌氧化物（In-Zn氧化物）及In-W-Zn氧化物等。另外，作为该材料，可以举出铝、镍和镧的合金（Al-Ni-La）等含铝合金（铝合金）以及银和镁的合金及银、钯和铜的合金（Ag-Pd-Cu，也记作APC）等含银合金。另外，作为该材料，可以举出以上没有列举的属于元素周期表中第1族或第2族的元素（例如，锂、铯、钙、锶）、铕、镱等稀土金属、适当地组合它们的合金以及石墨烯等。

发光元件优选采用微腔谐振器（微腔）结构。因此，发光元件所包括的一对电极中的一个优选包括具有可见光透射性及反射性的电极（半透射-半反射电极），另一个优选包括具有可见光反射性的电极（反射电极）。当发光元件具有微腔结构时，可以在两个电极之间使从发光层得到的发光谐振，并且可以增强从发光元件发射的光。

透明电极的光透射率为40%以上。例如，优选将可见光（波长为400nm以上且小于750nm的光）透射率为40%以上的电极用作发光元件的透明电极。半透射-半反射电极的可见光反射率为10%以上且95%以下，优选为30%以上且80%以下。反射电极的可见光反射率为40%以上且100%以下，优选为70%以上且100%以下。另外，这些电极的电阻率优选为1×10^-2Ωcm以下。

EL层113R、113G、113B都被设置为岛状。在图40A中，相邻的EL层113R的端部与EL层113G的端部重叠，相邻的EL层113G的端部与EL层113B的端部重叠，相邻的EL层113R的端部与EL层113B的端部重叠。在使用高精细金属掩模沉积岛状EL层时，如图40A所示，相邻的EL层的端部有时彼此重叠，但是不局限于此。也就是说，彼此相邻的EL层也可以不重叠而分离。另外，在显示装置中也可以存在彼此相邻的EL层重叠的部分和彼此相邻的EL层不重叠而分离的部分的双方。

EL层113R、113G、113B都至少包括发光层。发光层包含一种或多种发光物质。作为发光物质，适当地使用呈现蓝色、紫色、蓝紫色、绿色、黄绿色、黄色、橙色或红色等发光颜色的物质。此外，作为发光物质，也可以使用发射近红外光的物质。

作为发光物质，可以举出荧光材料、磷光材料、TADF材料及量子点材料等。

发光层除了发光物质（客体材料）以外还可以包含一种或多种有机化合物（主体材料、辅助材料等）。作为一种或多种有机化合物，可以使用空穴传输性高的物质（空穴传输材料）和电子传输性高的物质（电子传输材料）中的一方或双方。此外，作为一种或多种有机化合物，也可以使用双极性物质（电子传输性及空穴传输性高的物质）或TADF材料。

例如，发光层优选包含磷光材料、容易形成激基复合物的空穴传输材料及电子传输材料的组合。通过采用这样的结构，可以高效地得到利用从激基复合物到发光物质（磷光材料）的能量转移的ExTET（Exciplex-Triplet Energy Transfer：激基复合物-三重态能量转移）的发光。另外，通过选择形成发射与发光物质的最低能量一侧的吸收带的波长重叠的光的激基复合物的组合，能量转移变得顺利，从而可以高效地得到发光。通过采用上述结构，可以同时实现发光元件的高效率、低电压驱动以及长寿命。

EL层除了发光层之外还可以包括包含空穴注入性高的物质的层（空穴注入层）、包含空穴传输材料的层（空穴传输层）、包含电子阻挡性高的物质的层（电子阻挡层）、包含电子注入性高的物质的层（电子注入层）、包含电子传输材料的层（电子传输层）和包含空穴阻挡性高的物质的层（空穴阻挡层）中的一个或多个。除此之外，EL层也可以包含双极性物质和TADF材料中的一方或双方。

发光元件可以使用低分子化合物或高分子化合物，还可以包含无机化合物。构成发光元件的层可以利用蒸镀法（包括真空蒸镀法）、转印法、印刷法、喷墨法、涂布法等方法形成。

发光元件可以采用单结构（只包括一个发光单元的结构），也可以采用串联结构（包括多个发光单元的结构）。发光单元至少包括一个发光层。串联结构具有多个发光单元通过电荷产生层串联连接的结构。电荷产生层具有在对一对的电极间施加电压时向两个发光单元中的一方注入电子且向另一方注入空穴的功能。通过采用串联结构，可以实现能够以高亮度发光的发光元件。此外，串联结构由于与单结构相比可以降低为了得到相同的亮度的电流，所以可以提高可靠性。另外，可以将串联结构称为叠层结构。

在图40A中，在使用串联结构的发光元件时，优选的是，EL层113R包括发射红色光的多个发光单元，EL层113G包括发射绿色光的多个发光单元，EL层113B包括发射蓝色光的多个发光单元。

发光元件130R、130G、130B上设置有保护层131。保护层131和衬底152由粘合层142粘合。衬底152设置有遮光层117。作为发光元件的密封，例如可以采用固体密封结构或中空密封结构。在图40A中，衬底152和衬底151之间的空间被粘合层142填充，即采用固体密封结构。或者，也可以采用使用非活性气体（氮或氩等）填充该空间的中空密封结构。此时，粘合层142也可以以不与发光元件重叠的方式设置。另外，也可以使用与设置为框状的粘合层142不同的树脂填充该空间。

保护层131至少设置在显示部162中，优选以覆盖显示部162整体的方式设置。保护层131优选以除了显示部162以外还覆盖连接部140及电路部164的方式设置。另外，保护层131优选设置到显示装置50A的端部。另一方面，为了使FPC172与导电层166电连接，连接部197中有不设置有保护层131的部分。

通过在发光元件130R、130G、130B上设置保护层131，可以提高发光元件的可靠性。

保护层131可以为单层结构或两层以上的叠层结构。另外，对保护层131的导电性没有限制。作为保护层131，可以使用绝缘膜、半导体膜和导电膜中的至少一种。

当保护层131包括无机膜时，可以抑制发光元件的劣化，诸如防止公共电极115的氧化、抑制杂质（水分、氧等）进入发光元件中等，由此可以提高显示装置的可靠性。

保护层131优选包括一层以上的无机绝缘层。保护层131可以使用可用于绝缘层110的材料。尤其是，保护层131优选使用氮化物或氮氧化物，更优选使用氮化物。

作为保护层131也可以使用包含ITO、In-Zn氧化物、Ga-Zn氧化物、Al-Zn氧化物或IGZO等的无机膜。该无机膜优选具有高电阻，具体而言，该无机膜优选具有比公共电极115高的电阻。该无机膜还可以包含氮。

在经过保护层131提取发光元件的发光的情况下，保护层131的可见光透射性优选高。例如，ITO、IGZO以及氧化铝都是可见光透射性高的无机材料，所以是优选的。

作为保护层131，例如可以采用氧化铝膜和氧化铝膜上的氮化硅膜的叠层结构或者氧化铝膜和氧化铝膜上的IGZO膜的叠层结构。通过使用该叠层结构，可以抑制杂质（水及氧等）进入EL层一侧。

并且，保护层131也可以包括有机膜。例如，保护层131也可以包括有机膜和无机膜的双方。作为可用于保护层131的有机膜，例如可以举出可用于绝缘层235的有机绝缘膜等。

在衬底151与衬底152不重叠的区域中设置连接部197。在连接部197中，导电层165通过导电层166及连接层242与FPC172电连接。导电层165示出其为加工与导电层112b相同的导电膜而得的导电层的例子。导电层166示出其为加工与像素电极111R、111G、111B相同的导电膜而得的导电层的例子。导电层165和导电层166的连接部可以采用与像素电极111和导电层112b的连接部同样的结构。具体而言，图40A示出导电层165的上层设置有开口部且导电层166通过该开口部与导电层165的顶面接触的例子。在连接部197的顶面上导电层166露出。因此，可以使连接部197与FPC172通过连接层242电连接。

显示装置50A采用顶部发射型。发光元件所发射的光射出到衬底152一侧。衬底152优选使用可见光透射性高的材料。像素电极111R、111G、111B包含反射可见光的材料，对置电极（公共电极115）包含使可见光透射的材料。

优选在衬底152的衬底151一侧的面设置遮光层117。遮光层117可以设置在相邻的发光元件之间、连接部140及电路部164等中。

另外，也可以在衬底152的衬底151一侧的面或保护层131上设置滤色片等着色层。在与发光元件重叠地设置滤色片时，可以提高从像素发射的光的色纯度。

着色层是选择性地使特定波长区域的光透射而吸收其他波长区域的光的有色层。例如，可以使用使红色波长区域的光透射的红色（R）滤色片、使绿色波长区域的光透射的绿色（G）滤色片、使蓝色波长区域的光透射的蓝色（B）滤色片等。各着色层可以使用金属材料、树脂材料、颜料、染料中的一种或多种。着色层利用印刷法、喷墨法、使用光刻法的蚀刻方法等在所需的位置形成。

此外，可以在衬底152的外侧（与衬底151相反一侧的面）配置各种光学构件。作为光学构件，例如可以举出偏振片、相位差板、光扩散层（扩散薄膜等）、防反射层及聚光薄膜（condensing film）。此外，在衬底152的外侧也可以配置抑制尘埃的附着的抗静电膜、不容易被弄脏的具有拒水性的膜、抑制使用时的损伤的硬涂膜、冲击吸收层等表面保护层。例如，通过作为表面保护层设置玻璃层或二氧化硅层（SiO_x层），可以抑制表面被弄脏或受到损伤，所以是优选的。另外，作为表面保护层也可以使用DLC（类金刚石碳）、氧化铝（AlO_x）、聚酯类材料或聚碳酸酯类材料等。另外，作为表面保护层优选使用可见光透射率高的材料。另外，表面保护层优选使用硬度高的材料。

衬底151及衬底152分别可以使用玻璃、石英、陶瓷、蓝宝石、树脂、金属、合金、半导体等。从发光元件提取光一侧的衬底使用使该光透射的材料。通过将具有柔性的材料用于衬底151及衬底152，可以提高显示装置的柔性，由此可以实现柔性显示器。此外，作为衬底151和衬底152中的至少一方，也可以使用偏振片。

作为衬底151及衬底152，分别可以使用如下材料：聚对苯二甲酸乙二醇酯（PET）或聚萘二甲酸乙二醇酯（PEN）等聚酯树脂、聚丙烯腈树脂、丙烯酸树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯（PC）树脂、聚醚砜（PES）树脂、聚酰胺树脂（尼龙、芳族聚酰胺等）、聚硅氧烷树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氨酯树脂、聚氯乙烯树脂、聚偏二氯乙烯树脂、聚丙烯树脂、聚四氟乙烯（PTFE）树脂、ABS树脂以及纤维素纳米纤维等。此外，也可以作为衬底151和衬底152中的至少一方使用其厚度为具有柔性程度的玻璃。

另外，在将圆偏振片重叠于显示装置的情况下，优选将光学各向同性高的衬底用作显示装置所包括的衬底。光学各向同性高的衬底的双折射较低（也可以说双折射量较少）。作为光学各向同性高的薄膜，可以举出三乙酸纤维素（TAC，也称为三醋酸纤维素）薄膜、环烯烃聚合物（COP）薄膜、环烯烃共聚物（COC）薄膜及丙烯酸树脂薄膜等。

作为粘合层142，可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂，可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC（聚氯乙烯）树脂、PVB（聚乙烯醇缩丁醛）树脂、EVA（乙烯-醋酸乙烯酯）树脂等。尤其是，优选使用环氧树脂等透湿性低的材料。此外，也可以使用两液混合型树脂。此外，也可以使用粘合薄片等。

作为连接层242，可以使用各向异性导电膜（ACF：Anisotropic ConductiveFilm）、各向异性导电膏（ACP：Anisotropic Conductive Paste）等。

<显示装置50B>

图40B示出显示装置50B的显示部162的截面的一个例子。显示装置50B主要在各颜色的子像素中使用包括共同使用EL层113的发光元件及着色层（滤色片等）这一点上与显示装置50A不同。图40B所示的结构可以组合于图40A所示的包括FPC172的区域、电路部164、显示部162的衬底151至绝缘层235的叠层结构、连接部140及端部的结构。注意，在后述的显示装置的说明中，有时省略说明与先前说明的显示装置同样的部分。

图40B所示的显示装置50B包括发光元件130R、130G、130B、透过红色光的着色层132R、透过绿色光的着色层132G及透过蓝色光的着色层132B等。

发光元件130R包括像素电极111R、像素电极111R上的EL层113以及EL层113上的公共电极115。发光元件130R的发光通过着色层132R作为红色光提取到显示装置50B的外部。

发光元件130G包括像素电极111G、像素电极111G上的EL层113以及EL层113上的公共电极115。发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50B的外部。

发光元件130B包括像素电极111B、像素电极111B上的EL层113以及EL层113上的公共电极115。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50B的外部。

发光元件130R、130G、130B共用EL层113及公共电极115。与各颜色的子像素分别设置有不同EL层的结构相比，各颜色的子像素共用EL层113的结构可以减少制造工序数。

例如，图40B所示的发光元件130R、130G、130B发射白色光。发光元件130R、130G、130B所发射的白色光透射着色层132R、132G、132B，由此可以得到所希望的颜色的光。

发射白色光的发光元件优选包括两个以上的发光层。在使用两个发光层得到白色发光的情况下，可以以两个发光层的各发光颜色处于补色关系的方式选择发光层。例如，通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系，可以得到在发光元件整体上以白色发光的结构。此外，在使用三个以上的发光层得到白色发光的情况下，可以组合三个以上的发光层的各发光颜色而得到在发光元件整体上以白色发光的结构。

EL层113优选例如包括含有发射蓝色光的发光物质的发光层以及含有发射比蓝色波长长的可见光的发光物质的发光层。EL层113优选例如包括发射黄色光的发光层及发射蓝色光的发光层。或者，EL层113优选例如包括发射红色光的发光层、发射绿色光的发光层及发射蓝色光的发光层。

发射白色光的发光元件优选采用串联结构。具体而言，可以采用：包括发射黄色光的发光单元及发射蓝色光的发光单元的两级串联结构；包括发射红色光及绿色光的发光单元以及发射蓝色光的发光单元的两级串联结构；依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光的发光单元以及发射蓝色光的发光单元的三级串联结构；或者依次包括发射蓝色光的发光单元、发射黄色光、黄绿色光或绿色光及红色光的发光单元以及发射蓝色光的发光单元的三级串联结构等。例如，作为发光单元的叠层数及颜色顺序，可以举出从阳极一侧层叠B和Y的两级结构、层叠B和发光单元X的两级结构、层叠B、Y和B的三级结构、层叠B、X和B的三级结构，作为发光单元X中的发光层的叠层数及颜色顺序，可以采用从阳极一侧层叠R和Y的两层结构、层叠R和G的两层结构、层叠G和R的两层结构、层叠G、R和G的三层结构或层叠R、G和R的三层结构等。另外，也可以在两个发光层之间设置其他层。

另外，通过采用微腔结构，发射白色光的结构的发光元件有时加强红色、绿色或蓝色等的特定波长的光而发光。

或者，例如图40B所示的发光元件130R、130G、130B发射蓝色光。此时，EL层113包括一层以上的发射蓝色光的发光层。关于呈现蓝色光的子像素11B，可以提取发光元件130B所发射的蓝色光。另外，关于呈现红色光的子像素11R及呈现绿色光的子像素11G，通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层，可以使发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且，优选的是，在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。发光元件所发射的光的一部分有时不经颜色转换层的转换而透射。通过经由着色层提取透射颜色转换层的光，可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。

<显示装置50C>

图41所示的显示装置50C与显示装置50B的主要不同之处在于显示装置50C是底部发射型显示装置。

发光元件所发射的光射出到衬底151一侧。衬底151优选使用可见光透射性高的材料。另一方面，对用于衬底152的材料的透光性没有限制。

在衬底151与晶体管之间优选形成遮光层117。图41示出如下例子：衬底151上设置有遮光层117，遮光层117上设置有绝缘层153，并且绝缘层153上设置有晶体管205D、晶体管205R（未图示）、晶体管205G及晶体管205B等。另外，绝缘层218上设置有着色层132R、着色层132G及着色层132B，着色层132R、着色层132G及着色层132B上设置有绝缘层235。

与着色层132R重叠的发光元件130R包括像素电极111R、EL层113及公共电极115。

与着色层132G重叠的发光元件130G包括像素电极111G、EL层113及公共电极115。

与着色层132B重叠的发光元件130B包括像素电极111B、EL层113及公共电极115。

像素电极111R、111G、111B各自使用可见光透射性高的材料。公共电极115优选使用反射可见光的材料。因为在底部发射型显示装置中可以将电阻低的金属等用于公共电极115，所以可以抑制发生因公共电极115的电阻导致的电压下降，而可以实现高显示品质。

本发明的一个方式的晶体管可以实现微型化而缩小占有面积，所以可以在底部发射结构显示装置中提高像素的开口率或减小像素的尺寸。

<显示装置50D>

图42A所示的显示装置50D与显示装置50A的主要不同之处在于包括受光元件130S。

显示装置50D在像素中包括发光元件及受光元件。在显示装置50D中，优选的是，作为发光元件使用有机EL元件并作为受光元件使用有机光电二极管。有机EL元件及有机光电二极管可以形成在同一衬底上。因此，可以将有机光电二极管安装在使用有机EL元件的显示装置中。

在像素包括发光元件及受光元件的显示装置50D中，像素具有受光功能，所以该显示装置可以在显示图像的同时检测出对象物的接触或接近。因此，显示部162除了图像显示功能之外还具有摄像功能和感测功能中的一方或双方。例如，不仅用显示装置50D所包括的所有的子像素显示图像，而是可以用一部分的子像素作为光源发射光，用其他一部分的子像素进行光检测且用剩下子像素显示图像。

因此，不需要与显示装置50D另行设置受光部及光源，而可以减少电子设备的构件数量。例如，不需要另行设置安装在电子设备中的生物识别装置或者用于滚动等的静电电容式的触摸面板等。因此，通过使用显示装置50D，可以提供一种制造成本降低的电子设备。

当将受光元件用于图像传感器时，显示装置50D能够使用受光元件拍摄图像。例如，可以使用图像传感器进行用来利用指纹、掌纹、虹膜、脉形状（包括静脉形状、动脉形状）或脸等的个人识别的摄像。

受光元件可以用于触摸传感器（也称为直接触摸传感器）或非接触传感器（也称为悬浮传感器、悬浮触摸传感器、非触摸传感器）等。触摸传感器在对象物（手指、手或笔等）与显示装置直接接触时可以检测出对象物。另外，非接触传感器即使对象物不与显示装置接触也可以检测出该对象物。

发光元件130S包括绝缘层235上的像素电极111S、像素电极111S上的功能层113S、功能层113S上的公共电极115。光Lin从显示装置50D的外部入射到功能层113S。

像素电极111S通过设置在绝缘层106、绝缘层218及绝缘层235中的开口部与晶体管205S所包括的导电层112b电连接。

像素电极111S的端部被绝缘层237覆盖。

公共电极115是受光元件130S、发光元件130R（未图示）、发光元件130G和发光元件130B共用的连续的膜。发光元件和受光元件共用的公共电极115与设置在连接部140中的导电层123电连接。

功能层113S至少包括活性层（也称为光电转换层）。活性层包含半导体。作为该半导体，可以举出硅等无机半导体及包含有机化合物的有机半导体。在本实施方式中，示出使用有机半导体作为活性层含有的半导体的例子。通过使用有机半导体，可以以同一方法（例如真空蒸镀法）形成发光层和活性层，并可以共同使用制造设备，所以是优选的。

功能层113S也可以还包括包含空穴传输性高的物质、电子传输性高的物质或双极性物质等的层作为活性层以外的层。另外，不局限于此，也可以还包括包含空穴注入性高的物质、空穴阻挡材料、电子注入性高的物质或电子阻挡材料等的层。作为功能层113S例如可以使用上述可用于发光元件的材料。

受光元件可以使用低分子化合物或高分子化合物，还可以包含无机化合物。构成受光元件的层可以利用蒸镀法（包括真空蒸镀法）、转印法、印刷法、喷墨法、涂布法等的方法形成。

图42B及图42C所示的显示装置50D在衬底151与衬底152之间包括具有受光元件的层353、电路层355及具有发光元件的层357。

层353例如包括受光元件130S。层357例如包括发光元件130R、130G、130B。

电路层355包括驱动受光元件的电路及驱动发光元件的电路。电路层355例如包括晶体管205R、205G、205B。除此之外，还可以在电路层355中设置开关、晶体管、电容器、电阻器、布线和端子等中的一个或多个。

图42B是将受光元件130S用于触摸传感器的例子。如图42B所示，在接触显示装置50D的手指352反射层357中的发光元件所发射的光时，层353中的受光元件检测出该反射光。由此，可以检测出手指352接触显示装置50D。

图42C示出将受光元件130S用于非接触传感器的例子。如图42C所示，在接近（即不接触）显示装置50D的手指352反射层357中的发光元件所发射的光时，层353中的受光元件检测出该反射光。

<显示装置50E>

图43A所示的显示装置50E是采用MML（Metal Mask Less）结构的显示装置的一个例子。也就是说，显示装置50E包括不用高精细金属掩模制造的发光元件。

采用MML结构的显示装置所包括的发光元件中的岛状发光层通过在整个面上沉积发光层之后利用光刻法进行加工来形成。因此，可以实现至今难以实现的高清晰的显示装置或高开口率的显示装置。再者，由于可以按每种颜色分别形成发光层，所以可以实现极为鲜明、对比度高且显示品质高的显示装置。例如，在使用发射蓝色光的发光元件、发射绿色光的发光元件及发射红色光的发光元件这三种构成显示装置时，可以通过重复三次发光层的形成及利用光刻的加工来形成三种岛状的发光层。

因为具有MML结构的器件可以不使用金属掩模制造，所以可以超过起因于金属掩模的对准精度的清晰度的上限。此外，在不使用金属掩模制造器件的情况下，可以不需要与金属掩模的制造有关的设备及金属掩模的清洗工序。此外，在利用光刻的加工中，可以使用与在制造晶体管时使用的设备共同或同样的设备，从而不需要为了制造具有MML结构的器件而导入特别的设备。如此，借助于MML结构，可以降低制造成本，所以适合于器件的大量生产。

在具有MML结构的显示装置中，例如不需要采用Pentile排列等特殊像素排列来以伪方式提高清晰度，由此可以实现一种显示装置，其中采用将R、G、B的各子像素排列在一个方向上的所谓的条纹排列并具有高清晰度（例如，500ppi以上，1000ppi以上，2000ppi以上，3000ppi以上或5000ppi以上）。

通过在发光层上设置牺牲层，可以减少在显示装置的制造工序中发光层受到的损伤，而可以提高发光元件的可靠性。

通过采用使用范围掩模的沉积工序及使用抗蚀剂掩模的加工工序，可以以较简单的工艺制造发光元件。

注意，衬底151至绝缘层235的叠层结构以及保护层131至衬底152的叠层结构是与显示装置50A同样的，所以省略说明。

在图43A中，绝缘层235上设置有发光元件130R、130G、130B。

发光元件130R包括绝缘层235上的导电层124R、导电层124R上的导电层126R、导电层126R上的层133R、层133R上的公共层114以及公共层114上的公共电极115。图43A所示的发光元件130R发射红色光（R）。层133R包括发射红色光的发光层。在发光元件130R中，可以将层133R及公共层114统称为EL层。另外，可以将导电层124R和导电层126R中的一方或双方称为像素电极。

发光元件130G包括绝缘层235上的导电层124G、导电层124G上的导电层126G、导电层126G上的层133G、层133G上的公共层114以及公共层114上的公共电极115。图43A所示的发光元件130G发射绿色光（G）。层133G包括发射绿色光的发光层。在发光元件130G中，可以将层133G及公共层114统称为EL层。另外，可以将导电层124G和导电层126G中的一方或双方称为像素电极。

发光元件130B包括绝缘层235上的导电层124B、导电层124B上的导电层126B、导电层126B上的层133B、层133B上的公共层114以及公共层114上的公共电极115。图43A所示的发光元件130B发射蓝色光（B）。层133B包括发射蓝色光的发光层。在发光元件130B中，可以将层133B及公共层114统称为EL层。另外，可以将导电层124B和导电层126B中的一方或双方称为像素电极。

在本说明书等中，将发光元件所包括的EL层中的对各发光元件设置的岛状层记为层133R、层133G或层133B且将多个发光元件共用的层记为公共层114。另外，在本说明书等中，有时将不包括公共层114的层133R、层133G及层133B称为岛状的EL层、形成为岛状的EL层等。另外，不使用金属掩模制造的发光元件也可以不包括公共层，也可以将构成EL层的所有的层都形成为岛状。

层133R、层133G及层133B彼此分离。通过在各发光元件中设置岛状的EL层，可以抑制相邻的发光元件间的泄漏电流。因此，可以抑制串扰所导致的非意图的发光，从而可以实现对比度非常高的显示装置。

注意，在图43A中，层133R、133G、133B都以相同厚度示出，但是不局限于此。层133R、133G、133B的各厚度也可以不同。

导电层124R通过设置在绝缘层106、绝缘层218及绝缘层235中的开口部与晶体管205R所包括的导电层112b电连接。同样地，导电层124G与晶体管205G所包括的导电层112b电连接，导电层124B与晶体管205B所包括的导电层112b电连接。

导电层124R、124G、124B以覆盖设置在绝缘层235中的开口部的方式形成。导电层124R、124G、124B的凹部分别填充有层128。

层128具有使导电层124R、124G、124B的凹部平坦化的功能。导电层124R、124G、124B及层128上设置有与导电层124R、124G、124B电连接的导电层126R、126G、126B。因此，与导电层124R、124G、124B的凹部重叠的区域也可以被用作发光区域，由此可以提高像素的开口率。导电层124R及导电层126R优选使用用作反射电极的导电层。

层128可以为绝缘层或导电层。层128可以适当地使用各种无机绝缘材料、有机绝缘材料及导电材料。尤其是，层128优选使用绝缘材料形成，尤其优选使用有机绝缘材料形成。作为层128例如可以使用可用于上述绝缘层237的有机绝缘材料。

图43A示出层128的顶面具有平坦部的例子，但是对层128的形状没有特别的限制。层128的顶面可以具有凸曲面、凹曲面和平面中的至少一个形状。

层128的顶面的高度与导电层124R的顶面的高度既可以一致或大致一致，也可以互不相同。例如，层128的顶面的高度可以低于或高于导电层124R的顶面的高度。

导电层126R的端部也可以与导电层124R的端部对齐，并也可以覆盖导电层124R的端部的侧面。导电层124R及导电层126R的各端部优选具有锥形形状。具体而言，导电层124R及导电层126R的各端部优选具有锥角大于0度且小于90度的锥形形状。在像素电极的端部具有锥形形状时，沿着像素电极的侧面设置的层133R具有倾斜部。通过使像素电极的侧面具有锥形形状，可以使沿着像素电极的侧面设置的EL层的覆盖性良好。

关于导电层124G、126G以及导电层124B、126B是与导电层124R、126R同样的，所以省略详细说明。

导电层126R的顶面及侧面被层133R覆盖。同样地，导电层126G的顶面及侧面被层133G覆盖，导电层126B的顶面及侧面被层133B覆盖。因此，可以将设置有导电层126R、126G、126B的整个区域用作发光元件130R、130G、130B的发光区域，由此可以提高像素的开口率。

层133R、层133G及层133B各自的顶面的一部分及侧面被绝缘层125、127覆盖。层133R、层133G、层133B及绝缘层125、127上设置有公共层114，公共层114上设置有公共电极115。公共层114及公共电极115都是多个发光元件共用的连续的膜。

在图43A中，导电层126R与层133R之间没有设置图40A等所示的绝缘层237。也就是说，显示装置50E没有设置与像素电极接触并覆盖像素电极的顶面端部的绝缘层（也称为分隔壁、堤坝、间隔物等）。因此，可以使相邻的发光元件的间隔非常小。由此，可以实现高清晰或高分辨率的显示装置。另外，也不需要用来形成该绝缘层的掩模，由此可以降低显示装置的制造成本。

如上所述，层133R、层133G及层133B都包括发光层。层133R、层133G及层133B优选包括发光层以及发光层上的载流子传输层（电子传输层或空穴传输层）。另外，层133R、层133G及层133B优选包括发光层以及发光层上的载流子阻挡层（空穴阻挡层或电子阻挡层）。另外，层133R、层133G及层133B也可以包括发光层、发光层上的载流子阻挡层以及载流子阻挡层上的载流子传输层。层133R、层133G及层133B的表面在显示装置的制造工序中露出，所以通过在发光层上设置载流子传输层和载流子阻挡层中的一方或双方，可以抑制发光层露出到最外表面而可以减少发光层所受到的损伤。由此，可以提高发光元件的可靠性。

公共层114例如包括电子注入层或空穴注入层。或者，公共层114既可以具有电子传输层与电子注入层的叠层，又可以具有空穴传输层与空穴注入层的叠层。发光元件130R、130G、130B共用公共层114。

层133R、层133G及层133B的各侧面被绝缘层125覆盖。绝缘层127隔着绝缘层125覆盖层133R、层133G及层133B的各侧面。

通过由绝缘层125和绝缘层127中的至少一个覆盖层133R、层133G及层133B的侧面（甚至覆盖其顶面的一部分），可以抑制公共层114（或公共电极115）与像素电极以及层133R、133G及133B的侧面接触，由此可以抑制发光元件的短路。由此，可以提高发光元件的可靠性。

绝缘层125优选具有与层133R、层133G及层133B的各侧面接触的区域。通过采用绝缘层125与层133R、层133G及层133B接触的结构，可以防止层133R、层133G及层133B的膜剥离，而可以提高发光元件的可靠性。

绝缘层127以填充绝缘层125的凹部的方式设置在绝缘层125上。绝缘层127优选覆盖绝缘层125的侧面的至少一部分。

通过设置绝缘层125及绝缘层127可以填充相邻的岛状的层之间，所以可以减少设置在岛状的层上的层（例如，载流子注入层、公共电极等）的被形成面的高低差很大的凹凸而进一步实现平坦化。因此，可以提高载流子注入层或公共电极等的覆盖性。

公共层114及公共电极115设置在层133R、层133G、层133B、绝缘层125及绝缘层127上。在设置绝缘层125及绝缘层127之前，产生起因于设置有像素电极及岛状EL层的区域及不设置像素电极及岛状EL层的区域（发光元件间的区域）的台阶。本发明的一个方式的显示装置通过包括绝缘层125及绝缘层127而可以使该台阶平坦化，由此可以提高公共层114及公共电极115的覆盖性。因此，可以抑制断开导致的连接不良。或者，可以抑制因台阶导致公共电极115局部薄膜化而使电阻上升。

绝缘层127的顶面优选具有平坦性高的形状。绝缘层127的顶面也可以具有平面、凸曲面和凹曲面中的至少一个形状。例如，绝缘层127的顶面优选具有曲率半径大的凸曲面形状。

绝缘层125可以具有单层结构或两层以上的叠层结构。绝缘层125优选包括一层以上的无机绝缘层。绝缘层125可以使用可用于绝缘层110的材料。尤其是，氧化铝在蚀刻中与EL层的选择比高，并在绝缘层127的形成中具有保护EL层的功能，因此是优选的。尤其是，通过将利用ALD法形成的氧化铝膜、氧化铪膜或氧化硅膜等无机绝缘膜用于绝缘层125，可以形成针孔较少且保护EL层的功能良好的绝缘层125。另外，绝缘层125也可以采用利用ALD法形成的膜与利用溅射法形成的膜的叠层结构。绝缘层125例如可以采用利用ALD法形成的氧化铝膜与利用溅射法形成的氮化硅膜的叠层结构。

绝缘层125优选具有相对于水和氧中的至少一方的阻挡绝缘层的功能。绝缘层125优选具有抑制水和氧中的至少一方的扩散的功能。另外，绝缘层125优选具有俘获或固定（吸杂）水和氧中的至少一方的功能。

在绝缘层125被用作阻挡绝缘层时，可以具有抑制可能会从外部扩散到各发光元件的杂质（典型的是，水和氧中的至少一方）的进入的结构。通过采用该结构，可以提供一种可靠性高的发光元件，并且可以提供一种可靠性高的显示装置。

绝缘层125的杂质浓度优选低。由此，可以抑制杂质从绝缘层125混入到EL层而EL层劣化。另外，通过降低绝缘层125中的杂质浓度，可以提高对水和氧中的至少一方的阻挡性。例如，优选的是，绝缘层125中的氢浓度和碳浓度中的一方，优选为双方充分低。

设置在绝缘层125上的绝缘层127具有使形成在相邻的发光元件间的绝缘层125的高低差很大的凹凸平坦化的功能。换言之，通过包括绝缘层127，发挥提高形成公共电极115的面的平坦性的效果。

作为绝缘层127，可以适当地使用包含有机材料的绝缘层。作为有机材料，优选使用感光性树脂，例如优选使用包括丙烯酸树脂的感光性树脂组成物。注意，在本说明书等中，丙烯酸树脂不是仅指聚甲基丙烯酸酯或甲基丙烯酸树脂，有时也指广义上的丙烯酸类聚合物整体。

作为绝缘层127也可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外，作为绝缘层127，也可以使用聚乙烯醇（PVA）、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。另外，作为感光性树脂也可以使用光致抗蚀剂。作为感光性树脂，可以使用正型材料或负型材料。

作为绝缘层127也可以使用吸收可见光的材料。通过绝缘层127吸收来自发光元件的发光，可以抑制光从发光元件经过绝缘层127泄漏到相邻的发光元件（杂散光）。因此，能够提高显示装置的显示品质。另外，即使在显示装置中不使用偏振片也可以提高显示品质，所以可以实现显示装置的轻量化及薄型化。

作为吸收可见光的材料，可以举出包括黑色等的颜料的材料、包括染料的材料、具有光吸收性的树脂材料（例如聚酰亚胺等）以及可用于滤色片的树脂材料（滤色片材料）。尤其是，在使用层叠或混合两种或三种以上的颜色的滤色片材料而成的树脂材料时可以提高遮蔽可见光的效果，所以是优选的。尤其是，通过混合三种以上的颜色的滤色片材料，可以实现黑色或近似于黑色的树脂层。

<显示装置50F>

图43B示出显示装置50F的显示部162的截面的一个例子。显示装置50F主要在各颜色的子像素中设置有着色层（滤色片等）这一点上与显示装置50E不同。图43B所示的结构可以组合于图43A所示的包括FPC172的区域、电路部164、显示部162的衬底151至绝缘层235的叠层结构、连接部140及端部的结构。

图43B所示的显示装置50F包括发光元件130R、130G、130B、透过红色光的着色层132R、透过绿色光的着色层132G及透过蓝色光的着色层132B等。

发光元件130R的发光通过着色层132R作为红色光提取到显示装置50F的外部。同样地，发光元件130G的发光通过着色层132G作为绿色光提取到显示装置50F的外部。发光元件130B的发光通过着色层132B作为蓝色光提取到显示装置50F的外部。

发光元件130R、130G、130B分别包括层133。这些三个层133由相同的工序和相同的材料形成。另外，这些三个层133彼此分离。通过在各发光元件中设置岛状的EL层，可以抑制相邻的发光元件间的泄漏电流。因此，可以抑制串扰所导致的非意图的发光，从而可以实现对比度非常高的显示装置。

例如，图43B所示的发光元件130R、130G、130B发射白色光。发光元件130R、130G、130B所发射的白色光透射着色层132R、132G、132B，由此可以得到所希望的颜色的光。

或者，例如图43B所示的发光元件130R、130G、130B发射蓝色光。此时，层133包括一层以上的发射蓝色光的发光层。关于呈现蓝色光的子像素11B，可以提取发光元件130B所发射的蓝色光。另外，关于呈现红色光的子像素11R及呈现绿色光的子像素11G，通过在发光元件130R或发光元件130G与衬底152之间设置颜色转换层，可以使发光元件130R或发光元件130G所发射的蓝色光转换为更长波长的光而提取为红色光或绿色光。并且，优选的是，在发光元件130R上的颜色转换层与衬底152之间设置着色层132R并在发光元件130G上的颜色转换层与衬底152之间设置着色层132G。通过经由着色层提取透射颜色转换层的光，可以由着色层吸收所希望的颜色光之外的光而提高子像素所呈现的光的色纯度。

<显示装置50G>

图44所示的显示装置50G与显示装置50F的主要不同之处在于显示装置50G是底部发射型显示装置。

发光元件所发射的光射出到衬底151一侧。衬底151优选使用可见光透射性高的材料。另一方面，对用于衬底152的材料的透光性没有限制。

在衬底151与晶体管之间优选形成遮光层117。图44示出衬底151上设置有遮光层117，遮光层117上设置有绝缘层153，绝缘层153上设置有晶体管205D、晶体管205R（未图示）、晶体管205G及晶体管205B等的例子。另外，绝缘层218上设置有着色层132R、着色层132G及着色层132B，着色层132R、着色层132G及着色层132B上设置有绝缘层235。

与着色层132R重叠的发光元件130R包括导电层124R、导电层126R、层133、公共层114及公共电极115。

与着色层132G重叠的发光元件130G包括导电层124G、导电层126G、层133、公共层114及公共电极115。

与着色层132B重叠的发光元件130B包括导电层124B、导电层126B、层133、公共层114及公共电极115。

导电层124R、124G、124B、126R、126G、126B各自使用可见光透射性高的材料。公共电极115优选使用反射可见光的材料。因为在底部发射型显示装置中可以将电阻低的金属等用于公共电极115，所以可以抑制发生因公共电极115的电阻导致的电压下降，而可以实现高显示品质。

本发明的一个方式的晶体管可以实现微型化而缩小占有面积，所以可以在底部发射结构显示装置中提高像素的开口率或减小像素的尺寸。

<显示装置50H>

图45所示的显示装置50H是VA模式的液晶显示装置。

使用粘合层144将衬底151与衬底152贴合。另外，在由衬底151、衬底152及粘合层144包围的区域中密封有液晶262。偏振片260a位于衬底152的外侧的面上，偏振片260b位于衬底151的外侧的面上。此外，虽然未图示，但是可以在偏振片260a的外侧或偏振片260b的外侧设置背光源。

衬底151设置有晶体管205D、205R、205G、连接部197、间隔物224等。晶体管205D设置在电路部164，晶体管205R、205G设置在显示部162。晶体管205R、205G所具有的导电层112b被用作液晶元件60的像素电极。

衬底152设置有着色层132R、132G、遮光层117、绝缘层225、导电层263等。导电层263被用作液晶元件60的公共电极。

晶体管205D、205R、205G分别包括导电层112a、半导体层108、绝缘层106、导电层104及导电层112b。导电层112a被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。导电层104被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。

如上所述，在本实施方式中，示出作为晶体管205D、205R、205G使用OS晶体管的例子。作为晶体管205D、205R、205G，可以使用本发明的一个方式的晶体管。就是说，在显示装置50H中，显示部162和电路部164的双方包括本发明的一个方式的晶体管。通过在显示部162中使用本发明的一个方式的晶体管，可以缩小像素尺寸而可以实现高清晰化。另外，通过在电路部164中使用本发明的一个方式的晶体管，可以缩小电路部164的占有面积而可以实现窄边框化。关于本发明的一个方式的晶体管可以参照上述实施方式的记载。

晶体管205D、205R、205G被绝缘层218覆盖。绝缘层218被用作晶体管205D、205R、205G的保护层。

显示部162所包括的子像素包括晶体管、液晶元件60及着色层。例如，呈现红色光的子像素包括晶体管205R、液晶元件60及使红色光透射的着色层132R。此外，呈现绿色光的子像素包括晶体管205G、液晶元件60及使绿色光透射的着色层132G。虽然未图示，呈现蓝色光的子像素也是同样地包括晶体管、液晶元件60及使蓝色光透射的着色层。

液晶元件60包括导电层112b、导电层263以及夹在它们之间的液晶262。

衬底151上设置有位于与导电层112a同一面上的导电层264。导电层264具有隔着绝缘层110（绝缘层110a、绝缘层110b及绝缘层110c）与导电层112b重叠的部分。由导电层112b、导电层264及它们间的绝缘层110形成存储电容。注意，导电层112b与导电层264间设置有一个以上的绝缘层即可，也可以通过蚀刻去除绝缘层110中的一个或两个。

衬底152侧以覆盖着色层132R、132G、遮光层117的方式设置有绝缘层225。绝缘层225也可以被用作平坦化层。通过绝缘层225可以使导电层263的表面大致平坦，由此可以使液晶262的取向状态一致。

另外，在导电层263及绝缘层218等中，也可以在与液晶262接触的面上设置用来控制液晶262的取向的取向膜（参照图47A及图47B中的取向膜265）。

导电层112b及导电层263使可见光透射。也就是说，可以使液晶装置成为透射型液晶装置。例如，当将背光源配置在衬底152一侧时，被偏振片260a偏振的背光源的光透过衬底152、导电层263、液晶262、导电层112b及衬底151到达偏振片260b。此时，可以由施加到导电层112b与导电层263间的电压控制液晶262的取向，由此控制光的光学调制。就是说，可以控制透过偏振片260b射出的光的强度。另外，因为入射的光的指定波长区域以外的光被着色层吸收，因此所提取的光成为例如呈现红色的光。

在此，作为偏振片260b可以使用直线偏振片，也可以使用圆偏振片。作为圆偏振片，例如可以使用将直线偏振片和四分之一波相位差板层叠而成的偏振片。通过作为偏振片260b使用圆偏振片，可以抑制外光反射。

另外，当作为偏振片260b使用圆偏振片时，作为偏振片260a也可以使用圆偏振片，也可以使用一般的直线偏振片。通过根据用于偏振片260a、偏振片260b的偏振片的种类调整用于液晶元件60的液晶元件的单元间隙、取向及驱动电压等，可以实现所希望的对比度。

导电层263在连接部140中通过连接体223与设置在衬底151侧的导电层166b电连接。导电层166b通过设置在绝缘层110中的开口与导电层165b连接。由此，可以从配置在衬底151侧的FPC或IC向导电层263供应电位或信号。在图45所示的结构中，导电层165b通过利用与导电层112a相同的材料及工序形成，导电层166b通过利用与导电层112b相同的材料及工序形成。

例如，连接体223可以使用导电粒子。作为导电粒子，可以采用表面覆盖有金属材料的树脂或二氧化硅等粒子。作为金属材料，优选使用镍或金，因为其可以降低接触电阻。另外，优选使用如在镍上还覆盖有金的粒子等以层状覆盖有两种以上的金属材料的粒子。另外，连接体223优选采用能够弹性变形或塑性变形的材料。此时，导电粒子有时成为图45所示那样的在纵向上被压扁的形状。通过具有该形状，可以增大连接体223与其电连接的导电层的接触面积，从而可以降低接触电阻并抑制接触不良等问题发生。连接体223优选以由粘合层144覆盖的方式配置。例如，优选将连接体223分散在固化之前的粘合层144中。

靠近衬底151的端部的区域设置有连接部197。在连接部197中，导电层166a通过连接层242与FPC172电连接。导电层166a通过设置在绝缘层110中的开口与导电层165a连接。在图45所示的结构中，导电层165a通过利用与导电层112a相同的材料及工序形成，导电层166a通过利用与导电层112b相同的材料及工序形成。

<显示装置50I>

图46所示的显示装置50I是FFS模式的液晶显示装置。显示装置50I与显示装置50H的主要不同之处在于液晶元件60的结构。

绝缘层110上设置有用作液晶元件60的公共电极的导电层263，导电层263上设置有绝缘层261。另外，绝缘层261上设置有具有晶体管的源电极和漏电极中的另一个的功能及液晶元件60的像素电极的功能的导电层112b。导电层112b上设置有绝缘层218。

导电层112b从平面看时具有梳齿状形状或设置有狭缝的形状。此外，导电层263与导电层112b重叠地配置。此外，在与着色层重叠的区域中，在导电层263上具有不配置导电层112b的部分。

通过隔着绝缘层261层叠导电层112b与导电层263来形成电容器。因此，不需要另行形成电容元件，从而可以提高像素的开口率。

注意，在液晶元件60中，导电层112b和导电层263的双方也可以具有梳齿状的顶面形状。另一方面，如显示装置50I所示，通过在液晶元件60的导电层112b和导电层263中的只有一个具有梳齿状的顶面形状，因此成为导电层112b与导电层263部分重叠的结构。由此，可以将导电层112b与导电层263之间的电容器用作存储电容，不需要另行设置电容元件，因此可以提高显示装置的开口率。

<显示装置50J>在图47A所示的显示装置50J中，绝缘层110b的与液晶元件60重叠的部分通过蚀刻被去除。显示装置50J所包括的液晶元件60包括依次层叠有导电层112b、绝缘层110a、绝缘层110c及导电层112m的部分。通过液晶元件60与绝缘层110b不重叠，不仅可以提高光透过率而且可以减少位于来自光源的光的路径上的界面数，由此可以抑制界面反射及界面散射的影响。

导电层112b被用作液晶元件60的像素电极。导电层112m被用作液晶元件60的公共电极。导电层112m使用与导电层112a相同的导电膜形成。

注意，绝缘层106和绝缘层218中的一方或双方的与液晶元件60重叠的部分可以通过蚀刻被去除。或者，也可以不设置绝缘层218。由此，导电层112b及导电层112m的电场易于传至液晶262，液晶元件60可进行高速工作。再者，不仅可以提高与液晶元件60重叠的部分的光透过率而且可以抑制界面反射及界面散射的影响。另外，绝缘层110a和绝缘层110c中的任一个与液晶元件60重叠的部分可以通过蚀刻被去除。由此，导电层112b及导电层112m的电场易于传至液晶262。有时还可以增大导电层112b与导电层112m间的电容。

在液晶元件60中，导电层112b和导电层112m的双方也可以具有梳齿状的顶面形状。另一方面，如显示装置50J所示，通过在液晶元件60的导电层112b和导电层112m中的只有一个具有梳齿状的顶面形状，因此成为导电层112b与导电层112m部分重叠的结构。由此，可以将导电层112b与导电层112m之间的电容器用作存储电容，不需要另行设置电容元件，可以提高显示装置的开口率。

<显示装置50K>

图47B所示的显示装置50K与显示装置50I的主要不同之处在于像素电极上设置有公共电极。晶体管100所包括的导电层112b被用作液晶元件60的像素电极。该导电层112b上设置有绝缘层106及绝缘层218，绝缘层218上设置有导电层263。导电层263被用作液晶元件60的公共电极。导电层263从平面看时具有梳齿形状或设置有狭缝的形状。

本实施方式可以与其他实施方式适当地组合。

（实施方式4）

在本实施方式中，参照图48至图50说明本发明的一个方式的电子设备。

本实施方式的电子设备在显示部中包括本发明的一个方式的显示装置。本发明的一个方式的显示装置容易实现高清晰化及高分辨率化。因此，可以用于各种电子设备的显示部。

另外，可以将本发明的一个方式的半导体装置还用于电子设备的显示部以外。例如，通过在电子设备的控制部等中使用本发明的一个方式的半导体装置可以实现低功耗，所以是优选的。

作为电子设备，例如除了电视装置、台式或笔记本型计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。

特别是，因为本发明的一个方式的显示装置可以提高清晰度，所以可以适合用于包括较小的显示部的电子设备。作为这种电子设备可以举出手表型及手镯型信息终端设备（可穿戴设备）、可戴在头上的可穿戴设备等诸如头戴显示器等VR用设备、眼镜型AR用设备及MR用设备等。

本发明的一个方式的显示装置优选具有极高的分辨率诸如HD（像素数为1280×720）、FHD（像素数为1920×1080）、WQHD（像素数为2560×1440）、WQXGA（像素数为2560×1600）、4K（像素数为3840×2160）、8K（像素数为7680×4320）等。尤其是，优选设定为4K、8K或其以上的分辨率。另外，本发明的一个方式的显示装置中的像素密度（清晰度）优选为100ppi以上，优选为300ppi以上，更优选为500ppi以上，进一步优选为1000ppi以上，更进一步优选为2000ppi以上，更进一步优选为3000ppi以上，还进一步优选为5000ppi以上，进一步优选为7000ppi以上。通过使用上述的具有高分辨率和高清晰度中的一方或双方的显示装置，可以进一步提高真实感及纵深感等。此外，对本发明的一个方式的显示装置的屏幕比例（纵横比）没有特别的限制。例如，显示装置可以适应1：1（正方形）、4：3、16：9、16：10等各种屏幕比例。

本实施方式的电子设备可以包括传感器（该传感器具有检测、检出或测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线）。

本实施方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息（静态图像、动态图像、文字图像等）显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件（程序）的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。

使用图48A至图48D说明可戴在头上的可穿戴设备的一个例子。这些可穿戴设备具有显示AR内容的功能、显示VR内容的功能、显示SR内容的功能和显示MR内容的功能中的至少一个。当电子设备具有显示AR、VR、SR、MR等中的至少一个的内容的功能时，可以提高使用者的沉浸感。

图48A所示的电子设备700A以及图48B所示的电子设备700B都包括一对显示面板751、一对框体721、通信部（未图示）、一对安装部723、控制部（未图示）、成像部（未图示）、一对光学构件753、眼镜架757以及一对鼻垫758。

显示面板751可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。

电子设备700A及电子设备700B都可以将由显示面板751显示的图像投影于光学构件753中的显示区域756。因为光学构件753具有透光性，所以使用者可以与通过光学构件753看到的透过图像重叠地看到显示于显示区域的图像。因此，电子设备700A及电子设备700B都是能够进行AR显示的电子设备。

电子设备700A及电子设备700B上作为成像部可以设置能够拍摄前方的照相机。另外，通过在电子设备700A及电子设备700B设置陀螺仪传感器等的加速度传感器，可以检测使用者的头部朝向并将对应该方向的图像显示在显示区域756上。

通信部具有无线通信装置，通过该无线通信装置可以供应影像信号等。另外，代替无线通信装置或者除了无线通信装置以外还可以包括能够连接供应影像信号及电源电位的电缆的连接器。

电子设备700A以及电子设备700B设置有电池（未图示），可以以无线方式和有线方式中的一方或双方进行充电。

框体721也可以设置有触摸传感器模块。触摸传感器模块具有检测框体721的外侧的面是否被触摸的功能。通过触摸传感器模块，可以检测使用者的点按操作或滑动操作等而执行各种处理。例如，通过点按操作可以执行动态图像的暂时停止或再生等的处理，通过滑动操作可以执行快进、快退等的处理。另外，通过在两个框体721的每一个设置触摸传感器模块，可以扩大操作范围。

作为触摸传感器模块，可以使用各种触摸传感器。例如，可以采用静电电容式、电阻膜方式、红外线方式、电磁感应方式、表面声波式、光学方式等各种方式。尤其是，优选将静电电容式或光学方式的传感器应用于触摸传感器模块。

在使用光学方式的触摸传感器时，作为受光元件可以使用光电转换元件。在光电转换元件的活性层中可以使用无机半导体和有机半导体中的一方或双方。

图48C所示的电子设备800A以及图48D所示的电子设备800B都包括一对显示部820、框体821、通信部822、一对安装部823、控制部824、一对成像部825以及一对透镜832。注意，在图48D中省略显示部820、通信部822及摄像部825。

显示部820可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。由此，使用者可以感受高沉浸感。

显示部820设置在框体821内部的通过透镜832能看到的位置上。另外，通过在一对显示部820上显示不同图像，可以进行利用视差的三维显示。

可以将电子设备800A以及电子设备800B都称为面向VR的电子设备。装上电子设备800A或电子设备800B的使用者通过透镜832能看到显示在显示部820上的图像。

电子设备800A及电子设备800B优选具有一种机构，其中能够调整透镜832及显示部820的左右位置，以根据使用者的眼睛的位置使透镜832及显示部820位于最合适的位置上。此外，优选具有一种机构，其中通过改变透镜832及显示部820之间的距离来调整焦点。

使用者可以使用安装部823将电子设备800A或电子设备800B装在头上。注意，在图48C等中，例示出安装部823具有如眼镜的镜脚（也称为脚丝）那样的形状，但是不局限于此。只要使用者能够装上，安装部823就例如可以具有头盔型或带型的形状。

成像部825具有取得外部的信息的功能。可以将成像部825所取得的数据输出到显示部820。在成像部825中可以使用图像传感器。另外，也可以设置多个摄像头以能够对应望远、广角等多种视角。

注意，在此示出包括成像部825的例子，设置能够测量出与对象物的距离的测距传感器（以下，也称为检测部）即可。换言之，成像部825是检测部的一个方式。作为检测部例如可以使用图像传感器或激光雷达（LIDAR：Light Detection and Ranging）等距离图像传感器。通过使用由摄像头取得的图像以及由距离图像传感器取得的图像，可以取得更多的信息，可以实现精度更高的姿态操作。

电子设备800A也可以包括用作骨传导耳机的振动机构。例如，作为显示部820、框体821和安装部823中的一个或多个可以采用包括该振动机构的结构。由此，不需要另行设置头戴式耳机、耳机或扬声器等音响设备，而只装上电子设备800A就可以享受影像和声音。

电子设备800A以及电子设备800B也可以都包括输入端子。可以将供应来自影像输出设备等的影像信号以及用于对设置在电子设备内的电池进行充电的电力等的电缆连接到输入端子。

本发明的一个方式的电子设备也可以具有与耳机750进行无线通信的功能。耳机750包括通信部（未图示），并具有无线通信功能。耳机750通过无线通信功能可以从电子设备接收信息（例如声音数据）。例如，图48A所示的电子设备700A具有通过无线通信功能将信息发送到耳机750的功能。此外，例如图48C所示的电子设备800A具有通过无线通信功能将信息发送到耳机750的功能。

电子设备也可以包括耳机部。图48B所示的电子设备700B包括耳机部727。例如，可以采用以有线方式连接耳机部727和控制部的结构。连接耳机部727和控制部的布线的一部分也可以配置在框体721或安装部723的内部。

同样，图48D所示的电子设备800B包括耳机部827。例如，可以采用以有线方式连接耳机部827和控制部824的结构。连接耳机部827和控制部824的布线的一部分也可以配置在框体821或安装部823的内部。另外，耳机部827和安装部823也可以包括磁铁。由此，可以用磁力将耳机部827固定到安装部823，收纳变得容易，所以是优选的。

另外，电子设备也可以包括能够与耳机或头戴式耳机等连接的声音输出端子。另外，电子设备也可以包括声音输入端子和声音输入机构中的一方或双方。作为声音输入机构，例如可以使用麦克风等收音装置。通过将声音输入机构设置到电子设备，可以使电子设备具有所谓的耳麦的功能。

如此，作为本发明的一个方式的电子设备，眼镜型（电子设备700A以及电子设备700B等）和护目镜型（电子设备800A以及电子设备800B等）的双方都是优选的。

本发明的一个方式的电子设备可以以有线或无线方式将信息发送到耳机。

图49A所示的电子设备6500是可以被用作智能手机的便携式信息终端设备。

电子设备6500包括框体6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。

显示部6502可以使用本发明的一个方式的显示装置。

图49B是包括框体6501的麦克风6506一侧的端部的截面示意图。

框体6501的显示面一侧设置有具有透光性的保护构件6510，被框体6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。

显示面板6511、光学构件6512及触摸传感器面板6513使用粘合层（未图示）固定到保护构件6510。

在显示部6502的外侧的区域中，显示面板6511的一部分折叠，且该折叠部分连接有FPC6515。FPC6515安装有IC6516。FPC6515与设置于印刷电路板6517的端子连接。

显示面板6511可以使用本发明的一个方式的显示装置。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下安装大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面配置与FPC6515的连接部，可以实现窄边框的电子设备。

图49C示出电视装置的一个例子。在电视装置7100中，框体7101中组装有显示部7000。在此示出利用支架7103支撑框体7101的结构。

可以对显示部7000应用本发明的一个方式的显示装置。

可以通过利用框体7101所具备的操作开关及另外提供的遥控操作机7111进行图49C所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，也可以通过用手指等触摸显示部7000进行电视装置7100的操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。

另外，电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间等）的信息通信。

图49D示出笔记本型计算机的一个例子。笔记本型计算机7200包括框体7211、键盘7212、指向装置7213、外部连接端口7214等。在框体7211中组装有显示部7000。

可以对显示部7000应用本发明的一个方式的显示装置。

图49E和图49F示出数字标牌的一个例子。

图49E所示的数字标牌7300包括框体7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键（包括电源开关或操作开关）、连接端子、各种传感器、麦克风等。

图49F示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。

在图49E和图49F中，可以对显示部7000适用本发明的一个方式的显示装置。

显示部7000越大，一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。

通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。

如图49E和图49F所示，数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。

可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元（控制器）执行游戏。由此，非特定的多个使用者可以同时参加游戏，并享受游戏的乐趣。

图50A至图50G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005（包括电源开关或操作开关）、连接端子9006、传感器9007（该传感器具有检测、检出或测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线）、麦克风9008等。

在图50A至图50G中，可以将本发明的一个方式的显示装置用于显示部9001。

图50A至图50G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息（静态图像、动态图像及文字图像等）显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件（程序）控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据并进行处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备也可以包括多个显示部。另外，也可以在电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像，且将所拍摄的图像储存在存储介质（外部存储介质或内置于照相机的存储介质）中的功能；将所拍摄的图像显示在显示部上的功能；等。

下面详细地说明图50A至图50G所示的电子设备。

图50A是示出便携式信息终端9101的立体图。可以将便携式信息终端9101例如用作智能手机。注意，在便携式信息终端9101中，也可以设置扬声器9003、连接端子9006、传感器9007等。另外，作为便携式信息终端9101，可以将文字或图像信息显示在其多个面上。在图50A中示出显示三个图标9050的例子。另外，可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电池余量；以及电波强度。或者，可以在显示有信息9051的位置上显示图标9050等。

图50B是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，在将便携式信息终端9102放在上衣口袋里的状态下，使用者能够确认显示在从便携式信息终端9102的上方看到的位置上的信息9053。例如，使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。

图50C是示出平板终端9103的立体图。平板终端9103例如可以执行移动电话、电子邮件及文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。平板终端9103在框体9000的正面包括显示部9001、照相机9002、麦克风9008及扬声器9003，在框体9000的侧面包括用作操作用按钮的操作键9005，在底面包括连接端子9006。

图50D是示出手表型便携式信息终端9200的立体图。可以将便携式信息终端9200例如用作智能手表（注册商标）。另外，显示部9001的显示面弯曲，可沿着其弯曲的显示面进行显示。此外，便携式信息终端9200例如通过与可进行无线通信的耳麦相互通信可以进行免提通话。此外，通过利用连接端子9006，便携式信息终端9200可以与其他信息终端进行数据传输及进行充电。另外，充电也可以通过无线供电进行。

图50E至图50G是示出可以折叠的便携式信息终端9201的立体图。此外，图50E是将便携式信息终端9201展开的状态的立体图，图50G是折叠的状态的立体图，图50F是从图50E的状态和图50G的状态中的一个转换成另一个时中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，而在展开状态下因为具有无缝拼接较大的显示区域所以显示的浏览性强。便携式信息终端9201所包括的显示部9001被由铰链9055连结的三个框体9000支撑。显示部9001例如可以在曲率半径0.1mm以上且150mm以下的范围弯曲。

本实施方式可以与其他实施方式适当地组合。

[符号说明]

10A：半导体装置、10B：半导体装置、10C：半导体装置、10D：半导体装置、10E：半导体装置、10F：半导体装置、10：半导体装置、11B：子像素、11G：子像素、11R：子像素、20A：半导体装置、20B：半导体装置、20C：半导体装置、20：半导体装置、30：半导体装置、40：半导体装置、50A：显示装置、50B：显示装置、50C：显示装置、50D：显示装置、50E：显示装置、50F：显示装置、50G：显示装置、50H：显示装置、50I：显示装置、50J：显示装置、50K：显示装置、60：液晶元件、100_1：晶体管、100_2：晶体管、100_3：晶体管、100_4：晶体管、100_p：晶体管、100_q：晶体管、100A：晶体管、100B：晶体管、100C：晶体管、100D：晶体管、100：晶体管、102：衬底、103：导电层、104：导电层、106a：绝缘层、106b：绝缘层、106：绝缘层、107：绝缘层、108_1：半导体层、108_2：半导体层、108_3：半导体层、108_4：半导体层、108a：半导体层、108b：半导体层、108c：半导体层、108Da：区域、108Db：区域、108Ea：区域、108Eb：区域、108f：金属氧化物膜、108：半导体层、109：绝缘层、110a：绝缘层、110af：绝缘膜、110b：绝缘层、110bf：绝缘膜、110c：绝缘层、110cf：绝缘膜、110d：绝缘层、110e：绝缘层、110ef：绝缘膜、110：绝缘层、111B：像素电极、111G：像素电极、111R：像素电极、111S：像素电极、111：像素电极、112a：导电层、112a_1：导电层、112a_2：导电层、112a_3：导电层、112B：导电层、112b：导电层、112bf：导电膜、112c：导电层、112d：导电层、112e：导电层、112m：导电层、113B：EL层、113G：EL层、113R：EL层、113S：功能层、113：EL层、114：公共层、115：公共电极、117：遮光层、123：导电层、124B：导电层、124G：导电层、124R：导电层、125：绝缘层、126B：导电层、126G：导电层、126R：导电层、127：绝缘层、128：层、130B：发光元件、130G：发光元件、130R：发光元件、130S：受光元件、131：保护层、132B：着色层、132G：着色层、132R：着色层、133B：层、133G：层、133R：层、133：层、139：膜、140：连接部、141_1：开口部、141_4：开口部、141：开口部、142：粘合层、143_1：开口部、143_2：开口部、143_3：开口部、143_4：开口部、143：开口部、144：粘合层、146：开口部、148：开口部、151：衬底、152：衬底、153：绝缘层、162：显示部、164：电路部、165a：导电层、165b：导电层、165：导电层、166a：导电层、166b：导电层、166：导电层、172：FPC、173：IC、187：杂质元素、189：杂质元素、190：电容元件、195：绝缘层、197：连接部、200：晶体管、201：像素、204：导电层、205B：晶体管、205D：晶体管、205G：晶体管、205R：晶体管、205S：晶体管、208Da：区域、208Db：区域、208：半导体层、218：绝缘层、223：连接体、224：间隔物、225：绝缘层、235：绝缘层、237：绝缘层、241：开口部、242：连接层、243：开口部、250：晶体管、252：绝缘层、253D：区域、253：半导体层、254：绝缘层、255：导电层、256：绝缘层、257a：开口部、257b：开口部、258a：导电层、258b：导电层、259：导电层、260a：偏振片、260b：偏振片、261：绝缘层、262：液晶、263：导电层、264：导电层、265：取向膜、352：手指、353：层、355：电路层、357：层、700A：电子设备、700B：电子设备、721：框体、723：安装部、727：耳机部、750：耳机、751：显示面板、753：光学构件、756：显示区域、757：框架、758：鼻垫、800A：电子设备、800B：电子设备、820：显示部、821：框体、822：通信部、823：安装部、824：控制部、825：成像部、827：耳机部、832：透镜、6500：电子设备、6501：框体、6502：显示部、6503：电源按钮、6504：按钮、6505：扬声器、6506：麦克风、6507：照相机、6508：光源、6510：保护构件、6511：显示面板、6512：光学构件、6513：触摸传感器面板、6515：FPC、6516：IC、6517：印刷电路板、6518：电池、7000：显示部、7100：电视装置、7101：框体、7103：支架、7111：遥控操作机、7200：笔记本型计算机、7211：框体、7212：键盘、7213：指向装置、7214：外部连接端口、7300：数字标牌、7301：框体、7303：扬声器、7311：信息终端设备、7400：数字标牌、7401：柱子、7411：信息终端设备、9000：框体、9001：显示部、9002：照相机、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：图标、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9101：便携式信息终端、9102：便携式信息终端、9103：平板终端、9200：便携式信息终端、9201：便携式信息终端。

Claims (11)

1.一种半导体装置，包括：

半导体层；

第一导电层；

第二导电层；

第三导电层；

第一绝缘层；以及

第二绝缘层，

其中，所述第一绝缘层位于所述第一导电层上，

所述第一绝缘层具有到达所述第一导电层的第一开口部，

所述第二导电层位于所述第一绝缘层上，

所述第二导电层在与所述第一开口部重叠的区域中具有第二开口部，

所述半导体层在所述第一开口部中具有与所述第一导电层的顶面接触的第一区域以及与所述第一绝缘层的侧面接触的第二区域，

所述第二绝缘层位于所述半导体层上，

所述第三导电层具有隔着所述第二绝缘层与所述半导体层重叠的区域，

所述第一区域及所述第二绝缘层都包含第一元素，

所述第一元素为硼或磷，

所述第二区域中的所述第一元素的浓度为所述第一区域中的所述第一元素的浓度的1×10^-3倍以下，

并且，所述第一开口部中的所述第一绝缘层的侧面与所述第一导电层的顶面所形成的角度为66度以上且90度以下。

2.根据权利要求1所述的半导体装置，

其中所述半导体层在所述第二开口部中具有与所述第二导电层的侧面接触的区域并且具有与所述第二导电层的顶面接触的第三区域，

所述第三区域包含所述第一元素，

并且所述第二区域中的所述第一元素的浓度为所述第三区域中的所述第一元素的浓度的1×10^-3倍以下。

3.一种半导体装置，包括：

半导体层；

第一导电层；

第二导电层；

第三导电层；

第一绝缘层；以及

第二绝缘层，

其中，所述第一绝缘层位于所述第一导电层上，

所述第一绝缘层具有到达所述第一导电层的第一开口部，

所述第二导电层位于所述第一绝缘层上，

所述第二导电层在与所述第一开口部重叠的区域中具有第二开口部，

所述半导体层在所述第一开口部中具有与所述第一导电层的顶面接触的第一区域以及与所述第一绝缘层的侧面接触的第二区域，

所述第二绝缘层位于所述半导体层上，

所述第三导电层具有隔着所述第二绝缘层与所述半导体层重叠的区域，

所述第一区域及所述第二绝缘层都包含第一元素，

所述第一元素为硼或磷，

所述第二区域中的所述第一元素的浓度为所述第一区域中的所述第一元素的浓度的1×10^-3倍以下，

并且，在垂直于所述第一导电层的顶面的方向上，所述第二绝缘层的与所述第二区域接触的部分的厚度为所述第二绝缘层的与所述第一区域接触的部分的厚度的2. 5倍以上。

4.根据权利要求3所述的半导体装置，

其中所述半导体层在所述第二开口部中具有与所述第二导电层的侧面接触的区域并且具有与所述第二导电层的顶面接触的第三区域，

所述第三区域包含所述第一元素，

并且在垂直于所述第一导电层的顶面的方向上所述第二绝缘层的与所述第二区域接触的部分的厚度为所述第二绝缘层的与所述第三区域接触的部分的厚度的2. 5倍以上。

5.根据权利要求1至4中任一项所述的半导体装置，

其中所述第一区域包含氢，

并且所述第一区域中的氢浓度高于所述第二区域中的氢浓度。

6.根据权利要求1至4中任一项所述的半导体装置，

其中所述第一区域包含第二元素，

所述第二元素为氩、氪或氙，

并且所述第一区域中的所述第二元素的浓度高于所述第二区域中的所述第二元素的浓度。

7.根据权利要求1至4中任一项所述的半导体装置，

其中所述半导体层包含金属氧化物。

8.根据权利要求1至4中任一项所述的半导体装置，

其中所述第一绝缘层包括第三绝缘层、所述第三绝缘层上的第四绝缘层及所述第四绝缘层上的第五绝缘层，

所述第三绝缘层及所述第五绝缘层包含硅及氮，

并且所述第四绝缘层包含硅及氧。

9.根据权利要求1至4中任一项所述的半导体装置，

其中所述第一绝缘层包括第三绝缘层、所述第三绝缘层上的第四绝缘层及所述第四绝缘层上的第五绝缘层，

所述第三绝缘层包含硅及氮，

所述第四绝缘层包含硅及氧，

并且所述第五绝缘层包含铝和铪中的一方或双方以及氧。

10.一种半导体装置的制造方法：包括如下步骤：

形成第一导电层；

在所述第一导电层上形成第一绝缘膜；

在所述第一绝缘膜上形成第一导电膜；

在对所述第一导电膜及所述第一绝缘膜进行加工以形成具有到达所述第一导电层的第一开口部的第一绝缘层的同时，形成具有与所述第一开口部重叠的第二开口部的第二导电层；

在所述第一导电层、所述第一绝缘层及所述第二导电层上形成半导体层；

在所述半导体层上形成第二绝缘层；

通过所述第二绝缘层利用等离子体离子掺杂法或离子注入法对所述半导体层供应第一元素；以及

在所述第二绝缘层上形成第三导电层，

其中，所述第一元素为硼或磷，

所述半导体层具有与所述第一导电层的顶面接触的第一区域以及与所述第一绝缘层的侧面接触的第二区域，

所述第一区域及所述第二绝缘层都包含所述第一元素，

并且，由下述算式（1）表示的Pa为1×10^-3以下，

[算式1]

在算式（1）中，θ小于90度，并且表示所述第一绝缘层的所述第一开口部的侧面与所述第一导电层的顶面所形成的角度；α是大于0的实数，并且表示供应所述第一元素时相对于离子投影射程的标准偏差之比；β是大于0的实数，并且表示在垂直于所述第一导电层的顶面的方向上相对于所述第二绝缘层的沿着所述第一导电层的顶面设置的部分的厚度的所述第二绝缘层的沿着所述第一绝缘层的侧面设置的部分的厚度之比。

11.根据权利要求10所述的半导体装置的制造方法，

其中在供应所述第一元素之前，通过所述第二绝缘层利用等离子体离子掺杂法或离子注入法对所述半导体层供应第二元素，

并且所述第二元素为氩、氪或氙。