CN121239199A - 一种宽共模输入范围的比较器电路 - Google Patents
一种宽共模输入范围的比较器电路Info
- Publication number
- CN121239199A CN121239199A CN202511785558.XA CN202511785558A CN121239199A CN 121239199 A CN121239199 A CN 121239199A CN 202511785558 A CN202511785558 A CN 202511785558A CN 121239199 A CN121239199 A CN 121239199A
- Authority
- CN
- China
- Prior art keywords
- common
- input
- differential pair
- nmos
- tubes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种宽共模输入范围的比较器电路，通过结合共栅差分对和辅助差分对，实现了从地电压到高于电源电压的宽共模输入范围。当共模电压较低时，仅辅助差分对工作；当共模电压在中间范围时，两个差分对同时工作以获得最大增益；当共模电压较高时，仅共栅差分对工作；通过这种设计，解决了传统比较器共模输入范围受限的问题。
Description
技术领域
本发明涉及集成电路技术领域，更具体地，涉及宽共模输入范围的比较器电路。
背景技术
比较器作为模拟集成电路中的核心功能模块，它的功能是对两个输入的模拟信号大小进行比较，输出逻辑电平高或低来反映输入的大小关系。在现代电子系统中，比较器扮演着至关重要的角色，广泛应用于开关电源、各类传感器接口、高速模数转换器以及数据通信等诸多领域，其性能优劣直接影响到整个系统的稳定性、精度与效率。
长期以来，为满足日益增长的性能需求，本领域技术人员持续致力于优化比较器的设计。例如，专利文献CN104753505 B、US9178503B2和CN 110995123B等均揭示了一种主流的比较器架构，该架构通常采用多级MOSFET放大电路级联的方式。此类设计方案的核心思想在于，通过在比较器前端设置高增益的放大级，有效抑制后续放大级乃至输出级的失调电压对整体性能的影响。这种级联结构能够在相对较小的功耗和芯片面积预算下，实现较高的比较精度和响应速度，一度成为解决当时技术难题的有效途径，有力地推动了模拟集成电路技术的发展。
然而，随着半导体工艺的持续演进以及集成电路应用边界的不断拓宽，上述传统比较器结构在应对日益复杂且严苛的工作环境时，其固有的原理性局限性开始显现。
当输入共模电平过高或过低时，输入差分对会离开饱和区，进入线性区或截止区，导致电路放大功能下降甚至失去正确的功能。上述这些文献中，由于输入差分对由电源供电，所以比较器的共模输入范围都要受到比较器电源电压和地电压的限制，导致电路在一些宽输入范围的应用场景下无法工作，从而极大地限制了其在工业控制、汽车电子、电池管理系统等对宽电压范围和高可靠性有严格要求的领域中的应用潜力。
因此，如何在保持比较器固有高精度、高速度等优点的同时，有效地拓宽其共模输入范围，以适应更为广泛且严苛的应用场景，已成为本领域技术人员当前面临的关键挑战和亟待解决的技术难题。
发明内容
本发明的目的是针对上述问题，提出一种宽共模输入范围的比较器电路，本发明通过在比较器输入级引入多个差分对，并结合偏置控制，确保了在整个拓宽的共模输入范围内比较器电路的连续、稳定且高增益的运行，能够有效拓宽其共模输入范围。
本发明的技术方案是：
本发明提供一种宽共模输入范围的比较器电路，所述比较器电路包括一个输入级和级联的多个次级放大电路；
输入级，包括共栅差分对和辅助差分对，用于接收输入信号并生成差分输出信号至次级放大电路；其中，所述输入级的共栅差分对和辅助差分对配置为扩展共模输入范围；
次级放大电路，用于对输入级输出的信号进行放大处理，生成比较器的输出信号。
进一步地，输入级的所述共栅差分对和辅助差分对中；
所述共栅差分对包括PMOS管M1-M4；PMOS管M1、M2各自的源极分别连接至模拟输入信号的正输入端INP，PMOS管M1的漏极连接负载R1和正输出节点OUT1P， PMOS管M1、M2的栅极和M2的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；PMOS管M3、M4各自的源极分别连接至模拟输入信号的负输入端INM，PMOS管M4的漏极连接负载R2和负输出节点OUT1N，PMOS管M3、M4的栅极和M3的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；
其中，PMOS管M1、M4以预设比例对PMOS管M2、M3进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasn为PMOS管M2、M3提供偏置电流；
所述辅助差分对包括PMOS管M5、M6，所述PMOS管M5、M6共源极连接，并由第二偏置电流源Ibiasp提供偏置电流，所述PMOS管M5、M6的栅极分别串接电阻R3、R4后接对应模拟输入信号的正输入端INP、负输入端INM；PMOS管M5的漏端连接负载R1和输出节点OUT1P，PMOS管M6的漏端连接负载R2和输出节点OUT1N。
进一步地，输入级中，所述共栅差分对的第一偏置电流源Ibiasn的压降为Vbiasn，辅助差分对的第二偏置电流源Ibiasp的压降为Vbiasp，PMOS的开启电压为Vgsp；所述共栅差分对所对应的输入共模电压的第一阈值Vbiasn+Vgsp，辅助差分对所对应的输入共模电压的第二阈值VDD-Vbiasp-Vgsp，共栅差分对和辅助差分对根据输入共模电压动态切换开启状态。
进一步地，所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，包括：当输入共模电压低于第一阈值时，辅助差分对处于饱和区，共栅差分对处于截止区；当输入共模电压在第一阈值与第二阈值之间时，共栅差分对和辅助差分对打开，均处于饱和区；当输入共模电压高于第二阈值时，共栅差分对处于饱和区，辅助差分对处于截止区；所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，从而实现最低到地电平，最高高于供电电压的超宽共模输入范围。
进一步地，所述共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：所述PMOS管M5、M1的漏极电流叠加在负载R1，负载R1将叠加后的电流转化为正输出电压，由输出节点OUT1P输出至次级放大电路；所述PMOS管M6、M4的漏极电流叠加在负载R2，负载R2将叠加后的电流转化为负输出电压，由输出节点OUT1N输出至次级放大电路；所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
进一步地，所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括PMOS管M7-M8、电阻R5、R6以及偏置电流源Ibiasp1，所述PMOS管M7、M8的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P、OUT1N；所述PMOS管M7、M8共源极连接，并由偏置电流源Ibiasp1提供偏置电流，所述PMOS管M7、M8的漏极分别串接电阻R5、R6后接地；同时，所述PMOS管M7、M8的漏极与电阻R5、R6的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括NMOS管M11-M14，PMOS管M15、M16以及偏置电流源Ibiasp2，所述PMOS管M15、M16的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述PMOS管M15、M16共源极连接，并由偏置电流源Ibiasp2提供偏置电流，所述PMOS管M15的漏极接NMOS管M11的漏极、栅极以及M13的漏极，所述PMOS管M16的漏极接NMOS管M14的漏极、栅极以及M12的漏极；所述NMOS管M11与M12共栅极连接，M13与M14共栅极连接，所述NMOS管M11与M12的栅极连接点接，所述NMOS管M11-M14的源极均接地；所述PMOS管M15、M16的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括PMOS管M19、M20，和NMOS管M18、M21-M23，所述NMOS管M18、M21的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述NMOS管M18的漏极接PMOS管M19的漏极、栅极，M21的漏极接M20的漏极以及M22、M23栅极，所述PMOS管M19、M20共栅极连接，所述PMOS管M19、M20、M22的源极接电源VDD，M18、M21、M23的源极接地，所述NMOS管M22、M23共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT。
进一步地，输入级的所述共栅差分对和辅助差分对中；
所述共栅差分对包括NMOS管M1＇-M4＇；NMOS管M1＇、M2＇各自的源极分别连接至模拟输入信号的正输入端INP＇，NMOS管M1＇的漏极连接负载R1＇和正输出节点OUT1P＇， NMOS管M1＇、M2＇的栅极和M2＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；NMOS管M3＇、M4＇各自的源极分别连接至模拟输入信号的负输入端INM＇，NMOS管M4＇的漏极连接负载R2＇和负输出节点OUT1N＇，NMOS管M3＇、M4＇的栅极和M3＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；
其中，NMOS管M1＇、M4＇以预设比例对NMOS管M2＇、M3＇进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasp＇为NMOS管M2＇、M3＇提供偏置电流；
所述辅助差分对包括NMOS管M5＇、M6＇，所述NMOS管M5＇、M6＇共源极连接，并由第二偏置电流源Ibiasn＇提供偏置电流，所述NMOS管M5＇、M6＇的栅极分别串接电阻R3＇、R4＇后接对应模拟输入信号的正输入端INP＇、负输入端INM＇；NMOS管M5＇的漏端连接负载R1＇和输出节点OUT1P＇，NMOS管M6＇的漏端连接负载R2＇和输出节点OUT1N＇。
进一步地，输入级中，所述共栅差分对的第一偏置电流源Ibiasp＇的压降为Vbiasp＇，辅助差分对的第二偏置电流源Ibiasn＇的压降为Vbiasn＇，NMOS的开启电压为Vgsn＇；所述共栅差分对所对应的输入共模电压的第一阈值VDD＇-Vbiasp＇-Vgsn＇，辅助差分对所对应的输入共模电压的第二阈值Vbiasn＇+Vgsn＇，共栅差分对和辅助差分对根据输入共模电压动态切换开启状态。
进一步地，所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，包括：当输入共模电压高于第一阈值时，辅助差分对处于饱和区，共栅差分对处于截止区；当输入共模电压在第一阈值与第二阈值之间时，共栅差分对和辅助差分对打开，均处于饱和区；当输入共模电压低于第二阈值时，共栅差分对处于饱和区，辅助差分对处于截止区；所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，从而实现最高到供电电压，最低低于地电平的超宽共模输入范围。
进一步地，所述共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：所述NMOS管M5＇、M1＇的漏极电流叠加在负载R1＇，负载R1＇将叠加后的电流转化为正输出电压，由输出节点OUT1P＇输出至次级放大电路；所述NMOS管M6＇、M4＇的漏极电流叠加在负载R2＇，负载R2＇将叠加后的电流转化为负输出电压，由输出节点OUT1N＇输出至次级放大电路。所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
进一步地，所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括NMOS管M7＇-M8＇、电阻R5＇、R6＇以及偏置电流源Ibiasn1＇，所述NMOS管M7＇、M8＇的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P＇、OUT1N＇；所述NMOS管M7＇、M8＇共源极连接，并由偏置电流源Ibiasp1＇提供偏置电流，所述NMOS管M7＇、M8＇的漏极分别串接电阻R5＇、R6＇后接地；同时，所述NMOS管M7＇、M8＇的漏极与电阻R5＇、R6＇的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括PMOS管M11＇-M14＇，NMOS管M15＇、M16＇以及偏置电流源Ibiasp2＇，所述NMOS管M15＇、M16＇的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述NMOS管M15＇、M16＇共源极连接，并由偏置电流源Ibiasp2＇提供偏置电流，所述NMOS管M15＇的漏极接PMOS管M11＇的漏极、栅极以及M13＇的漏极，所述NMOS管M16＇的漏极接PMOS管M14＇的漏极、栅极以及M12＇的漏极；所述PMOS管M11＇与M12＇共栅极连接，M13＇与M14＇共栅极连接，所述PMOS管M11＇与M12＇的栅极连接点接，所述PMOS管M11＇-M14＇的源极均接地；所述NMOS管M15＇、M16＇的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括NMOS管M19＇、M20＇，和PMOS管M18＇、M21＇-M23＇，所述PMOS管M18＇、M21＇的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述PMOS管M18＇的漏极接NMOS管M19＇的漏极、栅极，M21＇的漏极接M20＇的漏极以及M22＇、M23＇栅极，所述NMOS管M19＇、M20＇共栅极连接，所述NMOS管M19＇、M20＇、M22＇的源极接电源VDD＇，M18＇、M21＇、M23＇的源极接地，所述PMOS管M22＇、M23＇共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT＇。
本发明的有益效果：
本发明公开了一种宽共模输入范围的比较器电路，通过结合共栅差分对和辅助差分对，实现了从地电压到高于电源电压的宽共模输入范围。当共模电压较低时，仅辅助差分对工作；当共模电压在中间范围时，两个差分对同时工作以获得最大增益；当共模电压较高时，仅共栅差分对工作。通过这种设计，解决了传统比较器共模输入范围受限的问题。
本发明公开了一种宽共模输入范围的比较器电路，通过结合共栅差分对和辅助差分对，实现了从低于地电压到电源电压的宽共模输入范围。当共模电压较高时，仅辅助差分对工作；当共模电压在中间范围时，两个差分对同时工作以获得最大增益；当共模电压较低时，仅共栅差分对工作。通过这种设计，解决了传统比较器共模输入范围受限的问题。
本发明还采用次级放大和单端转换电路，将差分信号转换为全摆幅单端输出，并通过反相器整形得到最终输出信号；这种设计显著扩展了比较器的工作范围，提高了电路的适用性和可靠性，特别适合于需要处理宽范围输入信号的应用场景。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1示出了本发明的宽共模输入范围的比较器原理框图。
图2示出了本发明的宽共模输入范围的比较器的输入级电路图之一。
图3示出了本发明的宽共模输入范围的比较器的电路图之一。
图4出了图3比较器输入级的差模增益随输入共模的变化关系示意图。
图5出了图3比较器输入级的输出共模电压随输入共模的变化示意图。
图6示出了本发明的宽共模输入范围的比较器的输入级电路图之二。
图7示出了本发明的宽共模输入范围的比较器的电路图之二。
图8出了图7比较器输入级的差模增益随输入共模的变化关系示意图。
图9出了图7比较器输入级的输出共模电压随输入共模的变化示意图。
具体实施方式
下面将参照附图更详细地描述本发明的优选实施方式。虽然附图中显示了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。
图1示出了本发明的宽共模输入范围的比较器原理框图。
如图1所示，本发明提供一种宽共模输入范围的比较器电路，所述比较器电路包括一个输入级和级联的多个次级放大电路；
输入级，包括共栅差分对和辅助差分对，用于接收输入信号并生成差分输出信号至次级放大电路；其中，所述输入级的共栅差分对和辅助差分对配置为扩展共模输入范围；
次级放大电路，用于对输入级输出的信号进行放大处理，生成比较器的输出信号。
在一个示例中，该比较器的输入级连接等效电阻的两端，用于检测流经等效电阻的待测电流I。等效电阻可以是MOSFET的导通电阻，也可以是实际的poly电阻等等。在等效电阻和比较器之间还可以串接比例调节模块，作用是将偏置电流按一定倍数放大，来得到所需的阈值电流。等效电阻两侧经由比例放大模块接到宽输入范围比较器的输入级，或者直接接到输入级。宽输入范围比较器由输入级级联多个次级放大电路构成。
实施例1
图2示出了本发明的宽共模输入范围的比较器的输入级电路图之一。
图3示出了本发明的宽共模输入范围的比较器的电路图之一。
如图2、3所示，输入级的所述共栅差分对和辅助差分对中；所述共栅差分对包括PMOS管M1-M4；PMOS管M1、M2各自的源极分别连接至模拟输入信号的正输入端INP，PMOS管M1的漏极连接负载R1和正输出节点OUT1P， PMOS管M1、M2的栅极和M2的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；PMOS管M3、M4各自的源极分别连接至模拟输入信号的负输入端INM，PMOS管M4的漏极连接负载R2和负输出节点OUT1N，PMOS管M3、M4的栅极和M3的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；
其中，PMOS管M1、M4以预设比例对PMOS管M2、M3进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasn为PMOS管M2、M3提供偏置电流；其中，所述预设比例为PMOS管M1与M2的器件尺寸比例，与PMOS管M4与M3的器件尺寸比例相同；
所述辅助差分对包括PMOS管M5、M6，所述PMOS管M5、M6共源极连接，并由第二偏置电流源Ibiasp提供偏置电流，所述PMOS管M5、M6的栅极分别串接电阻R3、R4后接对应模拟输入信号的正输入端INP、负输入端INM；PMOS管M5的漏端连接负载R1和输出节点OUT1P，PMOS管M6的漏端连接负载R2和输出节点OUT1N。
进一步地，共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：所述PMOS管M5、M1的漏极电流叠加在负载R1，负载R1将叠加后的电流转化为正输出电压，由输出节点OUT1P输出至次级放大电路；所述PMOS管M6、M4的漏极电流叠加在负载R2，负载R2将叠加后的电流转化为负输出电压，由输出节点OUT1N输出至次级放大电路；所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
其中，R1和R2是负载，可以是实际的电阻，也可以用MOSFET实现。两组差分对将输入电压的变化转换为漏极电流的变化，在节点OUT1N、OUT1P实现同相的叠加；再由R1、R2转换为电压变化，作为本级的输出。
如图3所示，所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括PMOS管M7-M8、电阻R5、R6以及偏置电流源Ibiasp1，所述PMOS管M7、M8的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P、OUT1N；所述PMOS管M7、M8共源极连接，并由偏置电流源Ibiasp1提供偏置电流，所述PMOS管M7、M8的漏极分别串接电阻R5、R6后接地；同时，所述PMOS管M7、M8的漏极与电阻R5、R6的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括NMOS管M11-M14，PMOS管M15、M16以及偏置电流源Ibiasp2，所述PMOS管M15、M16的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述PMOS管M15、M16共源极连接，并由偏置电流源Ibiasp2提供偏置电流，所述PMOS管M15的漏极接NMOS管M11的漏极、栅极以及M13的漏极，所述PMOS管M16的漏极接NMOS管M14的漏极、栅极以及M12的漏极；所述NMOS管M11与M12共栅极连接，M13与M14共栅极连接，所述NMOS管M11与M12的栅极连接点接，所述NMOS管M11-M14的源极均接地；所述PMOS管M15、M16的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括PMOS管M19、M20，和NMOS管M18、M21-M23，所述NMOS管M18、M21的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述NMOS管M18的漏极接PMOS管M19的漏极、栅极，M21的漏极接M20的漏极以及M22、M23栅极，所述PMOS管M19、M20共栅极连接，所述PMOS管M19、M20、M22的源极接电源VDD，M18、M21、M23的源极接地，所述NMOS管M22、M23共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT。
在一个示例中，对于图2所示的输入级，其差模增益随输入共模的变化如图4所示。图中ACG为共栅差分对单独作用于负载时的增益，AAUX为辅助差分对单独作用于负载时的增益。当输入共模处于（Vbiasn+Vgsp）到（VDD-Vbiasp-Vgsp）之间时，两组差分对都开启，增益为二者相加。可以看到整个工作范围内增益曲线相对平缓。比如设置ACG=AAUX，则差模增益总的变化量约3dB。
对于图2所示的输入级，其输出共模电压随输入共模的变化如图5所示。其中k是M1与M2的尺寸之比。
完整的宽输入范围比较器电路的一个例子如图3所示。
次级放大1起到预放大的作用，抑制后级的失调，加快比较速度。这一级的最大输入共模为（VDD-Vbiasp1-Vgs7），其中Vbiasp1为电流源Ibiasp1的压降，Vgs7为M7的栅源电压。于是只要保证VDD- Vbiasp1-Vgs<IbiaspR1/2+k IbiasnR1/2，就可以确保所有输入范围内电路工作点正确。同时，这一级的输出共模电压被确定为Ibiasp1R5/2，其中Ibiasp1为电流源Ibiasp1的电流，降低了后级的设计难度。
次级放大2起到正反馈比较的作用，采用M11~M14所示的锁存结构负载，能够以较低的延时将前级差模小信号输入转换为一个幅度较大的差模输出。
次级放大3将差模输入转换为单端输出，并且进一步增大输出信号的幅度。同时，M20和M21能够提供一定的驱动能力，M22和M23构成反相器，使得比较器输出的幅度可以从电源到地，并保证了输出信号具有所需的驱动能力。
实施例2
图6示出了本发明的宽共模输入范围的比较器的输入级电路图之二。
图7示出了本发明的宽共模输入范围的比较器的电路图之二。
如图6、7所示，当输入级采用NMOS输入对结构时；所述共栅差分对包括NMOS管M1＇-M4＇；NMOS管M1＇、M2＇各自的源极分别连接至模拟输入信号的正输入端INP＇，NMOS管M1＇的漏极连接负载R1＇和正输出节点OUT1P＇， NMOS管M1＇、M2＇的栅极和M2＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；NMOS管M3＇、M4＇各自的源极分别连接至模拟输入信号的负输入端INM＇，NMOS管M4＇的漏极连接负载R2＇和负输出节点OUT1N＇，NMOS管M3＇、M4＇的栅极和M3＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；
其中，NMOS管M1＇、M4＇以预设比例对NMOS管M2＇、M3＇进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasp＇为NMOS管M2＇、M3＇提供偏置电流；其中，所述预设比例为PMOS管M1＇与M2＇的器件尺寸比例，与PMOS管M4＇与M3＇的器件尺寸比例相同；
所述辅助差分对包括NMOS管M5＇、M6＇，所述NMOS管M5＇、M6＇共源极连接，并由第二偏置电流源Ibiasn＇提供偏置电流，所述NMOS管M5＇、M6＇的栅极分别串接电阻R3＇、R4＇后接对应模拟输入信号的正输入端INP＇、负输入端INM＇；NMOS管M5＇的漏端连接负载R1＇和输出节点OUT1P＇，NMOS管M6＇的漏端连接负载R2＇和输出节点OUT1N＇。
进一步地，共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：所述NMOS管M5＇、M1＇的漏极电流叠加在负载R1＇，负载R1＇将叠加后的电流转化为正输出电压，由输出节点OUT1P＇输出至次级放大电路；所述NMOS管M6＇、M4＇的漏极电流叠加在负载R2＇，负载R2＇将叠加后的电流转化为负输出电压，由输出节点OUT1N＇输出至次级放大电路。所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
其中，R1＇和R2＇是负载，可以是实际的电阻，也可以用MOSFET实现。两组差分对将输入电压的变化转换为漏极电流的变化，在节点OUT1N＇、OUT1P＇实现同相的叠加；再由R1＇、R2＇转换为电压变化，作为本级的输出。
如图7所示，所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括NMOS管M7＇-M8＇、电阻R5＇、R6＇以及偏置电流源Ibiasn1＇，所述NMOS管M7＇、M8＇的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P＇、OUT1N＇；所述NMOS管M7＇、M8＇共源极连接，并由偏置电流源Ibiasp1＇提供偏置电流，所述NMOS管M7＇、M8＇的漏极分别串接电阻R5＇、R6＇后接地；同时，所述NMOS管M7＇、M8＇的漏极与电阻R5＇、R6＇的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括PMOS管M11＇-M14＇，NMOS管M15＇、M16＇以及偏置电流源Ibiasp2＇，所述NMOS管M15＇、M16＇的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述NMOS管M15＇、M16＇共源极连接，并由偏置电流源Ibiasp2＇提供偏置电流，所述NMOS管M15＇的漏极接PMOS管M11＇的漏极、栅极以及M13＇的漏极，所述NMOS管M16＇的漏极接PMOS管M14＇的漏极、栅极以及M12＇的漏极；所述PMOS管M11＇与M12＇共栅极连接，M13＇与M14＇共栅极连接，所述PMOS管M11＇与M12＇的栅极连接点接，所述PMOS管M11＇-M14＇的源极均接地；所述NMOS管M15＇、M16＇的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括NMOS管M19＇、M20＇，和PMOS管M18＇、M21＇-M23＇，所述PMOS管M18＇、M21＇的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述PMOS管M18＇的漏极接NMOS管M19＇的漏极、栅极，M21＇的漏极接M20＇的漏极以及M22＇、M23＇栅极，所述NMOS管M19＇、M20＇共栅极连接，所述NMOS管M19＇、M20＇、M22＇的源极接电源VDD＇，M18＇、M21＇、M23＇的源极接地，所述PMOS管M22＇、M23＇共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT＇。
在一个示例中，对于图6所示的输入级，其差模增益随输入共模的变化如图8所示。图中ACG为共栅差分对单独作用于负载时的增益，AAUX为辅助差分对单独作用于负载时的增益。当输入共模处于（Vbiasn＇+Vgsn＇）到（VDD-Vbiasp＇-Vgsn＇）之间时，两组差分对都开启，增益为二者相加。可以看到整个工作范围内增益曲线相对平缓。比如设置ACG＇=AAUX＇，则差模增益总的变化量约3dB。
对于图2所示的输入级，其输出共模电压随输入共模的变化如图9所示。其中k＇是M1＇与M2＇的尺寸之比。
完整的宽输入范围比较器电路的一个例子如图7所示。
次级放大1起到预放大的作用，抑制后级的失调，加快比较速度。这一级的最小输入共模为（Vbiasn1＇+Vgs7＇），其中Vbiasn1＇为电流源Ibiasn1＇的压降，Vgs7＇为M7＇的栅源电压。于是只要保证Vbiasn1＇+Vgs7＇<VDD-Ibiasn＇R1＇/2+k Ibiasp＇R1＇/2，就可以确保所有输入范围内电路工作点正确。同时，这一级的输出共模电压被确定为（VDD-Ibiasp1＇R5＇/2），其中Ibiasp1＇为电流源Ibiasp1＇的电流，降低了后级的设计难度。
次级放大2起到正反馈比较的作用，采用M11~M14所示的锁存结构负载，能够以较低的延时将前级差模小信号输入转换为一个幅度较大的差模输出。
次级放大3将差模输入转换为单端输出，并且进一步增大输出信号的幅度。同时，M20和M21能够提供一定的驱动能力，M22和M23构成反相器，使得比较器输出的幅度可以从电源到地，并保证了输出信号具有所需的驱动能力。
上述例子只是一种情况的示意，针对不同的应用场景，可以采用不同的次级放大模块。设计时需综合考虑次级放大的面积、速度、失调和驱动能力等。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (11)
1.一种宽共模输入范围的比较器电路，其特征在于，所述比较器电路包括一个输入级和级联的多个次级放大电路；
输入级，包括共栅差分对和辅助差分对，用于接收输入信号并生成差分输出信号至次级放大电路；
其中，所述输入级的共栅差分对和辅助差分对配置为扩展共模输入范围；当输入级采用PMOS输入对结构时，实现最低到地电平，最高高于供电电压的共模输入范围；当输入级采用NMOS输入对结构时，实现最低低于地电平，最高到供电电压的共模输入范围；
次级放大电路，用于对输入级输出的信号进行放大处理，生成比较器的输出信号。
2.如权利要求1所述的宽共模输入范围的比较器电路，其特征在于当输入级采用PMOS输入对结构时；
所述共栅差分对包括PMOS管M1-M4；PMOS管M1、M2各自的源极分别连接至模拟输入信号的正输入端INP，PMOS管M1的漏极连接负载R1和正输出节点OUT1P， PMOS管M1、M2的栅极和M2的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；PMOS管M3、M4各自的源极分别连接至模拟输入信号的负输入端INM，PMOS管M4的漏极连接负载R2和负输出节点OUT1N，PMOS管M3、M4的栅极和M3的漏极相连，共同耦合至一第一偏置电流源Ibiasn，从而提供有效的输入级增益；
其中，PMOS管M1、M4对PMOS管M2、M3进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasn为PMOS管M2、M3提供偏置电流；
所述辅助差分对包括PMOS管M5、M6，所述PMOS管M5、M6共源极连接，并由第二偏置电流源Ibiasp提供偏置电流，所述PMOS管M5、M6的栅极分别串接电阻R3、R4后接对应模拟输入信号的正输入端INP、负输入端INM；PMOS管M5的漏端连接负载R1和输出节点OUT1P，PMOS管M6的漏端连接负载R2和输出节点OUT1N。
3.如权利要求2所述的宽共模输入范围的比较器电路，其特征在于输入级中，
所述共栅差分对的第一偏置电流源Ibiasn的压降为Vbiasn，辅助差分对的第二偏置电流源Ibiasp的压降为Vbiasp，PMOS的开启电压为Vgsp；
所述共栅差分对所对应的输入共模电压的第一阈值Vbiasn+Vgsp，辅助差分对所对应的输入共模电压的第二阈值VDD-Vbiasp-Vgsp，第一阈值Vbiasn+Vgsp＜第二阈值VDD-Vbiasp，共栅差分对和辅助差分对根据输入共模电压动态切换开启状态。
4.如权利要求3所述的比较器电路，其特征在于，所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，包括：
当输入共模电压低于第一阈值时，辅助差分对处于饱和区，共栅差分对处于截止区；
当输入共模电压在第一阈值与第二阈值之间时，共栅差分对和辅助差分对打开，均处于饱和区；
当输入共模电压高于第二阈值时，共栅差分对处于饱和区，辅助差分对处于截止区；
所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，从而实现最低到地电平，最高高于供电电压的共模输入范围。
5.如权利要求2所述的宽共模输入范围的比较器电路，其特征在于，共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：
所述PMOS管M5、M1的漏极电流叠加在负载R1，负载R1将叠加后的电流转化为正输出电压，由输出节点OUT1P输出至次级放大电路；
所述PMOS管M6、M4的漏极电流叠加在负载R2，负载R2将叠加后的电流转化为负输出电压，由输出节点OUT1N输出至次级放大电路；
所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
6.如权利要求1所述的宽共模输入范围的比较器电路，其特征在于所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括PMOS管M7-M8、电阻R5、R6以及偏置电流源Ibiasp1，所述PMOS管M7、M8的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P、OUT1N；所述PMOS管M7、M8共源极连接，并由偏置电流源Ibiasp1提供偏置电流，所述PMOS管M7、M8的漏极分别串接电阻R5、R6后接地；同时，所述PMOS管M7、M8的漏极与电阻R5、R6的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括NMOS管M11-M14，PMOS管M15、M16以及偏置电流源Ibiasp2，所述PMOS管M15、M16的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述PMOS管M15、M16共源极连接，并由偏置电流源Ibiasp2提供偏置电流，所述PMOS管M15的漏极接NMOS管M11的漏极、栅极以及M13的漏极，所述PMOS管M16的漏极接NMOS管M14的漏极、栅极以及M12的漏极；所述NMOS管M11与M12共栅极连接，M13与M14共栅极连接，所述NMOS管M11与M12的栅极连接点接，所述NMOS管M11-M14的源极均接地；所述PMOS管M15、M16的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括PMOS管M19、M20，和NMOS管M18、M21-M23，所述NMOS管M18、M21的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述NMOS管M18的漏极接PMOS管M19的漏极、栅极，M21的漏极接M20的漏极以及M22、M23栅极，所述PMOS管M19、M20共栅极连接，所述PMOS管M19、M20、M22的源极接电源VDD，M18、M21、M23的源极接地，所述NMOS管M22、M23共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT。
7.如权利要求1所述的宽共模输入范围的比较器电路，其特征在于当输入级采用NMOS输入对结构时；
所述共栅差分对包括NMOS管M1＇-M4＇；NMOS管M1＇、M2＇各自的源极分别连接至模拟输入信号的正输入端INP＇，NMOS管M1＇的漏极连接负载R1＇和正输出节点OUT1P＇， NMOS管M1＇、M2＇的栅极和M2＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；NMOS管M3＇、M4＇各自的源极分别连接至模拟输入信号的负输入端INM＇，NMOS管M4＇的漏极连接负载R2＇和负输出节点OUT1N＇，NMOS管M3＇、M4＇的栅极和M3＇的漏极相连，共同耦合至一第一偏置电流源Ibiasp＇，从而提供有效的输入级增益；
其中，NMOS管M1＇、M4＇对NMOS管M2＇、M3＇进行电流镜像以固定共栅差分对的总偏置电流并提高输入级增益；同时，由第一偏置电流源Ibiasp＇为NMOS管M2＇、M3＇提供偏置电流；
所述辅助差分对包括NMOS管M5＇、M6＇，所述NMOS管M5＇、M6＇共源极连接，并由第二偏置电流源Ibiasn＇提供偏置电流，所述NMOS管M5＇、M6＇的栅极分别串接电阻R3＇、R4＇后接对应模拟输入信号的正输入端INP＇、负输入端INM＇；NMOS管M5＇的漏端连接负载R1＇和输出节点OUT1P＇，NMOS管M6＇的漏端连接负载R2＇和输出节点OUT1N＇。
8.如权利要求7所述的宽共模输入范围的比较器电路，其特征在于输入级中，
所述共栅差分对的第一偏置电流源Ibiasp＇的压降为Vbiasp＇，辅助差分对的第二偏置电流源Ibiasn＇的压降为Vbiasn＇，NMOS的开启电压为Vgsn＇；
所述共栅差分对所对应的输入共模电压的第一阈值VDD＇-Vbiasp＇-Vgsn＇，辅助差分对所对应的输入共模电压的第二阈值Vbiasn＇+Vgsn＇，第一阈值VDD＇-Vbiasp＇＞第二阈值Vbiasn＇+Vgsn＇；共栅差分对和辅助差分对根据输入共模电压动态切换开启状态。
9.如权利要求7所述的比较器电路，其特征在于，所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，包括：
当输入共模电压高于第一阈值时，辅助差分对处于饱和区，共栅差分对处于截止区；
当输入共模电压在第一阈值与第二阈值之间时，共栅差分对和辅助差分对打开，均处于饱和区；
当输入共模电压低于第二阈值时，共栅差分对处于饱和区，辅助差分对处于截止区；
所述共栅差分对和辅助差分对根据输入共模电压动态切换开启状态，从而实现最高到供电电压，最低低于地电平的共模输入范围。
10.如权利要求7所述的宽共模输入范围的比较器电路，其特征在于，共栅差分对和辅助差分对的漏极电流在负载上线性叠加，并通过负载转换为电压信号，作为输入级的输出信号，具体包括：
所述NMOS管M5＇、M1＇的漏极电流叠加在负载R1＇，负载R1＇将叠加后的电流转化为正输出电压，由输出节点OUT1P＇输出至次级放大电路；
所述NMOS管M6＇、M4＇的漏极电流叠加在负载R2＇，负载R2＇将叠加后的电流转化为负输出电压，由输出节点OUT1N＇输出至次级放大电路；
所述共栅差分对和辅助差分对的增益以电流的形式线性相加，使得所述输入级总增益能够在全输入范围内保持平稳。
11.如权利要求7所述的宽共模输入范围的比较器电路，其特征在于所述次级放大电路包括：
第一次级放大器，用于对输入的差分信号进行预放大；包括NMOS管M7＇-M8＇、电阻R5＇、R6＇以及偏置电流源Ibiasn1＇，所述NMOS管M7＇、M8＇的栅极分别作为第一次级放大器的输入端接正、负输出节点OUT1P＇、OUT1N＇；所述NMOS管M7＇、M8＇共源极连接，并由偏置电流源Ibiasp1＇提供偏置电流，所述NMOS管M7＇、M8＇的漏极分别串接电阻R5＇、R6＇后接地；同时，所述NMOS管M7＇、M8＇的漏极与电阻R5＇、R6＇的连接点分别作为第一次级放大器的正、负输出端接第二次级放大器的对应输入端；
第二次级放大器，用于将小幅度的差分输入信号转换为大幅度的差分输出信号，降低比较器的延迟；包括PMOS管M11＇-M14＇，NMOS管M15＇、M16＇以及偏置电流源Ibiasp2＇，所述NMOS管M15＇、M16＇的栅极分别作为第二次级放大器的输入端接第一次级放大器的正、负输出端；所述NMOS管M15＇、M16＇共源极连接，并由偏置电流源Ibiasp2＇提供偏置电流，所述NMOS管M15＇的漏极接PMOS管M11＇的漏极、栅极以及M13＇的漏极，所述NMOS管M16＇的漏极接PMOS管M14＇的漏极、栅极以及M12＇的漏极；所述PMOS管M11＇与M12＇共栅极连接，M13＇与M14＇共栅极连接，所述PMOS管M11＇与M12＇的栅极连接点接，所述PMOS管M11＇-M14＇的源极均接地；所述NMOS管M15＇、M16＇的漏极分别作为第二次级放大器的正、负输出端接第三次级放大器的对应输入端；
第三次级放大器，用于将大幅度的差分输出信号转换为幅度增大的单端输出信号；包括NMOS管M19＇、M20＇，和PMOS管M18＇、M21＇-M23＇，所述PMOS管M18＇、M21＇的栅极分别作为第三次级放大器的输入端接第二次级放大器的正、负输出端；所述PMOS管M18＇的漏极接NMOS管M19＇的漏极、栅极，M21＇的漏极接M20＇的漏极以及M22＇、M23＇栅极，所述NMOS管M19＇、M20＇共栅极连接，所述NMOS管M19＇、M20＇、M22＇的源极接电源VDD＇，M18＇、M21＇、M23＇的源极接地，所述PMOS管M22＇、M23＇共漏极连接，且漏极连接点作为第三次级放大器的输出即比较器电路的输出端OUT＇。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202511785558.XA CN121239199A (zh) | 2025-12-01 | 2025-12-01 | 一种宽共模输入范围的比较器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202511785558.XA CN121239199A (zh) | 2025-12-01 | 2025-12-01 | 一种宽共模输入范围的比较器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN121239199A true CN121239199A (zh) | 2025-12-30 |
Family
ID=98153101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202511785558.XA Pending CN121239199A (zh) | 2025-12-01 | 2025-12-01 | 一种宽共模输入范围的比较器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN121239199A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090108880A1 (en) * | 2007-10-24 | 2009-04-30 | Agere Systems Inc. | Systems, Circuits and Methods for Extended Range Input Comparison |
| US20130002355A1 (en) * | 2011-06-29 | 2013-01-03 | Kabushiki Kaisha Toshiba | Differential amplifier and comparator |
| CN113726314A (zh) * | 2021-08-19 | 2021-11-30 | 江苏润石科技有限公司 | 一种高精度快速比较器及其设计方法 |
| CN115913187A (zh) * | 2022-12-08 | 2023-04-04 | 上海先积集成电路有限公司 | 一种宽输入电压范围的电压比较器电路 |
-
2025
- 2025-12-01 CN CN202511785558.XA patent/CN121239199A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090108880A1 (en) * | 2007-10-24 | 2009-04-30 | Agere Systems Inc. | Systems, Circuits and Methods for Extended Range Input Comparison |
| US20130002355A1 (en) * | 2011-06-29 | 2013-01-03 | Kabushiki Kaisha Toshiba | Differential amplifier and comparator |
| CN113726314A (zh) * | 2021-08-19 | 2021-11-30 | 江苏润石科技有限公司 | 一种高精度快速比较器及其设计方法 |
| CN115913187A (zh) * | 2022-12-08 | 2023-04-04 | 上海先积集成电路有限公司 | 一种宽输入电压范围的电压比较器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084476A (en) | Operational amplifier | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
| CN106549639B (zh) | 一种增益自适应误差放大器 | |
| CN101123418A (zh) | 轨至轨ab类放大器 | |
| US7999617B2 (en) | Amplifier circuit | |
| CN101521489B (zh) | 放大器和ab类放大器 | |
| CN114337552B (zh) | 自适应压摆率增强的运算放大电路 | |
| CN101729027B (zh) | 高增益放大器电路 | |
| US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
| CN107834986A (zh) | 单级ab类运算跨导放大器及模拟电路 | |
| TW201838327A (zh) | 跨導放大器 | |
| US10461707B2 (en) | Amplifier class AB output stage | |
| CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| CN113595513A (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
| CN121239199A (zh) | 一种宽共模输入范围的比较器电路 | |
| CN212278203U (zh) | 一种可切换为比较器模式的轨对轨运算放大器 | |
| US20030076163A1 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
| KR100681239B1 (ko) | 연산 증폭기 | |
| CN113422585A (zh) | 一种高动态输入范围仪表放大器 | |
| JP2009246934A (ja) | 差動増幅器 | |
| CN111969970B (zh) | 一种可切换为比较器模式的轨对轨运算放大器 | |
| CN118353391B (zh) | 输出级电路、电子设备及信号输出方法 | |
| CN116760371B (zh) | 用于轨到轨输入运算放大器的偏置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |