CN121217303A - 一种通信方法、通信装置及通信系统 - Google Patents

Abstract

一种通信方法、通信装置及通信系统。该方法中，终端和接入网设备均只需要存储一个序列，即第一序列，无需存储多个序列，可以降低终端和接入网设备的存储开销。

Description

一种通信方法、通信装置及通信系统

技术领域

本申请涉及无线通信技术领域，尤其涉及一种通信方法、通信装置及通信系统。

背景技术

在无线通信中，接入网设备从存储的多个序列中确定一个序列，基于该序列生成携带同步信息的主同步信号(primary synchronization signal，PSS)，并发送主同步信号。用于生成该主同步信号的序列映射在频域上的连续多个子载波。其中，在频域上的连续多个子载波映射的序列的形式如下：

d_PSS(n)＝1-2x(m)；

其中，d_PSS(n)表示频域索引为n的子载波映射的复值，0≤n＜127， 表示同步信息且x(i+7)＝(x(i+4)+x(i))mod2，x(6)＝1，x(5)＝1，x(4)＝1，x(3)＝0，x(2)＝1，x(1)＝1，x(0)＝0，mod表示取模运算。

不同的同步信息对应的序列不同。具体的，当的取值为0，对应序列1；当的取值为1，对应序列2；当的取值为2，对应序列3。

终端接收信号，使用存储的多个序列对接收到的信号进行主同步信号检测，以获取同步信息。

上述方法，终端和/或接入网设备均需要存储多个序列，存储开销大。

发明内容

本申请实施例提供一种通信方法、通信装置及通信系统，用以降低终端和/或接入网设备的存储开销。

第一方面，本申请实施例提供一种通信方法，该方法可以应用于终端侧，例如终端或终端中的通信模组，或终端中负责通信功能的电路或芯片(如调制解调(modem)芯片，又称基带(baseband)芯片，或包含modem核的片上系统(systemonchip，SoC)芯片或系统级封装(systeminpackage，SIP)芯片)。该方法包括：获取第一序列；根据所述第一序列，检测第一同步信息和/或第二同步信息，所述第一同步信息与第二同步信息不同。

其中，获取第一序列，例如可以是从终端的存储介质(例如存储器)中获取第一序列。

基于上述方案，终端只需要存储一个序列，即第一序列，无需存储多个序列，可以降低终端的存储开销。

在一种可能的设计中，所述第一同步信息、第二同步信息用于指示第一小区标识的不同取值。

在一种可能的设计中，所述第一同步信息、所述第二同步信息均为主同步信号携带的信息，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，的取值由所述第一同步信息或所述第二同步信息指示，A为正整数，为用于确定所述物理层小区标识的其他取值。

取值在一种可能的设计中，的取值集合包括的元素数量为3或4。例如，的取值集合包括的元素数量为3时，的取值集合为{0,1,2}；的取值集合包括的元素数量为4时，的取值集合为{0,1,2,3}。

在一种可能的设计中，的取值集合包括的元素数量为3或4，且，A为的取值集合包括的元素数量。例如，的取值集合包括的元素数量为3时，A＝3；的取值集合包括的元素数量为4时，A＝4。

在一种可能的设计中，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为所述第一序列；所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

基于上述方案，终端只需要存储第一序列，并在需要检测第二同步信息时再基于第一序列生成第二序列，可以降低终端的存储开销。

在一种可能的设计中，所述根据所述第一序列，检测第二同步信息，包括：根据所述第一序列，生成所述第二序列；根据所述第二序列，检测所述第二同步信息。

基于上述方案，终端只需要存储第一序列，并在需要检测第二同步信息时再基于第一序列生成第二序列，可以降低终端的存储开销。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

基于上述方案，基于第一序列生成第二序列的复杂度比较低，可以降低计算开销。

在一种可能的设计中，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

基于上述方案，终端只需要存储第一序列，并在需要检测第一同步信息和/或第二同步信息时，再基于第一序列生成第二序列和/或第三序列，可以降低终端的存储开销。

在一种可能的设计中，所述根据所述第一序列，检测第一同步信息和/或第二同步信息，包括：根据所述第一序列生成所述第三序列，并根据所述第三序列检测所述第一同步信息；和/或，根据所述第一序列生成所述第二序列，并根据所述第二序列检测所述第二同步信息。

基于上述方案，终端只需要存储第一序列，并在需要检测第一同步信息和/或第二同步信息时，再基于第一序列生成第二序列和/或第三序列，可以降低终端的存储开销。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

基于上述方案，基于第一序列生成第二序列的复杂度比较低，可以降低计算开销。

在一种可能的设计中，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

在一种可能的设计中，所述第一序列的长度为64，128或256。

第二方面，该方法可以应用于网络侧，例如网络侧的接入网设备、接入网设备中的模块(例如电路，芯片或芯片系统等)、或者能实现全部或部分接入网设备功能的逻辑节点、逻辑模块或软件。该方法包括：根据第一序列，生成第一主同步信号或第二主同步信号，所述第一主同步信号携带第一同步信息，所述第二主同步信号携带第二同步信息，所述第一同步信息与第二同步信息不同；发送所述第一主同步信号或所述第二主同步信号。

基于上述方案，接入网设备均只需要存储一个序列，即第一序列，无需存储多个序列，可以降低接入网设备的存储开销。

在一种可能的设计中，所述第一同步信息、第二同步信息用于指示第一小区标识的不同取值。

在一种可能的设计中，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，的取值由所述第一同步信息或所述第二同步信息指示，A为正整数，为用于确定所述物理层小区标识的其他取值。

在一种可能的设计中，的取值集合包括的元素数量为3或4。例如，的取值集合包括的元素数量为3时，的取值集合为{0,1,2}；的取值集合包括的元素数量为4时，的取值集合为{0,1,2,3}。

在一种可能的设计中，的取值集合包括的元素数量为3或4，且，A为的取值集合包括的元素数量。例如，的取值集合包括的元素数量为3时，A＝3；的取值集合包括的元素数量为4时，A＝4。

在一种可能的设计中，所述第一主同步信号的序列为所述第一序列；所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

基于上述方案，接入网设备只需要存储第一序列，并在需要生成第二主同步信号时再基于第一序列生成第二序列，并基于第二序列生成第二主同步信号，可以降低接入网设备的存储开销。

在一种可能的设计中，所述根据所述第一序列，生成第二主同步信号，包括：根据所述第一序列，生成所述第二序列；根据所述第二序列，生成所述第二主同步信号。

基于上述方案，接入网设备只需要存储第一序列，并在需要生成第二主同步信号时再基于第一序列生成第二序列，并基于第二序列生成第二主同步信号，可以降低接入网设备的存储开销。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

基于上述方案，基于第一序列生成第二序列的复杂度比较低，可以降低计算开销。

在一种可能的设计中，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

基于上述方案，接入网设备只需要存储第一序列，并在需要生成第一主同步信号时基于第一序列生成第三序列并基于第三序列生成第一主同步信号，或者在需要生成第二主同步信号时基于第一序列生成第二序列并基于第二序列生成第二主同步信号，可以降低接入网设备的存储开销。

在一种可能的设计中，所述根据第一序列，生成第一主同步信号或第二主同步信号，包括：根据所述第一序列生成所述第三序列，并根据所述第三序列生成所述第一主同步信号；或者，根据所述第一序列生成所述第二序列，并根据所述第二序列生成所述第二主同步信号。

基于上述方案，接入网设备只需要存储第一序列，并在需要生成第一主同步信号时基于第一序列生成第三序列并基于第三序列生成第一主同步信号，或者在需要生成第二主同步信号时基于第一序列生成第二序列并基于第二序列生成第二主同步信号，可以降低接入网设备的存储开销。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

基于上述方案，基于第一序列生成第二序列的复杂度比较低，可以降低计算开销。

在一种可能的设计中，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

在一种可能的设计中，所述第一序列的长度为64，128或256。

第三方面，本申请提供一种通信装置，该通信装置具备实现上述第一方面的功能，比如，该通信装置包括执行上述第一方面涉及操作所对应的模块、单元或手段(means)，该模块、单元或手段具体可以通过软件实现，或者通过硬件实现，也可以通过软件结合硬件的方式实现。

第四方面，本申请提供一种通信装置，该通信装置具备实现上述第二方面的功能，比如，该通信装置包括执行上述第二方面涉及操作所对应的模块、单元或手段(means)，该模块、单元或手段具体可以通过软件实现，或者通过硬件实现，也可以通过软件结合硬件的方式实现。

第五方面，本申请提供一种通信装置，该通信装置包括接口电路和一个或多个处理器。该一个或多个处理器与存储器耦合。该存储器用于存储实现上述第一方面涉及的功能的必要计算机程序或指令的部分或全部。该一个或多个处理器可执行该计算机程序或指令，当该计算机程序或指令被执行时，使得该通信装置实现上述第一方面中任意可能的设计或实现方式中的方法。该接口电路用于实现该通信装置内的通信功能和/或该通信装置与其他装置或组件的通信功能。

在一种可能的设计中，该处理器用于通过该接口电路与其它装置或组件通信。

在一种可能的设计中，该通信装置还可以包括该存储器。

上述通信装置可以是终端，或终端中的通信模组，或终端中负责通信功能的芯片如modem芯片(又称基带芯片)或包含modem模块的SoC或SIP芯片。

第六方面，本申请提供一种通信装置，该通信装置包括接口电路和一个或多个处理器。该一个或多个处理器与存储器耦合。该存储器用于存储实现上述第二方面涉及的功能的必要计算机程序或指令的部分或全部。该一个或多个处理器可执行该计算机程序或指令，当该计算机程序或指令被执行时，使得该通信装置实现上述第二方面中任意可能的设计或实现方式中的方法。该接口电路用于实现该通信装置内的通信功能和/或该通信装置与其他装置或组件的通信功能。

上述通信装置可以是接入网设备、接入网设备中的模块(例如电路，芯片或芯片系统等)、或者能实现全部或部分接入网设备功能的逻辑节点、逻辑模块或软件。

第七方面，本申请提供一种通信系统，包括用于执行上述第一方面的任一种可能的设计中的方法的通信装置，和用于执行上述第二方面的任一种可能的设计中的方法的通信装置。

第八方面，本申请提供一种计算机可读存储介质，该计算机存储介质中存储有计算机可读指令，当计算机读取并执行该计算机可读指令时，使得计算机执行上述第一方面至第二方面的任一种可能的设计中的方法。

第九方面，本申请提供一种计算机程序产品，当计算机读取并执行该计算机程序产品时，使得计算机执行上述第一方面至第二方面的任一种可能的设计中的方法。

附图说明

图1为一种可能的、非限制性的系统示意图；

图2为本申请实施例提供的一种通信方法的流程示意图；

图3为本申请实施例中所涉及的通信装置的可能的示例性框图；

图4为本申请实施例提供的一种终端的结构示意图。

具体实施方式

图1为一种可能的、非限制性的系统示意图。如图1所示，通信系统10包括无线接入网(radio access network，RAN)100和核心网(core network，CN)200。可选的，该通信系统还包括互联网300。RAN 100包括至少一个RAN节点(如图1中的110a和110b，统称为110)和至少一个终端(如图1中的120a-120j，统称为120)。RAN100中还可以包括其它RAN节点，例如，无线中继设备和/或无线回传设备(图1中未示出)等。终端120通过无线的方式与RAN节点110相连。RAN节点110通过无线或有线方式与核心网200连接。核心网200中的核心网设备与RAN 100中的RAN节点110可以分别是不同的物理设备，也可以是集成了核心网逻辑功能和无线接入网逻辑功能的同一个物理设备。

RAN100可以为第三代合作伙伴计划(3rd generation partnership project，3GPP)相关的蜂窝系统，例如，第四代(4th generation，4G)、第五代(5th generation，5G)移动通信系统、或面向未来的演进系统(例如第六代(6th generation，6G)移动通信系统)。RAN 100还可以是开放式接入网(open RAN，O-RAN或ORAN)、云无线接入网络(cloud radioaccess network，CRAN)、或者无线保真(wireless fidelity，WiFi)系统。RAN100还可以是以上两种或两种以上系统融合的通信系统。

RAN节点110，有时也可以称为接入网设备，RAN实体或接入节点等，构成通信系统的一部分，用以帮助终端实现无线接入。通信系统10中的多个RAN节点110可以为同一类型的节点，也可以为不同类型的节点。在一些场景下，RAN节点110和终端120的角色是相对的，例如，图1中网元120i可以是直升机或无人机，其可以被配置成移动基站，对于那些通过网元120i接入到RAN100的终端120j来说，网元120i是基站；但对于基站110a来说，网元120i是终端。RAN节点110和终端120有时都称为通信装置，例如图1中网元110a和110b可以理解为具有基站功能的通信装置，网元120a-120j可以理解为具有终端功能的通信装置。

在一种可能的场景中，RAN节点可以是基站(base station)、演进型基站(evolvedNodeB，eNodeB)、接入点(access point，AP)、发送接收点(transmission receptionpoint，TRP)、下一代基站(next generation NodeB，gNB)、6G移动通信系统中的下一代基站、未来移动通信系统中的基站、或WiFi系统中的接入节点等。RAN节点可以是宏基站(如图1中的110a)、微基站或室内站(如图1中的110b)、中继节点或施主节点、或者是CRAN场景下的无线控制器。可选的，RAN节点还可以是服务器，可穿戴设备，车辆或车载设备等。例如，车辆外联(vehicle to everything，V2X)技术中的接入网设备可以为路侧单元(road sideunit，RSU)。本申请中的RAN节点的全部或部分功能也可以通过在硬件上运行的软件功能来实现，或者通过平台(例如云平台)上实例化的虚拟化功能来实现。RAN节点中还可以设置有执行相应通信功能的通信模组、电路或芯片。RAN节点中还可以配置有用于执行相应通信功能的程序指令以及相应的程序指令。本申请中的RAN节点还可以是能实现全部或部分RAN节点功能的逻辑节点、逻辑模块或软件。

在另一种可能的场景中，由多个RAN节点协作协助终端实现无线接入，不同RAN节点分别实现基站的部分功能。例如，RAN节点可以是集中式单元(central unit，CU)，分布式单元(distributed unit，DU)，CU-控制面(control plane，CP)，CU-用户面(user plane，UP)，或者无线单元(radio unit，RU)等。CU和DU可以是单独设置，或者也可以包括在同一个网元中，例如基带单元(baseband unit，BBU)中。RU可以包括在射频设备或者射频单元中，例如包括在射频拉远单元(remote radio unit，RRU)、有源天线处理单元(active antennaunit，AAU)或远程射频头(remote radio head，RRH)中。

在不同系统中，CU(或CU-CP和CU-UP)、DU或RU也可以有不同的名称，但是本领域的技术人员可以理解其含义。例如，在ORAN系统中，CU也可以称为O-CU(开放式CU)，DU也可以称为O-DU，CU-CP也可以称为O-CU-CP，CU-UP也可以称为O-CU-UP，RU也可以称为O-RU。为描述方便，本申请中以CU，CU-CP，CU-UP、DU和RU为例进行描述。本申请中的CU(或CU-CP、CU-UP)、DU和RU中的任一单元，可以是通过软件模块、硬件模块、或者软件模块与硬件模块结合来实现。

终端(terminal)，可以为接入上述通信系统，且具有相应通信功能的设备或模组。终端也可以称为终端设备、用户设备(user equipment，UE)、移动台、移动终端等。终端可以广泛应用于各种场景，例如，设备到设备(device-to-device，D2D)、车物(vehicle toeverything，V2X)通信、机器类通信(machine-type communication，MTC)、物联网(internet of things，IOT)、虚拟现实、增强现实、工业控制、自动驾驶、远程医疗、智能电网、智能家具、智能办公、智能穿戴、智能交通、智慧城市等。终端可以是手机、平板电脑、带无线收发功能的电脑、可穿戴设备、车辆、无人机、直升机、飞机、轮船、机器人、机械臂、智能家居设备、具有无线通信功能的运输载具、通信模组等。本申请的实施例对终端的设备形态不做限定。终端内通常设置有执行相应通信功能的通信模组、电路或芯片。终端内还以配置用于执行相应通信功能的程序指令。

在无线通信中，终端从接入网设备接收主同步信号，对接收到的主同步信号进行检测获取同步信息，该同步信息例如包括下行定时信息等。其中，同步信息是基于序列生成的，一个序列可用于生成一个同步信息，不同的序列可用于生成不同的同步信息。

接入网设备从存储的多个序列中选择一个序列，并基于该序列生成相应的同步信息，以及发送携带该同步信息的主同步信号。终端使用存储的多个序列检测同步信息。

上述方法，终端和接入网设备均需要存储多个序列，存储开销比较大。

为解决为该问题，本申请提供相应的通信方法及装置。

下面结合附图对通信方法及装置进行进一步介绍。可以理解的，本申请中是以接入网设备和终端作为该交互示意的执行主体为例进行示意的，但本申请并不限制交互示意的执行主体。例如，本申请中由接入网设备执行的方法，也可以由接入网设备中的模块(例如电路，芯片或芯片系统等)、或者能实现全部或部分接入网设备功能的逻辑节点、逻辑模块或软件来实现；本申请中由终端执行的方法，也可以由终端中的通信模组或终端中负责通信功能的电路或芯片(如modem芯片(又称基带芯片)，或包含modem核的SoC芯片，或SIP芯片)来实现。

图2为本申请实施例提供的一种通信方法的流程示意图。该方法包括以下步骤：

步骤201，接入网设备根据第一序列，生成第一主同步信号或第二主同步信号。

其中，第一主同步信号携带第一同步信息，第二主同步信号携带第二同步信息，第一同步信息与第二同步信息不同。

示例性地，第一序列的长度为2的正整数幂次方，例如具体为2，4，8，16，32，64，128或256等。

示例性地，第一同步信息、第二同步信息用于指示第一小区标识的不同取值。

示例性地，第一小区标识与物理层小区标识满足如下关系：

其中，为该物理层小区标识，的取值由该第一同步信息或该第二同步信息指示，A为正整数，为用于确定该物理层小区标识的其他取值。

示例性地，的取值集合包括的元素数量为3或4。例如，的取值集合包括的元素数量为3时，的取值集合为{0,1,2}；的取值集合包括的元素数量为4时，的取值集合为{0,1,2,3}。

示例性地，的取值集合包括的元素数量为3或4，且，A为的取值集合包括的元素数量。例如，的取值集合包括的元素数量为3时，A＝3；的取值集合包括的元素数量为4时，A＝4。

其中，的取值集合可以是预定义的。

示例性地，的取值由接入网设备发送的辅同步信号指示。例如终端对接收到的信号进行辅同步信号检测并获取到指示信息，然后根据该指示信息确定的取值。

下面介绍该步骤201的两种不同实现方法。

实现方法一，接入网设备根据第一序列生成第一主同步信号，或者，接入网设备根据第一序列生成第二序列并根据第二序列生成第二主同步信号。

基于该实现方法，第一主同步信号的序列为第一序列，接入网设备可以根据第一序列生成第一主同步信号。第二主同步信号的序列为第二序列，接入网设备可以先根据第一序列生成第二序列，再根据第二序列生成第二主同步信号。

示例性地，第一序列与第二序列满足以下关系：第一序列包括N个元素，每个元素是一个复数，第二序列包括N个元素，每个元素是一个复数，N为大于1的整数。并且，第二序列中各个元素的实部构成的序列与第一序列中各个元素的实部构成的序列互为逆序，第二序列中各个元素的虚部构成的序列与第一序列中各个元素的虚部构成的序列互为逆序。例如，第一序列中的元素依次包括：a₁+jb₁，a₂+jb₂，…，a_N+jb_N，第二序列中的元素依次包括：a_N+jb_N，a_N-1+jb_N-1，…，a₁+jb₁。

实现方法二，接入网设备根据第一序列生成第三序列并根据第三序列生成第一主同步信号，或者，接入网设备根据第一序列生成第二序列并根据第二序列生成第二主同步信号。其中，第二序列与第三序列不同。

基于该实现方法，第一主同步信号的序列为第三序列，接入网设备可以先根据第一序列生成第三序列，再根据第三序列生成第一主同步信号。第二主同步信号的序列为第二序列，接入网设备可以先根据第一序列生成第二序列，再根据第二序列生成第二主同步信号。

示例性地，第二序列与第三序列满足以下关系：第二序列包括N个元素，每个元素是一个复数，第三序列包括N个元素，每个元素是一个复数，N为大于1的整数。并且，第二序列中各个元素的实部构成的序列与第三序列中各个元素的实部构成的序列互为逆序，第二序列中各个元素的虚部构成的序列与第三序列中各个元素的虚部构成的序列互为逆序。例如，第二序列中的元素依次包括：c₁+jd₁，c₂+jd₂，…，c_N+jd_N，第三序列中的元素依次包括：c_N+jd_N，c_N-1+jd_N-1，…，c₁+jd₁。

在一种可能的设计中，第二序列是对第一序列中的元素进行循环移位得到的。例如，第一序列是c₅+jd₅，c₆+jd₆，…，c_N+jd_N，c₁+jd₁，c₂+jd₂，c₃+jd₃，c₄+jd₄。

在另一种可能的设计中，第三序列是对第一序列中的元素进行循环移位得到的。例如，第一序列是c_N-2+jd_N-2，c_N-3+jd_N-3，…，c₁+jd₁，c_N+jd_N，c_N-1+jd_N-1。

步骤202，接入网设备发送第一主同步信号或第二主同步信号。

步骤203，终端获取第一序列。

其中，终端可以从本地获取第一序列，也可以从外部存储单元中获取第一序列。

步骤204，终端根据第一序列，检测第一同步信息和/或第二同步信息。

也即终端基于第一序列对接收到的主同步信号进行检测，从而检测到主同步信号中携带的同步信息。例如，如果接入网设备发送的是上述第一主同步信号，则终端检测到第一同步信息；如果接入网设备发送的是上述第二主同步信号，则终端可以检测到第二同步信息。

下面介绍该步骤204的两种不同实现方法。其中，以下实现方法A对应以上实现方法一，以下实现方法B对应以上实现方法二。

实现方法A，终端根据第一序列检测第一同步信息，和/或根据第二序列检测第二同步信息。其中，第二序列是终端基于第一序列生成的。

在一种实现方法中，终端先根据第一序列检测收到的主同步信号，如果正确检测到第一同步信息，则停止检测。此时终端可以不需要根据第二序列检测收到的主同步信号。该场景中，接入网设备发送的主同步信号是第一主同步信号。基于该实现方法，终端也可以不需要基于第一序列生成第二序列。

在另一种实现方法中，终端先根据第一序列检测收到的主同步信号，如果未能正确检测到第一同步信息，则终端再根据第二序列检测收到的主同步信号，如果正确检测到第二同步信息，则停止检测。该场景中，接入网设备发送的主同步信号是第二主同步信号。基于该实现方法，终端可以在根据第一序列检测收到的主同步信号之前生成第二序列，也可以在根据第一序列检测收到的主同步信号发生失败后再生成第二序列。

在另一种实现方法中，终端先根据第一序列生成第二序列，并根据第二序列检测收到的主同步信号，如果正确检测到第二同步信息，则停止检测。此时终端可以不需要根据第一序列检测收到的主同步信号。该场景中，接入网设备发送的主同步信号是第二主同步信号。

在另一种实现方法中，终端先根据第一序列生成第二序列，并根据第二序列检测收到的主同步信号，如果未能正确检测到第二同步信息，则终端再根据第一序列检测收到的主同步信号，如果正确检测到第一同步信息，则停止检测。该场景中，接入网设备发送的主同步信号是第一主同步信号。

实现方法B，终端根据第三序列检测第一同步信息，和/或根据第二序列检测第二同步信息。其中，第二序列、第三序列均是终端基于第一序列生成的，第二序列与第三序列不同。

在一种实现方法中，终端先根据第一序列生成第三序列，并根据第三序列检测收到的主同步信号，如果正确检测到第一同步信息，则停止检测。此时终端可以不需要根据第二序列检测收到的主同步信号。该场景中，接入网设备发送的主同步信号是第一主同步信号。基于该实现方法，终端也可以不需要基于第一序列生成第二序列。

在另一种实现方法中，终端先根据第一序列生成第三序列，并根据第三序列检测收到的主同步信号，如果未能正确检测到第一同步信息，则终端再根据第二序列检测收到的主同步信号，如果正确检测到第二同步信息，则停止检测。该场景中，接入网设备发送的主同步信号是第二主同步信号。基于该实现方法，终端可以在根据第三序列检测收到的主同步信号之前生成第二序列，也可以在根据第三序列检测收到的主同步信号发生失败后再生成第二序列。

在另一种实现方法中，终端先根据第一序列生成第二序列，并根据第二序列检测收到的主同步信号，如果正确检测到第二同步信息，则停止检测。此时终端可以不需要根据第三序列检测收到的主同步信号。该场景中，接入网设备发送的主同步信号是第二主同步信号。基于该实现方法，终端也可以不需要基于第一序列生成第三序列。

在另一种实现方法中，终端先根据第一序列生成第二序列，并根据第二序列检测收到的主同步信号，如果未能正确检测到第二同步信息，则终端再根据第三序列检测收到的主同步信号，如果正确检测到第一同步信息，则停止检测。该场景中，接入网设备发送的主同步信号是第一主同步信号。基于该实现方法，终端可以在根据第二序列检测收到的主同步信号之前生成第三序列，也可以在根据第二序列检测收到的主同步信号发生失败后再生成第三序列。

在一种可能的设计中，上述第一序列为{A(0),A(1),…,A(N-1)}。其中，A(n)为第一序列中的第n个元素，n∈{0,1,…,N-1}，N为2的正整数幂次方，N为第一序列的长度。

示例性地，A(n)＝c(n)+jd(n)。

其中，c(n)＝a_n(2ⁿ-1)，d(n)＝b_n(2ⁿ-1)。

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)。

b₀(i)＝δ(i)。

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)。

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)。

其中，i∈{0,1,…,N-1}。δ(i)＝1当且仅当i＝0。δ(i)＝0当且仅当i≠0，q∈{-1,1}。

例如，当N＝2，则A(0)＝1+j，A(1)＝1-j。

基于上述方案，终端和接入网设备均只需要存储一个序列，即第一序列，无需存储多个序列，可以降低终端和接入网设备的存储开销。并且根据第一序列生成第二序列和/或第三序列时，具有较低的生成复杂度，可以节约终端和接入网设备的计算资源开销。

图3示出了本申请实施例中所涉及的通信装置的可能的示例性框图。如图3所示，通信装置300可以包括用于实现上述方法实施例对应的模块或单元。在一种可能的设计中，通信装置300包括：处理单元302和通信单元303。可选的，该通信装置300还可以包括存储单元301，存储单元301用于存储装置程序代码和/或数据。

该通信装置300可以为上述实施例中的终端侧装置，例如，终端或终端中的通信模组，或终端中负责通信功能的电路或芯片。

比如，在一个实施例中，处理单元302，用于获取第一序列；根据所述第一序列，检测第一同步信息和/或第二同步信息，所述第一同步信息与第二同步信息不同。

在一种可能的设计中，所述第一同步信息、第二同步信息均为第一小区标识。

在一种可能的设计中，所述第一同步信息、所述第二同步信息均为主同步信号携带的信息，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，为所述第一同步信息或所述第二同步信息，A为正整数，为用于确定所述物理层小区标识的其他同步信息。

在一种可能的设计中，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为所述第一序列；所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

在一种可能的设计中，处理单元302，用于根据所述第一序列，检测第二同步信息，包括：用于根据所述第一序列，生成所述第二序列；根据所述第二序列，检测所述第二同步信息。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

在一种可能的设计中，处理单元302，用于根据所述第一序列，检测第一同步信息和/或第二同步信息，包括：用于根据所述第一序列生成所述第三序列，并根据所述第三序列检测所述第一同步信息；和/或，根据所述第一序列生成所述第二序列，并根据所述第二序列检测所述第二同步信息。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

在一种可能的设计中，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

在一种可能的设计中，所述第一序列的长度为64，128或256。

在一种可能的设计中，当该通信装置300是终端或终端中的通信模组时，该处理单元302的功能可以由一个或多个处理器实现。具体的该处理器可以包括modem芯片，或包含modem核的片上系统SoC芯片或SIP芯片。通信单元303的功能可以由收发机电路来实现。

在一种可能的设计中，当该通信装置300是终端中负责通信功能的电路或芯片，如modem芯片或包含modem核的片上系统SoC芯片或SIP芯片时，该处理单元302的功能可以由上述芯片中包括一个或多个处理器或处理器核的电路系统来实现。通信单元303功能可以由上述芯片上的接口电路或数据收发电路来实现。

该通信装置300也可以为上述实施例中的网络侧装置，例如为网络侧的接入网设备、接入网设备中的模块(例如电路，芯片或芯片系统等)、或者能实现全部或部分接入网设备功能的逻辑节点、逻辑模块或软件。

比如，在一个实施例中，处理单元302，用于根据第一序列，生成第一主同步信号或第二主同步信号，所述第一主同步信号携带第一同步信息，所述第二主同步信号携带第二同步信息，所述第一同步信息与第二同步信息不同；通信单元303，用于发送所述第一主同步信号或所述第二主同步信号。

在一种可能的设计中，所述第一同步信息、第二同步信息均为第一小区标识。

在一种可能的设计中，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，为所述第一同步信息或所述第二同步信息，A为正整数，为用于确定所述物理层小区标识的其他同步信息。

在一种可能的设计中，所述第一主同步信号的序列为所述第一序列；所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

在一种可能的设计中，处理单元302，用于根据所述第一序列，生成第二主同步信号，包括：用于根据所述第一序列，生成所述第二序列；根据所述第二序列，生成所述第二主同步信号。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

在一种可能的设计中，处理单元302，用于根据第一序列，生成第一主同步信号或第二主同步信号，包括：用于根据所述第一序列生成所述第三序列，并根据所述第三序列生成所述第一主同步信号；或者，根据所述第一序列生成所述第二序列，并根据所述第二序列生成所述第二主同步信号。

在一种可能的设计中，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

在一种可能的设计中，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

在一种可能的设计中，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

在一种可能的设计中，所述第一序列的长度为64，128或256。

可以理解的是，上述装置中单元的划分仅仅是一种逻辑功能的划分，可以一个功能对应一个功能单元，也可以将两个或两个以上的功能集成在一个功能单元中。实际实现时可以将全部或部分单元集成到一个物理实体上，也可以分布在不同的物理实体。此外，上述功能单元既可以采用硬件的形式实现，也可以采用软件的形式实现，还可以采用硬件结合软件的方式来实现。某个功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在一个例子中，以上任一装置中的功能单元可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个专用集成电路(application specific integratedcircuit，ASIC)，或，一个或多个中央处理器(central processing unit，CPU)，一个或多个微处理器(microcontroller Unit，MCU)，一个或多个数字信号处理器(digital signalprocessor，DSP)，或，一个或者多个现场可编程门阵列(field programmable gate array，FPGA)，或这些集成电路形式中至少两种的组合。

在一个例子中，存储单元301可以包括随机存储器、闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器和/或寄存器等。

图4为本申请实施例提供的一种终端400的结构示意图。该终端400可对应图1中所示的终端，用于实现以上实施例中终端的操作。如图4所示，该终端包括：一个或多个天线410、射频处理系统420、处理器系统430。

在下行或侧行方向上，射频处理系统420通过天线410接收射频信号，并将经过射频处理后的信号发送给处理器系统430进行进一步的处理。在上行或侧行方向上，处理器系统430将终端侧的信息进行信号处理后，发送给射频处理系统420，射频处理系统420对该信号进行射频处理后经过天线410发送。

在一个例子中，射频处理系统420作为终端对外通信的通信接口，可以包括射频前端421(radio frequency frontend，RFFE)和射频收发机422(RFtransceiver)。RFFE 421主要用于对天线接收到的RF信号或即将通过天线发送的RF信号进行整形、通带选择或增益等处理中的一项或多项，可以包括射频开关、双工器、滤波器、功率放大器、天线调谐和低噪声放大器等部件中的一个或多个。RFFE421可以是由多个分立的器件组成的电路系统，也可以被集成封装在一个或多个芯片中。射频收发机422用于将RFFE接收的RF信号处理为基带/中频信号以供处理器系统430进行下一步处理，以及将处理器系统430提供的基带/中频信号处理为RF信号以发送给RFFE421，射频收发机422与处理器系统430之间传送的基带/中频信号可以是数字信号也可以是模拟信号。射频收发机422可以由一个或多个芯片实现，该芯片通常被称为射频芯片(RFIC)。

在一个例子中，处理器系统430可以包括一个或多个处理器用于处理信号以及执行一个或多个通信协议。可选的，处理器系统430还可以包括存储器436。在一个例子中，该一个或多个处理器包括至少一个基带处理器431(又称为调制解调(modem)处理器)。存储器436用于存储数据和/或计算机程序指令。可选的，该处理器系统430还可以包括一个或多个应用处理器432，用于实现对终端操作系统以及应用层的处理。可选的，处理器系统430还可以包括语音子系统433，多媒体子系统434，或接口电路435中的一个或多个。其中，语音子系统433用来处理语音信号，多媒体子系统434用于处理多媒体相关的操作，如视频编解码，图像处理等，接口电路435用于实现与其它终端部件的通信，如显示器440，输入装置450，存储器460等。处理器系统430中的上述部件可以通过总线或通信接口电路相互通信。

在一个例子中，处理器系统430可以被封装成一个处理器芯片，如SoC芯片或SIP芯片。在一个例子中，处理器系统430可以是多个芯片组成的系统，例如其中的基带处理器431可以被单独封装成一个芯片，或与射频处理系统的部分或全部电路封装成一个芯片。

在一个例子中，存储器436可以是片上存储器，即位于处理器系统430芯片上。在一个例子中，存储器460可以是片外存储器，即位于处理器系统430芯片之外。

在一个例子中，基带处理器431可以包括一个或多个处理器核4311以及接口电路4314。一个或多个处理器核4311用于处理信号以及执行一个或多个通信协议。可选的，基带处理器431还可以包括存储器4312，存储器4312用于存储至少部分相应的计算机程序指令和/或数据。在一个例子中，一个或多个处理器核4311通过执行存储器4312中存储的计算机程序指令，来实施上述方法实施例中的相关操作(比如执行上述步骤203和步骤204)。本公开中，存储器4312用于存储相应的计算机程序指令和/或数据，可以是指存储器4312用于存储全部相应的计算机程序指令和/或数据供处理器核4311执行；也可以是指存储器4312用于存储部分相应的计算机程序指令和/或数据，该部分相应的计算机程序指令和/或数据包括当前需要处理器核4311执行的计算机程序指令和/或数据，存储器4312可以通过多次存入不同部分计算机程序指令和/或数据供处理器核4311执行以实施上述方法实施例中的相关操作。接口电路4314作为通信接口用于实现和其它部件的通信，如与射频处理系统420传输信号，通过总线与处理器系统430的其它子系统和相关部件通信，如与应用处理器432之间传输数据控制信号，与存储器436或存储器460之间传输数据或计算机程序指令。可选的，为了降低处理器核的负载，还可以设置基带信号处理电路4313来实现至少部分基带信号的处理工作，包括信号的解调，调制，编码或解码等中的一种或多种。

在一个例子中，本申请提供的通信装置可以是终端400，包含处理器系统430及射频系统420的通信模组，处理器系统430，或基带处理器431。

上述处理器，处理器系统，应用处理器，基带处理器，处理器电路或处理器核可以统称为处理器，该处理器可以包括中央处理单元(central processing unit，CPU)、数字信号处理器(digitalsignalprocessor，DSP)、微处理器(microprocessor unit，MPU)、微控制器(microcontroller unit，MCU)、图形处理器(graphics processing unit，GPU)、现场可编程门阵列(field programmable gate array，FPGA)、人工智能处理器(artificialintelligenceprocessor，AIprocessor)或神经网络处理器(neuralprocessing unit，NPU)中的一个或者多个组合。

上述存储器可以包括如下存储介质中的一个或多个：如随机存取存储器(randomaccess memory，RAM)，静态随机存取存储器(static RAM，SRAM)，动态随机存取存储器(dynamic RAM，DRAM)，相变存储器(phase-change memory，PCM)，电阻式随机存取存储器(resistive RAM，ReRAM)，磁阻式随机存取存储器(magneto resistiveRAM，MRAM)，铁电随机存取存储器(ferroelectric RAM，FRAM)，缓存cache，寄存器register，只读存储器(read-only memory，ROM)，快闪存储器(flash memory)，可擦除可编程式只读存储器(erasable programmableROM，EPROM)，硬盘hard disk等。在一个例子中，用于执行上述实施例的计算机程序指令，可以存储在非易失性存储器上，如上述存储器460的至少一部分(如可以是ROM，flash memory，EPROM，或hard disk中的一个或多个)。在终端运行时，相应的计算机程序指令可以部分或全部被加载到和处理器传输速度更快的存储器上，如上述存储器436和/或存储器4312的至少一部分(如可以是RAM，SRAM，DRAM，PCM，RERAM，MRAM，FRAM，缓存cache，或register中的一个或多个)，供处理器执行以实现上述方法实施例中的步骤。

在一个例子中，射频收发机422与射频前端421也可以封装在一个芯片中。在一个例子中，射频收发机422，射频前端421及基带处理器431也可以封装在一个芯片中。

本申请实施例中的术语“系统”和“网络”可被互换使用。“至少一种”是指一种或者多种，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A、同时存在A和B、单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如“A，B或C中的至少一个”包括A，B，C，AB，AC，BC或ABC，“A，B和C中的至少一个”也可以理解为包括A，B，C，AB，AC，BC或ABC。以及，除非有特别说明，本申请实施例提及“第一”、“第二”等序数词是用于对多个对象进行区分，不用于限定多个对象的顺序、时序、优先级或者重要程度。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (29)

1.一种通信方法，其特征在于，所述方法包括：

获取第一序列；

根据所述第一序列，检测第一同步信息和/或第二同步信息，所述第一同步信息与第二同步信息不同。

2.如权利要求1所述的方法，其特征在于，所述第一同步信息、第二同步信息均为第一小区标识。

3.如权利要求2所述的方法，其特征在于，所述第一同步信息、所述第二同步信息均为主同步信号携带的信息，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，为所述第一同步信息或所述第二同步信息，A为正整数，为用于确定所述物理层小区标识的其他同步信息。

4.如权利要求1至3中任一项所述的方法，其特征在于，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为所述第一序列；

所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

5.如权利要求4所述的方法，其特征在于，所述根据所述第一序列，检测第二同步信息，包括：

根据所述第一序列，生成所述第二序列；

根据所述第二序列，检测所述第二同步信息。

6.如权利要求4或5所述的方法，其特征在于，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

7.如权利要求1至3中任一项所述的方法，其特征在于，所述第一同步信息携带于第一主同步信号，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；

所述第二同步信息携带于第二主同步信号，所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

8.如权利要求7所述的方法，其特征在于，所述根据所述第一序列，检测第一同步信息和/或第二同步信息，包括：

根据所述第一序列生成所述第三序列，并根据所述第三序列检测所述第一同步信息；和/或，

根据所述第一序列生成所述第二序列，并根据所述第二序列检测所述第二同步信息。

9.如权利要求7或8所述的方法，其特征在于，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

10.如权利要求9所述的方法，其特征在于，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

11.如权利要求1至10中任一项所述的方法，其特征在于，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

12.如权利要求1至11中任一项所述的方法，其特征在于，所述第一序列的长度为64，128或256。

13.一种通信方法，其特征在于，所述方法包括：

根据第一序列，生成第一主同步信号或第二主同步信号，所述第一主同步信号携带第一同步信息，所述第二主同步信号携带第二同步信息，所述第一同步信息与第二同步信息不同；

发送所述第一主同步信号或所述第二主同步信号。

14.如权利要求13所述的方法，其特征在于，所述第一同步信息、第二同步信息均为第一小区标识。

15.如权利要求14所述的方法，其特征在于，所述第一小区标识与物理层小区标识满足如下关系：

其中，为所述物理层小区标识，为所述第一同步信息或所述第二同步信息，A为正整数，为用于确定所述物理层小区标识的其他同步信息。

16.如权利要求13至15中任一项所述的方法，其特征在于，所述第一主同步信号的序列为所述第一序列；

所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

17.如权利要求16所述的方法，其特征在于，所述根据所述第一序列，生成第二主同步信号，包括：

根据所述第一序列，生成所述第二序列；

根据所述第二序列，生成所述第二主同步信号。

18.如权利要求16或17所述的方法，其特征在于，所述第二序列中各个元素的实部构成的序列与所述第一序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第一序列中各个元素的虚部构成的序列互为逆序。

19.如权利要求13至15中任一项所述的方法，其特征在于，所述第一主同步信号的序列为第三序列，所述第三序列是根据所述第一序列得到的；

所述第二主同步信号的序列为第二序列，所述第二序列是根据所述第一序列得到的。

20.如权利要求19所述的方法，其特征在于，所述根据第一序列，生成第一主同步信号或第二主同步信号，包括：

根据所述第一序列生成所述第三序列，并根据所述第三序列生成所述第一主同步信号；或者，

根据所述第一序列生成所述第二序列，并根据所述第二序列生成所述第二主同步信号。

21.如权利要求19或20所述的方法，其特征在于，所述第二序列中各个元素的实部构成的序列与所述第三序列中各个元素的实部构成的序列互为逆序，所述第二序列中各个元素的虚部构成的序列与所述第三序列中各个元素的虚部构成的序列互为逆序。

22.如权利要求21所述的方法，其特征在于，所述第二序列是对所述第一序列中的元素进行循环移位得到的。

23.如权利要求13至22中任一项所述的方法，其特征在于，所述第一序列为{A(0),A(1),…,A(N-1)}；

其中，A(n)＝c(n)+jd(n)；n∈{0,1,…,N-1}，N为2的正整数幂次方，N为所述第一序列的长度；

c(n)＝a_n(2ⁿ-1)；

d(n)＝b_n(2ⁿ-1)；

a(n)与b(n)满足如下递推关系：

a₀(i)＝δ(i)；

b₀(i)＝δ(i)；

a_n(i)＝a_n-1(i)+q·b_n-1(i-2^n-1)；

b_n(i)＝a_n-1(i)-q·b_n-1(i-2^n-1)；

其中，i∈{0,1,…,N-1}；δ(i)＝1当且仅当i＝0；δ(i)＝0当且仅当i≠0，q∈{-1,1}。

24.如权利要求13至23中任一项所述的方法，其特征在于，所述第一序列的长度为64，128或256。

25.一种通信装置，其特征在于，包括用于执行权利要求1至12中任一项所述方法，或权利要求13至24中任一项所述方法的模块。

26.一种通信装置，其特征在于，包括处理器和接口电路，所述处理器用于通过所述接口电路与其它装置通信，以实现权利要求1至12中任一项所述方法，或实现权利要求13至24中任一项所述方法。

27.一种计算机程序产品，其特征在于，所述计算机程序产品包括指令，当所述指令被运行时，实现权利要求1至12中任一项所述方法，或实现权利要求13至24中任一项所述方法。

28.一种计算机可读存储介质，其特征在于，所述存储介质中存储有计算机程序或指令，当所述计算机程序或指令被执行时，实现权利要求1至12中任一项所述方法，或实现权利要求13至24中任一项所述方法。

29.一种通信系统，其特征在于，包括：

终端，用于执行权利要求1至12中任一项所述方法；

接入网设备，用于执行权利要求13至24中任一项所述方法。