CN121054506A - 一种测试样品及其制造方法 - Google Patents
一种测试样品及其制造方法Info
- Publication number
- CN121054506A CN121054506A CN202511185710.0A CN202511185710A CN121054506A CN 121054506 A CN121054506 A CN 121054506A CN 202511185710 A CN202511185710 A CN 202511185710A CN 121054506 A CN121054506 A CN 121054506A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- manufacturing
- layer
- test sample
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种测试样品及其制造方法,测试样品用于监控金属层间结合力,方法包括:提供衬底和掩膜版,所述掩膜版上具有至少一个图形,每个所述图形对应于一个晶粒;在所述衬底上依次形成底层金属层、钝化层;基于所述掩膜版对所述钝化层进行刻蚀,在所述钝化层中形成与所述图形一一对应的开口,所述开口露出部分所述底层金属层;在每个所述开口中形成化镀金属层。本申请通过制备可量化测试的样品,实现了化镀金属层与底层金属层结合力的精准定量分析,为评估化镀制程稳定性提供了客观依据。
Description
技术领域
本申请涉及半导体技术领域,具体而言涉及一种测试样品及其制造方法。
背景技术
在半导体器件(如DSC封装的IGBT、FRD芯片等)的制造与封装过程中,金属层间结合力是影响产品可靠性的关键因素。
相关技术中,针对晶圆加工制程中化镀金属(如Ni)与底层金属(如Al)结合力的监控,采用百格测试法,通过刀片划透表层绝缘层露出底层金属,粘贴胶带并快速剥离,以胶带上无金属剥离作为合格标准。
但是,百格测试法依赖肉眼观察判断,难以实现定量分析,无法精准反映化镀制程的稳定性。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本申请的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题,本申请一方面提供一种测试样品的制造方法,所述测试样品用于监控金属层间结合力,所述制造方法包括:
提供衬底和掩膜版,所述掩膜版上具有至少一个图形,每个所述图形对应于一个晶粒;
在所述衬底上依次形成底层金属层、钝化层;
基于所述掩膜版对所述钝化层进行刻蚀,在所述钝化层中形成与所述图形一一对应的开口,所述开口露出部分所述底层金属层;
在每个所述开口中形成化镀金属层。
在本申请的一些实施例中,多个所述图形对应于至少两个不同尺寸的晶粒。
在本申请的一些实施例中,所述衬底上形成有多个化镀金属层时,还包括:
将所述衬底分割为多个测试样品,每个所述测试样品上具有一个所述化镀金属层,所述测试样品用于剪切力测试。
在本申请的一些实施例中,采取化镀工艺在所述开口中形成所述化镀金属层。
在本申请的一些实施例中,所述化镀金属层的顶表面高于所述钝化层的顶表面。
在本申请的一些实施例中,所述底层金属层包括铝铜合金或铝硅铜合金。
在本申请的一些实施例中,所述钝化层包括氮化硅。
在本申请的一些实施例中,所述化镀金属层包括镍。
在本申请的一些实施例中,所述制造方法应用于晶圆加工的在线工艺流程中。
本申请再一方面提供一种测试样品,由上述中任意一项所述的测试样品的制造方法所制备,所述测试样品用于剪切力测试。
本申请的测试样品及其制造方法,通过提供具有至少一个图形的掩膜版,每个图形对应一个晶粒,在衬底上依次沉积底层金属层与钝化层后,基于该掩膜版在钝化层中刻蚀形成开口,进而在开口中形成化镀金属层以制得测试样品。该测试样品可通过剪切测试等定量手段进行检测,从而获取化镀金属层与底层金属层的结合力数据,实现对二者结合力的定量分析。此方式克服了传统百格测试法依赖肉眼观察、无法定量分析的缺陷,能够精准反映化镀金属层与底层金属层结合力的具体数值,为评估化镀制程的稳定性提供了客观、可量化的依据。
附图说明
本申请的下列附图在此作为本申请的一部分用于理解本申请。附图中示出了本申请的实施例及其描述,用来解释本申请的原理。
附图中:
图1示出了本申请一个具体实施方式的测试样品的制造方法的流程图;
图2A-2D示出了本申请一个具体实施方式的测试样品的制造方法依次实施所获得的测试样品的剖面示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本申请能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本申请的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请,将在下列的描述中提出详细步骤和结构,以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
在一些相关技术中,针对晶圆加工制程中化镀金属(如Ni)与底层金属(如Al)结合力的监控,采用百格测试法,通过刀片划透表层绝缘层露出底层金属,粘贴胶带并快速剥离,以胶带上无金属剥离作为合格标准。
但是,百格测试法依赖肉眼观察判断,难以实现定量分析,无法精准反映化镀制程的稳定性。
在另一些相关技术中,对成品芯片制样后进行剪切测试,通过测定剪切力评估结合力。
但是,成品芯片剪切测试的试样制造过程复杂,且无法在晶圆加工的在线流程中直接进行,监控时效性差,难以满足大规模生产中对制程稳定性的实时管控需求。
因此,鉴于前述技术问题的存在,本申请提出了一种测试样品的制造方法,测试样品用于监控金属层间结合力,如图1所述,制造方法包括:
步骤S1,提供衬底和掩膜版,所述掩膜版上具有至少一个图形,每个所述图形对应于一个晶粒;
步骤S2,在所述衬底上依次形成底层金属层、钝化层;
步骤S3,采取掩膜版对所述钝化层进行刻蚀,在所述钝化层中形成与所述图形一一对应的开口,所述开口露出部分所述底层金属层;
步骤S4,在每个所述开口中形成化镀金属层。
本申请中,通过提供具有至少一个图形的掩膜版,每个图形对应一个晶粒,在衬底上依次沉积底层金属层与钝化层后,基于该掩膜版在钝化层中刻蚀形成开口,进而在开口中形成化镀金属层以制得测试样品。该测试样品可通过剪切测试等定量手段进行检测,从而获取化镀金属层与底层金属层的结合力数据,实现对二者结合力的定量分析。此方式克服了传统百格测试法依赖肉眼观察、无法定量分析的缺陷,能够精准反映化镀金属层与底层金属层结合力的具体数值,为评估化镀制程的稳定性提供了客观、可量化的依据。
实施例一
下面,参考图1、图2A~图2D对本申请的测试样品的制造方法做详细描述,其中,图1示出了本申请一个具体实施方式的测试样品的制造方法的流程图;图2A~图2D示出了本申请一个具体实施方式的测试样品的制造方法依次实施所获得的测试样品的剖面示意图。
示例性地,本申请的测试样品的制造方法,包括以下步骤:
首先,执行步骤S1,如图2A所示,提供衬底210和掩膜版,掩膜版上具有至少一个图形,每个图形对应于一个晶粒。
示例性地,衬底210可以为任意合适的半导体衬底,例如硅衬底,其还可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体材料构成的多层结构等,或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI),或者还可以为双面抛光硅片(Double Side Polished Wafers,DSP),也可为氧化铝等的陶瓷衬底、石英或玻璃衬底等。
在一个具体的实施例中,衬底210可以为虚设晶圆(dummy wafer)。
在一些实施例中,掩膜版可具有一个图形或多个图形,每个图形对应于一个晶粒。当掩膜版具有多个图形时,多个图形对应于至少两个不同尺寸的晶粒,例如每个图形分别对应于不同尺寸的晶粒,或多个图形中至少两个图形对应于同一尺寸的晶粒。
值得指出的是,所提供的掩膜版并非仅适用于制造监测化镀金属层240与底层金属层220结合力的测试样品,还可重复用于制造监测其他层间结合力的测试样品,从而拓展了其应用场景,提升了资源利用效率。
接下来执行步骤S2,如图2B所示,在衬底210上依次形成底层金属层220、钝化层230。
在一些实施例中,首先在衬底210上形成底层金属层220。示例性地,可采用本领域常用方法于衬底210上沉积底层金属层220,例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等。所沉积的底层金属层220可为铝铜合金或铝硅铜合金等金属材料,对此不作限制。待完成沉积底层金属层220后,还可以包括:对其进行平坦化处理。示例性地,该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。
在一些实施例中,待底层金属层220形成后,在底层金属层220远离衬底210的一侧继续沉积形成钝化层230。示例性地,钝化层230可采用本领域常用的沉积方法形成,例如化学气相沉积法、物理气相沉积法或原子层沉积法等。所沉积的钝化层230可为氮化硅等具有绝缘保护性能的材料,用于对底层金属层220形成覆盖保护,对此不作限制。
接下来执行步骤S3,如图2C所示,采取掩膜版对钝化层230进行刻蚀,在钝化层230中形成与图形一一对应的开口231,开口231露出部分底层金属层220。
其中,掩膜版的图形数量决定开口231数量:当掩膜版具有一个图形时,钝化层230中仅形成一个露出底层金属层220的开口231;当掩膜版具有多个图形时,钝化层230中形成多个露出底层金属层220的开口231。
当掩膜版上的多个图形对应于至少两个不同尺寸的晶粒时,钝化层230中形成的多个开口231相应具有至少两个不同尺寸,例如每个开口231分别为不同尺寸,或多个开口231中至少两个开口231为同一尺寸。
示例性地,开口231可通过光刻及刻蚀工艺形成。例如,采用光刻工艺在钝化层230表面涂覆光刻胶,通过掩膜版曝光形成图案化光刻胶层,以定义开口231的位置及尺寸参数;随后以图案化光刻胶层为掩膜,采用刻蚀工艺对未被光刻胶层覆盖的钝化层230区域进行刻蚀,直至露出其下方的底层金属层220;刻蚀完成后去除残留光刻胶,在钝化层230中形成与掩膜版图形一一对应的开口231,开口231的轮廓与对应图形的轮廓一致,且开口231底部的部分底层金属层220表面呈暴露状态。
接下来执行步骤S4,如图2D所示,在每个开口231中形成化镀金属层240。
其中,化镀金属层240的数量与开口231数量一致:当钝化层230中形成一个开口231时,衬底210上仅形成一个与底层金属层220结合的化镀金属层240;当钝化层230中形成多个开口231时,衬底210上形成多个与底层金属层220结合的化镀金属层240。
每个开口231内形成的化镀金属层240尺寸与对应开口231尺寸一致。当钝化层230中多个开口231具有至少两个不同尺寸时,衬底210上形成的多个化镀金属层240相应具有至少两个不同尺寸,例如每个化镀金属层240尺寸各不相同,或多个化镀金属层240中至少两个尺寸相同。
示例性地,可采用化镀工艺在开口231中形成化镀金属层240。示例性地,将形成有开口231的衬底210置于化镀液中,使开口231底部暴露的底层金属层220表面与化镀液接触;通过化镀液中含有的的金属离子在底层金属层220表面发生自催化还原反应,金属离子被还原为金属原子并沉积于开口231内部的底层金属层220表面;控制化镀反应的时间与温度,使沉积的金属层逐渐填满开口231并形成与开口231轮廓适配的化镀金属层240;反应完成后,将衬底210从化市镀液中取出,经清洗、干燥处理,最终在开口231中形成与底层金属层220直接结合的化镀金属层240。
当然,本申请不限于采用上述化镀工艺形成开口231中的化镀金属层240,也可采用其他任意适用的方式,对此不做限定。
在一些实施例中,如图2D所示,所形成的化镀金属层240的顶表面高于钝化层230的顶表面。此外,化镀金属层240的顶表面也可与钝化层230的顶表面平齐,或略低于钝化层230的顶表面,具体可根据测试需求通过调控化镀反应的时间、温度等工艺参数实现,对此不做限定。
在一些实施例中,当掩膜版上具有一个图形时,衬底210上仅形成一个与底层金属层220结合的化镀金属层240,此时无需对衬底210进行分割,该衬底210可直接作为一个测试样品;当掩膜版上具有多个图形时,衬底210上形成多个与底层金属层220结合的化镀金属层240,此时可将衬底210分割为多个测试样品,且每个测试样品上均包含一个化镀金属层240。
其中,制造得到的测试样品可通过剪切测试等定量手段进行检测,从而获取化镀金属层240与底层金属层220的结合力数据,实现对二者结合力的定量分析。此方式克服了传统百格测试法依赖肉眼观察、无法定量分析的缺陷,能够精准反映化镀金属层240与底层金属层220结合力的具体数值,为评估化镀制程的稳定性提供了客观、可量化的依据。
在一些实施例中,本申请的测试样品的制造方法应用于晶圆加工的在线工艺流程中。
该制造方法的应用于晶圆加工流程中,无需脱离晶圆加工流程单独进行复杂的试样制造。相较于成品芯片剪切测试,其无需等待完成成品芯片工序,可在晶圆加工阶段直接完成样品制造与测试,显著提升了监控的时效性,能够满足大规模生产中对化镀制程稳定性的实时管控需求。
至此完成了对本申请的测试样品的制造方法的关键步骤的描述,对于完整的测试样品的制造方法还可以包括其他的步骤,在此不做一一赘述,值得一提的是上述步骤顺序在不冲突的前提下可以进行调整。
综上,本申请实施例的测试样品的制造方法,通过提供具有至少一个图形的掩膜版,每个图形对应一个晶粒,在衬底210上依次沉积底层金属层220与钝化层230后,基于该掩膜版在钝化层230中刻蚀形成开口231,进而在开口231中形成化镀金属层240以制得测试样品。该测试样品可通过剪切测试等定量手段进行检测,从而获取化镀金属层240与底层金属层220的结合力数据,实现对二者结合力的定量分析。此方式克服了传统百格测试法依赖肉眼观察、无法定量分析的缺陷,能够精准反映化镀金属层240与底层金属层220结合力的具体数值,为评估化镀制程的稳定性提供了客观、可量化的依据。
实施例二
本申请还提供一种测试样品,测试样品用于剪切力测试。下面,参考图2D对本申请的测试样品做详细介绍和说明。
具体地,如图2D所示,本申请的测试样品,包括:
衬底210;
位于衬底210上的底层金属层220;
位于底层金属层220上的钝化层230,钝化层230中具有开口231,开口231露出部分底层金属层220;
位于开口231内的化镀金属层240。
在一些实施例中,采取化镀工艺在开口231中形成化镀金属层240。
在一些实施例中,如图2D所示,化镀金属层240的顶表面高于钝化层230的顶表面。
在一些实施例中,底层金属层220包括铝铜合金或铝硅铜合金。
在一些实施例中,钝化层230包括氮化硅。
在一些实施例中,化镀金属层240包括镍。
可以理解,本实施例中的测试样品可以由前述实施例一中的方法制造获得,为了避免重复,对于与前述实施例一中相同的部件和结构仅做简单说明,其具体的解释和说明可参考实施例一中的描述。
根据本申请的测试样品,通过提供具有至少一个图形的掩膜版,每个图形对应一个晶粒,在衬底210上依次沉积底层金属层220与钝化层230后,基于该掩膜版在钝化层230中刻蚀形成开口231,进而在开口231中形成化镀金属层240以制得测试样品。该测试样品可通过剪切测试等定量手段进行检测,从而获取化镀金属层240与底层金属层220的结合力数据,实现对二者结合力的定量分析。此方式克服了传统百格测试法依赖肉眼观察、无法定量分析的缺陷,能够精准反映化镀金属层240与底层金属层220结合力的具体数值,为评估化镀制程的稳定性提供了客观、可量化的依据。
本申请已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本申请限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本申请并不局限于上述实施例,根据本申请的教导还可以做出更多种的变型和修改,这些变型和修改均落在本申请所要求保护的范围以内。本申请的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种测试样品的制造方法,其特征在于,所述测试样品用于监控金属层间结合力,所述制造方法包括:
提供衬底和掩膜版,所述掩膜版上具有至少一个图形,每个所述图形对应于一个晶粒;
在所述衬底上依次形成底层金属层、钝化层;
基于所述掩膜版对所述钝化层进行刻蚀,在所述钝化层中形成与所述图形一一对应的开口,所述开口露出部分所述底层金属层;
在每个所述开口中形成化镀金属层。
2.如权利要求1所述的制造方法,其特征在于,多个所述图形对应于至少两个不同尺寸的晶粒。
3.如权利要求1或2所述的制造方法,其特征在于,所述衬底上形成有多个化镀金属层时,还包括:
将所述衬底分割为多个测试样品,每个所述测试样品上具有一个所述化镀金属层,所述测试样品用于剪切力测试。
4.如权利要求1所述的制造方法,其特征在于,采取化镀工艺在所述开口中形成所述化镀金属层。
5.如权利要求1所述的制造方法,其特征在于,所述化镀金属层的顶表面高于所述钝化层的顶表面。
6.如权利要求1所述的制造方法,其特征在于,所述底层金属层包括铝铜合金或铝硅铜合金。
7.如权利要求1所述的制造方法,其特征在于,所述钝化层包括氮化硅。
8.如权利要求1所述的制造方法,其特征在于,所述化镀金属层包括镍。
9.如权利要求1所述的制造方法,其特征在于,所述制造方法应用于晶圆加工的在线工艺流程中。
10.一种测试样品,其特征在于,由权利要求1~9中任意一项所述的测试样品的制造方法所制备,所述测试样品用于剪切力测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202511185710.0A CN121054506A (zh) | 2025-08-22 | 2025-08-22 | 一种测试样品及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202511185710.0A CN121054506A (zh) | 2025-08-22 | 2025-08-22 | 一种测试样品及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN121054506A true CN121054506A (zh) | 2025-12-02 |
Family
ID=97815694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202511185710.0A Pending CN121054506A (zh) | 2025-08-22 | 2025-08-22 | 一种测试样品及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN121054506A (zh) |
-
2025
- 2025-08-22 CN CN202511185710.0A patent/CN121054506A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375032B2 (en) | Semiconductor substrate thinning method for manufacturing thinned die | |
| CN109196638B (zh) | 用于3d集成器件中的互连件的阻挡层 | |
| JP3986575B2 (ja) | 3次元集積回路の製造方法 | |
| US10643910B2 (en) | Fabrication of a sacrificial interposer test structure | |
| Schaper et al. | Architectural implications and process development of 3-D VLSI Z-axis interconnects using through silicon vias | |
| CN110943040B (zh) | 切割衬底的方法和用于形成半导体芯片的分离方法 | |
| JP7299952B2 (ja) | 半導体ユニットのテスト方法 | |
| CN113451236B (zh) | 一种构造传感芯片封装结构的方法 | |
| US7119557B2 (en) | Hollow microprobe using a MEMS technique and a method of manufacturing the same | |
| Spiesshoefer et al. | Z-axis interconnects using fine pitch, nanoscale through-silicon vias: Process development | |
| KR20080105374A (ko) | 프로브 팁의 제조 방법 | |
| US10115686B2 (en) | Semiconductor structure and fabricating method thereof | |
| CN121054506A (zh) | 一种测试样品及其制造方法 | |
| CN110098164A (zh) | 用于半导体部件的同轴互连结构 | |
| EP3430642B1 (en) | In-situ monitoring method of use in semiconductor processing | |
| US6156646A (en) | Method of manufacturing semiconductor devices | |
| CN113078133A (zh) | 多层布线转接板及其制备方法 | |
| CN118899245A (zh) | 一种芯片去层方法 | |
| US8836365B2 (en) | Apparatus and method for testing electromigration in semiconductor devices | |
| JP2001196351A (ja) | Kohエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護 | |
| TW201903420A (zh) | 重佈線層的測試方法 | |
| KR100441809B1 (ko) | 전기적 접촉체 및 이의 제조방법 | |
| CN111739813A (zh) | 芯片封装方法与芯片封装结构 | |
| Uhrmann et al. | Temporary bonding on the move towards high volume: a status update on cost-of-ownership | |
| US20240282576A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |