[go: up one dir, main page]

CN120958711A - 在并联功率转换器中进行切相 - Google Patents

在并联功率转换器中进行切相

Info

Publication number
CN120958711A
CN120958711A CN202480026190.6A CN202480026190A CN120958711A CN 120958711 A CN120958711 A CN 120958711A CN 202480026190 A CN202480026190 A CN 202480026190A CN 120958711 A CN120958711 A CN 120958711A
Authority
CN
China
Prior art keywords
power converter
power
rgd
output
capability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202480026190.6A
Other languages
English (en)
Inventor
安东尼·克里斯托弗·劳特利奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN120958711A publication Critical patent/CN120958711A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种方法和电路实现了功率转换器的并联操作，使得切相是可能的，但没有过长的启动时间。更具体地，实施方式在单个功率转换器内利用降低的栅极驱动（RGD）低压差（LDO）电路，以实现支持切相同时消除“乒乓”效应（同步问题）的并联功率转换器系统。每个并联功率转换器的RGD能力允许每个功率转换器异步联机，而不会影响其他并联功率转换器。特别地，RGD能力允许功率转换器的全加电以及全电荷平衡和软启动的显著降低的延迟。例如，本发明的实施方式通常具有以数百微秒测量的RGD电荷平衡的延迟，而不是与常规非RGD功率转换器中的电荷平衡一样具有以数十毫秒测量的延迟。

Description

在并联功率转换器中进行切相
技术领域
本发明涉及电子电路，并且更具体地涉及包括DC-DC功率转换器电路的功率转换器电路。
背景技术
许多电子产品、特别是移动计算和/或通信产品和部件（例如，笔记本计算机、超级本计算机、平板装置、LCD和LED显示器）需要多个电压电平。例如，射频（RF）发射器功率放大器可能需要相对高的电压（例如，12 V或更高），而逻辑电路系统可能需要低电压电平（例如，1 V至2 V）。还有其他电路系统可能需要中间电压电平（例如，5 V至10 V）。许多应用可能需要不同电流速率处的多个电压电平。
功率转换器通常用于从公共电源（诸如，电池）生成较低或较高的电压。一种类型的功率转换器包括转换器电路（例如，基于开关电容器网络的电荷泵）、控制电路系统、以及在一些实施方式中诸如偏置电压发生器、时钟发生器、电压调节器、电压控制电路等的辅助电路系统。如在本公开内容中使用的，术语“电荷泵”是指被配置成将VIN升压（乘）或降压（除）至VOUT的开关电容器网络。这样的电荷泵的示例包括级联乘法器开关电容器网络、迪克森（Dickson）开关电容器网络、梯形（Ladder）开关电容器网络、串-并联开关电容器网络、斐波那契（Fibonacci）开关电容器网络和倍增器（Doubler）开关电容器网络，所有的这些开关电容器网络可以被配置为多相或单相网络。开关电容器网络DC-DC转换器通常是可以具有一些外部部件（诸如，电容器）的集成电路（IC），并且在大多数情况下被表征为具有固定的VIN与VOUT转换比率（例如，2分频或3分频）。可以通过例如以下操作根据DC-DC功率转换器来构建AC-DC功率转换器：首先，将AC输入整流成DC电压；然后将DC电压施加到DC-DC功率转换器。
为了给系统设计人员提供更大的灵活性，并且为了处理其中电源可能变化的应用，因此需要不同转换比率（例如，当电池放电并输出较低电压时，或者当装置的电源在电池与AC-DC功率线源之间切换时），利用具有可选择转换比率的DC-DC功率转换器是有用的。例如，2019年4月16日公布的题为“Selectable Conversion Ratio DC-DC Converter”的转让给本发明的受让人并且通过该引用整体并入本文的美国专利第10,263,514 B1号描述了可以在2分频操作模式与3分频操作模式之间切换的迪克森DC-DC功率转换器。作为另一示例，2015年12月1日公布的题为“Controller-Driven Reconfiguration of Switched-Capacitor Power Converter”的、转让给本发明的受让人并且通过该引用整体并入本文的美国专利第9,203,299 B2号描述了具有可重新配置的转换比率的其他DC-DC功率转换器架构。
在一些应用中，并联连接多个DC-DC功率转换器以增加负载的可用电流可能是有用的。例如，如果针对特定负载需要最大100 W输出，则可以并联耦合十个10 W功率转换器集成电路（IC）。然而，在较轻的负载下，关断IC中的一个或更多个IC以提高轻负载效率（也被称为“切相（phase shedding）”的特性）可能是有用的。例如，图1A是示出并联耦合的四个并联现有技术2分频功率转换器IC 102a至102d（被统称为“102x”）的框图。在所示示例中，每个IC 102x具有耦合至12V电压源（例如，电池）的VIN端子，并且从VOUT端子向公共总线104输出6 V。
将IC形式的功率转换器连接至公共输出端——特别是对于具有多个加电阶段（包括电容器电荷平衡阶段和“软”启动（限制的电流）阶段）的功率转换器——以防止破坏性的涌入电流并限制IC内的功率耗散（特别是在故障情况（诸如，短路的输出端子）下）是困难的。常规的独立功率转换器IC往往依赖于单个外部上拉“功率良好”（也被称为“PGOOD”）引脚以控制功率转换器IC是否连接至公共输出端。例如，在图1A中，每个IC 102x包括通过电阻器R耦合至上拉电压VDD的PGOOD端子（引脚）。
PGOOD引脚通常是开路漏极输出端，这意味着每个IC可以仅在引脚上下拉（下拉至逻辑低或0），以及外部电阻器提供上拉（上拉至逻辑高或1）。功率转换器IC下拉其自己的PGOOD引脚，直到IC完全准备好向公共输出端提供功率；因此，一旦功率转换器IC完全准备好向公共输出端提供功率，该IC就停止下拉其PGOOD引脚。然而，在并联功率转换器IC的配置中，在释放其下拉条件之后，功率转换器IC还监测其PGOOD引脚的状态，并且通常会阻止来自IC的输出，直到PGOOD引脚为逻辑高，这指示所有功率转换器IC准备好支持负载。因此，使用PGOOD逻辑信号的一组并联功率转换器IC无法开始操作，直到所有IC停止下拉其各自的PGOOD引脚。
多个并联操作方案通常期望所有功率转换器同时加电和同时断电。因此，这样的并联操作方案不支持切相，因为使已经关断的功率转换器加电需要功率转换器下拉其PGOOD引脚，这会导致其余的功率转换器减少其各自的输出。
此外，在两个或更多个功率转换器关断的情况下，如果两个或更多个功率转换器相对于其启动阶段不同步，则使其处于接通状态可能会导致“乒乓”效应。例如，每个功率转换器通常在初始化阶段期间将其PGOOD引脚拉低，然后经过电容器电荷平衡阶段和软启动阶段，此时，第一功率转换器释放其PGOOD引脚。然而，如果由于第二功率转换器相对于释放其PGOOD引脚不同步，第一功率转换器的PGOOD引脚信号仍然为低，则第一功率转换器应当假设存在错误并且进入冷却时段，以防止第一功率转换器过热，并且此后重新开始启动过程。第一功率转换器需要确保它冷却的时间比它被加热的时间长，以确保不存在缓慢的温度上升，因此冷却时段可能相当长；通常冷却时间大于软启动时间，以避免累积温度上升。这减少了两个功率转换器可以同时加电的“交叠”时间。两个功率转换器可以“乒乓”，直到它们都同时释放其各自的PGOOD引脚，这可能会导致以秒测量的加电时间。图1B是状态与时间的图，其示出了由不同的电荷平衡阶段持续时间导致的两个功率转换器PC#1和PC#2的PGOOD检查的发生的时间差异的示例。在并联耦合的功率转换器越多的情况下，成功加电的机会就越小。
发明内容
技术问题
因此，以下将是有用的：实现功率转换器的并联操作，使得切相是可能的，但没有过长的启动时间。
问题的解决方案
本发明包括以下方法和电路，其实现功率转换器的并联操作，使得切相是可能的，但没有过长的启动时间。更具体地，实施方式在单个功率转换器内利用降低的栅极驱动（RGD）低压差（LDO）电路，以实现支持切相同时消除“乒乓”效应的并联功率转换器系统。每个并联功率转换器的RGD能力允许每个功率转换器异步联机，而不会影响其他并联功率转换器。特别地，RGD能力允许功率转换器的全加电以及全电荷平衡和软启动的显著降低的延迟。例如，本发明的实施方式通常具有以数百微秒测量的RGD电荷平衡的延迟，而不是与常规非RGD功率转换器中的电荷平衡一样具有以数十毫秒测量的延迟。
一个实施方式通过以下操作使得能够将具有RGD能力的第一功率转换器的输出端施加到至少第二功率转换器的输出端：启用第一功率转换器的RGD能力，以将通过第一功率转换器的输出端的电流限制到第一水平并且持续达足够时间，从而平衡连接至第一功率转换器的至少一个飞跨电容器（fly capacitor）的电荷。如果第一功率转换器的输出电压大于阈值电压，则第一功率转换器的RGD能力被禁用，从而允许全栅极驱动操作。
另一实施方式提供了并联连接至公共输出端的多个功率转换器的快速启动，其中，多个功率转换器中的每个功率转换器：将第一指示信号（CGOOD）设置成第一状态（例如，低），以指示功率转换器的电荷平衡没有完成；将第二指示信号（PGOOD）设置成第一状态，以指示功率转换器没有准备好进入全功率操作模式；平衡连接至功率转换器的至少一个飞跨电容器上的电荷；将第一指示信号设置成第二状态（例如，高）以指示功率转换器的电荷平衡已经完成；等待从所有其他功率转换器接收到处于第二状态的第一指示信号，并且然后执行功率转换器的软启动；以及将第二指示信号设置成第二状态，以指示功率转换器的软启动已经完成。
本发明的一个或更多个实施方式的细节在下面的附图和描述中被阐述。根据描述和附图以及根据权利要求书，本发明的其他特征、目的和优点应当是明显的。
附图说明
[图1A]图1A是示出并联耦合的四个并联的现有技术2分频功率转换器IC的框图。
[图1B]图1B是状态与时间的图，其示出了由不同的电荷平衡阶段持续时间导致的两个功率转换器PC#1和PC#2的PGOOD检查的发生的时间差异的示例。
[图2]图2是DC-DC可选择转换比率功率转换器的一个实施方式的电路图。
[图3]图3是图2的电平移位器/驱动器块和LDO块的一个实施方式的示意图。
[图4]图4是示出开关控制块的一个实施方式的细节的框图。
[图5]图5是示出并联耦合的四个并联的2分频/3分频功率转换器RGD IC的框图。
[图6]图6是示出允许在并联功率转换器系统内进行切相的一种方法的过程流程图。
[图7]图7是示出并联耦合的四个并联可选择转换比率（3分频或2分频）功率转换器IC的框图。
[图8]图8是示出允许并联功率转换器的快速启动的一种方法的过程流程图。
[图9A]图9A是状态与时间的图，其示出了相对于相应的第一电荷平衡阶段持续时间、一对功率转换器PC#1和PC#2的CGOOD检查和PGOOD检查的发生的时间差异的示例。
[图9B]图9B是状态与时间的图，其示出了相对于相应的第二电荷平衡阶段持续时间、一对功率转换器PC#1和PC#2的CGOOD检查和PGOOD检查的发生的时间差异的示例。
[图10]图10是可以是例如印刷电路板或芯片模块基板（例如，薄膜块）的基板的俯视平面图。
具体实施方式
各种附图中相似的附图标记和名称指示相似的元件。
本发明包括以下方法和电路，所述方法和电路实现功率转换器的并联操作，使得切相是可能的，但没有过长的启动时间。更具体地，实施方式在单个功率转换器内利用降低的栅极驱动（RGD）低压差（LDO）电路，以实现支持切相同时消除“乒乓”效应的并联功率转换器系统。每个并联功率转换器的RGD能力允许每个功率转换器异步联机，而不会影响其他并联功率转换器。特别地，RGD能力允许功率转换器的全加电以及全电荷平衡和软启动的显著降低的延迟。例如，本发明的实施方式通常具有以数百微秒测量的RGD电荷平衡的延迟，而不是与常规非RGD功率转换器中的电荷平衡一样具有以数十毫秒测量的延迟。
示例功率转换器
出于说明本发明的各种实施方式的目的，考虑特定DC-DC功率转换器的示例是有用的。然而，应当理解，本发明不限于该特定功率转换器示例，并且可以与各种功率转换器架构一起使用、以及在如AC-DC转换器、H桥极性开关和电机控制器和驱动器的这样的电路中使用。
图2是DC-DC可选择转换比率功率转换器200的一个实施方式的电路图。所示的特定功率转换器200可以被可选择地配置成使用相同基本电路的2分频Dickson转换器或3分频Dickson转换器。相同的功率转换器200可以用于通过反转电压输入和电压输出进行DC至DC升压转换。然而，本发明不限于与可选择的转换比率功率转换器一起使用，而且也可以与固定转换比率功率转换器一起使用。
所示的功率转换器200耦合在电压源VIN与参考电势202（诸如，电路接地）之间。功率转换器200包括3个串联连接的开关S1至S3，它们串联耦合至包括2个串联连接的开关S4至S5的第一支路和包括2个串联连接的开关S6至S7的第二支路。每个开关可以包括例如一个或更多个FET，所述一个或更多个FET包括一个或更多个MOSFET。取决于输出比率配置（2分频或3分频），功率转换器200应当在耦合至输出电容器COUT的节点VX处生成输出电压。
耦合在第一上部开关对S1、S2与第一支路开关对S4、S5之间的是第一电容器C1a，以及耦合在第二上部开关对S2、S3与第二支路开关对S6、S7之间的是第二电容器C2a。第一电容器C1a在充电时在节点VC1a处在其两端具有电压，该电压是电流转换比率的函数——如果在2分频模式下，则该电压为VX，以及在3分频模式下，该电压为2VX。第二电容器C2a在充电时在节点VC2a处在其两端具有电压VX。
可以通过控制电路系统（未示出）选择性地控制开关S1至S7中的至少一些处于接通（导通）或关断（回路）状态。开关S1至S7中的至少一些可以选择性地耦合至两个非交叠的互补时钟相位中的一个，即P1或P2。开关S1至S7中的一些可以永久地耦合至两个互补时钟相位中的一个，即P1或P2。下面的表1示出了用于2分频配置和3分频配置二者的功率转换器200的开关S1至S7中的每一个的状态或相关联的时钟相位的配置。
表1
在任一配置中，非交叠的互补时钟信号P1、P2断开或闭合相关联的功率开关，从而导致电荷从飞跨电容器C1a、C2a转移至COUT中，导致COUT两端的电压VOUT为VIN/2或VIN/3。在美国专利第10,263,514 B1中阐述了这种和类似的DC-DC可选择转换比率功率转换器的操作的进一步细节。
在一些实施方式中，图2中所示的电路系统可以被并联复制，但以不同的P1、P2时钟信号相位（例如，针对所示的功率转换器200，与P1和P2时钟信号间隔180°）被操作，以提供输出纹波平滑和额外的电流容量。可以包括额外的并联电路部分，以提供甚至更大的电流容量。
在基于FET的实现中，开/关控制信号或P1/P2时钟相位信号至少通过驱动器电路，并且在许多情况下通过电平移位器电路和驱动器电路二者，耦合至每个开关S1至S7的栅极。在任一情况下，每个驱动器电路或电平移位器/驱动器电路可以由针对每个开关S1至S7的电压要求定制的稳压电源（regulated power supply）供电。用于稳压电源的能量来源可以来自各种不同的来源，包括VIN或者甚至功率转换器200的另一相位。
例如，参照图2，功率开关S1至S7被示出为用N型MOSFET MCP1至MCP7（被统称为“MCPx”）来实现。每个FET MCPx的栅极耦合至电平移位器/驱动器电路204（并非所有实例被编号以避免混乱）。在一些情况下（例如，功率开关S6和S7），电平移位器/驱动器电路204可以仅包括驱动器，因为可能不需要电平移位（注意，如果功率开关控制路径不包含电平移位器，则可能需要添加电路元件诸如缓冲器，以仿真电平移位器的延迟，从而避免定时问题）。电平移位器将输入信号从一个电压域（例如，数字逻辑电压）转换至另一电压域（例如，晶体管控制电压）。因此，电平移位器的输出跟随输入信号，但在不同的电压范围中。到每个电平移位器/驱动器电路204的功率由对应的低压差（LDO）电路206提供。时钟相位（在该示例中为P1或P2）或开/关控制信号可以通过电平移位器/驱动器电路204耦合至对应的功率FETMCPx的栅极。
降低的栅极驱动低压差电路
本发明的实施方式（所述实施方式之一将在下一部分中被详细描述）利用了耦合至图2中所示的电平移位器/驱动器电路204的低压差（LDO）电路206的某些“降低的栅极驱动”（RGD）配置。这样的RGD LDO配置在2021年5月26日提交的题为“Dynamic DivisionRatio Charge Pump Switching”的被转让给本发明的受让人的美国专利申请序列号17/331,594中被详细描述，该美国专利申请的内容通过引用并入本文。
作为背景，在美国专利申请序列号17/331,594中，实现了至少FET MCP1的驱动器电路系统（参见本申请的图2）可以适于限制通过功率转换器200的电流。特别地，应当意识到，当被设置成接通（导通）状态时，功率转换器FET开关MCPx通常在“过驱动”或“全驱动”条件下操作。过驱动的FET栅极创建更强的导电沟道，从而有效地降低FET的导通电阻RON。有了这种认识，应当进一步意识到，在可能的破坏性事件期间（例如，在启动期间或者当动态地重新配置功率转换器的转换比率时），针对功率转换器中的功率FET中的一些或所有功率FET（尤其是FET MCP1）增加RON将减少流过FET的电流，并且因此防止过大的电流尖峰。
关于许多基于FET的DC-DC功率转换器架构的一般问题是在功率转换器启动期间需要避免过大的电流涌入。例如，对于美国专利第10,263,514 B1号中所示类型的可选择转换比率DC-DC转换器，缺乏足够的保护电路系统，当首次施加输入电压VIN时，没有一个电容器（有时被称为“飞跨电容器”）会被初始充电，并且因此电流会涌入至电路中。例如，如果FET功率开关的导通电阻RON为1毫欧姆（0.001欧姆），并且VIN是10V，则由于欧姆定律，涌入电流将是大约10,000安培的尖峰。在集成电路实现中，存在寄生电感（例如，由于管芯上的导体布线和印刷电路板导体布线），其根据以下电感器原理将电流尖峰变换成电压尖峰：。这样的电压尖峰对电荷泵功率开关施加过大的电应力，从而影响它们的可靠性，有可能导致损坏。对于用于在电荷泵功率开关两端生成10 V的1 ns 100A脉冲，寄生电感仅需要大约100 pH。所产生的10 V尖峰可能超过FET开关中的许多FET开关的击穿电压，当然，对于相同的寄生电感，更大的电流尖峰导致更大的电压尖峰。
当DC-DC功率转换器的飞跨电容器失去平衡时出现相关的问题，这意味着由功率开关连接的飞跨电容器之间存在电荷差。如果不保持电荷平衡，则可能会出现电流尖峰和产生的破坏性电压尖峰。
如上面引用的美国专利申请序列号17/331,594中所描述的，LDO电路206中的至少一些可以被配置成通过主动控制至功率FET的栅极的驱动器电压来选择性地针对功率转换器中相关联的功率FET增加RON。在正常的功率转换器操作期间，功率FET驱动器电压可以被设置成过驱动FET栅极，以将RON降低至允许用于特定应用的高电流流动的期望水平。然而，对于其他场景（例如，在软启动、电荷平衡或转换比率模式变化期间），可以减小功率FET驱动器电压以增加RON，并且因此将流过功率FET的电流阻止到期望水平。
图3是图2的电平移位器/驱动器块204和LDO块206的一个实施方式的示意图。如图2中所示，LDO块206将功率提供至耦合至相关联的功率FET MCPx的栅极的电平移位器/驱动器块204。到电平移位器/驱动器块204的输入（例如，时钟信号P1或时钟信号P2、或者开或关控制信号）被施加至电平移位器302的输入端。电平移位器302的输出端耦合至驱动器电路304的输入端，该驱动器电路304的输出端耦合至相关联的FET MCPx的栅极。在所示示例中，驱动器电路304包括预驱动器304a（在该示例中，包括一组三个串联耦合的逆变器）和串联耦合的最终驱动器304b。在内部，最终驱动器304b具有至少一个NMOS FET n和一个PMOSFET p，至少一个NMOS FET n和一个PMOS FET p具有漏极至漏极耦合的导电沟道，其中，每个FET n、FET p具有由预驱动器304a的输出驱动的栅极。PMOS FET p的漏极和NMOS FET n的漏极耦合至相关联的功率FET MCPx的栅极。注意，对于一些实施方式，尽管可能需要在电平移位器的输出端处进行高驱动，但电平移位器302可以置于预驱动器304a之后，或者置于包括预驱动器304a的一对逆变器之间。
在一些实施方式中，逆变器可以在物理尺寸方面从逆变器到逆变器增加，以便提供足够的电流驱动能力来对FET MCPx的栅极进行充电或放电。例如，在预驱动器304a中具有三个串联耦合的逆变器的驱动器电路304中，第一逆变器可以具有为“1”的相对尺寸，第二逆变器可以比第一逆变器大3倍，并且第三逆变器可以比第一逆变器大9倍。最后，最终驱动器304b可以比预驱动器304a中的第一逆变器大27倍。用于各级的乘数可以与1×、3×、9×和27×比率不同，但通常每一级大于前一级以避免具有非常缓慢的上升沿和下降沿。在替选实施方式中，逆变器级的数目可以更少或更多，并且可以使用非逆变级（缓冲放大器）而不是逆变级。因此，所示出的驱动器电路304仅是示例性的，并且可以使用其他电路来将电平移位器302的输出端耦合至相关联的FET MCPx的栅极。
到电平移位器302和驱动器电路304的功率由LDO块206提供。在所示示例中，用于电平移位器302和预驱动器304a的功率源由第一LDO部分310提供。第一LDO部分310包括源极跟随器（公共漏极）放大器电路，该源极跟随器（公共漏极）放大器电路包括一对FET MLDO1和FET MLDO2，所述一对FET MLDO1和FET MLDO2的导电沟道（在漏极与源极之间）串联耦合，它们的栅极共同耦合，以及它们的源极耦合在一起。FET MLDO1、FET MLDO2的导电沟道耦合在电容器CO1与供应电压VDD-FGD之间。电容器CO1还耦合至浮动参考电势308。FET MLDO1的源极向电平移位器302和预驱动器304a提供驱动电压VLDO_OUT1（FET MLDO2是可选的保护器件）。
电流源IBIAS1与齐纳二极管D1串联耦合在供应电压VBIAS1与参考电势308之间。电流源可以由使用各种电路的电阻器、晶体管和/或二极管配置。齐纳二极管D1的一个端子耦合至FET MLDO1、FET MLDO2的栅极。电阻器R1和电容器C1与齐纳二极管D1并联耦合。当FET MLDO1、FET MLDO2从接通状态转变至关断状态时，电阻器R1用于对FET MLDO1、FET MLDO2的栅极放电。由于LDO块206的输出驱动开关电路，因此存在噪声耦合至MLDO1的栅极的可能，这可以调制输出驱动电压VLOD_OUT1。这样的噪声通过电容器C1被减轻，该电容器C1还将毛刺与功率供应解耦。替选实施方式可以对MLDO1的栅极使用推挽驱动。
齐纳二极管D1之前的电流源VBIAS1的输出端向FET MLDO1、FET MLDO2的栅极提供基本上恒定的偏置电压。偏置电流IBIAS1流过齐纳二极管D1，并且确保二极管始终处于反向偏置。与反向偏置时阻挡任何电流流过自身的常规二极管不同，一旦反向电压达到预定值，齐纳二极管就开始导通。即使电流有大的变化（只要电流保持在齐纳二极管的最小击穿电流与最大额定电流之间），该施加的反向电压也几乎保持恒定。齐纳二极管继续调节其电压，直到二极管的保持电流下降到低于反向击穿区域中的最小电流值。
最终驱动器304b由第二LDO部分312供电，该第二LDO部分312包括具有其耦合在供应电压VDD-RGD与最终驱动器304b之间的导电沟道（在漏极与源极之间）的一对级联FET MLDO3和FET MLDO4。FET MLDO3、FET MLDO4的栅极耦合至独立于FET MLDO1和FET MLDO2的栅极驱动电路系统的单独栅极驱动器电路，以及FET MLDO3的源极、FET MLDO4的源极耦合在一起（FET MLDO4是可选的保护器件）。第二LDO部分312的栅极驱动器电路的主要功能是使得节点A处的至少两个不同的电压电平能够耦合至FET MLDO3的栅极，这进而确定了由驱动相关联的功率FETMCPx的最终驱动器304b提供的输出电压电平VGATE。因此，相关联的功率FET MCPx可以被置于（1）用于正常功率转换器操作的具有低RON的过驱动或“全栅极驱动”接通状态；或者（2）在诸如在功率转换器的转换比率的动态重新配置期间、在功率转换器启动期间、当平衡功率转换器内的飞跨电容器之中的电荷时、或者在诸如短路事件或热过载的故障事件期间，被选择成提供针对可能的破坏性事件（例如，涌入或电荷转移电流）的保护的具有较高RON的至少一个电流限制降低的栅极驱动接通状态中。
电阻器R2和电容器C2与齐纳二极管D2并联耦合，并且以与电阻器R1和电容器C1基本上相同的方式起作用。电阻器R2用于在FET MLDO3、FET MLDO4从接通状态转变至关断状态时对FET MLDO3、FET MLDO4的栅极放电。电容器C2减轻了LDO块206的VLDO_OUT2（驱动电压输出）上的噪声，并且将毛刺与功率供应解耦。储能电容器CO2耦合在FET MLDO4的漏极与浮动参考电势308之间，并且向FET MCPx的栅极提供一些初始电荷，以及与浮动参考电势308隔离。
FET MLDO3、FET MLDO4的栅极驱动器电路包括与齐纳二极管D2串联耦合在供应电压VBIAS2与参考电势308之间的可变电流源IBIAS2。FET MLDO3、FET MLDO4的栅极耦合至电流源IBIAS2与齐纳二极管D2之间的节点A。节点A处的齐纳二极管D2之前的电流源IBIAS2的输出端向FETMLDO3、FET MLDO4的栅极提供基本上恒定的偏置电压VGS_SF。FET MLDO3的源极向最终驱动器304b提供驱动电压VLDO_OUT2。
与齐纳二极管D2并联的是电压控制电路314，该电压控制电路314包括串联耦合至第一二极管连接的FET MD0和至少一个附加的二极管连接的FET MDN的降低的栅极驱动P型FET开关MSW，其中，。FET开关MSW的栅极耦合至开关控制块316，该开关控制块316耦合至使能信号ENRGD；开关控制块316的细节在下面讨论。
第一二极管连接的FET MD0和至少一个附加的二极管连接的FET MDN的导电沟道串联耦合。如所示的，开关FET开关MSW的导电沟道耦合在节点A与第一二极管连接的FET MD0的导电沟道之间。最后串联的附加的二极管连接的FET MDN的导电沟道耦合至浮动参考电势308。注意，开关FET开关MSW可以定位在沿电压控制电路314的任何位置，以中断或启用流过该电路的电流。然而，如图3中所示的定位FET开关MSW可以减少由于例如二极管连接的FETMD0和/或FET MDN的电容对FET MLDO3和FET MLDO4的寄生影响。
二极管连接的FET MD0的功能是使FET MLDO3偏移，因为FET MD0和FET MLDO3的阈值电压有效地抵消。附加的二极管连接的FET MDN的功能是：当FET开关MSW闭合并且电压控制电路314的电流镜功能起作用时，和FET MCPx与FET MDN的尺寸比率成比例地设置通过FET MCPx的电流IMAIN。更具体地，通过FET MCPx的电流IMAIN与来自电流源IBIAS2的电流以及FET MDN与FET MCPx的尺寸比率成比例。例如，如果电流源IBIAS2输出为1 mA，并且FET MCPx是FET MDN的尺寸的1,000倍（W/L MCPx = 1000 × W/L MDN），则通过FET MCPx的最大电流将是1,000 × 1mA = 1 A。这通过确保FET MDN的栅极至源极电压VGS与FET MCPx的栅极至源极电压VGS相同来实现。FET MCPx的最大栅极电压是节点A处的电压减去FET MLDO3的阈值电压VTH。包括FET MD0使节点A处的电压增加第二阈值电压VGS，因此节点A处的电压 = （FET MDN的VGS）+（FET MD0的VTH）或2VGS。如果FET MLDO3和FET MD0匹配（按比例地），则FET MCPx的VGS可以达到的最大值与FET MDN的VGS相同，并且这种等同性随着工艺、温度等而变化。
如所述的，二极管连接的FET MDN相对于FET MCPx在尺寸方面成比例。在一些实施方式中，FET MLDO1、FET MLDO2、FET MLDO3、FET MLDO4、FET MD0、……、FET MDN和FET MCPx中的一些或所有可以是分段FET，这意味着旨在用作大FET的器件被制造为并联耦合的多个（例如，10,000个）小FET（各个小FET可以被称为“指状物”，这反映了它们在IC管芯上的物理布局的典型方面）。二极管连接的FET MD0、FET MDN可以使用相同的技术来制造，但是可以用小得多的数目的FET指状物（例如，少至一个指状物）进行制造。由于所示的配置，流过电压控制电路314的影响FET MLDO3的栅极处的电压VGS_SF的电流的小变化导致由FET MCPx与FET MDN的尺寸比率确定的流过功率FET MCPx的成比例地较大的电流IMAIN。
添加多于一个二极管连接的FET MDN允许FET MCPx与FET MDN的尺寸比率的调节。例如，如果FET MCPx具有100的宽度和1,000个指状物，则第一FET MDN也应当具有100的宽度以匹配，但是可以仅具有1个指状物。因此，FET MDN与FET MCPx的尺寸比率是1,000比1，并且来自电流源IBIAS2的1 mA意味着通过FET MCPx的1 A。为了将尺寸比率改变成2,000比1，两个二极管连接的FET MDN可以串联耦合（源极至漏极）。如果FET宽度仍然是100，则两个二极管连接的FET MDN的指状物的有效数目是一半，从而给出相对于FET MCPx的2,000比1的尺寸比率。
如上所述，栅极驱动器电路的重要功能是：其向FET MLDO3提供可选择量的调节栅极偏置电压VGS_SF，该FET MLDO3进而控制到最终驱动器304b的功率供应和最终驱动器304b的电压输出。此外，栅极驱动器电路和FET MLDO3将通过FET MCPx的电流IMAIN调节成与通过FETMDN的电流直接成正比。当FET开关MSW断开时，然后电压控制电路314与节点A断开连接—并且因此与FET MLDO3的栅极断开连接—并且因此对FET MLDO3的输出基本上没有影响；因此，最终驱动器304b可以将FET MCPx的栅极完全过驱动到由齐纳二极管D2确定的选择的电平。
当FET开关MSW闭合时—诸如在功率转换器的启动期间或当动态地切换转换比率或者重新平衡飞跨电容器的电荷量时—然后电压控制电路314作为旁路操作以转移二极管D2周围的电流并且降低节点A处的电压，因此降低到FET MLDO3的驱动电压。到FET MLDO3的降低的栅极驱动电压进而降低到最终驱动器304b的功率，并且因此降低到功率FET MCPx的栅极驱动电压VGATE。因此，FET MCPx具有降低的栅极驱动电压，该降低的栅极驱动电压导致与处于完全过驱动状态时的RON值相比增加的RON值。对通过功率转换器的功率FET MCPx中的至少一些的该增加的电阻抑制过大的电流尖峰，因此保护功率FET（以及其他耦合的电路系统）免受大的电压尖峰的影响。选择性地改变IBIAS2电流控制施加至功率FET MCPx的VGATE的值，因此使得能够选择不同的增加的RON值。
在一些实施方式中，控制电路（未示出）可以根据测量的参数（诸如，VIN的值、VOUT的值、泵电容器电压的值或负载电流的值）和/或由于感测的事件（诸如，短路事件和/或泵电容器上的电荷不平衡），启用（触发）用于限制可能的破坏性事件期间的电流尖峰的处于接通状态的功率FET MCPx的降低的栅极驱动操作。在一些实施方式中，可以基于在已知即将发生的事件（诸如，转换比率的动态切换）之前生效的用于FET开关MSW的外部使能信号ENGRD，启用（触发）用于限制可能的破坏性事件期间的电流尖峰的处于接通状态的功率FET MCPx的降低的栅极驱动操作。
用于功率FET的降低的栅极驱动操作的持续时间可以被设置为适合于特定应用的固定时间，或者可以基于一些标准来确定。例如，用于功率FET的降低的栅极驱动操作可以是输出负载的函数，或者是输出负载和选择的最大持续时间（即，超时参数）的函数，或者是已经达到期望目标电平的一些百分比（例如，95%）的飞跨电容器两端的电压的函数，或者是这些值和/或其他参数的值的一些组合。
在使用与功率FET MCPx（例如，NMOSFET）相同的技术制造的电压控制电路314中使用二极管连接的FET的优点在于：器件应当基本上具有关于工艺/电压/温度（PVT）变化的匹配特性。
总之，FET MLDO3的栅极驱动器电路的主要功能是使得节点A处的至少两个不同的电压电平能够耦合至FET MLDO3的栅极。更具体地，电压控制电路314可以可选择地使节点A处的电压在其中电压控制电路314未接合（FET开关MSW断开）的第一电压电平与其中电压控制电路314接合（FET开关MSW闭合）的至少第二电压电平之间移动。
应当理解的是，图3中所示出的第二LDO部分312可能易于实现，其需要很少的功率和电路面积。然而，在其他实施方式中可以使用提供相同或类似功能的其他器件或电路。例如，节点A可以通过FET开关MSW耦合至具有电平移位参考电压作为输入的放大器；到FETMLDO3的栅极电压VGS_SF可能更精确，但以复杂性、电路面积和功率（并且因此效率）为代价。
注意，图3的包括第二LDO部分312的LDO块206可以用于为功率转换器200中的FET开关中的所有FET开关供电，以根据可能需要的（例如，当动态地改变功率转换器200的转换比率时）来限制通过这样的开关的电流。在一些情况下，对于一些FET开关（例如，图1中的功率开关S5和S7），将不需要电平移位器302电路，在这种情况下，可以直接被施加至相关联的预驱动器304a。还应注意，LDO块206可以用于向其他类型的目标电路提供调节的功率供应，而不仅仅向电平移位器/驱动器块204提供调节的功率供应。
图4是示出开关控制块316的一个实施方式的细节的框图。如所示出的，开关控制块316耦合至电压控制电路314的部件，并且包括NFET M，该NFET M具有其通过电阻器Ra耦合至节点A的导电沟道的第一端以及其耦合至浮动参考电势308的导电沟道的第二端。NFETM的漏极耦合至P型FET开关MSW的栅极。电流源IBIAS、开关Sw和电阻器Rb如所示出的串联耦合在电压VBIAS与浮动参考电势308之间。NFET M的栅极耦合在电流源IBIAS与电阻器Rb之间。在替选实施方式中，可以使用标准电平移位器来驱动FET开关MSW的栅极，但是可能以较大的IC面积为代价。
在操作中，如果使能信号ENRGD是逻辑“1”，则开关Sw闭合，从而致使NFET M导通，并且将P型FET开关MSW的栅极下拉至浮动参考电势308。结果是将负VGS施加到P型FET开关MSW，从而将MSW设置为导通状态（即，闭合开关）。相比之下，如果使能信号ENRGD是逻辑“0”，则开关Sw断开，并且NFET M不导通；因此，到P型FET开关MSW的VGS是零，从而将MSW设置为不导通状态（即，断开开关）。
LDO块206可以提供两个或更多水平的降低的栅极驱动。例如，在示例IC实施方式中，图3的LDO块206可以被配置成提供在电荷平衡阶段期间允许大约4 A的电流通过相关联的功率FET MCPx的RGD以及在不需要电荷平衡时的软启动阶段期间允许大约700 mA的电流通过相关联的功率FET MCPx的RGD。全栅极驱动可以例如允许大约9 A或更大的电流通过相关联的功率FET MCPx。针对该示例列出的电流值用于特定示例IC实施方式，以及可以针对不同的实施方式和应用选择其他电流值。值得注意的是，LDO块206的RGD能力意味着电荷泵可以在整个电荷平衡阶段和软启动阶段二者期间完全操作。
降低的栅极驱动LDO实施方式
值得注意的是，只有在功率转换器一旦“脱离”，可以重新启用其他功率转换器并且重新连接至其他功率转换器的情况下，一组功率转换器内的切相才是可行的。可以利用单个功率转换器内的RGD LDO块的存在来启用支持切相同时消除“乒乓”效应的并联功率转换器系统，因为RGD能力允许每个功率转换器异步联机，而不会影响其他功率转换器。特别地，RGD能力允许功率转换器的全加电以及全电荷平衡和软启动的显著降低的延迟。例如，本发明的实施方式中的RGD电荷平衡的延迟以数百微秒来测量，而不是与常规非RGD功率转换器中的电荷平衡一样以数十毫秒来测量。通过实现切相，对于禁用的每个功率转换器，节省在功率转换器中切换多个FET的功耗。
图5是示出并联耦合的四个并联的2分频/3分频功率转换器RGD IC 502a至502d（被统称为“502x”）的框图。在所示示例中，每个RGD IC 502x具有耦合至12V电压源（例如，电池）的VIN端子，并且从VOUT端子向公共总线504输出4V或6V。每个RGD IC 502x包括通过电阻器R耦合至上拉电压VDD的PGOOD端子（引脚）。在所示示例中，RGD IC 502a、RGD IC 502b和RGD IC 502c各自输出全栅极驱动电流（例如，各自输出9 A），而RGD IC 502d在其从关断状态（由于切相）转变至接通状态时输出降低的栅极驱动电流（例如，4 A）。
图6是示出允许在并联功率转换器系统内进行切相的一种方法的过程流程图600。所示的步骤描绘了并联系统内的一个功率转换器如何可以从关断（或降低的电流）状态加电，并且向公共输出端贡献功率，而不会影响其他并联功率转换器。
参照图6，为了使单个功率转换器联机，控制器（未示出）（例如，通过将功率转换器的使能引脚设置成逻辑高）使使能信号生效[框602]。然后，单个功率转换器可以（例如，通过通用输入/输出数字信号引脚或从内部存储器）读取编程值，并且初始化内部组件（例如，可编程电阻和内部微调参数）[框604]。
功率转换器读取公共输出电压VOUT（或指示VOUT的电压，诸如飞跨电容器之一两端的电压），并且将该测量的电压（例如，VOUT）与第一阈值电压VTh1进行比较，以确定功率转换器是处于独立（非并联）配置还是并联配置[框606]。可以以多种方式（诸如，VOUT的百分比或作为低于VOUT的理想输出值的固定电压）来确定阈值电压VTh1的值。如果VOUT （或者，在替选情况下，），则没有其他功率转换器连接至公共输出端（或者系统处于故障条件）。因此，功率转换器通过将其PGOOD引脚拉低来启动[框608]，并且将RGD电流设置成低值（例如，700 mA），因此允许正常的独立电荷平衡和软启动阶段继续进行[框610]。设置低的RGD电流值限制了由到功率转换器的VIN与VOUT（其可能为零伏）之间可能大的差异导致的可能有害的电流涌入，并且限制了功率转换器内的功率耗散和随之而来的过热（特别是在诸如短路的输出端子的故障情况下）。
限制RGD电流持续达足够时间以确保平衡所有飞跨电容器[框612]。如果VOUT大于第二阈值电压VTh2（在一些实施方式中，其可能与VTh1相同），并且输出电流IOUT在所选择的参数值内（例如，无短路、无过电流）[框614]，则功率转换器可以释放PGOOD并且允许全栅极驱动电流[框616]；否则检测到问题，以及功率转换器通过保持PGOOD低来用信号通知该状态[框618]。可以以与阈值电压VTh1的值类似的方式确定阈值电压VTh2的值（尽管未必完全相同的方式，以及未必相同的值）。注意，在所示配置中，如果通过任一功率转换器使PGOOD保持低，则所有其他功率转换器通常被配置成停止工作，因为进行了作为整体的系统无法向负载提供足够功率的假设。
如果在框606中（或者，在替选方案中，），则至少一个其他操作的功率转换器连接至公共输出端。在这种情况下，初始功率转换器不会将其PGOOD引脚拉低。相反，功率转换器启动包括将其RGD电流设置成高值（例如，4 A）的并联配置序列，这快速平衡功率转换器飞跨电容器上的电荷[框620]。由于VIN与VOUT之间的电压差小于独立配置下的电压差，因此可以使用更高的RGD电流。例如，如果VIN = 10V至以二分频操作模式配置的功率转换器，并且对于通过相关联的功率FET MCPx的电流为4A，以及初始输出为4.5 V，则 ；0.5 V处的4 A为2 W，这足够低，从而功率转换器不应当过热。
限制RGD电流持续达足够时间，以确保平衡所有飞跨电容器[框622]。值得注意的是，由于通过功率FET MCPx的电流受到功率转换器中的至少一个功率FET MCPx的降低的栅极驱动限制，因此该功率转换器可以向公共输出端立即供应一些功率，同时完成电荷平衡阶段和软启动阶段——不需要额外的等待时段。
如果VOUT大于第二阈值电压VTh2，并且输出电流IOUT在所选择的参数值内（例如，无短路、无过电流）[框624]，则功率转换器可以允许全栅极驱动电流[框626]，否则会检测到问题，以及功率转换器通过将PGOOD拉低来用信号通知该状态[框628]。此外，在所示的配置中，如果通过任一功率转换器使PGOOD保持低，则所有其他功率转换器通常被配置成停止工作，因为进行了作为整体的系统无法向负载提供足够功率的假设。
如果RGD功率转换器中的飞跨电容器失去电荷平衡，则存在用于实现电荷平衡的多个选项，所述多个选项中的所有选项花费短的时间来整流，因为整个功率转换器在切换时平衡。例如，如果飞跨电容器过度充电，则电流可能会从VOUT回流至VIN（假设VIN处连接的功率供应可再充电），切换可能会被暂停或重新配置，直到VOUT下降成使得多余的电荷可以被放电至功率转换器的输出端，以及/或者多余的电荷可以被转储至接地。如果飞跨电容器充电不足，则可以从输出端平衡飞跨电容器（即，电容器从输出端充电），可以增加来自VIN的RGD电流以补偿平衡电流，以及/或者可以改变每个功率FET MCPx的RGD开关电流限制以帮助电荷平衡。
总结上面描述的实施方式的一种方式是：通过启用第一功率转换器的RGD能力，以将通过第一功率转换器的输出端的电流限制到第一水平并且持续达足够时间，以平衡连接至第一功率转换器的至少一个飞跨电容器的电荷，从而使得具有RGD能力的第一功率转换器的输出端能够施加到至少第二功率转换器的输出端。如果第一功率转换器的输出电压大于阈值电压，则禁用第一功率转换器的RGD能力，从而允许全栅极驱动操作。
并联功率转换器的启动
本发明的切相实施方式的有用辅助是用于加速并联功率转换器（包括缺乏RGD能力的功率转换器）的启动的电路和方法。本发明的一个实施方式重新利用功率转换器的现有引脚的功能，以指示并联或非并联配置，并且指示特定功率转换器已经完成电荷平衡。结果是基本上缩短了并联连接至公共输出端的一组功率转换器的启动。
图7是示出并联耦合的四个并联可选择的转换比率（3分频或2分频）功率转换器IC702a至702d（被统称为“702x”）的框图。在所示示例中，每个IC 702x具有耦合至12 V电压源（例如，电池）的VIN端子，并且从VOUT端子向公共总线704选择性地输出4 V或6 V。每个IC702x包括通过电阻器RP耦合至上拉电压（例如，VDD）的常规开路漏极PGOOD端子（引脚）。（注意，图7的讨论虽然集中在功率转换器的IC实施方式上，但也适用于非IC实施方式）。
当IC 702x中的任一个以独立（非并联）配置被使用时，同步选择（SyncSel）引脚接地。然而，在IC 702x的重新利用版本中，将SyncSel引脚耦合至上拉电压（例如，VDD）向每个IC 702x的现有内部电路系统（相应地重新编程）指示IC与其他类似IC并联耦合。此外，一个IC（例如，IC 702a）使其SyncSel引脚接地，以指示这样的IC是并联的一组IC中的主要控制IC。主要控制IC经由其ClkSync引脚向其他功率转换器IC（通过其他功率转换器IC的ClkSync引脚）提供时钟信号，使得其他功率转换器IC都同时切换；在没有这种共享时钟信号的情况下，一些功率转换器IC可能会接近但不完全同步运行。
在所示示例中，每个IC 702x包括通过电阻器RC耦合至上拉电压（例如，VDD）的开路漏极CGOOD引脚。每个IC 702x还包括通过电阻器RP耦合至上拉电压VDD的PGOOD引脚。
应当注意，电荷平衡需要非常小的电流，并且因此在电荷平衡阶段期间，IC 702x不应当加热至显著程度。另一方面，软启动阶段允许可观的电流流过IC 702x，如果IC中的所有IC没有同步以向负载提供功率，则可能会导致过热。就时间而言，电荷平衡阶段通常是跨一组并联IC 702x的最可变的启动阶段（例如，在一些情况下，每个IC 为0 mS至30 mS），而软启动阶段针对每个IC 702x通常具有相对均匀且短的持续时间（例如，数十微秒）。图1B示出了由不同的电荷平衡阶段持续时间导致的两个功率转换器IC（PC#1和PC#2）的PGOOD检查的发生的时间差异的示例。
CGOOD引脚基本上用作第二PGOOD引脚，每个IC 702x将该第二PGOOD引脚用作IC已经完成飞跨电容器电荷平衡的指示器。因此，每个IC 702x延迟功耗软启动阶段的开始，直到所有IC 702x经由共享CGOOD信号的状态指示它们已经完成了它们各自的电荷平衡阶段并且基本上被同步。一旦共享CGOOD信号指示所有IC 702x的电荷平衡阶段已经完成，IC702x中的所有IC 702x就可以开始相对短且均匀的持续时间软启动阶段。PGOOD引脚仍然用于指示IC 702x中的所有IC 702x已经成功完成软启动阶段，并且准备进入全功率操作模式。
图8是示出允许并联功率转换器IC的快速启动的一种方法的过程流程图。（注意，图8的讨论虽然集中在功率转换器的IC实施方式上，但也适用于非IC实施方式）。每个并联功率转换器IC 702x从控制器（未示出）接收使能信号，以及内部数字电路系统被加电[框802]。此时，上拉电阻器RC和RP将CGOOD引脚和PGOOD引脚保持在高状态处。然后，各个IC702x可以（例如，通过通用输入/输出数字信号引脚）读取编程的值并且初始化内部组件（例如，可编程电阻和内部微调参数）[框804]。
SyncSel引脚的状态的内部检查确定IC 702x被配置成是处于并联操作模式还是独立操作模式[框806]。如果处于独立配置，则IC 702x继续常规操作[框808]。如果处于并联配置，则IC 702x检查CGOOD引脚和PGOOD引脚的状态[框810]。如果CGOOD引脚和PGOOD引脚二者都为高（指示所有其他IC 702x已经完成电荷平衡和软启动），则IC 702x将其CGOOD引脚拉低[框811]，以及过程在框814处继续；否则，IC 702x将其CGOOD引脚和PGOOD引脚中的两个引脚拉低，以指示IC 702x没有完成电荷平衡，并且没有准备好进行全功率操作[框812]。此后，IC 702x对其飞跨电容器进行电荷平衡，并且然后释放IC 702x的CGOOD引脚（例如，如果CGOOD为低，则让CGOOD变为高）[框814]。
在电荷平衡完成之后，IC 702x检查其CGOOD引脚是否为高并且超时时段（例如，320 mS）是否已经到期[框816]。如果不是，则IC 702x基本上进入循环，以将超时时段重新设置成零[框818]以及循环至框812。值得注意的是，由于已经发生了至少一轮电荷平衡，框814的持续时间（对飞跨电容器进行电荷平衡）通常会显著缩短。
如果IC 702x的CGOOD引脚为高（重要地，这指示所有其他IC 702x已经完成电荷平衡）并且超时时段已经到期，则IC 702x可以开始并完成其软启动阶段，此时，如果在框812处IC 702x的PGOOD引脚已经被拉低，则释放IC 702x的PGOOD引脚[框820]。然后，IC 702x检查PGOOD引脚是否为高，这指示所有其他IC 702x已经在没有问题（例如，过电流条件或欠电流条件）的情况下完成软启动阶段[框822]。如果PGOOD引脚为高，则IC 702x可以继续进行至正常全功率操作模式[框824]。如果PGOOD引脚为低，则IC 702x基本上进入循环，以将超时时段重新设置成零[框818]并且循环至框812。
框816处的CGOOD检查允许IC 702x避免过早地进入软启动阶段，直到所有IC 702x完成电荷平衡阶段。如果在CGOOD检查处需要循环，则电荷平衡的持续时间通常将显著缩短，因为将发生至少一轮电荷平衡。在循环发生的情况下电荷平衡的短持续时间（可能接近——甚至非常接近——零秒）有助于同步IC 702x中的所有IC 702x。一旦没有IC 702x使其CGOOD引脚保持为低，则IC 702x中的所有IC 702x可以继续进行软启动（SS）阶段。在大多数情况下，应当不需要冷却时段（如果需要冷却，过程会循环回至电荷平衡阶段）。此外，CGOOD标志的使用通过允许电荷平衡发生但不将PGOOD拉低，从而允许已经脱离的IC 702x重新联机，这会干扰其他功率转换器（将其他功率转换器关断）。
图9A是状态与时间的图，其示出了相对于相应的第一电荷平衡阶段持续时间、一对功率转换器IC（PC#1和PC#2）的CGOOD检查和PGOOD检查的发生的时间差异的示例。CGOOD检查时段不交叠，因此两个功率转换器IC循环回至图8中的框812。
图9B是状态与时间的图，其示出了相对于相应的第二电荷平衡阶段持续时间、一对功率转换器IC（PC#1和PC#2）的CGOOD检查和PGOOD检查的发生的时间差异的示例。CGOOD检查时段不交叠，如由虚线902所示，因此两个功率转换器IC继续进行至软启动阶段（图8中的框820）。
总结上面描述的实施方式的CGOOD方面的一种方式是提供并联连接至公共输出端的多个功率转换器IC的快速启动，其中，多个功率转换器IC中的每个功率转换器IC：将第一指示信号（CGOOD）设置成第一状态（例如，低），以指示功率转换器IC的电荷平衡没有完成；平衡连接至功率转换器IC的至少一个飞跨电容器上的电荷；将第一指示信号设置成第二状态（例如，高）以指示功率转换器IC的电荷平衡已经完成；以及等待从所有其他功率转换器IC接收到处于第二状态的第一指示信号，并且然后执行功率转换器IC的软启动。
一种功率转换器系统，包括并联连接至公共输出端的具有降低的栅极驱动（RGD）能力的多个功率转换器集成电路（IC），其中，多个功率转换器中的每个功率转换器被配置成：
a. 将第一指示信号设置成第一状态，以指示功率转换器的电荷平衡没有完成；
b. 平衡连接至功率转换器的至少一个飞跨电容器上的电荷；
c. 将第一指示信号设置成第二状态，以指示功率转换器的电荷平衡已经完成；以及
d. 等待从所有其他功率转换器接收到处于第二状态的第一指示信号，并且然后执行功率转换器的软启动。
通过重新利用功率转换器IC的现有引脚的功能并且使用上面描述的技术来快速启动并联功率转换器IC可以与上面描述的实现切相的降低的栅极驱动LDO实施方式组合。该组合将通过允许并联功率转换器IC组中的快速启动和切相二者来提高效率并降低功率。
电路实施方式
根据本发明的电路和装置可以单独地使用，或者与其他部件、电路和装置组合使用。本发明的实施方式可以被制造为集成电路（IC），所述IC可以被包封在IC封装和/或模块中以便于处理、制造和/或改善性能。特别地，本发明的IC实施方式通常在模块中使用，在所述模块中，将这样的IC中的一个或更多个与其他电路部件或电路（例如，滤波器、放大器、无源部件和可能的附加IC）组合到一个封装中。然后，通常，IC和/或模块经常在印刷电路板上与其他部件组合，以形成最终产品诸如蜂窝电话、膝上型计算机或电子平板计算机的一部分，或者形成可以在各种各样的产品诸如车辆、测试设备、医疗装置等中使用的较高级别模块。通过模块和组件的各种配置，这样的IC通常实现一种通信模式，通常是无线通信。
作为本发明的实施方式与其他部件的进一步集成的一个示例，图10是可以是例如印刷电路板或芯片模块基板（例如，薄膜块）的基板1000的俯视平面图。在所示示例中，基板1000包括具有端子焊盘1004的多个IC 1002a至IC 1002d，所述端子焊盘1004将通过在基板1000上和/或在基板1000内或在基板1000的相对（背）表面上的迹线和/或导电通孔互连（为了避免混乱，表面导电迹线未示出，并且不是所有端子焊盘都被标记）。IC 1002a至IC1002d可以包含例如信号开关、有源滤波器、放大器（包括一个或更多个LNA）和其他电路系统。例如，IC 1002b可以包含类似于图2、图3、图5和图7中所示电路的功率转换器的一个或更多个实例。
基板1000还可以包括嵌入在基板1000中、形成在基板1000上和/或附接到基板1000的一个或更多个无源器件1006。虽然被示出为一般的矩形，但是无源器件1006可以是例如滤波器、电容器、电感器、传输线路、电阻器、平面天线元件、换能器（包括例如基于MEMS的换能器，诸如加速度计、陀螺仪、麦克风、压力传感器等）、电池等，该无源器件1006通过在基板1000上或在基板1000中的导电迹线与其他无源器件1006和/或单独的IC 1002a至IC1002d互连。基板1000的前表面或背表面可以用作用于其他结构形成的位置。
系统方面
当前发明通过允许一个或更多个功率转换器IC被关断以提高轻负载效率来改进系统架构。提高的功率转换器效率可能会引起更低的功率使用和更长的电池寿命。
注意，并非所有功率转换器IC需要具有RGD能力。例如，在并联耦合的两个功率转换器IC的情况下，仅一个功率转换器IC可能具有RGD能力，以允许该单元的切相（使非RGD功率转换器IC在接通状态或关断状态下被操作）。作为另一示例，主要（始终接通）功率转换器IC不需要RGD能力。
本发明的实施方式在各种较大的射频（RF）电路和系统中是有用的，所述各种较大的射频（RF）电路和系统用于执行一系列功能，所述各种较大的射频（RF）电路和系统包括（但不限于）阻抗匹配电路、RF功率放大器、RF低噪声放大器（LNA）、移相器、衰减器、天线波束控制系统、电荷泵器件、RF开关等。这样的功能在各种应用诸如雷达系统（包括相控阵和汽车雷达系统）、无线电系统（包括蜂窝无线电系统）和测试设备中是有用的。
无线电系统用途包括使用各种技术和协议的无线RF系统（包括基站、中继站和手持收发器），所述各种技术和协议包括各种类型的正交频分复用（“OFDM”）、正交幅度调制（“QAM”）、码分多址（“CDMA”）、时分多址（“TDMA”）、宽带码分多址（“W-CDMA”）、全球移动通信系统（“GSM”）、长期演进（“LTE”）、5G、6G和WiFi（例如，802.11a、b、g、ac、ax、be）协议以及其他无线电通信标准和协议。
制造技术和选项
如在本公开内容中使用的术语“MOSFET”包括具有其电压决定晶体管的导电性的绝缘栅极的任何场效应晶体管（FET），并且包含具有金属或类金属、绝缘体和/或半导体结构的绝缘栅极。术语“金属”或“类金属”包括至少一种导电材料（诸如，铝、铜或其他金属或者高掺杂的多晶硅、石墨烯或其他电导体），“绝缘体”包括至少一种绝缘材料（诸如，硅氧化物或其他介电材料），并且“半导体”包括至少一种半导体材料。
如在本公开内容中使用的，术语“射频”（RF）是指在大约3 kHz至大约300 GHz的范围内的振荡速率。该术语还包括在无线通信系统中使用的频率。RF频率可以是电磁波的频率，或者可以是电路中交流电压或电流的频率。
关于本公开内容中提及的附图，各种元件的尺寸未按比例绘制；为了清楚或强调起见，一些尺寸可以被竖直和/或水平地显著放大。另外，对取向和方向（例如，“顶部”、“底部”、“上方”、“下方”、“横向”、“竖直”、“水平”等）的提及是相对于示例附图而言的，并且不一定是绝对取向或方向。
可以实现本发明的各种实施方式以满足各种各样的规格。除非上面另有说明，否则合适的部件值的选择是设计选择的问题。本发明的各种实施方式可以以任何合适的集成电路（IC）技术（包括但不限于MOSFET结构）来实现，或者以混合电路形式或分立电路形式来实现。集成电路实施方式可以使用任何合适的基板和工艺来制造，所述任何合适的基板和工艺包括但不限于标准体硅、高电阻率体CMOS、绝缘体上硅（SOI）和蓝宝石上硅（SOS）。除非上面另有说明，否则本发明的实施方式可以以其他晶体管技术（诸如，双极结晶体管（BJT）、BiCMOS、LDMOS、BCD、GaAs HBT、GaN HEMT、GaAs pHEMT、MESFET、InP HBT、InP HEMT、FinFET、GAAFET和基于SiC的功率器件技术）使用2-D结构、2.5-D结构和3-D结构来实现。然而，本发明的实施方式在使用基于SOI或SOS的工艺制造时或者在利用具有类似特性的工艺制造时特别有用。在CMOS中使用SOI或SOS工艺的制造使得电路能够具有低功耗、由于FET堆叠而在操作期间承受高功率信号的能力、良好的线性度和高频操作（即，高达且超过300 GHz的射频）。单片IC实现方式特别有用，因为通过精心设计，寄生电容通常可以被保持较低（或至少在所有单元上保持一致，从而允许它们得到补偿）。
根据特定规格和/或实现技术（例如，NMOS、PMOS或CMOS，以及增强模式或耗尽模式晶体管器件），可以调整电压电平，和/或反转电压和/或逻辑信号极性。部件电压、电流和功率处理能力可以根据需要进行调整，例如，通过调整器件尺寸、串联“堆叠”部件（特别是FET）以承受更大的电压、和/或使用并联的多个部件以处理更大的电流。可以添加额外的电路部件以在没有显著改变所公开的电路的功能的情况下增强所公开的电路的能力和/或来提供额外的功能。
结论
已经描述了本发明的多个实施方式。应当理解的是，可以在不脱离本发明的精神和范围的情况下进行各种修改。例如，上面描述的步骤中的一些步骤可以是顺序独立的，因此可以以与所描述的顺序不同的顺序来执行。此外，上面描述的步骤中的一些步骤可以是可选的。可以以重复、串行和/或并行的方式来执行关于上面标识的方法描述的各种活动。
应当理解的是，前述描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求的范围限定，并且其他实施方式在权利要求的范围内。特别地，本发明的范围包括所附权利要求中阐述的处理、机器、制造或物质组成中的一种或更多种的任何和所有可行的组合。（注意，权利要求要素的括号标记是为了便于引用这样的要素，并且其本身并不指示要素的特定所需的顺序或枚举；此外，这样的标记可以在从属权利要求中作为对附加要素的引用而被重复使用，但不被视为开始冲突的标记序列）。

Claims (30)

1.一种将第一功率转换器的输出端耦合到至少第二功率转换器的输出端的方法，包括：
（a）启用所述第一功率转换器的降低的栅极驱动（RGD）能力，以将通过所述第一功率转换器的输出端的电流限制到一个或更多个水平并且持续达足够时间，从而平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；以及
（b）对耦合至所述第一功率转换器的输出端的第二功率转换器的输出端进行耦合。
2.根据权利要求1所述的方法，还包括：如果所述第一功率转换器的输出电压大于阈值电压，则禁用所述第一功率转换器的RGD能力。
3.根据权利要求1所述的方法，还包括：如果所述至少一个飞跨电容器的电压接近目标电压，则禁用所述第一功率转换器的RGD能力。
4.根据权利要求1所述的方法，还包括：如果所述第一功率转换器的输出电压不大于阈值电压，则将所述第一功率转换器的功率良好信号线设置成第一状态。
5.根据权利要求1所述的方法，还包括：如果发生影响所述第一功率转换器的故障事件，则启用所述第一功率转换器的RGD能力。
6.根据权利要求1所述的方法，还包括：在所述功率转换器的转换比率的动态重新配置期间，启用所述第一功率转换器的RGD能力。
7.根据权利要求1所述的方法，还包括：当重新平衡连接至所述第一功率转换器的所述至少一个飞跨电容器上的电荷时，启用所述第一功率转换器的RGD能力。
8.根据权利要求1所述的方法，其中，在所述至少一个飞跨电容器上的电荷超过指定阈值之后，所述第二功率转换器的输出端耦合至所述第一功率转换器的输出端。
9.一种将具有降低的栅极驱动（RGD）能力的第一功率转换器的输出端施加到至少第二功率转换器的输出端的方法，包括：
（a）启用并初始化所述第一功率转换器；
（b）将指示所述第一功率转换器的输出电压的电压与第一阈值电压进行比较，以确定所述第一功率转换器是处于独立配置还是并联配置；以及
（c）如果指示所述第一功率转换器的输出电压的电压大于所述第一阈值电压，则：
（1）以并联配置启动所述第一功率转换器；
（2）启用所述第一功率转换器的RGD能力，以将通过所述第一功率转换器的输出端的电流限制到第一水平并且持续达足够时间，以平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；以及
（3）如果所述第一功率转换器的输出电压大于第二阈值电压，则禁用所述第一功率转换器的RGD能力。
10.根据权利要求9所述的方法，还包括：如果所述第一功率转换器的输出电压不大于所述第二阈值电压，则将所述第一功率转换器的功率良好信号线设置成第一状态。
11.根据权利要求9所述的方法，还包括：如果发生影响所述第一功率转换器的故障事件，则重新启用所述第一功率转换器的RGD能力。
12.根据权利要求9所述的方法，还包括：在所述功率转换器的转换比率的动态重新配置期间，重新启用所述第一功率转换器的RGD能力。
13.根据权利要求9所述的方法，还包括：当重新平衡连接至所述第一功率转换器的所述至少一个飞跨电容器上的电荷时，重新启用所述第一功率转换器的RGD能力。
14.一种以独立配置或并联配置之一操作具有降低的栅极驱动（RGD）能力的第一功率转换器的方法，其中，所述第一功率转换器的输出端被施加到至少第二功率转换器的输出端，所述方法包括：
（a）启用并初始化所述第一功率转换器；
（b）将指示所述第一功率转换器的输出电压的电压与第一阈值电压进行比较，以确定所述第一功率转换器是处于独立配置还是并联配置；
（c）如果指示所述第一功率转换器的输出电压的电压小于所述第一阈值电压，则：
（1）将所述第一功率转换器的功率良好信号线设置成第一状态；
（2）以非并联配置启动所述第一功率转换器；
（3）启用所述第一功率转换器的RGD能力，以将通过所述第一功率转换器的输出端的电流限制到第一水平并且持续达足够时间，以平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；
（4）如果所述第一功率转换器的输出电压大于第二阈值电压，则将所述第一功率转换器的功率良好信号线设置成第二状态，并且禁用所述第一功率转换器的RGD能力；以及
（5）如果所述第一功率转换器的输出电压不大于所述第二阈值电压，则将所述第一功率转换器的功率良好信号线保持在所述第一状态；以及
（d）如果所述第一功率转换器的输出电压不小于所述第一阈值电压，则：
（1）以并联配置启动所述第一功率转换器；
（2）启用所述第一功率转换器的RGD能力，以将通过所述第一功率转换器的输出端的电流限制到第二水平并且持续达足够时间，以平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；
（3）如果所述第一功率转换器的输出电压大于第二阈值电压，则禁用所述第一功率转换器的RGD能力；以及
（4）如果所述第一功率转换器的输出电压不大于所述第二阈值电压，则将所述第一功率转换器的功率良好信号线设置成所述第一状态。
15.根据权利要求14所述的方法，还包括：如果发生影响所述第一功率转换器的故障事件，则重新启用所述第一功率转换器的RGD能力。
16.根据权利要求14所述的方法，还包括：在所述功率转换器的转换比率的动态重新配置期间，重新启用所述第一功率转换器的RGD能力。
17.根据权利要求14所述的方法，还包括：当重新平衡连接至所述第一功率转换器的至少一个飞跨电容器上的电荷时，重新启用所述第一功率转换器的RGD能力。
18.一种功率转换器系统，包括：
（a）第一功率转换器，所述第一功率转换器具有降低的栅极驱动（RGD）能力和输出端；以及
（b）至少一个第二功率转换器，所述至少一个第二功率转换器具有耦合至所述第一功率转换器的输出端的输出端；
其中，在所述第一功率转换器从关断状态转变至接通状态期间，启用所述第一功率转换器的RGD能力，以将通过所述第一功率转换器的输出端的电流限制到第一水平并且持续达足够时间，以平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；以及
其中，如果指示所述第一功率转换器的输出电压的电压大于阈值电压，则禁用所述第一功率转换器的RGD能力。
19.根据权利要求18所述的发明，其中，所述第一功率转换器包括功率良好信号线，并且其中，如果指示所述第一功率转换器的输出电压的电压不大于所述阈值电压，则所述功率良好信号线被设置成第一状态。
20.根据权利要求18所述的发明，其中，如果发生影响所述第一功率转换器的故障事件，则重新启用所述第一功率转换器的RGD能力。
21.根据权利要求18所述的发明，其中，在所述第一功率转换器的转换比率的动态重新配置期间，重新启用所述第一功率转换器的RGD能力。
22.根据权利要求18所述的发明，其中，当重新平衡连接至所述第一功率转换器的至少一个飞跨电容器上的电荷时，重新启用所述第一功率转换器的RGD能力。
23.一种功率转换器系统，包括：
（a）第一功率转换器，所述第一功率转换器具有降低的栅极驱动（RGD）能力和输出端；以及
（b）至少一个第二功率转换器，所述至少一个第二功率转换器具有耦合至所述第一功率转换器的输出端的输出端；
其中，如果所述第一功率转换器被启用并被初始化，则所述第一功率转换器被配置成：将指示所述第一功率转换器的输出电压的电压与第一阈值电压进行比较，以确定所述第一功率转换器是处于独立配置还是并联配置；
其中，如果指示所述第一功率转换器的输出电压的电压大于所述第一阈值电压，则启用所述第一功率转换器的RGD能力，以将通过所述第一功率转换器的输出端的电流限制到第一水平持续达足够时间，以平衡连接至所述第一功率转换器的至少一个飞跨电容器的电荷；以及
其中，如果所述第一功率转换器的输出电压大于第二阈值电压，则禁用所述第一功率转换器的RGD能力。
24.根据权利要求23所述的发明，其中，所述第一功率转换器包括功率良好信号线，并且其中，如果所述第一功率转换器的输出电压不大于所述第二阈值电压，则所述功率良好信号线被设置成第一状态。
25.根据权利要求23所述的发明，其中，如果发生影响所述第一功率转换器的故障事件，则启用所述第一功率转换器的RGD能力。
26.根据权利要求23所述的发明，其中，在所述第一功率转换器的转换比率的动态重新配置期间，启用所述第一功率转换器的RGD能力。
27.根据权利要求23所述的发明，其中，当重新平衡连接至所述第一功率转换器的至少一个飞跨电容器上的电荷时，启用所述第一功率转换器的RGD能力。
28.一种启动并联连接至公共输出端的多个功率转换器的方法，包括：对于所述多个功率转换器中的每个功率转换器，
（a）如果第一指示信号和第二指示信号都处于第一状态，则将所述第一指示信号设置成第二状态，以指示所述功率转换器的电荷平衡没有完成；
（b）如果所述第一指示信号和所述第二指示信号不都处于所述第一状态，则将所述第二指示信号设置成所述第二状态，以指示所述功率转换器没有准备好进入全功率操作模式并且所述功率转换器的电荷平衡没有完成；
（c）平衡连接至所述功率转换器的至少一个飞跨电容器上的电荷；
（d）将所述第一指示信号设置成所述第一状态，以指示所述功率转换器的电荷平衡已经完成；
（e）等待从所有其他功率转换器接收到处于所述第一状态的第一指示信号，并且然后执行所述功率转换器的软启动；以及
（f）如果所述第二指示信号处于所述第二状态，则将所述第二指示信号设置成所述第二状态，以指示所述功率转换器的软启动已经完成。
29.一种启动并联连接至公共输出端的多个功率转换器的方法，包括：对于所述多个功率转换器中的每个功率转换器，
（a）如果第一指示信号和第二指示信号都处于第一状态，则将所述第一指示信号设置成第二状态，以指示所述功率转换器的电荷平衡没有完成；
（b）如果所述第一指示信号和所述第二指示信号不都处于所述第一状态，则将所述第二指示信号设置成所述第二状态，以指示所述功率转换器没有准备好进入全功率操作模式并且所述功率转换器的电荷平衡没有完成；
（c）平衡连接至所述功率转换器的至少一个飞跨电容器上的电荷；
（d）将所述第一指示信号设置成所述第一状态，以指示所述功率转换器的电荷平衡已经完成；
（e）确定所述第一指示信号是否处于所述第一状态以及超时时段是否已经到期；
（f）如果所述第一指示信号不处于所述第一状态或者如果所述超时时段没有到期，则重新开始所述超时时段并且重复步骤（a）至步骤（e）；
（g）如果所述第一指示信号处于所述第一状态并且如果所述超时时段已经到期，则执行所述功率转换器的软启动；
（h）如果所述第二指示信号处于所述第二状态，则将所述第二指示信号设置成所述第一状态，以指示所述功率转换器的软启动已经完成；
（i）确定所述第二指示信号是否处于所述第一状态；
（j）如果所述第二指示信号不处于所述第一状态，则重新开始所述超时时段并且重复步骤（a）至步骤（i）；以及
（k）如果所述第二指示信号处于所述第一状态，则继续进行至所述全功率操作模式。
30.一种功率转换器系统，包括并联连接至公共输出端的具有降低的栅极驱动（RGD）能力的多个功率转换器集成电路（IC），其中，多个功率转换器中的每个功率转换器被配置成：
（a）将第一指示信号设置成第一状态，以指示所述功率转换器的电荷平衡没有完成；
（b）平衡连接至所述功率转换器的至少一个飞跨电容器上的电荷；
（c）将所述第一指示信号设置成第二状态，以指示所述功率转换器的电荷平衡已经完成；以及
（d）等待从所有其他功率转换器接收到处于所述第二状态的第一指示信号，并且然后执行所述功率转换器的软启动。
CN202480026190.6A 2023-03-17 2024-03-14 在并联功率转换器中进行切相 Pending CN120958711A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18/185,912 US20240313634A1 (en) 2023-03-17 2023-03-17 Phase Shedding in Parallel Power Converters
US18/185,912 2023-03-17
PCT/JP2024/010133 WO2024195703A1 (en) 2023-03-17 2024-03-14 Phase shedding in parallel power converters

Publications (1)

Publication Number Publication Date
CN120958711A true CN120958711A (zh) 2025-11-14

Family

ID=90571854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202480026190.6A Pending CN120958711A (zh) 2023-03-17 2024-03-14 在并联功率转换器中进行切相

Country Status (3)

Country Link
US (1) US20240313634A1 (zh)
CN (1) CN120958711A (zh)
WO (1) WO2024195703A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12463537B2 (en) * 2023-09-06 2025-11-04 Samsung Electronics Co., Ltd. Methods and devices for compact voltage supply switching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US10263514B1 (en) 2018-03-13 2019-04-16 Psemi Corporation Selectable conversion ratio DC-DC converter
US10819237B1 (en) * 2019-05-06 2020-10-27 Texas Instruments Incorporated Gate voltage plateau completion circuit for DC/DC switching converters
US10992226B1 (en) * 2020-03-03 2021-04-27 Psemi Corporation Startup detection for parallel power converters
US11942860B2 (en) * 2021-05-26 2024-03-26 Murata Manufacturing Co., Ltd. Dynamic division ratio charge pump switching

Also Published As

Publication number Publication date
WO2024195703A1 (en) 2024-09-26
US20240313634A1 (en) 2024-09-19

Similar Documents

Publication Publication Date Title
TWI807250B (zh) 切換電容式降壓電力轉換器的啟動
US11368086B2 (en) Selectable conversion ratio DC-DC converter
EP3485562B1 (en) Balancing charge pump circuits
US11646665B2 (en) Efficient bootstrap supply generators for multi-level power converters
CN115211012A (zh) 用于并联电力转换器的启动检测
US11942860B2 (en) Dynamic division ratio charge pump switching
US12341501B2 (en) Accurate reduced gate-drive current limiter
US20250266763A1 (en) Reduced gate drive for power converter with dynamically switching ratio
WO2021194784A1 (en) High efficiency bidirectional charge balancing of battery cells
CN120958711A (zh) 在并联功率转换器中进行切相
CN111585428A (zh) 浪涌电流限制器
US20250226740A1 (en) Constant Power Startup for Power Converter
US20240396444A1 (en) Adaptive Charge Pump Voltage Supply Frequency Switch
US20240235369A9 (en) Enhanced Gate Driver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication