CN120857496A - 半导体器件及其制造方法、电子设备 - Google Patents

Abstract

一种半导体器件及其制造方法、电子设备，半导体器件包括：一个或多个存储单元，以及第一字线、第二字线、第一位线和第二位线；所述存储单元包括：第一晶体管和第二晶体管；所述第一栅极与所述参考电极相对设置且互相绝缘，形成柱状结构；所述第一位线位于所述第一栅极远离所述参考电极一侧；所述第一半导体层环绕所述柱状结构的侧壁设置，至少部分所述第一半导体层的内表面与所述参考电极直接接触，至少部分所述第一半导体层的外表面与所述第一位线直接接触；所述第二栅极环绕所述第一半导体层，所述第二栅极均与所述第一半导体层和所述第一位线绝缘；简化了生产工艺。

Description

半导体器件及其制造方法、电子设备

技术领域

本公开实施例涉及半导体技术，尤指一种半导体器件及其制造方法、电子设备。

背景技术

随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。

为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种半导体器件，包括：设置在基底上的一个或多个存储单元，以及第一字线、第二字线、第一位线和第二位线；所述存储单元包括：第一晶体管和第二晶体管；

所述第一晶体管为双栅结构，所述第一晶体管包括第一栅极、第一半导体层、第二栅极和参考电极；

所述第一栅极与所述第一字线连接，所述第一栅极与所述参考电极相对设置且互相绝缘，形成柱状结构；

所述第一位线位于所述第一栅极远离所述参考电极的一侧；

所述第一半导体层环绕所述柱状结构的侧壁设置，至少部分所述第一半导体层的内表面与所述参考电极直接接触，至少部分所述第一半导体层的外表面与所述第一位线直接接触；

所述第二栅极环绕所述第一半导体层的外表面的部分区域，所述第二栅极与所述第一半导体层和所述第一位线均绝缘；

所述第二晶体管包括第三栅极和第二半导体层，所述第二半导体层环绕所述第三栅极的侧壁且互相绝缘，至少部分所述第二半导体层与所述第二栅极连接，至少部分所述第二半导体层与所述第二位线连接。

在一示例性实施例中，还包括参考信号线，所述参考信号线沿着垂直于基底的方向延伸，所述参考电极是所述参考信号线的一部分。

在一示例性实施例中，所述参考电极在平行于所述基底方向的截面为U形，所述参考电极的U形开口朝向所述第一位线。

在一示例性实施例中，还包括绝缘层，所述绝缘层的形状包括环形，所述绝缘层环绕所述第一栅极的侧壁，至少部分所述绝缘层设置在所述第一栅极与所述参考电极之间，至少部分所述绝缘层设置在所述第一栅极与所述第一半导体层之间。

在一示例性实施例中，所述绝缘层包括遮挡层和第一绝缘层，所述遮挡层填充于所述参考电极的所述U形开口中，所述第一绝缘层覆盖所述参考电极中朝向所述第一栅极的两个端面。

在一示例性实施例中，所述绝缘层还包括第二栅极绝缘层，所述第二栅极绝缘层环绕所述第一栅极的侧壁，所述第二栅极绝缘层与所述第一栅极的侧壁接触，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述遮挡层之间，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述第一绝缘层之间，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述第一半导体层之间。

在一示例性实施例中，所述第一半导体层的形状包括环形。

在一示例性实施例中，还包括第一栅极绝缘层，至少部分所述第一栅极绝缘层设置在所述第一半导体层与所述第二栅极之间。

在一示例性实施例中，所述第一栅极绝缘层在平行于所述基底方向的截面为U形，所述第一栅极绝缘层的U形开口朝向所述第一位线，并与所述第一位线接触；所述第二栅极在平行于所述基底方向的截面为U形，所述第二栅极的U形开口朝向所述第一位线。

在一示例性实施例中，所述第一栅极绝缘层中朝向所述第一位线的端面设置有第二绝缘层，所述第二绝缘层将所述第二栅极与所述第一位线隔开。

在一示例性实施例中，所述第二半导体层的形状包括环状。

在一示例性实施例中，多个存储单元沿垂直于基底的方向堆叠，在垂直于基底方向相邻的存储单元的第一半导体层相互断开。

在一示例性实施例中，多个存储单元沿垂直于基底的方向堆叠，在垂直于基底方向相邻的存储单元的第二栅极相互断开。

本公开实施例还提供了一种半导体器件的制造方法，包括：

在基底上形成交替设置的第一绝缘介质层和第二绝缘介质层，形成堆叠结构；

在堆叠结构中形成隔离槽，在所述隔离槽内填充隔离材料，形成第一隔离层；

在堆叠结构中形成第一孔洞；

在所述第一孔洞的侧壁形成初始第二栅极；

在所述初始第二栅极上形成第一栅极绝缘层；

在所述第一栅极绝缘层上形成第一半导体层；

形成覆盖所述第一半导体层的第二导电薄膜，并通过第二遮挡薄膜填充所述第一孔洞；

刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，所述第二孔洞将至少部分第二导电薄膜暴露，保留的第二遮挡薄膜形成第二遮挡层；

刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成包含参考电极的参考信号线；

在所述第二孔洞中形成第一栅极，所述第一栅极与所述参考信号线绝缘；

在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分初始第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露；

刻蚀去除暴露的初始第二栅极，形成第二栅极；将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层；

在所述第一沟槽的内壁上形成第一位线，所述第一位线与暴露的第一半导体层连接，所述第一位线通过所述第二绝缘层与所述第二栅极隔离；在所述第二沟槽的内壁上形成第二位线；

在堆叠结构中形成第三孔洞，所述第三孔洞将至少部分第二栅极和至少部分第二位线暴露；

在所述第三孔洞的内壁上依次形成互相绝缘的第二半导体层和第三栅极，所述第二半导体层分别与暴露的第二栅极和第二位线连接，所述第三栅极填充所述第三孔洞。

在一示例性实施例中，包括：

通过第一次光刻工艺，在堆叠结构中形成隔离槽；

通过第二次光刻工艺，在堆叠结构中形成第一孔洞；

通过第三次光刻工艺，刻蚀去除所述第一孔洞中的部分第二遮挡薄膜；

通过第四次光刻工艺，在堆叠结构中形成第一沟槽和第二沟槽；

通过第五次光刻工艺，在堆叠结构中形成第三孔洞。

在一示例性实施例中，在所述第一孔洞的侧壁形成初始第二栅极，包括：

所述第一孔洞包括交替设置的第一过孔和第二过孔，所述第一过孔位于所述第一绝缘介质层中，暴露所述第一绝缘介质层的侧壁，所述第二过孔位于所述第二绝缘介质层中，暴露所述第二绝缘介质层的侧壁；

通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除所述第一过孔暴露的部分所述第一绝缘介质层，形成第三过孔，所述第二过孔的边缘相对所述第三过孔的侧壁凸出；

通过原子层沉积工艺，在堆叠结构上沉积一层第一导电薄膜，至少部分第一导电薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面，至少部分第一导电薄膜覆盖第三过孔的侧壁；

刻蚀去除第二过孔侧壁上的第一导电薄膜，以及第二过孔边缘的上表面和下表面上的第一导电薄膜；保留第三过孔侧壁上的第一导电薄膜，形成初始第二栅极。

在一示例性实施例中，在所述第一栅极绝缘层上形成第一半导体层，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一半导体薄膜，至少部分第一半导体薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面；至少部分第一半导体薄膜覆盖第三过孔侧壁对应的第一栅极绝缘层；

通过原子层沉积工艺，在堆叠结构上沉积一层第一遮挡薄膜，至少部分第一遮挡薄膜覆盖第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；至少部分第一遮挡薄膜覆盖第三过孔侧壁对应的第一半导体薄膜；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一遮挡薄膜；保留第三过孔侧壁对应的第一遮挡薄膜，形成第一遮挡层；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；通过第一遮挡层遮挡第三过孔侧壁对应的第一半导体薄膜，使第三过孔侧壁对应的第一半导体薄膜被保留，形成第一半导体层。

在一示例性实施例中，刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，包括：

第一孔洞包括第一区域和第二区域，通过第三次光刻工艺，刻蚀去除第一区域的第二遮挡薄膜，形成第二孔洞，保留第二区域的第二遮挡薄膜，保留的第二区域的第二遮挡薄膜形成第二遮挡层，第二孔洞将第一区域的第二过孔侧壁的第二导电薄膜暴露，第一区域的第三过孔中残留有第二遮挡薄膜。

在一示例性实施例中，刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成包含参考电极的参考信号线，包括：

先通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除，第一区域的第三过孔中残留的第二遮挡薄膜，以及第二区域的部分第二遮挡层，暴露第三过孔侧壁对应的第二导电薄膜，以及第二过孔边缘的上表面和下表面的第二导电薄膜；

随后，通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁的第二导电薄膜、第二过孔边缘的上表面和下表面的第二导电薄膜以及第三过孔侧壁对应的第二导电薄膜；通过第二遮挡层遮挡第二区域中的第二导电薄膜，保留第二区域中的第二导电薄膜，形成包含参考电极的参考信号线。

在一示例性实施例中，在所述第二孔洞中形成第一栅极，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一绝缘薄膜，至少部分第一绝缘薄膜覆盖第一区域中第二过孔的侧壁，至少部分第一绝缘薄膜覆盖第一区域中第二过孔边缘的上表面和下表面；至少部分第一绝缘薄膜覆盖第一区域中第三过孔侧壁上的第一半导体层；至少部分第一绝缘薄膜覆盖第二区域中第二遮挡层以及参考电极的两个端面；

通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁以及第二区域中第二遮挡层上的第一绝缘薄膜；保留第二区域中参考电极的两个端面上的第一绝缘薄膜，形成第一绝缘层；

通过原子层沉积工艺，先在堆叠结构上沉积一层第三栅极绝缘层，至少部分第三栅极绝缘层覆盖第一区域中第二过孔的侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁对应的第一半导体层；至少部分第三栅极绝缘层覆盖第二区域中第二遮挡层以及第一绝缘层；

通过化学气相沉积工艺，采用导电材料填充第二孔洞，形成第一字线，第一字线与第一半导体层相对的区域形成第一栅极。

在一示例性实施例中，在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分初始第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露，包括：

在堆叠结构远离基底一侧的表面上形成掩膜层；

通过掩膜层遮挡，在堆叠结构中形成第一沟槽和第二沟槽，第一沟槽将第一孔洞一侧对应的第一绝缘介质层的侧壁暴露，第二沟槽将第一孔洞另一侧对应的第一绝缘介质层的侧壁暴露；

通过横向湿刻工艺，将第一沟槽暴露的第一绝缘介质层刻蚀去除，形成第一横向槽，第一横向槽将第二栅极暴露；

通过横向湿刻工艺，将第二沟槽暴露的第一绝缘介质层刻蚀去除部分，形成第二横向槽。

在一示例性实施例中，刻蚀去除暴露的初始第二栅极，形成第二栅极；将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层，包括：

通过湿刻工艺，刻蚀去除第一横向槽暴露的第二栅极，将第一栅极绝缘层的侧壁暴露，以及形成第二栅极的端面；

通过原子层沉积工艺，在堆叠结构上沉积一层第二绝缘薄膜，至少部分第二绝缘薄膜覆盖第一横向槽暴露的第二栅极端面和第一栅极绝缘层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

过湿刻工艺，刻蚀去除第二绝缘薄膜和部分第一栅极绝缘层，将第一半导体层的侧壁暴露，仅保留第二栅极端面上的第二绝缘薄膜，保留的第二绝缘薄膜形成第二绝缘层。

在一示例性实施例中，在所述第一沟槽的内壁上形成第一位线，在所述第二沟槽的内壁上形成第二位线，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第三导电薄膜，至少部分第三导电薄膜覆盖第一横向槽暴露的第二绝缘层和第一半导体层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

刻蚀去除第三导电薄膜，保留第一横向槽侧壁上的第三导电薄膜，形成第一位线；以及保留第二横向槽侧壁上的第三导电薄膜，形成第二位线；

通过化学气相沉积工艺，在第一沟槽和第二沟槽内填充隔离材料，形成第二隔离层。

在一示例性实施例中，通过一次图案化过程在同一个导电薄膜上形成所述第一位线和所述第二位线。

本公开实施例还提供了一种电子设备，包括上述任一实施例所述的半导体器件。

本申请半导体器件的结构简单，有利于实现批量生产，降低成本。

本申请半导体器件的制造方法，在制造过程中可以减少光刻工艺的步骤，且不同光刻工艺的光刻区域不重叠，降低了工艺难度和生产成本。

本申请半导体器件可以通过一次刻蚀工艺，采用相同的导电薄膜形成第一位线和第二位线，减少了工艺步骤，降低了工艺难度和生产成本。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和优点可通过在说明书以及附图中所特别指出的结构来实现和获得。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本发明的技术方案，并不构成对技术方案的限制。

图1为一示例性实施例提供的半导体器件的等效电路图；

图2为一示例性实施例提供的半导体器件的存储单元的结构示意图；

图3a为一示例性实施例提供的半导体器件的立体图；

图3b为一示例性实施例提供的半导体器件在平行于基底方向横截面的示意图；

图3c为一示例性实施例提供的半导体器件在垂直于基底方向的剖视图；

图3d为一示例性实施例提供的半导体器件在垂直于基底方向的剖视图；

图3e为一示例性实施例提供的半导体器件纵截面的示意图；

图4为示例性实施例提供的半导体器件的制造过程中形成堆叠结构后的立体图；

图5a为示例性实施例提供的半导体器件的制造过程中形成第一隔离层后的立体图；

图5b为示例性实施例提供的半导体器件的制造过程中形成第一隔离层后在平行于基底方向横截面的示意图；

图6a为示例性实施例提供的半导体器件的制造过程中形成第一孔洞后的立体图图；

图6b为示例性实施例提供的半导体器件的制造过程中形成第一孔洞后在平行于基底方向横截面的示意图；

图7a为示例性实施例提供的半导体器件的制造过程中形成第三过孔后的立体图图；

图7b为示例性实施例提供的半导体器件的制造过程中形成第三过孔后在平行于基底方向横截面的示意图；

图7c为示例性实施例提供的半导体器件的制造过程中形成第三过孔后纵截面的示意图；

图8a为示例性实施例提供的半导体器件的制造过程中形成第一导电薄膜后的立体图；

图8b为示例性实施例提供的半导体器件的制造过程中形成第一导电薄膜后在平行于基底方向横截面的示意图；

图9a为示例性实施例提供的半导体器件的制造过程中形成第二栅极后的立体图；

图9b为示例性实施例提供的半导体器件的制造过程中形成第二栅极后在平行于基底方向横截面的示意图；

图9c为示例性实施例提供的半导体器件的制造过程中形成第二栅极后纵截面的示意图；

图10a为示例性实施例提供的半导体器件的制造过程中形成第一栅极绝缘层后的立体图；

图10b为示例性实施例提供的半导体器件的制造过程中形成第一栅极绝缘层后在平行于基底方向横截面的示意图；

图10c为示例性实施例提供的半导体器件的制造过程中形成第一栅极绝缘层后的纵截面图；

图11a为示例性实施例提供的半导体器件的制造过程中形成第一半导体薄膜后的立体图；

图11b为示例性实施例提供的半导体器件的制造过程中形成第一半导体薄膜后在平行于基底方向横截面的示意图；

图12a为示例性实施例提供的半导体器件的制造过程中形成第一遮挡薄膜后的立体图；

图12b为示例性实施例提供的半导体器件的制造过程中形成第一遮挡薄膜后在平行于基底方向横截面的示意图；

图13a为示例性实施例提供的半导体器件的制造过程中形成第一遮挡层后的立体图；

图13b为示例性实施例提供的半导体器件的制造过程中形成第一遮挡层后在平行于基底方向的横截面；

图13c为示例性实施例提供的半导体器件的制造过程中形成第一遮挡层后的纵截面图；

图14a为示例性实施例提供的半导体器件的制造过程中形成第一半导体层后的立体图；

图14b为示例性实施例提供的半导体器件的制造过程中形成第一半导体层后在平行于基底方向横截面的示意图；

图15a为示例性实施例提供的半导体器件的制造过程中去除第一遮挡层后的立体图；

图15b为示例性实施例提供的半导体器件的制造过程中去除第一遮挡层后在平行于基底方向横截面的示意图；

图15c为示例性实施例提供的半导体器件的制造过程中去除第一遮挡层后的纵截面图；

图16a为示例性实施例提供的半导体器件的制造过程中形成第二导电薄膜和第二遮挡薄膜后的立体图；

图16b为示例性实施例提供的半导体器件的制造过程中形成第二导电薄膜和第二遮挡薄膜后在平行于基底方向横截面的示意图；

图17a为示例性实施例提供的半导体器件的制造过程中形成第二孔洞和第二遮挡层后的立体图；

图17b为示例性实施例提供的半导体器件的制造过程中形成第二孔洞和第二遮挡层后在平行于基底方向横截面的示意图；

图17c为示例性实施例提供的半导体器件的制造过程中形成第二孔洞和第二遮挡层后的纵截面图；

图18a为示例性实施例提供的半导体器件的制造过程中形成参考电极后的立体图；

图18b为示例性实施例提供的半导体器件的制造过程中形成参考电极后在平行于基底方向横截面的示意图；

图19a为示例性实施例提供的半导体器件的制造过程中形成第一绝缘薄膜后的立体图；

图19b为示例性实施例提供的半导体器件的制造过程中形成第一绝缘薄膜后在平行于基底方向横截面的示意图；

图20a为示例性实施例提供的半导体器件的制造过程中形成第一绝缘层后的立体图；

图20b为示例性实施例提供的半导体器件的制造过程中形成第一绝缘层后在平行于基底方向横截面的示意图；

图21a为示例性实施例提供的半导体器件的制造过程中形成第三栅极绝缘层和第一栅极后的立体图；

图21b为示例性实施例提供的半导体器件的制造过程中形成第三栅极绝缘层和第一栅极后在平行于基底方向横截面的示意图；

图21c为示例性实施例提供的半导体器件的制造过程中形成第三栅极绝缘层和第一栅极后的纵截面图；

图22a为示例性实施例提供的半导体器件的制造过程中形成第一沟槽和第二沟槽后的立体图；

图22b为示例性实施例提供的半导体器件的制造过程中形成第一沟槽和第二沟槽后在平行于基底方向横截面的示意图；

图22c为示例性实施例提供的半导体器件的制造过程中形成第一沟槽和第二沟槽后的纵截面图；

图23a为示例性实施例提供的半导体器件的制造过程中形成第一横向槽和第二横向槽后的立体图；

图23b为示例性实施例提供的半导体器件的制造过程中形成第一横向槽和第二横向槽后在平行于基底方向横截面的示意图；

图23c为示例性实施例提供的半导体器件的制造过程中形成第一横向槽和第二横向槽后的纵截面图；

图24a为示例性实施例提供的半导体器件的制造过程中暴露第一栅极绝缘层后的立体图；

图24b为示例性实施例提供的半导体器件的制造过程中暴露第一栅极绝缘层后在平行于基底方向横截面的示意图；

图24c为示例性实施例提供的半导体器件的制造过程中暴露第一栅极绝缘层后的纵截面图；

图25a为示例性实施例提供的半导体器件的制造过程中形成第二绝缘薄膜后的立体图；

图25b为示例性实施例提供的半导体器件的制造过程中形成第二绝缘薄膜后在平行于基底方向横截面的示意图；

图26a为示例性实施例提供的半导体器件的制造过程中形成第二绝缘层以及暴露第一半导体层后的立体图；

图26b为示例性实施例提供的半导体器件的制造过程中形成第二绝缘层以及暴露第一半导体层后在平行于基底方向横截面的示意图；

图27a为示例性实施例提供的半导体器件的制造过程中形成第三导电薄膜后的立体图；

图27b为示例性实施例提供的半导体器件的制造过程中形成第三导电薄膜后在平行于基底方向横截面的示意图；

图28a为示例性实施例提供的半导体器件的制造过程中形成第一位线和第二位线后的立体图；

图28b为示例性实施例提供的半导体器件的制造过程中形成第一位线和第二位线后在平行于基底方向横截面的示意图；

图28c为示例性实施例提供的半导体器件的制造过程中形成第一位线和第二位线后的纵截面图；

图29a为示例性实施例提供的半导体器件的制造过程中形成第二隔离层后的立体图；

图29b为示例性实施例提供的半导体器件的制造过程中形成第二隔离层后在平行于基底方向横截面的示意图；

图30a为示例性实施例提供的半导体器件的制造过程中形成第三孔洞后的立体图；

图30b为示例性实施例提供的半导体器件的制造过程中形成第三孔洞后在平行于基底方向横截面的示意图；

图31a为示例性实施例提供的半导体器件的制造过程中形成第三横向槽后的立体图；

图31b为示例性实施例提供的半导体器件的制造过程中形成第三横向槽后的纵截面图。

具体实施方式

下文中将结合附图对本公开实施例进行详细说明。在不冲突的情况下，本公开实施例及实施例中的特征可以相互任意组合。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。

本公开的实施方式并不一定限定附图所示尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。

本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，并不表示任何顺序、数量或者重要性。

在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在公开中说明的词句，根据情况可以适当地更换。

在本公开中，晶体管是指至少包括栅极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(也称为漏电极端子、漏区域或漏电极)与源电极(也称为源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。

在本公开中，“平行”是指大约平行或几乎平行，比如，两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指大约垂直，比如，两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成。“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

本公开实施例中的“A和B为一体式结构”可以是指在微观结构上无明显的断层或间隙等明显的分界界面。一般地，在一个膜层上图案化形成连接的膜层为一体式。比如A和B使用相同的材料成一个膜层并通过同一次图案化工艺同时形成具有连接关系的结构。

本公开实施例提供一种半导体器件，包括：设置在基底上的一个或多个存储单元，以及第一字线、第二字线、第一位线和第二位线；所述存储单元包括：第一晶体管和第二晶体管；

所述第一晶体管为双栅结构，所述第一晶体管包括第一栅极、第一半导体层、第二栅极和参考电极；

所述第一栅极与所述第一字线连接，所述第一栅极与所述参考电极相对设置且互相绝缘，形成柱状结构；

所述第一位线位于所述第一栅极远离所述参考电极的一侧；

所述第一半导体层环绕所述柱状结构的侧壁设置，至少部分所述第一半导体层的内表面与所述参考电极直接接触，至少部分所述第一半导体层的外表面与所述第一位线直接接触；

所述第二栅极环绕所述第一半导体层的外表面的部分区域，所述第二栅极与所述第一半导体层和所述第一位线均绝缘；

所述第二晶体管包括第三栅极和第二半导体层，所述第二半导体层环绕所述第三栅极的侧壁且互相绝缘，至少部分所述第二半导体层与所述第二栅极连接，至少部分所述第二半导体层与所述第二位线连接。

下面通过一些示例性实施例对本公开显示基板进行举例说明。

图1为一示例性实施例提供的半导体器件的等效电路图。在一示例性实施例中，如图1所示，本公开实施例半导体器件可以为2T0C结构，可以包括第一晶体管T1和第二晶体管T2，第一晶体管T1可以为双栅结构，第一晶体管T1分别与第一字线1和第一位线2连接。第二晶体管T2可以为单栅结构，第二晶体管T2分别与第二字线4和第二位线3连接。

在一示例性实施例中，第一晶体管T1可以包括第一栅极、第一半导体层、第二栅极41和参考电极42，第一晶体管T1的第一栅极与第一字线1连接，第一晶体管T1的第二栅极41可以与第二晶体管T2连接，第一栅极和第二栅极41均与第一半导体层互相绝缘；第一半导体层的第一接触端与第一位线2连接，第一半导体层的第二接触端与参考电极42连接；参考电极42与第一栅极相互绝缘，与第一半导体层连接。

在一示例性实施例中，本公开实施例半导体器件还包括参考信号线，所述参考电极42与参考信号线连接。

在一示例性实施例中，第二晶体管T2可以包括第三栅极和第二半导体层，第二晶体管T2的第三栅极与第二字线4连接；第二半导体层的第一接触端与第二位线3连接，第二半导体层的第二接触端与第一晶体管T1的第二栅极41连接。

图2为一示例性实施例提供的半导体器件的存储单元的结构示意图。在一示例性实施例中，如图2所示，在平行于基底方向的平面，本公开实施例半导体器件可以包括设置在基底上的至少一个存储单元100，以及第一字线1、第一位线2、第二字线4和第二位线3。第一字线1和第二字线4均沿着垂直于基底的方向延伸，第一字线1和第二字线4的形状均包括线状。第一位线2和第二位线3均沿着平行于基底的方向延伸，且第一位线2和第二位线3大致平行，第一位线2和第二位线3的形状均包括线状。存储单元100可以包括设置在基底上的第一晶体管和第二晶体管。

在一示例性实施例中，第一晶体管可以包括第一栅极1-1、第一半导体层81、第二栅极41和参考电极42。第一栅极1-1与第一字线1连接成一体，作为第一字线1的一部分，第一栅极1-1的形状包括沿着垂直于基底设置的柱状；参考电极42垂直于基底，参考电极42的形状包括层状，参考电极42与第一栅极1-1相对设置，参考电极42与第一栅极1-1之间设置有绝缘层110，绝缘层110环绕第一栅极1-1的侧壁设置。第一半导体层81的形状包括沿着垂直于基底的方向延伸的环状，第一半导体层81环绕上述柱状结构的侧壁，第一半导体层81与第一栅极1-1之间设置有绝缘层110。第二栅极41在平行于所述基底方向的截面为U形，第二栅极41环绕第一半导体层81的外侧壁，第二栅极41与第一半导体层81之间设置有第一栅极绝缘层51，第一栅极绝缘层51环绕第一半导体层81的侧壁，第一栅极绝缘层51将第二栅极41与第一半导体层81隔离。

在一示例性实施例中，绝缘层110的形状包括垂直于基底的环形，绝缘层110环绕第一栅极1-1的侧壁，至少部分所述绝缘层设置在所述第一栅极与所述参考电极之间，至少部分所述绝缘层设置在所述第一栅极与所述第一半导体层之间。绝缘层110侧壁的内表面与第一栅极1-1的侧壁连接，绝缘层110远离第一位线2一侧的侧壁与参考电极42的侧壁连接。

在一示例性实施例中，参考电极42位于第一栅极1-1远离第一位线2一侧，参考电极42与第一栅极1-1之间设置有绝缘层110。在平行于基底方向的截面上，参考电极42与第一栅极1-1相对部分的形状包括U形，U形的开口朝向第一栅极1-1，绝缘层110远离第一位线2一侧填充U形。

在一示例性实施例中，参考电极42、绝缘层110与第一栅极1-1组合形成柱状结构，柱状结构垂直于基底，柱状结构在平行于基底方向的截面包括圆形、椭圆形、矩形等。

在一示例性实施例中，沿垂直于基底堆叠的多个存储单元的柱状结构为一体式设置，形成线状。

在一示例性实施例中，第一位线2和参考电极42位于第一栅极1-1的相对两侧。第一半导体层81的形状包括垂直于基底的矩形环状，第一半导体层81环绕上述柱状结构的侧壁，第一半导体层81包括第一侧壁、第二侧壁、第三侧壁和第四侧壁，第一侧壁位于靠近第一位线2的一侧，第二侧壁位于远离第一位线2的一侧，第三侧壁和第四侧壁相对设置，第三侧壁和第四侧壁的两端分别与第一侧壁和第二侧壁连接。第一侧壁的外表面与第一位线2直接接触，第二侧壁的内表面与参考电极42直接接触，第二侧壁、第三侧壁和第四侧壁的外表面均与第一栅极绝缘层51直接接触。

在一示例性实施例中，第一栅极绝缘层51位于第一半导体层81远离上述柱状结构的一侧，第一栅极绝缘层51在平行于基底方向的截面包括U形，第一栅极绝缘层51环绕第一半导体层81的侧壁。第一栅极绝缘层51的U形开口朝向第一位线2，第一栅极绝缘层51的中朝向所述第一位线的端面设置有第二绝缘层112，第二绝缘层112与第一位线2连接，第二绝缘层112将第二栅极41与第一位线2隔开。示例的，第一栅极绝缘层51包括第五侧壁、第六侧壁和第七侧壁，第五侧壁位于远离第一位线2一侧，第六侧壁和第七侧壁相对设置，第六侧壁和第七侧壁远离第一位线2的一端分别与第五侧壁连接，第六侧壁和第七侧壁靠近第一位线2的一端均设置有第二绝缘层112，第二绝缘层112与第一位线2连接，第二绝缘层112将第二栅极41与第一位线2隔开。第五侧壁、第六侧壁和第七侧壁的内表面均与第一半导体层81的侧壁连接，第五侧壁、第六侧壁和第七侧壁的外表面均与第二栅极41的侧壁连接。

在一示例性实施例中，第二栅极41位于第一栅极绝缘层51远离上述柱状结构的一侧，第二栅极41在平行于基底方向的截面包括U形，第二栅极41的U形开口朝向第一位线2，第二栅极41包括第八侧壁、第九侧壁和第十侧壁，第八侧壁位于远离第一位线2一侧，第九侧壁和第十侧壁相对设置，第九侧壁和第十侧壁远离第一位线2的一端分别与第八侧壁连接，第九侧壁和第十侧壁靠近第一位线2的一端通过第一栅极绝缘层51的第二绝缘层112与第一位线2绝缘。第八侧壁、第九侧壁和第十侧壁的内表面均与第一栅极绝缘层51的侧壁连接，第八侧壁的外表面与第二晶体管的第二半导体层82连接。

在一示例性实施例中，第二晶体管可以包括第三栅极4-1和第二半导体层82。第三栅极4-1的形状包括沿着垂直于基底设置的柱状，第三栅极4-1与第二字线4连接成一体，作为第二字线4一部分；第二半导体层82的形状包括沿着垂直于基底设置的环状，第二半导体层82环绕第三栅极4-1的侧壁，在第二半导体层82与第三栅极4-1之间设置有第三栅极绝缘层53，第三栅极绝缘层53的形状包括沿着垂直于基底设置的环状，第三栅极绝缘层53将第二半导体层82与第三栅极4-1隔开。第二半导体层82的第一侧与第二位线3连接，第二半导体层82的第二侧与第二栅极41连接。

图3a为一示例性实施例提供的半导体器件的立体图；图3b为一示例性实施例提供的半导体器件在平行于基底方向横截面的示意图；图3e为一示例性实施例提供的半导体器件纵截面的示意图。其中，图3b可以为图3a中A-A’方向的剖视图，图3e可以为图3a中D-D’方向的剖视图。在一示例性实施例中，如图3a、图3b和图3e所示，本公开实施例半导体器件可以包括沿垂直于基底101方向堆叠的多个存储单元。所述第一字线1和第二字线4均沿着垂直于所述基底101的方向延伸且贯穿不同层的所述存储单元。所述第一字线1与第一半导体层81相对的区域形成第一栅极1-1，所述第二字线4与第二半导体层82相对的区域形成第三栅极4-1。在垂直于基底的方向上相邻的第一半导体层81之间互相断开。在垂直于基底的方向上相邻的第二栅极41之间互相断开。在垂直于基底的方向上相邻的第二半导体层82连接成一体。

在一示例性实施例中，本公开实施例半导体器件还包括参考信号线6，参考信号线6可以是供给高电平或低电平，或者，参考信号线6是接地的信号线。参考信号线6的形状均包括线状，参考信号线6垂直于基底，贯穿不同的存储单元，参考电极42与参考信号线6连接成一体，作为参考信号线6的一部分。

在一示例性实施例中，半导体器件还包括第二隔离层105，第二隔离层105沿着第二方向D2延伸，第二隔离层105位于在第一方向D1上相邻的第二位线3之间，将相邻第二位线3隔离。

在一示例性实施例中，半导体器件还包括第一隔离层104，第一隔离层104的形状包括矩形，第一隔离层104沿着第一方向D1延伸，多个第一隔离层104沿着第一方向D1间隔排布，在第一方向D1上相邻的第一隔离层104之间设置有第一位线2、第二位线3和第二隔离层105中的至少一个；多个第二隔离层104沿着第一方向D1间隔排布，在第二方向D2上相邻的第一隔离层104之间设置有存储单元。

在一示例性实施例中，第一栅极1-1沿垂直基底方向延伸，第一栅极1-1的侧壁被至少部分第一半导体层81环绕，第一栅极1-1在平行于基底方向的截面可以为圆形、椭圆或矩形、方形等不限，第一栅极1-1在平行于基底方向的截面与第一栅极1-1所在的孔洞的形状相适应。

在一示例性实施例中，第二栅极绝缘层52的形状包括环形，第二栅极绝缘层52环绕第一栅极1-1的侧壁，至少部分第二栅极绝缘层52将第一栅极1-1与第一半导体层81隔离，至少部分第二栅极绝缘层52将第一栅极1-1与第二遮挡层72隔离，至少部分第二栅极绝缘层52将第一栅极1-1与第一绝缘层111隔离。

在一示例性实施例中，参考电极42位于第一栅极1-1在的第一方向D1上的一侧，参考电极42与第一栅极1-1相对的部分的形状包括U形，参考电极42的开口朝向第一栅极1-1。参考电极42包括两个均朝向第一栅极1-1的端面。

在一示例性实施例中，存储单元还包括绝缘层，绝缘层环绕所述第一栅极的侧壁，绝缘层包括第二栅极绝缘层52、第二遮挡层72和第一绝缘层111。第二遮挡层72的形状包括矩形，第二遮挡层72位于第一栅极1-1与参考电极42之间，第二遮挡层72填充U形的参考电极42中，与参考电极42的侧壁直接接触。第一绝缘层111的形状包括层状，第一绝缘层111覆盖参考电极42的U形的两个端面，第一绝缘层111设置在参考电极42的两个端面与第一栅极1-1之间。可以理解为：所述绝缘层包括遮挡层和第一绝缘层，所述遮挡层填充于所述参考电极的所述U形开口中，所述第一绝缘层覆盖所述参考电极中朝向所述第一栅极的两个端面。

第一绝缘层111的第一端与第二遮挡层72连接，第一绝缘层111的第二端与第一半导体层81连接。第二栅极绝缘层52的形状包括环状，第二栅极绝缘层52环绕第一栅极1-1的侧壁，第二栅极绝缘层52与第一栅极1-1的侧壁直接接触，至少部分第二栅极绝缘层52设置在第一栅极1-1与第二遮挡层72之间，至少部分第二栅极绝缘层52设置在第一栅极1-1与第一绝缘层111之间，至少部分第二栅极绝缘层52设置在第一栅极1-1与第一半导体层81之间。

在一示例性实施例中，参考电极42、绝缘层与第一栅极1-1组合形成柱状结构，柱状结构在平行于基底方向的截面包括圆形、椭圆形、矩形等。

在一示例性实施例中，第一半导体层81的形状包括环形，第一半导体层81环绕上述柱状结构的侧壁，第一半导体层81与第一栅极1-1之间通过第二栅极绝缘层52隔离。

在一示例性实施例中，存储单元还包括第一栅极绝缘层51，第一栅极绝缘层51的形状包括U形，第一栅极绝缘层51的开口朝向第一位线2，第一栅极绝缘层51环绕第一半导体层81的侧壁，第一栅极绝缘层51将第一半导体层81与第二栅极41隔离。

在一示例性实施例中，第二栅极41的形状包括U形，第二栅极41的开口朝向第一位线2，第二栅极41通过第一栅极绝缘层51环绕第一半导体层81的侧壁。第二栅极41包括两个端面，第二栅极41的两个端面均朝向第一位线2。

在一示例性实施例中，存储单元还包括第二绝缘层112，第二绝缘层112的形状包括层状，第二绝缘层112包括在第一方向D1上相对设置的第一侧面和第二侧面，第二绝缘层112的第一侧面覆盖第二栅极41的端面，第二绝缘层112的第二侧面与第一位线2直接接触，第二绝缘层112将第一位线2与第二栅极41隔离。第二绝缘层112包括在第二方向D2上相对设置的第一端面和第二端面，第二绝缘层112的第一端面与第一半导体层81连接，第二绝缘层112的第二端面与第一隔离层104连接。

在一示例性实施例中，第三栅极4-1位于第一栅极1-1靠近第二位线3一侧，第三栅极4-1的形状包括块状。第二半导体层82的形状包括环状，第二半导体层82环绕第三栅极4-1的侧壁，第二半导体层82与第三栅极4-1之间通过第三栅极绝缘层53隔离。第二半导体层82远离第二位线3的一侧与第二栅极41直接接触，第二半导体层82靠近第二位线3的一侧与第二位线3直接接触。

图3c为一示例性实施例提供的半导体器件在垂直于基底方向的剖视图，图3c可以为图3a中B-B’方向的剖视图。在一示例性实施例中，如图3c所示，第二字线4沿着垂直于基底方向延伸，第二半导体层82包括侧壁和顶壁，第二半导体层82的侧壁通过第三栅极绝缘层53环绕第二字线4的侧壁。

图3d为一示例性实施例提供的半导体器件在垂直于基底方向的剖视图，图3d可以为图3a中C-C’方向的剖视图。在一示例性实施例中，如图3d所示，在垂直于基底101的方向上，不同层的第一半导体层81互相断开。

本申请半导体器件结构简单，在制造过程中可以减少光刻工艺的步骤，且不同光刻工艺的光刻区域不重叠，降低了工艺难度和生产成本。

本申请半导体器件可以通过一次图案化过程在同一个导电薄膜上形成所述第一位线和所述第二位线，减少了工艺步骤，降低了工艺难度和生产成本。

下面通过本实施例半导体器件的制造过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制造工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制造工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。

本实施例中，半导体器件可以包括沿着垂直于基底的方向设置的多个存储单元，但本公开实施例不限于此，每层可以包括一个存储单元。

在一示例性实施例中，半导体器件可以为上述任一所述的半导体器件，半导体器件的制造过程可以包括：

步骤101，形成堆叠结构。

形成堆叠结构包括：在基底101上形成交替设置的第一绝缘介质层102和第二绝缘介质层103，交替设置的第一绝缘介质层102和第二绝缘介质层103形成堆叠结构，如图4所示。

在一示例性实施例中，可以利用化学气相沉积方法沉积第一绝缘介质层102和第二绝缘介质层103。

在一示例性实施例中，第一绝缘介质层102和第二绝缘介质层103可以包括不同刻蚀选择比的绝缘材质。示例的，第一绝缘介质层102可以包括氮化物，例如，氮化硅。第二绝缘介质层103可以包括氧化物，例如，二氧化硅。

在一示例性实施例中，所述基底可以为半导体基底，比如可以是硅基底，当然可以是起支撑作用的任何基底，不仅仅是基底，可以是基底上的外围电路等形成的基底。

步骤102，形成第一隔离层。

形成第一隔离层包括：在形成前述图案的基底的基础上，通过第一次光刻工艺，在堆叠结构中形成隔离槽21，隔离槽21沿着垂直于基底101方向延伸，贯穿堆叠结构，延伸至基底的表面；随后，通过化学气相沉积工艺，在隔离槽21内填充隔离材料，形成第一隔离层104，如图5a和图5b所示。

在一示例性实施例中，所述第一隔离层104可以包括氧化物，例如，二氧化硅。

步骤103，形成第一孔洞。

形成第一孔洞包括：在形成前述图案的基底的基础上，通过第二次光刻工艺，在堆叠结构中形成第一孔洞22，第一孔洞22与隔离槽21在基底上的正投影不交叠，第一孔洞22沿着垂直于基底101方向延伸，贯穿堆叠结构，延伸至基底的表面，如图6a和图6b所示。

在一示例性实施例中，在平行于基底的平面上，第一孔洞22的形状包括矩形、圆形、椭圆形等。第一孔洞22位于隔离槽21在第二方向D2的一侧，位于第二方向D2上相邻隔离槽21之间的区域。

在一示例性实施例中，在垂直于基底的平面上，第一孔洞22包括交替设置的第一过孔221和第二过孔222。第一过孔221和第二过孔222为第一孔洞22的不同区域。

第一过孔221位于第一绝缘介质层102中，将第一绝缘介质层102贯穿，第一过孔221将第一绝缘介质层102的侧壁暴露；第二过孔222位于第二绝缘介质层103中，将第二绝缘介质层103贯穿，第二过孔222将第二绝缘介质层103的侧壁暴露；第一过孔221与第二过孔222在基底上的正投影完全交叠，相邻的第一过孔221的侧壁和第二过孔222的侧壁大致平齐。

步骤104，形成第三过孔。

形成第三过孔包括：在形成前述图案的基底的基础上，通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除第一过孔221暴露的部分第一绝缘介质层102，使第一过孔的侧壁沿着平行于基底的方向相对于第二过孔222的侧壁扩展，形成第三过孔223，如图7a、图7b和图7c所示。

在一示例性实施例中，在平行于基底的平面上，第三过孔223的形状包括矩形、圆形或椭圆形等。第三过孔223在第二方向D2的两侧将第一隔离层104的侧壁暴露。第三过孔223在基底上的正投影覆盖第二过孔222在基底上的正投影，第三过孔223在基底上的正投影的边沿超出第二过孔222在基底上的正投影的边沿，第二过孔222的边缘222-1相对第三过孔223的侧壁凸出。

步骤105，形成第一导电薄膜。

形成第一导电薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第一导电薄膜31，至少部分第一导电薄膜31覆盖第二过孔222的侧壁，以及第二过孔222边缘的上表面和下表面，与第二过孔222暴露的第二绝缘介质层103直接接触；至少部分第一导电薄膜31覆盖第三过孔223的侧壁，与第三过孔223暴露的第一绝缘介质层102和第一隔离层104直接接触，如图8a和图8b所示。

在一示例性实施例中，第一导电薄膜31可以包括多晶硅(Poly硅)。

步骤106，形成初始第二栅极。

形成第二栅极包括：在形成前述图案的基底的基础上，刻蚀去除第二过孔222侧壁上的第一导电薄膜，以及第二过孔222边缘的上表面和下表面上的第一导电薄膜，将第二过孔222的侧壁、第二过孔222边缘的上表面和下表面暴露；保留第三过孔223侧壁上的第一导电薄膜，形成初始第二栅极411，如图9a、图9b和图9c所示。

在一示例性实施例中，在垂直于基底的方向上，相邻第三过孔223侧壁上的第二栅极41之间互相断开。示例的，相邻第三过孔223侧壁上的初始第二栅极41通过第二过孔222的边缘222-1互相断开。

在一示例性实施例中，初始第二栅极411可以包括多晶硅(Poly)、金属等导电层，初始第二栅极411在后续工艺中可以形成第二栅极，第二栅极用于存储电荷。

步骤107，形成第一栅极绝缘层。

形成第一栅极绝缘层包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在第三过孔223侧壁上的初始第二栅极411上形成第一栅极绝缘层51，如图10a、图10b和图10c所示。

在一示例性实施例中，在垂直于基底的方向上，相邻第三过孔223侧壁上的第一栅极绝缘层51之间互相断开。示例的，相邻第三过孔223侧壁上的第一栅极绝缘层51通过第二过孔222的边缘222-1互相断开。

在一示例性实施例中，第一栅极绝缘层51可以包括氧化物，例如，氮氧化硅、氧化硅等。

步骤108，形成第一半导体薄膜。

形成第一半导体薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第一半导体薄膜32，至少部分第一半导体薄膜32覆盖第二过孔222的侧壁，以及第二过孔222边缘222-1的上表面和下表面；至少部分第一半导体薄膜32覆盖第三过孔223侧壁对应的第一栅极绝缘层51，与第一栅极绝缘层51直接接触，如图11a和图11b所示。

步骤109，形成第一遮挡薄膜。

形成第一遮挡薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第一遮挡薄膜61，至少部分第一遮挡薄膜61覆盖第二过孔222侧壁，以及第二过孔222边缘的上表面和下表面的第一半导体薄膜32；至少部分第一遮挡薄膜61覆盖第三过孔223侧壁对应的第一半导体薄膜32，如图12a和图12b所示

在一示例性实施例中，第一遮挡薄膜61可以包括氮化物，例如，氮化硅。

步骤110，形成第一遮挡层。

形成第一遮挡层包括：在形成前述图案的基底的基础上，通过刻蚀工艺，刻蚀去除第二过孔222侧壁，以及第二过孔222边缘的上表面和下表面的第一遮挡薄膜；保留第三过孔223侧壁对应的第一遮挡薄膜，形成第一遮挡层71，如图13a、图13b和图13c所示。

在一示例性实施例中，在垂直于基底的方向上，相邻第三过孔223侧壁上的第一遮挡层71之间互相断开。示例的，相邻第三过孔223侧壁上的第一遮挡层71通过侧壁第二过孔222的边缘互相断开。

在一示例性实施例中，第一遮挡层71可以包括氮化物，例如，氮化硅。

步骤111，形成第一半导体层。

形成第一半导体层包括：在形成前述图案的基底的基础上，通过刻蚀工艺，刻蚀去除第二过孔222侧壁，以及第二过孔222边缘的上表面和下表面的第一半导体薄膜；通过第一遮挡层71遮挡第三过孔223侧壁对应的第一半导体薄膜，使第三过孔223侧壁对应的第一半导体薄膜32被保留，形成相互断开的第一半导体层81，如图14a和图14b所示。

在一示例性实施例中，在垂直于基底的方向上，相邻第三过孔223侧壁上的第一半导体层81之间互相断开。示例的，相邻第三过孔223侧壁上的第一半导体层81通过第二过孔222的边缘互相断开。

在一示例性实施例中，第一半导体层81可以包括多晶硅(Poly硅)或者金属氧化物，金属氧化物的材料可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。当金属氧化物材料为IGZO时，晶体管11的漏电流较小(漏电流小于或者等于10-15A)，由此保证了动态存储器的低刷新率。需要说明的是，金属氧化物的材料也可以是ITO，IWO、ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO、IAZO、IGO、IZO(indium-zinc-oxide)、IZOx等材料，只要保证晶体管的漏电流能满足要求即可，具体可根据实际情况进行调整。

步骤112，去除第一遮挡层。

去除第一遮挡层包括：在形成前述图案的基底的基础上，通过刻蚀工艺，刻蚀去除第三过孔223侧壁对应的第一遮挡层71，将第三过孔223侧壁上的第一半导体层81暴露，如图15a、图15b和图15c所示。

步骤113，形成第二导电薄膜和第二遮挡薄膜。

形成第二导电薄膜和第二遮挡薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，先在堆叠结构上沉积一层第二导电薄膜33，至少部分第二导电薄膜33覆盖第二过孔222的侧壁，以及第二过孔222边缘的上表面和下表面；至少部分第二导电薄膜33覆盖第三过孔223侧壁对应的第一半导体层81，与第一半导体层81直接接触；随后，通过化学气相沉积工艺，将第二遮挡薄膜62填充第一孔洞22，即将第二遮挡薄膜62填充第二过孔222和第三过孔223，如图16a和图16b所示。

在一示例性实施例中，第二遮挡薄膜62可以包括氧化物，例如，氮氧化硅。第二遮挡薄膜62的形状包括沿着垂直于基底的方向延伸的柱状结构，第二遮挡薄膜62将第二过孔222和第三过孔223填满。

步骤114，形成第二孔洞和第二遮挡层。

形成第二孔洞和第二遮挡层包括：在形成前述图案的基底的基础上，第一孔洞22包括第一区域22-1和第二区域22-2，第一区域22-1和第二区域22-2位于第一孔洞22在第一方向D1的相对两侧；通过第三次光刻工艺，刻蚀去除第一区域22-1的第二遮挡薄膜，形成第二孔洞23，保留第二区域22-2的第二遮挡薄膜，保留的第二区域22-2的第二遮挡薄膜形成第二遮挡层72，第二遮挡层72覆盖第二区域22-2的第二导电薄膜33；第二孔洞23将第一区域22-1的第二过孔222侧壁的第二导电薄膜33暴露，第一区域22-1的第三过孔223中残留有第二遮挡薄膜，如图17a、图17b和图17c所示。

在一示例性实施例中，第二孔洞23沿着垂直于基底的方向延伸，贯穿堆叠结构，延伸至基底的表面。第二孔洞23在基底上的正投影位于第一孔洞22在基底上的正投影中。

在一示例性实施例中，在平行于基底的平面上，第二孔洞23的形状包括矩形。

步骤115，形成参考电极。

形成参考电极包括：在形成前述图案的基底的基础上，先通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除，第一区域22-1的第三过孔223中残留的第二遮挡薄膜，以及第二区域22-2的部分第二遮挡层72，暴露第三过孔223侧壁对应的第二导电薄膜，以及第二过孔222边缘的上表面和下表面的第二导电薄膜；随后，通过湿刻工艺，刻蚀去除第一区域22-1中第二过孔222侧壁的第二导电薄膜、第二过孔222边缘的上表面和下表面的第二导电薄膜以及第三过孔223侧壁对应的第二导电薄膜；通过第二遮挡层72遮挡第二区域22-2中的第二导电薄膜，保留第二区域22-2中的第二导电薄膜，使保留的第二导电薄膜形成参考电极42，如图18a和图18b所示。

在一示例性实施例中，在垂直于基底的平面上，相邻的第三过孔223侧壁的参考电极42通过第二过孔222侧壁和第二过孔222边缘的上表面和下表面的参考电极42连接成一体，连接成一体的参考电极42形成参考信号线。

在一示例性实施例中，参考电极42可以包括金属。

步骤116，形成第一绝缘薄膜。

形成第一绝缘层包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第一绝缘薄膜91，至少部分第一绝缘薄膜91覆盖第一区域22-1中第二过孔的侧壁，至少部分第一绝缘薄膜91覆盖第一区域22-1中第二过孔边缘的上表面和下表面；至少部分第一绝缘薄膜91覆盖第一区域22-1中第三过孔侧壁上的第一半导体层81；至少部分第一绝缘薄膜91覆盖第二区域22-2中第二遮挡层72以及参考电极42的两个端面42-1，如图19a和图19b所示。

步骤117，形成第一绝缘层。

形成第一绝缘层包括：在形成前述图案的基底的基础上，通过湿刻工艺，刻蚀去除第一区域22-1中第二过孔侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁以及第二区域22-2中第二遮挡层72上的第一绝缘薄膜；保留第二区域22-2中参考电极42的两个端面42-1上的第一绝缘薄膜，形成第一绝缘层111，第一绝缘层111覆盖参考电极42的两个端面42-1，如图20a和图20b所示。

在一示例性实施例中，第一绝缘层111可以包括氧化物，例如，二氧化硅。

步骤118，形成第三栅极绝缘层和第一栅极。

形成第三栅极绝缘层和第一栅极包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，先在堆叠结构上沉积一层第二栅极绝缘层52，至少部分第二栅极绝缘层52覆盖第一区域22-1中第二过孔的侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁对应的第一半导体层81；至少部分第二栅极绝缘层52覆盖第二区域22-2中第二遮挡层72以及第一绝缘层111；随后，通过化学气相沉积工艺，采用导电材料填充第二孔洞，形成第一字线1，第一字线1与第一半导体层81相对的区域形成第一栅极1-1，如图21a、图21b和图21c所示。

在一示例性实施例中，第二栅极绝缘层52可以包括氧化物，例如，二氧化硅。

在一示例性实施例中，第一栅极1-1可以包括金属。

步骤119，形成第一沟槽和第二沟槽。

形成第一沟槽和第二沟槽包括：在形成前述图案的基底的基础上，先在堆叠结构远离基底一侧的表面上形成掩膜层10；随后，采用第四次光刻工艺，通过掩膜层10遮挡，在堆叠结构中形成第一沟槽121和第二沟槽122，第一沟槽121和第二沟槽122位于第一孔洞在第一方向D1上的相对两侧，第一沟槽121将第一孔洞一侧对应的第一绝缘介质层102的侧壁暴露，第二沟槽122将第一孔洞另一侧对应的第一绝缘介质层102的侧壁暴露，如图22a、图22b和图22c所示。

在一示例性实施例中，在平行于基底的平面上，第一沟槽121和第二沟槽122的形状均包括沿着第二方向D2延伸的线状；在垂直于基底的平面上，第一沟槽121和第二沟槽122沿着垂直于基底的方向延伸，贯穿堆叠结构，延伸至基底的表面。

步骤120，形成第一横向槽和第二横向槽。

形成第一横向槽和第二横向槽包括：在形成前述图案的基底的基础上，通过横向湿刻工艺，将第一沟槽121暴露的第一绝缘介质层102刻蚀去除，形成第一横向槽131，第一横向槽131将初始第二栅极411暴露；通过横向湿刻工艺，将第二沟槽122暴露的第一绝缘介质层102刻蚀去除部分，形成第二横向槽132，如图23a、图23b和图23c所示。

步骤121，暴露第一栅极绝缘层。

暴露第一栅极绝缘层包括：在形成前述图案的基底的基础上，通过湿刻工艺，刻蚀去除第一横向槽131暴露的初始第二栅极，形成第二栅极41，且将第一栅极绝缘层51的侧壁暴露，以及形成第二栅极41的两端面41-1，如图24a、图24b和图24c所示。

在一示例性实施例中，第一栅极绝缘层可以包括氧化物，例如二氧化硅。

步骤122，形成第二绝缘薄膜。

形成第二绝缘薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第二绝缘薄膜92，至少部分第二绝缘薄膜92覆盖第一横向槽131的侧壁、顶壁和底壁，将第一横向槽131暴露的第二栅极41两端面41-1和第一栅极绝缘层51覆盖；至少部分第二绝缘薄膜92覆盖第二横向槽132的侧壁、顶壁和底壁，如图25a和图25b所示。

步骤123，形成第二绝缘层以及暴露第一半导体层。

形成第二绝缘层以及暴露第一半导体层包括：在形成前述图案的基底的基础上，通过湿刻工艺，刻蚀去除第二绝缘薄膜和部分第一栅极绝缘层51，将第一半导体层81的侧壁暴露，仅保留第二栅极41两端面41-1上的第二绝缘薄膜，保留的第二绝缘薄膜形成第二绝缘层112，此时，第一横向槽131的侧壁包括第一半导体层81的侧壁和第二绝缘层112，如图26a和图26b所示。

在一示例性实施例中，第二绝缘层112可以包括氧化物，例如二氧化硅。

步骤124，形成第三导电薄膜。

形成第三导电薄膜包括：在形成前述图案的基底的基础上，通过原子层沉积工艺，在堆叠结构上沉积一层第三导电薄膜34，至少部分第三导电薄膜34覆盖第一横向槽131的侧壁、顶壁和底壁，将第一横向槽131暴露的第二绝缘层112和第一半导体层81覆盖；至少部分第二绝缘薄膜92覆盖第二横向槽132的侧壁、顶壁和底壁，如图27a和图27b所示。

在一示例性实施例中，第三导电薄膜34可以包括金属。

步骤125，形成第一位线和第二位线。

形成第一位线和第二位线包括：在形成前述图案的基底的基础上，通过刻蚀工艺，刻蚀去除第三导电薄膜，保留第一横向槽131侧壁上的第三导电薄膜，形成第一位线2，第一位线2通过第二绝缘层112与第二栅极41隔离，第一位线2与暴露的第一半导体层81连接；以及保留第二横向槽132侧壁上的第三导电薄膜，形成第二位线3，如图28a、图28b和图28c所示。

在一示例性实施例中，第一位线2和第二位线3可以通过一次刻蚀工艺，采用相同的导电薄膜制造而成。

在一示例性实施例中，在垂直于于基底的方向上，相邻第一横向槽131侧壁上的第一位线2互相断开，相邻第二横向槽132侧壁上的第二位线3互相断开。在平行于基底的方向上，第一位线2的形状包括沿着第二方向D2延伸的线状，第二位线3的形状包括沿着第二方向D2延伸的线状。

在一示例性实施例中，第一位线2和第二位线3可以包括金属。

步骤126，形成第二隔离层。

形成第二隔离层包括：在形成前述图案的基底的基础上，通过化学气相沉积工艺，在第一沟槽121和第二沟槽122内填充隔离材料，形成第二隔离层105，如图29a和图29b所示。

步骤127，形成第三孔洞。

形成第三孔洞包括：在形成前述图案的基底的基础上，通过第五次光刻工艺，在堆叠结构中形成第三孔洞24，第三孔洞24沿着垂直于基底101方向延伸，贯穿堆叠结构，延伸至基底的表面，第三孔洞24将第一绝缘介质层102的侧壁暴露，如图30a和图30b所示。

在一示例性实施例中，在平行于基底的平面上，第三孔洞24的形状包括矩形。在第一方向D1上，第三孔洞24位于第一孔洞22与第二位线3之间，在第二方向D2上，第三孔洞24位于相邻两第一隔离层104之间。

步骤128，形成第三横向槽。

形成第三横向槽包括：在形成前述图案的基底的基础上，通过横向湿刻工艺，将第三孔洞24暴露的第一绝缘介质层102刻蚀去除，形成第三横向槽133，第三横向槽133在第一方向D1的第一侧延伸至第二栅极41的侧壁，将第二栅极41的侧壁暴露，第三横向槽133在第一方向D1的第二侧延伸至第二位线3的侧壁，将第二位线3的侧壁暴露，如图31a和图31b所示。

步骤129，形成第二半导体层、第三栅极绝缘层以及第二字线。

形成第二半导体层、第三栅极绝缘层以及第二字线包括：在形成前述图案的基底的基础上，先通过原子层沉积工艺，在第三孔洞24的侧壁和底壁上形成第二半导体层82，至少部分第二半导体层82覆盖第三横向槽133暴露的第二栅极41和第二位线3，与第二栅极41和第二位线3直接接触；随后，通过原子层沉积工艺，在第二半导体层82的侧壁和底壁上形成第三栅极绝缘层53；随后，通过化学气相沉积工艺，在第三孔洞24内填充导电材料，形成第二字线4，第二字线4与第二半导体层82相对的区域形成第三栅极4-1，如图3a、图3b、图3c、图3d和图3e所示。

在一示例性实施例中，第二半导体层82可以包括金属氧化物，金属氧化物的材料可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。当金属氧化物材料为IGZO时，晶体管11的漏电流较小(漏电流小于或者等于10-15A)，由此保证了动态存储器的低刷新率。需要说明的是，金属氧化物的材料也可以是ITO，IWO、ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO、IAZO、IGO、IZO(indium-zinc-oxide)、IZOx等材料，只要保证晶体管的漏电流能满足要求即可，具体可根据实际情况进行调整。

在一示例性实施例中，第三栅极绝缘层53可以包括氧化物，例如，二氧化硅。

在一示例性实施例中，第三栅极4-1可以包括金属。

本申请半导体器件的制造方法，可以减少光刻工艺的步骤，且不同光刻工艺的光刻区域不重叠，降低了工艺难度和生产成本。

本申请半导体器件的制造方法，通过一次制备过程，采用相同的导电薄膜形成第一位线和第二位线，减少了工艺步骤，降低了工艺难度和生产成本。

本公开实施例还提供了一种半导体器件的制造方法，包括：

在基底上形成交替设置的第一绝缘介质层和第二绝缘介质层，形成堆叠结构；

通过第一次光刻工艺，在堆叠结构中形成隔离槽，在所述隔离槽内填充隔离材料，形成第一隔离层；

通过第二次光刻工艺，在堆叠结构中形成第一孔洞；

通过原子层沉积工艺，在所述第一孔洞的侧壁形成第二栅极；

通过原子层沉积工艺，在所述第二栅极上形成第一栅极绝缘层；

通过原子层沉积工艺，在所述第一栅极绝缘层上形成第一半导体层；

在所述第一孔洞的侧壁上形成覆盖所述第一半导体层的第二导电薄膜，并通过第二遮挡薄膜填充所述第一孔洞；

通过第三次光刻工艺，刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，所述第二孔洞将至少部分第二导电薄膜暴露，保留的第二遮挡薄膜形成第二遮挡层；

通过湿刻工艺，刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成参考电极；

在所述第二孔洞中形成第一栅极，所述第一栅极与所述参考电极绝缘；

通过第四次光刻工艺，在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露；

刻蚀去除暴露的第二栅极，将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层；

在所述第一沟槽的内壁上形成第一位线，所述第一位线与暴露的第一半导体层连接，所述第一位线通过所述第二绝缘层与所述第二栅极隔离；在所述第二沟槽的内壁上形成第二位线；

通过第五次光刻工艺，在堆叠结构中形成第三孔洞，所述第三孔洞将至少部分第二栅极和至少部分第二位线暴露；

在所述第三孔洞的内壁上依次形成互相绝缘的第二半导体层和第三栅极，所述第二半导体层分别与暴露的第二栅极和第二位线连接，所述第三栅极填充所述第三孔洞。

在一示例性实施例中，通过原子层沉积工艺，在所述第一孔洞的侧壁形成第二栅极，包括：

所述第一孔洞包括交替设置的第一过孔和第二过孔，所述第一过孔位于所述第一绝缘介质层中，暴露所述第一绝缘介质层的侧壁，所述第二过孔位于所述第二绝缘介质层中，暴露所述第二绝缘介质层的侧壁；

通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除所述第一过孔暴露的部分所述第一绝缘介质层，形成第三过孔，所述第二过孔的边缘相对所述第三过孔的侧壁凸出；

通过原子层沉积工艺，在堆叠结构上沉积一层第一导电薄膜，至少部分第一导电薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面，至少部分第一导电薄膜覆盖第三过孔的侧壁；

刻蚀去除第二过孔侧壁上的第一导电薄膜，以及第二过孔边缘的上表面和下表面上的第一导电薄膜；保留第三过孔侧壁上的第一导电薄膜，形成第二栅极。

在一示例性实施例中，通过原子层沉积工艺，在所述第一栅极绝缘层上形成第一半导体层，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一半导体薄膜，至少部分第一半导体薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面；至少部分第一半导体薄膜覆盖第三过孔侧壁对应的第一栅极绝缘层；

通过原子层沉积工艺，在堆叠结构上沉积一层第一遮挡薄膜，至少部分第一遮挡薄膜覆盖第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；至少部分第一遮挡薄膜覆盖第三过孔侧壁对应的第一半导体薄膜；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一遮挡薄膜；保留第三过孔侧壁对应的第一遮挡薄膜，形成第一遮挡层；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；通过第一遮挡层遮挡第三过孔侧壁对应的第一半导体薄膜，使第三过孔侧壁对应的第一半导体薄膜被保留，形成第一半导体层。

在一示例性实施例中，通过第三次光刻工艺，刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，包括：

第一孔洞包括第一区域和第二区域，通过第三次光刻工艺，刻蚀去除第一区域的第二遮挡薄膜，形成第二孔洞，保留第二区域的第二遮挡薄膜，保留的第二区域的第二遮挡薄膜形成第二遮挡层，第二孔洞将第一区域的第二过孔侧壁的第二导电薄膜暴露，第一区域的第三过孔中残留有第二遮挡薄膜。

在一示例性实施例中，通过湿刻工艺，刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成参考电极，包括：

先通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除，第一区域的第三过孔中残留的第二遮挡薄膜，以及第二区域的部分第二遮挡层，暴露第三过孔侧壁对应的第二导电薄膜，以及第二过孔边缘的上表面和下表面的第二导电薄膜；

随后，通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁的第二导电薄膜、第二过孔边缘的上表面和下表面的第二导电薄膜以及第三过孔侧壁对应的第二导电薄膜；通过第二遮挡层遮挡第二区域中的第二导电薄膜，保留第二区域中的第二导电薄膜，形成参考电极。

在一示例性实施例中，在所述第二孔洞中形成第一栅极，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一绝缘薄膜，至少部分第一绝缘薄膜覆盖第一区域中第二过孔的侧壁，至少部分第一绝缘薄膜覆盖第一区域中第二过孔边缘的上表面和下表面；至少部分第一绝缘薄膜覆盖第一区域中第三过孔侧壁上的第一半导体层；至少部分第一绝缘薄膜覆盖第二区域中第二遮挡层以及参考电极的两个端面；

通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁以及第二区域中第二遮挡层上的第一绝缘薄膜；保留第二区域中参考电极的两个端面上的第一绝缘薄膜，形成第一绝缘层；

通过原子层沉积工艺，先在堆叠结构上沉积一层第三栅极绝缘层，至少部分第三栅极绝缘层覆盖第一区域中第二过孔的侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁对应的第一半导体层；至少部分第三栅极绝缘层覆盖第二区域中第二遮挡层以及第一绝缘层；

通过化学气相沉积工艺，采用导电材料填充第二孔洞，形成第一字线，第一字线与第一半导体层相对的区域形成第一栅极。

在一示例性实施例中，所述通过第四次光刻工艺，在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露，包括：

在堆叠结构远离基底一侧的表面上形成掩膜层；

采用第四次光刻工艺，通过掩膜层遮挡，在堆叠结构中形成第一沟槽和第二沟槽，第一沟槽将第一孔洞一侧对应的第一绝缘介质层的侧壁暴露，第二沟槽将第一孔洞另一侧对应的第一绝缘介质层的侧壁暴露；

通过横向湿刻工艺，将第一沟槽暴露的第一绝缘介质层刻蚀去除，形成第一横向槽，第一横向槽将第二栅极暴露；通过横向湿刻工艺，将第二沟槽暴露的第一绝缘介质层刻蚀去除部分，形成第二横向槽。

在一示例性实施例中，所述刻蚀去除暴露的第二栅极，将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层，包括：

通过湿刻工艺，刻蚀去除第一横向槽暴露的第二栅极，将第一栅极绝缘层的侧壁暴露，以及形成第二栅极的端面；

通过原子层沉积工艺，在堆叠结构上沉积一层第二绝缘薄膜，至少部分第二绝缘薄膜覆盖第一横向槽暴露的第二栅极端面和第一栅极绝缘层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

过湿刻工艺，刻蚀去除第二绝缘薄膜和部分第一栅极绝缘层，将第一半导体层的侧壁暴露，仅保留第二栅极端面上的第二绝缘薄膜，保留的第二绝缘薄膜形成第二绝缘层。

在一示例性实施例中，在所述第一沟槽的内壁上形成第一位线，在所述第二沟槽的内壁上形成第二位线，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第三导电薄膜，至少部分第三导电薄膜覆盖第一横向槽暴露的第二绝缘层和第一半导体层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

刻蚀去除第三导电薄膜，保留第一横向槽侧壁上的第三导电薄膜，形成第一位线；以及保留第二横向槽侧壁上的第三导电薄膜，形成第二位线；

通过化学气相沉积工艺，在第一沟槽和第二沟槽内填充隔离材料，形成第二隔离层。

在一示例性实施例中，通过一次制备过程，采用相同的导电薄膜形成第一位线和第二位线。

本公开实施例还提供了一种电子设备，包括前述任一实施例所述的半导体器件。所述电子设备可以为：存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源等。存储装置可以包括计算机中的内存等，此处不作限定。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (25)

1.一种半导体器件，其特征在于，包括：设置在基底上的多个存储单元，以及第一字线、第二字线、第一位线和第二位线；所述存储单元包括：第一晶体管和第二晶体管；

所述第一晶体管为双栅结构，所述第一晶体管包括第一栅极、第一半导体层、第二栅极和参考电极；

所述第一栅极与所述第一字线连接，所述第一栅极与所述参考电极相对设置且互相绝缘，形成柱状结构；

所述第一位线位于所述第一栅极远离所述参考电极的一侧；

所述第一半导体层环绕所述柱状结构的侧壁设置，至少部分所述第一半导体层的内表面与所述参考电极直接接触，至少部分所述第一半导体层的外表面与所述第一位线接触；

所述第二栅极环绕所述第一半导体层的外表面的部分区域，所述第二栅极与所述第一半导体层和所述第一位线均绝缘；

所述第二晶体管包括第三栅极和第二半导体层，所述第二半导体层环绕所述第三栅极的侧壁且互相绝缘，至少部分所述第二半导体层与所述第二栅极连接，至少部分所述第二半导体层与所述第二位线连接。

2.根据权利要求1所述的半导体器件，其特征在于，还包括参考信号线，所述参考信号线沿着垂直于所述基底的方向延伸，所述参考电极是所述参考信号线的一部分。

3.根据权利要求1所述的半导体器件，其特征在于，所述参考电极在平行于所述基底方向的截面为U形，所述参考电极的U形开口朝向所述第一位线。

4.根据权利要求3所述的半导体器件，其特征在于，还包括绝缘层，所述绝缘层的形状包括环形，所述绝缘层环绕所述第一栅极的侧壁，至少部分所述绝缘层设置在所述第一栅极与所述参考电极之间，至少部分所述绝缘层设置在所述第一栅极与所述第一半导体层之间。

5.根据权利要求4所述的半导体器件，其特征在于，所述绝缘层包括遮挡层和第一绝缘层，所述遮挡层填充于所述参考电极的所述U形开口中，所述第一绝缘层覆盖所述参考电极中朝向所述第一栅极的两个端面。

6.根据权利要求5所述的半导体器件，其特征在于，所述绝缘层还包括第二栅极绝缘层，所述第二栅极绝缘层环绕所述第一栅极的侧壁，所述第二栅极绝缘层与所述第一栅极的侧壁接触，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述遮挡层之间，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述第一绝缘层之间，至少部分所述第二栅极绝缘层设置在所述第一栅极与所述第一半导体层之间。

7.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体层的形状包括环形。

8.根据权利要求1所述的半导体器件，其特征在于，还包括第一栅极绝缘层，至少部分所述第一栅极绝缘层设置在所述第一半导体层与所述第二栅极之间。

9.根据权利要求8所述的半导体器件，其特征在于，所述第一栅极绝缘层在平行于所述基底方向的截面为U形，所述第一栅极绝缘层的U形开口朝向所述第一位线，并与所述第一位线接触；所述第二栅极在平行于所述基底方向的截面为U形，所述第二栅极的U形开口朝向所述第一位线。

10.根据权利要求9所述的半导体器件，其特征在于，所述第一栅极绝缘层中朝向所述第一位线的端面设置有第二绝缘层，所述第二绝缘层将所述第二栅极与所述第一位线隔开。

11.根据权利要求1所述的半导体器件，其特征在于，所述第二半导体层的形状包括环状。

12.根据权利要求1所述的半导体器件，其特征在于，多个存储单元沿垂直于基底的方向堆叠，在垂直于基底方向相邻的存储单元的第一半导体层相互断开。

13.根据权利要求1所述的半导体器件，其特征在于，多个存储单元沿垂直于基底的方向堆叠，在垂直于基底方向相邻的存储单元的第二栅极相互断开。

14.一种半导体器件的制造方法，其特征在于，包括：

在基底上形成交替设置的第一绝缘介质层和第二绝缘介质层，形成堆叠结构；

在堆叠结构中形成隔离槽，在所述隔离槽内填充隔离材料，形成第一隔离层；

在堆叠结构中形成第一孔洞；

在所述第一孔洞的侧壁形成初始第二栅极；

在所述初始第二栅极上形成第一栅极绝缘层；

在所述第一栅极绝缘层上形成第一半导体层；

形成覆盖所述第一半导体层的第二导电薄膜，并通过第二遮挡薄膜填充所述第一孔洞；

刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，所述第二孔洞将至少部分第二导电薄膜暴露，保留的第二遮挡薄膜形成第二遮挡层；

刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成包含参考电极的参考信号线；

在所述第二孔洞中形成第一栅极，所述第一栅极与所述参考信号线绝缘；

在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分初始第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露；

刻蚀去除暴露的初始第二栅极，形成第二栅极；将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层；

在所述第一沟槽的内壁上形成第一位线，所述第一位线与暴露的第一半导体层连接，所述第一位线通过所述第二绝缘层与所述第二栅极隔离；在所述第二沟槽的内壁上形成第二位线；

在堆叠结构中形成第三孔洞，所述第三孔洞将至少部分第二栅极和至少部分第二位线暴露；

在所述第三孔洞的内壁上依次形成互相绝缘的第二半导体层和第三栅极，所述第二半导体层分别与暴露的第二栅极和第二位线连接，所述第三栅极填充所述第三孔洞。

15.根据权利要求14所述的半导体器件的制造方法，其特征在于，包括：

通过第一次光刻工艺，在堆叠结构中形成隔离槽；

通过第二次光刻工艺，在堆叠结构中形成第一孔洞；

通过第三次光刻工艺，刻蚀去除所述第一孔洞中的部分第二遮挡薄膜；

通过第四次光刻工艺，在堆叠结构中形成第一沟槽和第二沟槽；

通过第五次光刻工艺，在堆叠结构中形成第三孔洞。

16.根据权利要求14所述的半导体器件的制造方法，其特征在于，所述在所述第一孔洞的侧壁形成初始第二栅极，包括：

所述第一孔洞包括交替设置的第一过孔和第二过孔，所述第一过孔位于所述第一绝缘介质层中，暴露所述第一绝缘介质层的侧壁，所述第二过孔位于所述第二绝缘介质层中，暴露所述第二绝缘介质层的侧壁；

通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除所述第一过孔暴露的部分所述第一绝缘介质层，形成第三过孔，所述第二过孔的边缘相对所述第三过孔的侧壁凸出；

通过原子层沉积工艺，在堆叠结构上沉积一层第一导电薄膜，至少部分第一导电薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面，至少部分第一导电薄膜覆盖第三过孔的侧壁；

刻蚀去除第二过孔侧壁上的第一导电薄膜，以及第二过孔边缘的上表面和下表面上的第一导电薄膜；保留第三过孔侧壁上的第一导电薄膜，形成初始第二栅极。

17.根据权利要求16所述的半导体器件的制造方法，其特征在于，所述在所述第一栅极绝缘层上形成第一半导体层，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一半导体薄膜，至少部分第一半导体薄膜覆盖第二过孔的侧壁，以及第二过孔边缘的上表面和下表面；至少部分第一半导体薄膜覆盖第三过孔侧壁对应的第一栅极绝缘层；

通过原子层沉积工艺，在堆叠结构上沉积一层第一遮挡薄膜，至少部分第一遮挡薄膜覆盖第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；至少部分第一遮挡薄膜覆盖第三过孔侧壁对应的第一半导体薄膜；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一遮挡薄膜；保留第三过孔侧壁对应的第一遮挡薄膜，形成第一遮挡层；

通过刻蚀工艺，刻蚀去除第二过孔侧壁，以及第二过孔边缘的上表面和下表面的第一半导体薄膜；通过第一遮挡层遮挡第三过孔侧壁对应的第一半导体薄膜，使第三过孔侧壁对应的第一半导体薄膜被保留，形成第一半导体层。

18.根据权利要求17所述的半导体器件的制造方法，其特征在于，所述刻蚀去除所述第一孔洞中的部分第二遮挡薄膜，形成第二孔洞，包括：

第一孔洞包括第一区域和第二区域，通过第三次光刻工艺，刻蚀去除第一区域的第二遮挡薄膜，形成第二孔洞，保留第二区域的第二遮挡薄膜，保留的第二区域的第二遮挡薄膜形成第二遮挡层，第二孔洞将第一区域的第二过孔侧壁的第二导电薄膜暴露，第一区域的第三过孔中残留有第二遮挡薄膜。

19.根据权利要求18所述的半导体器件的制造方法，其特征在于，所述刻蚀去除所述第二孔洞暴露的第二导电薄膜，保留被第二遮挡层覆盖的第二导电薄膜，形成包含参考电极的参考信号线，包括：

先通过横向湿刻工艺，沿着平行于基底的方向刻蚀去除，第一区域的第三过孔中残留的第二遮挡薄膜，以及第二区域的部分第二遮挡层，暴露第三过孔侧壁对应的第二导电薄膜，以及第二过孔边缘的上表面和下表面的第二导电薄膜；

随后，通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁的第二导电薄膜、第二过孔边缘的上表面和下表面的第二导电薄膜以及第三过孔侧壁对应的第二导电薄膜；通过第二遮挡层遮挡第二区域中的第二导电薄膜，保留第二区域中的第二导电薄膜，形成包含参考电极的参考信号线。

20.根据权利要求19所述的半导体器件的制造方法，其特征在于，所述在所述第二孔洞中形成第一栅极，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第一绝缘薄膜，至少部分第一绝缘薄膜覆盖第一区域中第二过孔的侧壁，至少部分第一绝缘薄膜覆盖第一区域中第二过孔边缘的上表面和下表面；至少部分第一绝缘薄膜覆盖第一区域中第三过孔侧壁上的第一半导体层；至少部分第一绝缘薄膜覆盖第二区域中第二遮挡层以及参考电极的两个端面；

通过湿刻工艺，刻蚀去除第一区域中第二过孔侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁以及第二区域中第二遮挡层上的第一绝缘薄膜；保留第二区域中参考电极的两个端面上的第一绝缘薄膜，形成第一绝缘层；

通过原子层沉积工艺，先在堆叠结构上沉积一层第三栅极绝缘层，至少部分第三栅极绝缘层覆盖第一区域中第二过孔的侧壁、第二过孔边缘的上表面和下表面、第三过孔侧壁对应的第一半导体层；至少部分第三栅极绝缘层覆盖第二区域中第二遮挡层以及第一绝缘层；

通过化学气相沉积工艺，采用导电材料填充第二孔洞，形成第一字线，第一字线与第一半导体层相对的区域形成第一栅极。

21.根据权利要求20所述的半导体器件的制造方法，其特征在于，所述在堆叠结构中形成第一沟槽和第二沟槽，所述第一沟槽将至少部分初始第二栅极暴露，所述第二沟槽将至少部分第二半导体层暴露，包括：

在堆叠结构远离基底一侧的表面上形成掩膜层；

通过掩膜层遮挡，在堆叠结构中形成第一沟槽和第二沟槽，第一沟槽将第一孔洞一侧对应的第一绝缘介质层的侧壁暴露，第二沟槽将第一孔洞另一侧对应的第一绝缘介质层的侧壁暴露；

通过横向湿刻工艺，将第一沟槽暴露的第一绝缘介质层刻蚀去除，形成第一横向槽，第一横向槽将第二栅极暴露；

通过横向湿刻工艺，将第二沟槽暴露的第一绝缘介质层刻蚀去除部分，形成第二横向槽。

22.根据权利要求21所述的半导体器件的制造方法，其特征在于，所述刻蚀去除暴露的初始第二栅极，形成第二栅极；将至少部分第一半导体层暴露，并在所述第二栅极的端面上形成第二绝缘层，包括：

通过湿刻工艺，刻蚀去除第一横向槽暴露的第二栅极，将第一栅极绝缘层的侧壁暴露，以及形成第二栅极的端面；

通过原子层沉积工艺，在堆叠结构上沉积一层第二绝缘薄膜，至少部分第二绝缘薄膜覆盖第一横向槽暴露的第二栅极端面和第一栅极绝缘层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

过湿刻工艺，刻蚀去除第二绝缘薄膜和部分第一栅极绝缘层，将第一半导体层的侧壁暴露，仅保留第二栅极端面上的第二绝缘薄膜，保留的第二绝缘薄膜形成第二绝缘层。

23.根据权利要求22所述的半导体器件的制造方法，其特征在于，所述在所述第一沟槽的内壁上形成第一位线，在所述第二沟槽的内壁上形成第二位线，包括：

通过原子层沉积工艺，在堆叠结构上沉积一层第三导电薄膜，至少部分第三导电薄膜覆盖第一横向槽暴露的第二绝缘层和第一半导体层；至少部分第二绝缘薄膜覆盖第二横向槽的侧壁、顶壁和底壁；

刻蚀去除第三导电薄膜，保留第一横向槽侧壁上的第三导电薄膜，形成第一位线；以及保留第二横向槽侧壁上的第三导电薄膜，形成第二位线；

通过化学气相沉积工艺，在第一沟槽和第二沟槽内填充隔离材料，形成第二隔离层。

24.根据权利要求14所述的半导体器件的制造方法，其特征在于，通过一次图案化过程在同一个导电薄膜上形成所述第一位线和所述第二位线。

25.一种电子设备，其特征在于，包括如权利要求1至13任一所述的半导体器件。