CN120826003B - 半导体器件的制备方法 - Google Patents

Abstract

本发明提供了一种半导体器件的制备方法，包括：提供衬底，衬底包括高压区、源漏区和隔离区；形成氮化硅层覆盖衬底，并刻蚀去除隔离区上至少部分厚度的氮化硅层；刻蚀去除高压区上部分厚度的氮化硅层，刻蚀后高压区上的氮化硅层和源漏区上的氮化硅层具有高度差；以氮化硅层为掩模刻蚀衬底，以在隔离区中形成隔离沟槽，并且高压区上的氮化硅层被同步刻蚀去除，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形；形成第一氧化层填充隔离沟槽且覆盖高压区，且第一氧化层的表面平坦，高压区上的第一氧化层作为栅极氧化层。本发明能够解决高压区边缘的翘脚问题，且不会额外增加制备成本。

Description

半导体器件的制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。

背景技术

高压半导体器件由于其工作电压较大，通常需要较厚的栅极氧化层。在目前的制备工艺中，通常先干法刻蚀出隔离沟槽，该工艺使得隔离沟槽的侧壁具有一定的角度，然后沉积隔离材料层填充隔离沟槽；之后对高压区进行干法刻蚀出凹槽，并在凹槽中生长形成栅极氧化层，在这一步骤中通常会出现高压区边缘存在翘脚现象。

图1为现有技术中半导体器件的制备方法中形成隔离沟槽后的剖面示意图。请参考图1，提供衬底10，衬底10包括高压区11，衬底10上形成有第一氮化硅层21，利用光罩对第一氮化硅层21进行图形化，图形化后以第一氮化硅层21作为硬掩模，干法刻蚀衬底10形成若干隔离沟槽30，部分相邻两个隔离沟槽30之间的衬底10为高压区11。

图2为现有技术中半导体器件的制备方法中沉积隔离材料层后的剖面示意图，图3为现有技术中半导体器件的制备方法中去除第一氮化硅层后的剖面示意图。请参考图2，沉积隔离材料层填充隔离沟槽30以获得沟槽隔离结构32；请参考图3，去除保留的第一氮化硅层21。

图4为现有技术中半导体器件的制备方法中形成第二氮化硅层和图形化的光刻胶层后的剖面示意图。请参考图4，依次形成第二氮化硅层22和图形化的光刻胶层40位于衬底10和沟槽隔离结构32上。

图5为现有技术中半导体器件的制备方法中刻蚀高压区形成凹槽后的剖面示意图，图6为现有技术中半导体器件的制备方法中刻蚀高压区形成凹槽后的部分电镜示意图。请参考图5，利用图形化的光刻胶层40刻蚀第二氮化硅层22以暴露高压区11，然后干法刻蚀高压区11形成凹槽12，随后去除第二氮化硅层22和图形化的光刻胶层40；由于隔离沟槽的侧壁具有一定的角度，在刻蚀后使得高压区11的边缘刻蚀不规整，从而形成翘角（图5中圆形虚框所示），并且该步骤会造成隔离沟槽内的隔离材料层损耗。请参考图6，圆形虚框中黑色向上翘起部为形成的翘角，并且图中黑色区域为高压区，高压区两侧为沟槽隔离结构。

图7为现有技术中半导体器件的制备方法中形成栅极氧化层后的剖面示意图，图8为现有技术中半导体器件的制备方法中形成栅极氧化层后的部分电镜示意图。请参考图7，在凹槽中生长形成栅极氧化层50，由于前步骤刻蚀会造成隔离沟槽内的隔离材料层损耗，在形成栅极氧化层50后，会造成栅极氧化层50和沟槽隔离结构32接近的表面不平坦，影响后续的制备窗口。请参考图8，圆形虚框中的凹陷表示栅极氧化层和沟槽隔离结构接近的表面不平坦。

目前，通常改善翘角现象是采用过刻蚀将翘角的程度降低，但由于隔离沟槽的角度问题，并不能完全消除翘角，并且过量的刻蚀还会造成隔离沟槽内的隔离材料层被过量损耗，使得栅极氧化层和沟槽隔离结构接近的表面表面不平坦，影响后续的制备窗口。综上，在形成栅极氧化层后，可能会出现以下问题：一、翘角现象的产生使得高压区边缘的栅极氧化层偏薄，影响器件的可靠性；二、高压区边缘的栅极氧化层偏薄使器件等效氧化层厚度变小，加剧短沟道效应的影响；三、高压区边缘的翘角使得器件在工作时电场更容易集中，会增大载流子散射，影响器件的电性能；四、高压区上方表面不平坦，影响后续的制备窗口。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，实现解决高压区边缘的翘脚问题，且不会额外增加制备成本。

为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：

提供衬底，所述衬底包括高压区、源漏区和隔离区；

形成氮化硅层覆盖所述衬底，并刻蚀去除所述隔离区上至少部分厚度的氮化硅层；

刻蚀去除所述高压区上部分厚度的氮化硅层，刻蚀后所述高压区上的氮化硅层和所述源漏区上的氮化硅层具有高度差；

以所述氮化硅层为掩模刻蚀所述衬底，以在所述隔离区中形成隔离沟槽，并且所述高压区上的氮化硅层被同步刻蚀去除，刻蚀后所述高压区和所述源漏区具有高度差，且所述高压区的顶部边缘呈弧形；

形成第一氧化层填充所述隔离沟槽且覆盖所述高压区，且所述第一氧化层的表面平坦，所述高压区上的第一氧化层作为栅极氧化层。

可选的，刻蚀去除所述隔离区上部分厚度的氮化硅层的步骤包括：

形成第一图形化的光刻胶层覆盖所述高压区和所述源漏区上的氮化硅层；

以所述第一图形化的光刻胶层为掩模，刻蚀去除所述隔离区上部分厚度的氮化硅层；

去除所述第一图形化的光刻胶层。

可选的，刻蚀去除所述高压区上部分厚度的氮化硅层的步骤包括：

形成第二图形化的光刻胶层覆盖所述隔离区和所述源漏区上的氮化硅层；

以所述第二图形化的光刻胶层为掩模，刻蚀去除所述高压区上部分厚度的氮化硅层，刻蚀后所述高压区上的氮化硅层的厚度介于所述隔离区上的氮化硅层的厚度和所述源漏区上的氮化硅层的厚度之间；

去除所述第二图形化的光刻胶层。

可选的，以所述氮化硅层为掩模刻蚀所述衬底之前，还包括刻蚀去除所述隔离区上剩余厚度的氮化硅层。

可选的，刻蚀去除所述隔离区上的氮化硅层的步骤包括：

形成第一图形化的光刻胶层覆盖所述高压区和所述源漏区上的氮化硅层；

以所述第一图形化的光刻胶层为掩模，刻蚀去除所述隔离区上的氮化硅层；

去除所述第一图形化的光刻胶层。

可选的，刻蚀去除所述高压区上部分厚度的氮化硅层的步骤包括：

形成第二图形化的光刻胶层覆盖所述源漏区上的氮化硅层和所述隔离区；

以所述第二图形化的光刻胶层为掩模，刻蚀去除所述高压区上部分厚度的氮化硅层；

去除所述第二图形化的光刻胶层。

可选的，以所述氮化硅层为掩模刻蚀所述衬底后，所述源漏区上保留有部分厚度的所述氮化硅层。

可选的，以所述氮化硅层为掩模刻蚀所述衬底后，还包括去除所述源漏区上保留的所述氮化硅层。

可选的，去除所述源漏区上保留的所述氮化硅层后，还包括采用热氧化工艺在所述衬底的表面形成第二氧化层。

可选的，形成所述第一氧化层填充所述隔离沟槽且覆盖所述高压区的步骤包括：

沉积形成所述第一氧化层填充所述隔离沟槽且覆盖所述源漏区和所述高压区；

对所述第一氧化层执行化学机械研磨工艺，研磨去除所述源漏区上的第一氧化层以暴露所述源漏区的表面。

在本发明提供的半导体器件的制备方法中，包括：提供衬底，衬底包括高压区、源漏区和隔离区；形成氮化硅层覆盖衬底，并刻蚀去除隔离区上至少部分厚度的氮化硅层；刻蚀去除高压区上部分厚度的氮化硅层，刻蚀后高压区上的氮化硅层和源漏区上的氮化硅层具有高度差；以氮化硅层为掩模刻蚀衬底，以在隔离区中形成隔离沟槽，并且高压区上的氮化硅层被同步刻蚀去除，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形；形成第一氧化层填充隔离沟槽且覆盖高压区，且第一氧化层的表面平坦，高压区上的第一氧化层作为栅极氧化层。本发明意想不到的技术效果是，通过先刻蚀氮化硅层使得高压区上的氮化硅层和源漏区上的氮化硅层具有高度差，然后以氮化硅层为掩模刻蚀衬底形成隔离沟槽，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形，使得高压区的边缘不会存在翘脚，从而解决高压区边缘的翘脚问题，并且在形成第一氧化层填充隔离沟槽且覆盖高压区后，第一氧化层的表面平坦，以及本发明不需要新增光罩，不会额外增加制备成本。

附图说明

图1为现有技术中半导体器件的制备方法中形成隔离沟槽后的剖面示意图。

图2为现有技术中半导体器件的制备方法中沉积隔离材料层后的剖面示意图。

图3为现有技术中半导体器件的制备方法中去除第一氮化硅层后的剖面示意图。

图4为现有技术中半导体器件的制备方法中形成第二氮化硅层和图形化的光刻胶层后的剖面示意图。

图5为现有技术中半导体器件的制备方法中刻蚀高压区形成凹槽后的剖面示意图。

图6为现有技术中半导体器件的制备方法中刻蚀高压区形成凹槽后的部分电镜示意图。

图7为现有技术中半导体器件的制备方法中形成栅极氧化层后的剖面示意图。

图8为现有技术中半导体器件的制备方法中形成栅极氧化层后的部分电镜示意图。

图9为本发明提供的半导体器件的制备方法的流程图。

图10为本发明实施例一提供的半导体器件的制备方法中刻蚀隔离区上的部分氮化硅层后的剖面示意图。

图11为本发明实施例一提供的半导体器件的制备方法中刻蚀高压区上的氮化硅层后的剖面示意图。

图12为本发明实施例一提供的半导体器件的制备方法中刻蚀隔离区上的剩余氮化硅层后的剖面示意图。

图13为本发明实施例一提供的半导体器件的制备方法中形成隔离沟槽后的剖面示意图。

图14为本发明实施例一提供的半导体器件的制备方法中形成第二氧化层后的剖面示意图。

图15为本发明实施例一提供的半导体器件的制备方法中形成第一氧化层后的剖面示意图。

图16为本发明实施例一提供的半导体器件的制备方法中执行化学机械研磨工艺后的剖面示意图。

图17为本发明实施例二提供的半导体器件的制备方法中刻蚀隔离区上的氮化硅层后的剖面示意图。

图18为本发明实施例二提供的半导体器件的制备方法中刻蚀高压区上的氮化硅层后的剖面示意图。

其中，图1~图8附图标记为：

10-衬底；11-高压区；12-凹槽；21-第一氮化硅层；22-第二氮化硅层；30-隔离沟槽；32-沟槽隔离结构；40-图形化的光刻胶层；50-栅极氧化层。

图10~图18附图标记为：

100-衬底；110-高压区；120-隔离区；130-源漏区；200-氮化硅层；310-第一图形化的光刻胶层；320-第二图形化的光刻胶层；400-隔离沟槽；510-第一氧化层；520-第二氧化层。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图9，本发明提供了一种半导体器件的制备方法，包括：

步骤S1：提供衬底，衬底包括高压区、源漏区和隔离区；

步骤S2：形成氮化硅层覆盖衬底，并刻蚀去除隔离区上至少部分厚度的氮化硅层；

步骤S3：刻蚀去除高压区上部分厚度的氮化硅层，刻蚀后高压区上的氮化硅层和源漏区上的氮化硅层具有高度差；

步骤S4：以氮化硅层为掩模刻蚀衬底，以在隔离区中形成隔离沟槽，并且高压区上的氮化硅层被同步刻蚀去除，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形；

步骤S5：形成第一氧化层填充隔离沟槽且覆盖高压区，且第一氧化层的表面平坦，高压区上的第一氧化层作为栅极氧化层。

本发明通过先刻蚀氮化硅层使得高压区上的氮化硅层和源漏区上的氮化硅层具有高度差，然后以氮化硅层为掩模刻蚀衬底形成隔离沟槽，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形，使得高压区的边缘不会存在翘脚，从而解决高压区边缘的翘脚问题，并且在形成第一氧化层填充隔离沟槽且覆盖高压区后，第一氧化层的表面平坦，以及本发明不需要新增光罩，不会额外增加制备成本。

实施例一

下面结合图10~16对本实施例提供的半导体器件的制备方法进行详细说明。

请参考图10，执行步骤S1：提供衬底100，其中衬底100优选为硅衬底；衬底100包括高压区110、源漏区130和隔离区120，隔离区120位于源漏区130和高压区110之间，本实施例的半导体器件为高压器件，源漏区130和高压区110需要利用隔离区120隔离开。

请参考图10，执行步骤S2：形成氮化硅层200覆盖衬底100（高压区110、源漏区130和隔离区120），并且形成第一图形化的光刻胶层310覆盖高压区110和源漏区130上的氮化硅层200；进而，以第一图形化的光刻胶层310为掩模，刻蚀去除隔离区120上部分厚度的氮化硅层200，随后去除第一图形化的光刻胶层310。本实施例中，刻蚀去除隔离区120上部分厚度的氮化硅层200，在隔离区120上保留部分氮化硅层200，能够保护隔离区120的表面不与后续形成的第二图形化的光刻胶层接触。

请参考图11，执行步骤S3：形成第二图形化的光刻胶层320覆盖隔离区120和源漏区130上的氮化硅层200，暴露出高压区110上的氮化硅层200，由于隔离区120上保留部分氮化硅层200，使得第二图形化的光刻胶层320不直接与隔离区120的表面接触，避免在去除第二图形化的光刻胶层320后在隔离区120的表面产生光刻胶残留；进而，以第二图形化的光刻胶层320为掩模，刻蚀去除高压区110上部分厚度的氮化硅层200，刻蚀后高压区110上的氮化硅层200和源漏区130上的氮化硅层200具有高度差，具体是高压区110上的氮化硅层200的顶面低于源漏区130上的氮化硅层200的顶面（两顶面的高度差为h1），刻蚀后高压区110上的氮化硅层200的厚度介于隔离区120上的氮化硅层200的厚度和源漏区130上的氮化硅层200的厚度之间；随后去除第二图形化的光刻胶层320。

进一步地，请参考图12，由于隔离区120上保留部分氮化硅层200，因此在以氮化硅层200为掩模刻蚀衬底100之前，还包括刻蚀去除隔离区120上剩余厚度的氮化硅层200，此步骤的刻蚀采用干法刻蚀，不需要光罩，直接对氮化硅层200进行刻蚀，由于高压区110、源漏区130和隔离区120上的氮化硅层200的厚度不同，通过控制刻蚀时间同步刻蚀高压区110、源漏区130和隔离区120上的氮化硅层200，使得刻蚀停于隔离区120的表面，刻蚀后高压区110和源漏区130上保留有氮化硅层200，并且高压区110和源漏区130上的氮化硅层200具有高度差（高度差仍与刻蚀前大致相同为h1）。

本实施例中，刻蚀去除隔离区120上剩余厚度的氮化硅层200的刻蚀条件为：刻蚀气体包括CF₄和O₂，在50mtorr的压力下及400W功率下进行刻蚀，该刻蚀条件下对氮化硅层200的刻蚀速率为300Å/min。由于高压区110、源漏区130和隔离区120上的氮化硅层200的厚度不同，例如源漏区130上的氮化硅层200的厚度为300Å，高压区110上的氮化硅层200的厚度为200Å，隔离区120上的氮化硅层200的厚度为100Å，则根据上述刻蚀条件，刻蚀时间可选择为20s，刻蚀结束后，源漏区130上的氮化硅层200的厚度为200Å，高压区110上的氮化硅层200的厚度为100Å，隔离区120上不具有氮化硅层200。

请参考图13，执行步骤S4：以氮化硅层200为掩模刻蚀衬底100（隔离区120和高压区110），以在隔离区120中形成隔离沟槽400。由于高压区110和源漏区130上具有氮化硅层200作为掩模，隔离区120未被遮挡而会被大量刻蚀形成隔离沟槽400，并且由于高压区110上的氮化硅层200的厚度相较于源漏区130上的氮化硅层200的厚度较薄，在刻蚀过程中源漏区130和高压区110上的氮化硅层200被同步刻蚀，导致高压区110上的氮化硅层200被同步刻蚀去除，并且会刻蚀去除高压区110的部分厚度，使得刻蚀后高压区110和源漏区130具有高度差，具体是高压区110的顶面低于源漏区130的顶面（两顶面的高度差为h2，由于刻蚀涉及不同材质，所以刻蚀后的高度差h2可能与h1不同）。此步骤的刻蚀采用干法刻蚀，在刻蚀后，隔离沟槽400的侧壁倾斜，且高压区110的顶部边缘呈圆滑的弧形，使得高压区110的边缘不会存在翘脚，从而解决高压区110边缘的翘脚问题。

本实施例中，以氮化硅层200为掩模刻蚀衬底100的刻蚀条件为：刻蚀气体包括溴化氢和氦气，在20mtorr~30mtorr的压力下及200W功率下进行刻蚀，该刻蚀条件下对衬底100（硅材质）的刻蚀速率为2000Å/min，对氮化硅层200的刻蚀速率为100Å/min。由于衬底100和氮化硅层200的材质不同，刻蚀速率不同，使得刻蚀形成隔离沟槽400时源漏区130和高压区110上的氮化硅层200被同步刻蚀。例如，隔离沟槽400的深度需求为3000Å，则根据上述刻蚀条件，刻蚀时间可选择90s，可通过该刻蚀条件提前精确调整高压区110和源漏区130上剩余的氮化硅层200的厚度，以使刻蚀达到隔离沟槽400的目标深度及高压区110的刻蚀深度达到预期设定值。

进一步地，以氮化硅层200为掩模刻蚀衬底100后，源漏区130上保留有部分厚度的氮化硅层200，以避免对源漏区130进行刻蚀，通过控制高压区110和源漏区130上的氮化硅层200的厚度差（即调节高度差），即可控制隔离沟槽400的深度和高压区110刻蚀去除的厚度。

进一步地，以氮化硅层200为掩模刻蚀衬底100后，还包括采用热磷酸湿法刻蚀去除源漏区130上保留的氮化硅层200。

进一步地，请参考图14，去除源漏区130上保留的氮化硅层200后，还包括采用热氧化工艺在衬底100的表面形成第二氧化层520，具体是形成第二氧化层520覆盖隔离沟槽400的内壁、高压区110和源漏区130，第二氧化层520采用高温氧化衬底100形成，能够修复衬底100表面的损伤并且改善电性参数，第二氧化层520的厚度较薄且致密性较高，第二氧化层520的厚度小于高压区110和源漏区130的高度差，优选第二氧化层520的厚度小于高压区110和源漏区130的高度差的二分之一。

请参考图15和16，执行步骤S5：沉积形成第一氧化层510填充隔离沟槽400且覆盖源漏区130和高压区110，然后对第一氧化层510进行热退火以提高其致密性并改善缺陷；进而，对第一氧化层510执行化学机械研磨工艺，研磨去除源漏区130上的第一氧化层510以暴露源漏区130的表面，研磨后第一氧化层510的表面平坦，高压区110上的第一氧化层510作为栅极氧化层。

本实施例中，通过先刻蚀氮化硅层使得高压区上的氮化硅层和源漏区上的氮化硅层具有高度差，然后以氮化硅层为掩模刻蚀衬底形成隔离沟槽，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形，使得高压区的边缘不会存在翘脚，从而解决高压区边缘的翘脚问题，并且在形成第一氧化层填充隔离沟槽且覆盖高压区后，第一氧化层的表面平坦，利于后续的制备窗口；以及现有技术中在刻蚀形成隔离沟槽和刻蚀高压区时用到了光罩（两个光罩），本实施例在刻蚀隔离区的氮化硅层和高压区的氮化硅的氮化硅层用到了光罩（两个光罩），因此本实施例不需要新增光罩，不会额外增加制备成本。

实施例二

请参考图17和图18，本实施例与实施例一的区别在于：步骤S2中刻蚀去除隔离区120上全部的氮化硅层200（不保留氮化硅层200，参考图17），以及步骤S3中形成第二图形化的光刻胶层320覆盖源漏区130上的氮化硅层200和隔离区120（第二图形化的光刻胶层320直接与隔离区120接触，参考图18）；因此由于隔离区120上不保留氮化硅层200，本实施例不需要如同实施例一再额外刻蚀去除隔离区120上保留的氮化硅层200。

具体的，请参考图17，刻蚀去除隔离区120上的氮化硅层200的步骤包括：形成第一图形化的光刻胶层310覆盖高压区110和源漏区130上的氮化硅层200；进而，以第一图形化的光刻胶层310为掩模，刻蚀去除隔离区120上的氮化硅层200，随后去除第一图形化的光刻胶层310。

请参考图18，刻蚀去除高压区110上部分厚度的氮化硅层200的步骤包括：形成第二图形化的光刻胶层320覆盖源漏区130上的氮化硅层200和隔离区120；进而，以第二图形化的光刻胶层320为掩模，刻蚀去除高压区110上部分厚度的氮化硅层200，刻蚀后高压区110上的氮化硅层200和源漏区130上的氮化硅层200具有高度差，具体是高压区110上的氮化硅层200的顶面低于源漏区130上的氮化硅层200的顶面（两顶面的高度差为h1）；随后去除第二图形化的光刻胶层320。

综上，在本发明提供的半导体器件的制备方法中，包括：提供衬底，衬底包括高压区、源漏区和隔离区；形成氮化硅层覆盖衬底，并刻蚀去除隔离区上至少部分厚度的氮化硅层；刻蚀去除高压区上部分厚度的氮化硅层，刻蚀后高压区上的氮化硅层和源漏区上的氮化硅层具有高度差；以氮化硅层为掩模刻蚀衬底，以在隔离区中形成隔离沟槽，并且高压区上的氮化硅层被同步刻蚀去除，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形；形成第一氧化层填充隔离沟槽且覆盖高压区，且第一氧化层的表面平坦，高压区上的第一氧化层作为栅极氧化层。本发明意想不到的技术效果是，通过先刻蚀氮化硅层使得高压区上的氮化硅层和源漏区上的氮化硅层具有高度差，然后以氮化硅层为掩模刻蚀衬底形成隔离沟槽，刻蚀后高压区和源漏区具有高度差，且高压区的顶部边缘呈弧形，使得高压区的边缘不会存在翘脚，从而解决高压区边缘的翘脚问题，并且在形成第一氧化层填充隔离沟槽且覆盖高压区后，第一氧化层的表面平坦，以及本发明不需要新增光罩，不会额外增加制备成本。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：

提供衬底，所述衬底包括高压区、源漏区和隔离区；

形成氮化硅层覆盖所述衬底，并刻蚀去除所述隔离区上至少部分厚度的氮化硅层；

刻蚀去除所述高压区上部分厚度的氮化硅层，刻蚀后所述高压区上的氮化硅层和所述源漏区上的氮化硅层具有高度差；

以所述氮化硅层为掩模刻蚀所述衬底，以在所述隔离区中形成隔离沟槽，并且所述高压区上的氮化硅层被同步刻蚀去除，刻蚀后所述高压区和所述源漏区具有高度差，且所述高压区的顶部边缘呈弧形；

形成第一氧化层填充所述隔离沟槽且覆盖所述高压区，且所述第一氧化层的表面平坦，所述高压区上的第一氧化层作为栅极氧化层。

2.如权利要求1所述的半导体器件的制备方法，其特征在于，刻蚀去除所述隔离区上部分厚度的氮化硅层的步骤包括：

形成第一图形化的光刻胶层覆盖所述高压区和所述源漏区上的氮化硅层；

以所述第一图形化的光刻胶层为掩模，刻蚀去除所述隔离区上部分厚度的氮化硅层；

去除所述第一图形化的光刻胶层。

3.如权利要求2所述的半导体器件的制备方法，其特征在于，刻蚀去除所述高压区上部分厚度的氮化硅层的步骤包括：

形成第二图形化的光刻胶层覆盖所述隔离区和所述源漏区上的氮化硅层；

以所述第二图形化的光刻胶层为掩模，刻蚀去除所述高压区上部分厚度的氮化硅层，刻蚀后所述高压区上的氮化硅层的厚度介于所述隔离区上的氮化硅层的厚度和所述源漏区上的氮化硅层的厚度之间；

去除所述第二图形化的光刻胶层。

4.如权利要求2所述的半导体器件的制备方法，其特征在于，以所述氮化硅层为掩模刻蚀所述衬底之前，还包括刻蚀去除所述隔离区上剩余厚度的氮化硅层。

5.如权利要求1所述的半导体器件的制备方法，其特征在于，刻蚀去除所述隔离区上的氮化硅层的步骤包括：

形成第一图形化的光刻胶层覆盖所述高压区和所述源漏区上的氮化硅层；

以所述第一图形化的光刻胶层为掩模，刻蚀去除所述隔离区上的氮化硅层；

去除所述第一图形化的光刻胶层。

6.如权利要求5所述的半导体器件的制备方法，其特征在于，刻蚀去除所述高压区上部分厚度的氮化硅层的步骤包括：

形成第二图形化的光刻胶层覆盖所述源漏区上的氮化硅层和所述隔离区；

以所述第二图形化的光刻胶层为掩模，刻蚀去除所述高压区上部分厚度的氮化硅层；

去除所述第二图形化的光刻胶层。

7.如权利要求1所述的半导体器件的制备方法，其特征在于，以所述氮化硅层为掩模刻蚀所述衬底后，所述源漏区上保留有部分厚度的所述氮化硅层。

8.如权利要求7所述的半导体器件的制备方法，其特征在于，以所述氮化硅层为掩模刻蚀所述衬底后，还包括去除所述源漏区上保留的所述氮化硅层。

9.如权利要求8所述的半导体器件的制备方法，其特征在于，去除所述源漏区上保留的所述氮化硅层后，还包括采用热氧化工艺在所述衬底的表面形成第二氧化层。

10.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述第一氧化层填充所述隔离沟槽且覆盖所述高压区的步骤包括：

沉积形成所述第一氧化层填充所述隔离沟槽且覆盖所述源漏区和所述高压区；

对所述第一氧化层执行化学机械研磨工艺，研磨去除所述源漏区上的第一氧化层以暴露所述源漏区的表面。