CN120711856A - 一种图像传感器及其制作方法 - Google Patents

Abstract

本发明公开了一种图像传感器及其制作方法，属于半导体技术领域。图像传感器包括：衬底，浅沟槽隔离结构将衬底划分多个有源区；光电二极管、电荷存储区和浮动扩散区间隔设置在衬底内；全局传输栅极设置在光电二极管和电荷存储区之间，包括设置在有源区上的第一分部和设置在浅沟槽隔离结构上的第二分部；转移栅极设置在电荷存储区和浮动扩散区之间，包括设置在有源区上的第一栅极和设置在浅沟槽隔离结构上的第二栅极；第一掩膜层设置在全局传输栅极和转移栅极上，第二掩膜层设置在第一分部和第一栅极上的第一掩膜层上；遮光结构覆盖第一分部、电荷存储区及部分转移栅极。通过提供的图像传感器及其制作方法，改善寄生光响应，提高制作良率。

Description

一种图像传感器及其制作方法

技术领域

本发明属于半导体技术领域，特别涉及一种图像传感器及其制作方法。

背景技术

CMOS图像传感器(Complementary Metal Oxide Semiconductor Image Sensor，CIS)具有集成度高、供电的电压低和技术门槛低等优势，被广泛应用在消费电子，自动驾驶，生物识别或安防等领域。CMOS图像传感器可采用两种曝光方式，即全局快门(GlobalShutter，GS)模式与卷帘快门(Rolling Shutter，RS)模式。全局快门模式是整幅图像的每一行都在同一时间曝光，然后将电荷信号同时传输并存储在像素单元的存储节点，最后将存储节点的信号逐行读出。由于全局曝光模式整幅图像所有行在同一时间进行曝光，所以不会造成拖影现象。

全局快门像素依据存储节点的类型不同可以分为电荷域(Charge Domain)和电压域(Voltage Domain)两种类型。和电压域像素相比，电荷域像素具有可扩展性、低读取噪声和低暗电流等优点，但电荷域全局曝光图像传感器一个主要的技术难题就是如何避免存储节对入射光信号产生响应，造成寄生光响应。当前主流做法是采用遮光结构，将存储节点盖住，可以有效改善图像传感器的寄生光相应。但在遮光结构凹槽刻蚀过程中栅极顶部角边缘的位置刻蚀速度快，容易造成栅极与后续沉积的金属遮光结构接触短路。

发明内容

本发明的目的在于提供一种图像传感器及其制作方法，通过本发明提供的图像传感器及其制作方法，能够有效避免光照射入电荷存储区，极大改善了电荷域全局图像传感器的寄生光响应，且能够解决遮光结构与栅极接触短路的问题，提高制作良率。

为解决上述技术问题，本发明提供一种图像传感器，至少包括：

衬底，所述衬底内的浅沟槽隔离结构将所述衬底划分多个有源区；

光电二极管、电荷存储区和浮动扩散区由所述衬底表面向所述衬底内延伸，并间隔设置在所述衬底内；

全局传输栅极，设置在所述光电二极管和所述电荷存储区之间，所述全局传输栅极包括第一分部和第二分部，所述第一分部至少覆盖所述光电二极管和所述电荷存储区之间的所述有源区，所述第二分部设置在所述第一分部一侧的所述浅沟槽隔离结构上；

转移栅极，设置在所述电荷存储区和所述浮动扩散区之间，所述转移栅极包括第一栅极和第二栅极，所述第一栅极至少设置在有源区上，所述第二栅极设置在第一栅极一侧的所述浅沟槽隔离结构上；

第一掩膜层，设置在所述全局传输栅极和所述转移栅极上，

第二掩膜层，设置在所述第一分部和所述第一栅极上的所述第一掩膜层上；

遮光结构，至少覆盖所述第一分部、所述电荷存储区以及邻近所述电荷存储区的至少部分所述转移栅极。

在本发明一实施例中，所述第一掩膜层为氧化硅层，所述第二掩膜层为氮化硅层，所述第二掩膜层的厚度为80nm～130nm。

在本发明一实施例中，所述遮光结构覆盖的所述转移栅极的宽度为所述转移栅极宽度的三分之一至三分之二。

在本发明一实施例中，所述遮光结构还覆盖部分所述光电二极管，覆盖所述光电二极管的宽度为200nm～300nm。

在本发明一实施例中，所述图像传感器还包括导电插塞，所述导电插塞至少设置在所述第二分部和所述第二栅极上，分别与所述第二分部和所述第二栅极连接。

在本发明一实施例中，在所述衬底与所述栅极的顶部和侧壁还依次设置有金属硅化物阻挡层、接触孔蚀刻阻挡层和第一介质层，所述遮光结构设置在所述第一介质层内，所述遮光结构在所述全局传输栅极和所述转移栅极的顶部角边缘上形成斜坡。

在本发明一实施例中，所述图像传感器还包括全局复位栅极，所述全局复位栅极设置在光电二极管远离所述电荷存储区的一侧。

本发明还提供一种图像传感器的制作方法，至少包括以下步骤：

提供一衬底，所述衬底内的浅沟槽隔离结构将所述衬底划分多个有源区；

在衬底内形成间隔设置的光电二极管、电荷存储区和浮动扩散区，并由所述衬底表面向所述衬底内延伸；

在所述光电二极管和所述电荷存储区之间形成全局传输栅极，所述全局传输栅极包括第一分部和第二分部，所述第一分部至少覆盖所述光电二极管和所述电荷存储区之间的所述有源区，所述第二分部设置在所述第一分部一侧的所述浅沟槽隔离结构上；

在所述电荷存储区和所述浮动扩散区之间形成转移栅极，所述转移栅极包括第一栅极和第二栅极，所述第一栅极至少设置在有源区上，所述第二栅极设置在第一栅极一侧的所述浅沟槽隔离结构上；

在所述全局传输栅极和所述转移栅极上设置有第一掩膜层，

在所述第一分部和所述第一栅极上的所述第一掩膜层上设置有第二掩膜层；

形成遮光结构，所述遮光结构至少覆盖所述第一分部、所述电荷存储区以及邻近所述电荷存储区的至少部分所述转移栅极。

在本发明一实施例中，所述制作方法还包括：

在所述衬底上形成氧化层，在所述氧化层上形成栅极材料层；

在所述栅极材料层上依次形成第一掩膜层、第二掩膜层和第三掩膜层；

在所述第三掩膜层上形成图案化光阻层，以所述图案化光阻层为掩膜，刻蚀第三掩膜层、第二掩膜层、第一掩膜层和栅极材料层，至少形成所述全局传输栅极和所述转移栅极，所述全局传输栅极和所述转移栅极上剩余所述第一掩膜层和所述第二掩膜层；

在所述第二掩膜层上形成第一光刻胶层，所述第一光刻胶层覆盖传所述输栅极的第一分部、所述转移栅极的第一栅极以及所述电荷存储区；

以所述第一光刻胶层为掩膜进行刻蚀，去除所述第一光刻胶层以外区域的所述第二掩膜层。

在本发明一实施例中，所述制作方法还包括：

在所述衬底与所述栅极的顶部和侧壁依次形成金属硅化物阻挡层、接触孔蚀刻阻挡层和第一介质层；

平坦化所述第一介质层，在所述第一介质层上形成第二光刻胶层，所述第二光刻胶层暴露部分所述光电二极管、所述第一分部、所述电荷存储区以及邻近所述电荷存储区的部分所述第一栅极；

以所述第二光刻胶层为掩膜，以所述衬底上的所述接触孔蚀刻阻挡层为刻蚀停止层，通过刻蚀所述第二光刻胶层暴露的第一介质层，形成遮光凹槽；在刻蚀过程中，栅极顶部角边缘会刻蚀部分接触孔蚀刻阻挡层、金属硅化物阻挡层以及第二掩膜层；

在所述遮光凹槽内形成遮光结构。

综上所述，本发明提供一种图像传感器及其制作方法，通过对图像传感器的结构和制作方法进行改进，能够有效避免光照射入电荷存储区，极大改善了电荷域全局图像传感器的寄生光响应，且能够解决遮光结构与栅极接触短路的问题，提高制作良率。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中图像传感器的平面示意图。

图2为沿图1的a-b方向形成栅极后且形成侧墙结构前的剖视图。

图3为一实施例中栅极的平面示意图。

图4为形成第一光刻胶层的平面图。

图5为沿图1的a-b方向形成第一光刻胶层并刻蚀第二硬掩模层后的剖视图。

图6为沿图1的a-b方向形成侧墙结构的剖视图。

图7为沿图1的a-b方向形成金属硅化物阻挡层和接触孔蚀刻阻挡层的剖视图。

图8为沿图1的a-b方向形成第一介质层和第二光刻胶层的剖视图。

图9为沿图8的a-b方向形成遮光凹槽的剖视图。

图10为沿图8的a-b方向形成遮光结构的剖视图。

图11为沿图1的a-b方向形成导电插塞的剖视图。

图12为沿图1的c-d方向形成导电插塞的剖视图。

标号说明：

10、衬底；11、光电二极管；12、电荷存储区；13、全局传输管；14、转移管；15、全局复位管；16、复位管；17、源极跟随管；18、行选择管；19、遮光结构；20、导电插塞；111、沟槽隔离结构；112、有源区；101、第一隔离阱区；102、第二隔离阱区；103、第一阱区；104、浮动扩散区；105、第二阱区；106、第三阱区；110、氧化层；120、第一掩膜层；130、第二掩膜层；140、第一光刻胶层；150、侧墙结构；160、金属硅化物阻挡层；170、接触孔蚀刻阻挡层；180、第一介质层；190、第二光刻胶层；191、凹部；192、遮光凹槽；200、第二介质层；131、全局传输栅极；1311、第一分部；1312、第二分部；141、转移栅极；1411、第一栅极；1412、第二栅极；142、保护区域；151、全局复位栅极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。

请参阅图1和图10所示，在本发明中并不限制图像传感器的种类，为阐述本申请，本实施例中提供的图像传感器例如为全局快门CMOS图像传感器，设置有像素阵列。像素阵列是图像传感器的像素区域，图像传感器中还设置有除像素区域以外的逻辑区域，逻辑区域可对像素阵列输出的电信号进行处理。其中，像素阵列包括多个像素单元，且每个像素单元中包括光电二极管(Photo Diode，PD)11和多个晶体管。每个光电二极管11形成一个像素点，景物通过成像透镜聚焦到图像传感器的像素阵列上，光电二极管11可将入射光信号转换为电信号，并将电信号在电荷存储区(Memory Mode，MN)12中存储起来。在电荷存储区12上设置有遮光结构19，在部分全局传输栅极131和转移栅极141上存在较厚的第二掩膜层，在能够有效避免光照射入电荷存储区的基础上，同时能够避免因遮光结构19与栅极接触而短路。

请参阅图1和图10所示，本申请并不限制像素单元中的晶体管的数量，像素单元可以是4T、5T、6T或8T等结构。在本实施例中，每个像素单元中例如包括全局传输管(SG)13、转移管(TX)14、全局复位管(GR)15、复位管(RST)16、源极跟随管(SF)17以及行选择管(SEL)18等。其中，全局传输管13、转移管14、全局复位管15、复位管16、源极跟随管17以及行选择管18的排布如图1所示。全局复位管15为全局快门，用于光电二极管11的全局复位。全局传输管13控制光电二极管11中电荷的转移。转移管14控制电荷存储区12的复位和电荷转移。复位管16控制对浮动扩散区104和电荷存储区12的复位。源极跟随管17将信号放大，而行选择管18可控制电信号的输出。本申请还提供一种图像传感器的制作方法，在本实施例中，例如以图1在a-b方向的剖视图为例，对图像传感器的制作过程进行说明。

请参阅图1至图2所示，在本发明一实施例中，图2为图1沿a-b方向形成栅极后且形成侧墙结构前的剖视图。其中，衬底10可以为任意适用的半导体材料，例如为碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、硅锗(GeSi)、蓝宝石或硅片等基板，还包括这些半导体构成的叠层结构等，或者为绝缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等，具体可根据图像传感器的制作要求进行选择。在本实施例中，衬底10例如为硅片半导体衬底，又例如为P型衬底。在衬底10内设置多个浅沟槽隔离结构111，将衬底10划分为多个有源区112，一个有源区112用于形成一个像素单元。

请参阅图1至图2所示，在本发明一实施例中，在衬底10上，设置有氧化层110。氧化层110可以作为栅极氧化层，也可以作为离子注入时的缓冲层。在本申请中，可通过热氧化法或原位水汽生长法等方法在衬底10上形成氧化层110。

请参阅图1至图2所示，在本发明一实施例中，在衬底10内形成有多个阱区，阱区包括第一隔离阱区101和第二隔离阱区102，第一隔离阱区101设置在光电二极管11靠近全局复位管的一侧，第二隔离阱区102与第一隔离阱区101间隔设置在光电二极管11的另一侧。第一隔离阱区101和第二隔离阱区102内的掺杂离子例如为硼(B)或氟化硼(BF₂ ⁺)等P型杂质。在本申请中，可在形成氧化层110后，以氧化层110为离子注入缓冲层，通过向衬底10中注入P型杂质，而同步形成第一隔离阱区101和第二隔离阱区102，在进行P型杂质的离子注入时，可通过控制注入能量的大小，控制阱区的深度。通过浅沟槽隔离结构和隔离阱区结合使用，以提高光电二极管之间的隔离效果，减少光电二极管之间的相互干扰，

请参阅图1至图2所示，在本发明一实施例中，光电二极管11和电荷存储区12由衬底表面向衬底10内延伸，且间隔设置在衬底10内。其中，光电二极管11设置在第一隔离阱区101和第二隔离阱区102之间的衬底10内，电荷存储区12设置在第二隔离阱区102内，且光电二极管11和电荷存储区12内的掺杂离子例如为磷(P)或砷(As)等N型杂质。其中，光电二极管11和电荷存储区12的掺杂浓度和掺杂深度相当。在本申请中，可在形成氧化层110后，以氧化层110为离子注入缓冲层，分别向衬底10中注入N型杂质，形成光电二极管11和电荷存储区12。

请参阅图1至图2所示，在本发明一实施例中，衬底10内还包括第一阱区103和浮动扩散区104，第一阱区103设置在第一隔离阱区101内，浮动扩散区104设置在第二隔离阱区102内，电荷存储区12例如设置在光电二极管11和浮动扩散区104之间，且第一阱区103和浮动扩散区104的掺杂与光电二极管11的掺杂类型相同，为N型掺杂。且第一阱区103和浮动扩散区104的掺杂浓度和掺杂深度相当，且掺杂浓度大于光电二极管11的掺杂浓度，掺杂深度小于大于光电二极管11的掺杂深度。在本实施例中，以氧化层110为离子注入缓冲层，分别向衬底10中注入N型杂质，同步形成第一阱区103和浮动扩散区104。

请参阅图1至图2所示，在本发明一实施例中，衬底10内还包括第二阱区105和第三阱区106。其中，第二阱区105位于光电二极管11表面，第二阱区105的深度远小于光电二极管11的深度，第二阱区105的宽度小于或等于光电二极管11的宽度。其中，第二阱区105为P型掺杂区，且第二阱区105的杂质浓度大于光电二极管11中的杂质浓度。通过设置高掺杂浓度的第二阱区105，避免光电二极管11向衬底10表面扩展，进而降低衬底10表面悬挂键导致的暗电流。第三阱区106位于电荷存储区12中，且第三阱区106的深度远小于电荷存储区12的深度，第三阱区106的宽度大于电荷存储区12的宽度。其中，第三阱区106中掺杂有P型杂质，且杂质浓度略高于电荷存储区12中的杂质浓度。在电荷存储区12上设置不同类型的掺杂区，在减小暗电流的同时，不影响电子转移，提高CMOS图像传感器的电学性能。

请参阅图1至图2所示，在本发明一实施例中，在衬底10上，还设置有多个栅极，包括全局传输栅极131、转移栅极141和全局复位栅极151等，分别用于形成全局传输管13、转移管14和全局复位管15等。其中，衬底10上的栅极可以同步形成。在本申请中，可在氧化层110上形成栅极材料层(图中未显示)，栅极材料层可以为多晶硅或金属材料等材料。在形成栅极材料层前，也可以去除氧化层110，重新形成氧化层作为栅极氧化层，以避免离子注入对氧化层的损伤而导致的栅极性能下降。其中，多晶硅可以为掺杂多晶硅层，金属材料可以为镁、铝、镍、铜、金、银、TiAl基合金、碳化钛、碳化钽或硅化钨等，也可以是几种材料的合金。在形成栅极材料层后，在栅极材料层上形成第一掩膜层120、第二掩膜层130和第三掩膜层(图中未显示)，其中，第二掩膜层130为氮化硅层，第一掩膜层120和第三掩膜层为氧化硅层，在第三掩膜层上形成图案化光阻层(图中未显示)，以图案化光阻层为掩膜，例如采用干法刻蚀刻蚀掩膜层和栅极材料层，形成多个栅极。在刻蚀过程中，图案化光阻层和第三掩膜层会被刻蚀去除，在栅极上剩余第一掩膜层120和第二掩膜层130，其中，栅极上第一掩膜层120的厚度例如为8nm～15nm，第二掩膜层130的厚度例如为80nm～130nm。

请参阅图1至图3所示，在本发明一实施例中，全局传输栅极131设置在光电二极管11和电荷存储区12之间，全局传输栅极131在衬底10上的正投影覆盖部分电荷存储区12，以及覆盖部分光电二极管11或与光电二极管11的边缘接触。全局传输栅极131包括第一分部1311和第二分部1312，其中，第一分部1311至少覆盖光电二极管11和电荷存储区12之间的有源区112。在本实施例中，第一分部1311例如呈三角状，覆盖光电二极管11和电荷存储区12之间的有源区112并延伸至部分浅沟槽隔离结构111上，第二分部1312例如呈矩形，设置在第一分部1311一侧的浅沟槽隔离结构111上，且第二分部1312的平面面积小于第一分部1311的平面面积。转移栅极141设置在电荷存储区12和浮动扩散区104之间，转移栅极141在衬底10上的正投影与电荷存储区12相交或边缘接触，且部分转移栅极141设置在浅沟槽隔离结构111上。转移栅极141包括第一栅极1411和第二栅极1412，第一栅极1411至少设置在有源区112上。在本实施例中，第一栅极1411例如呈矩形，第一栅极1411设置在有源区112上并延伸至两侧的部分浅沟槽隔离结构111上，第二栅极1412例如呈矩形，设置在第一栅极1411一侧的浅沟槽隔离结构111上，且第二栅极1412的平面面积小于第一栅极1411的平面面积。其中，在后续制作过程中，在第二分部1312和第二栅极1412上形成导电插塞20，以分别与全局传输栅极131和转移栅极141连接。全局复位栅极151设置在光电二极管11远离电荷存储区12的一侧，又例如设置在光电二极管11的边角上，全局复位栅极151将无效光生电荷清空。复位管、源极跟随管和行选择管的栅极在转移管的一侧成排设置，在剖面图中未显示。

请参阅图1至图5所示，在本发明一实施例中，在形成栅极后，在衬底10上涂覆光刻胶层，经曝光、显影等工序形成第一光刻胶层140，第一光刻胶层140至少覆盖全局传输栅极131的第一分部1311、转移栅极141的第一栅极1411以及电荷存储区12。以第一光刻胶层140为掩膜，例如通过干法刻蚀或湿法刻蚀去除第一光刻胶层140暴露的栅极上的第二掩膜层130，即至少保留全局传输栅极131的第一分部1311、转移栅极141的第一栅极1411上的第二掩膜层130，将第二掩膜层130保留区域以及电荷存储区12定义为保护区域142，保护区域142内的栅极上的第二掩膜层130未去除。在本实施例中，例如通过湿法刻蚀对第二掩膜层130进行刻蚀，湿法刻蚀液例如为磷酸，且磷酸的质量分数为80％～95％，刻蚀的温度为155℃～165℃。刻蚀后，通过湿法刻蚀或灰化处理去除第一光刻胶层140。

请参阅图1、图5至图6所示，在本发明一实施例中，在刻蚀部分栅极上的第二掩膜层130后，在栅极的四周形成侧墙结构150。具体的，在衬底10上形成侧墙介质层(图中未显示)，侧墙介质层覆盖在氧化层110、浅沟槽隔离结构111以及全局传输栅极131、转移栅极141和全局复位栅极151等栅极的顶部和侧壁上，且侧墙介质层的材料例如为氧化硅和氮化硅叠层材料，且与氧化层110和栅极的接触层为氧化硅。形成侧墙介质层之后，例如可采用干法刻蚀等刻蚀工艺去除栅极顶部、氧化层110、浅沟槽隔离结构111上的侧墙介质层，保留栅极两侧的侧墙介质层，形成侧墙结构150。在保护区域142内，侧墙结构150的高度与全局传输栅极131、转移栅极141上第二掩膜层130的高度一致，在保护区域142外，侧墙结构150的高度与栅极上第一掩膜层120的高度一致，侧墙结构150的宽度由栅极的顶部至底部逐渐增加，通过设置绝缘性的侧墙结构150，防止产生漏电现象。在本实施例中，侧墙结构150的形状例如为圆弧状，在其他实施例中，侧墙结构150的形状还可以为其他形状，可根据制作要求进行选择。

请参阅图6至图7所示，在本发明一实施例中，在形成侧墙结构150后，在栅极和衬底10上依次形成金属硅化物阻挡层160和接触孔蚀刻阻挡层170，其中，金属硅化物阻挡层160例如为氧化硅层，且金属硅化物阻挡层160例如通过化学气相沉积等方法形成，厚度例如为20nm～50nm，以在形成金属硅化物时，对光电二极管、转移栅极以及浮动扩散区等进行保护。在金属硅化物阻挡层160后，在部分栅极和有源区上进行金属硅化物的制备，可采用任意金属硅化物的制备方法获得，在本申请中不详细阐述。接触孔蚀刻阻挡层170例如为氮化硅层，且接触孔蚀刻阻挡层170例如通过化学气相沉积等方法形成，厚度例如为40nm～60nm，以在形成通孔时，对衬底10和栅极进行保护。

请参阅图1、图7至图8所示，在本发明一实施例中，在形成接触孔蚀刻阻挡层170后，在接触孔蚀刻阻挡层170上形成第一介质层180，第一介质层180例如为氧化硅层等，且第一介质层180例如通过化学气相沉积或高密度等离子体化学气相沉积法等形成。在第一介质层180形成后，进行平坦化处理，确保第一介质层180的表面在同一平面内，且第一介质层180的厚度例如为300nm～800nm。在第一介质层180上涂覆光刻胶层，经曝光、显影等工序形成第二光刻胶层190，第二光刻胶层190上包括凹部191，凹部191至少暴露部分光电二极管11、全局传输栅极131的第一分部1311、电荷存储区12以及邻近电荷存储区12的转移栅极141的部分第一栅极1411。在本发明一实施例中，凹部191暴露的光电二极管11的宽度例如大于等于200nm，又例如为200nm～300nm。

请参阅图1、图8至图9所示，在本发明一实施例中，以第二光刻胶层190为掩膜，以衬底10上的接触孔蚀刻阻挡层170为刻蚀停止层，例如通过干法刻蚀或湿法刻蚀去除第二光刻胶层190暴露的第一介质层180，形成遮光凹槽192。在本实施例中，例如采用干法刻蚀形成遮光凹槽192，且刻蚀的气体例如为氯气(Cl₂)、三氟甲烷(CHF₃)、二氟甲烷(CH₂F₂)、氟化氢(HF)或氧气(O₂)等，刻蚀完成后采用灰化氧化或湿法刻蚀去除第二光刻胶层190。在刻蚀过程中，由于栅极顶部角边缘的位置刻蚀速度快，因此，全局传输栅极131和转移栅极141顶上和侧壁的部分接触孔蚀刻阻挡层170、金属硅化物阻挡层160、侧墙结构150以及第二掩膜层130被刻蚀，遮光凹槽192在全局传输栅极131和转移栅极141的顶上形成斜坡。遮光凹槽192并未暴露全局传输栅极131和转移栅极141，这是由于第二光刻胶层190暴露的全局传输栅极131和转移栅极141上设置第二掩膜层130，因此，在刻蚀过程中，在栅极顶部角边缘会部分刻蚀到接触孔蚀刻阻挡层170、金属硅化物阻挡层160、侧墙结构150以及第二掩膜层130，且第二掩膜层130和第一介质层180的材料不同，在刻蚀过程中具有刻蚀选择比，第二掩膜层130的刻蚀速度小于第一介质层180的刻蚀速度，且第二掩膜层130本身具有一定的厚度，因此不会暴露全局传输栅极131和转移栅极141，从而在遮光凹槽192内形成遮光结构时，不会造成遮光结构与栅极接触短路，提高制作良率。

请参阅图1、图9至图10所示，在本发明一实施例中，在形成遮光凹槽192后，在遮光凹槽192内形成遮光结构19。其中，遮光结构19的材料例如为钨、铝、铜、钴、钛、氮化钛或镍等不透光金属材料中的至少一种，金属材料例如通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)、原子层沉积(Atomic LayerDeposition，ALD)、金属有机气相沉积法(Metal-Organic Chemical Vapor Deposition，MOCVD)或物理气相沉积等方式形成。具体的，在第一介质层180上和遮光凹槽192内沉积金属材料后，通过化学机械研磨(Chemical Mechanical Polishing，CMP)等方法进行平坦化处理，只保留遮光凹槽192内的金属材料，且金属材料与两侧的第一介质层180顶部齐平。其中，遮光结构19至少覆盖全局传输栅极131的第一分部1311、电荷存储区12以及邻近电荷存储区12的至少部分转移栅极141，又例如覆盖部分光电二极管11、第一分部1311、全部的电荷存储区12以及电荷存储区12侧的至少部分转移栅极141，从而有效避免了光照射入电荷存储区12，极大改善了电荷域全局图像传感器的寄生光响应，提高电荷传输效率且能够解决遮光结构19与栅极接触短路的问题，提高制作良率。在实施例中，遮光结构19覆盖的转移栅极141的宽度例如为转移栅极141宽度的三分之一至三分之二。同时，遮光结构19覆盖的光电二极管11的宽度例如为200nm～300nm，能够确保进光效率，同时避免光电二极管一侧透过来的光造成寄生光响应。

请参阅图1、图11至图12所示，在本发明一实施例中，在形成遮光结构19后，在遮光结构19和第一介质层180上形成第二介质层200，第二介质层200例如为氧化硅层等，且第二介质层200例如通过化学气相沉积或高密度等离子体化学气相沉积法等形成。在第二介质层200形成后，在第二介质层200上形成图案化光刻胶层(图中未显示)，图案化光刻胶层定位导电插塞20的位置。以图案化光刻胶层为掩膜，刻蚀第二介质层200、第一介质层180接触孔蚀刻阻挡层170、金属硅化物阻挡层160以及氧化层110，或刻蚀第二介质层200、第一介质层180接触孔蚀刻阻挡层170、金属硅化物阻挡层160以及第一掩膜层120，在部分衬底10和栅极上形成接触孔(图中未显示)，在接触孔内沉积导电材料，例如通过物理气相沉积工艺或溅射工艺向接触孔内沉积金属材料，例如沉积钛/氮化钛阻挡层及金属钨，从而形成导电插塞20。其中，例如在全局复位栅极151、第一阱区103、全局传输栅极131和转移栅极141等上形成导电插塞20，且全局传输栅极131上的导电插塞20例如形成在第二分部1312上，转移栅极141上的导电插塞20例如形成在第二栅极1412上，即在确保遮光结构19不短路的基础上，确保栅极的性能。

综上所述，本发明提供一种图像传感器及其制作方法，通过对图像传感器的结构和制作方法进行改进，能够有效避免光照射入电荷存储区，极大改善了电荷域全局图像传感器的寄生光响应，且能够解决遮光结构与栅极接触短路的问题，提高制作良率。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种图像传感器，其特征在于，至少包括：

衬底，所述衬底内的浅沟槽隔离结构将所述衬底划分多个有源区；

光电二极管、电荷存储区和浮动扩散区由所述衬底表面向所述衬底内延伸，并间隔设置在所述衬底内；

全局传输栅极，设置在所述光电二极管和所述电荷存储区之间，所述全局传输栅极包括第一分部和第二分部，所述第一分部至少覆盖所述光电二极管和所述电荷存储区之间的所述有源区，所述第二分部设置在所述第一分部一侧的所述浅沟槽隔离结构上；

转移栅极，设置在所述电荷存储区和所述浮动扩散区之间，所述转移栅极包括第一栅极和第二栅极，所述第一栅极至少设置在有源区上，所述第二栅极设置在第一栅极一侧的所述浅沟槽隔离结构上；

第一掩膜层，设置在所述全局传输栅极和所述转移栅极上，

第二掩膜层，设置在所述第一分部和所述第一栅极上的所述第一掩膜层上；

遮光结构，至少覆盖所述第一分部、所述电荷存储区以及邻近所述电荷存储区的至少部分所述转移栅极。

2.根据权利要求1所述的图像传感器，其特征在于，所述第一掩膜层为氧化硅层，所述第二掩膜层为氮化硅层，所述第二掩膜层的厚度为80nm～130nm。

3.根据权利要求1所述的图像传感器，其特征在于，所述遮光结构覆盖的所述转移栅极的宽度为所述转移栅极宽度的三分之一至三分之二。

4.根据权利要求1所述的图像传感器，其特征在于，所述遮光结构还覆盖部分所述光电二极管，覆盖所述光电二极管的宽度为200nm～300nm。

5.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括导电插塞，所述导电插塞至少设置在所述第二分部和所述第二栅极上，分别与所述第二分部和所述第二栅极连接。

6.根据权利要求1所述的图像传感器，其特征在于，在所述衬底与所述栅极的顶部和侧壁还依次设置有金属硅化物阻挡层、接触孔蚀刻阻挡层和第一介质层，所述遮光结构设置在所述第一介质层内，所述遮光结构在所述全局传输栅极和所述转移栅极的顶部角边缘上形成斜坡。

7.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括全局复位栅极，所述全局复位栅极设置在光电二极管远离所述电荷存储区的一侧。

8.一种图像传感器的制作方法，其特征在于，至少包括以下步骤：

提供一衬底，所述衬底内的浅沟槽隔离结构将所述衬底划分多个有源区；

在衬底内形成间隔设置的光电二极管、电荷存储区和浮动扩散区，并由所述衬底表面向所述衬底内延伸；

在所述光电二极管和所述电荷存储区之间形成全局传输栅极，所述全局传输栅极包括第一分部和第二分部，所述第一分部至少覆盖所述光电二极管和所述电荷存储区之间的所述有源区，所述第二分部设置在所述第一分部一侧的所述浅沟槽隔离结构上；

在所述电荷存储区和所述浮动扩散区之间形成转移栅极，所述转移栅极包括第一栅极和第二栅极，所述第一栅极至少设置在有源区上，所述第二栅极设置在第一栅极一侧的所述浅沟槽隔离结构上；

在所述全局传输栅极和所述转移栅极上设置有第一掩膜层，

在所述第一分部和所述第一栅极上的所述第一掩膜层上设置有第二掩膜层；

形成遮光结构，所述遮光结构至少覆盖所述第一分部、所述电荷存储区以及邻近所述电荷存储区的至少部分所述转移栅极。

9.根据权利要求8所述的图像传感器的制作方法，其特征在于，所述制作方法还包括：

在所述衬底上形成氧化层，在所述氧化层上形成栅极材料层；

在所述栅极材料层上依次形成第一掩膜层、第二掩膜层和第三掩膜层；

在所述第三掩膜层上形成图案化光阻层，以所述图案化光阻层为掩膜，刻蚀第三掩膜层、第二掩膜层、第一掩膜层和栅极材料层，至少形成所述全局传输栅极和所述转移栅极，所述全局传输栅极和所述转移栅极上剩余所述第一掩膜层和所述第二掩膜层；

在所述第二掩膜层上形成第一光刻胶层，所述第一光刻胶层覆盖传所述输栅极的第一分部、所述转移栅极的第一栅极以及所述电荷存储区；

以所述第一光刻胶层为掩膜进行刻蚀，去除所述第一光刻胶层以外区域的所述第二掩膜层。

10.根据权利要求8所述的图像传感器的制作方法，其特征在于，所述制作方法还包括：

在所述衬底与所述栅极的顶部和侧壁依次形成金属硅化物阻挡层、接触孔蚀刻阻挡层和第一介质层；

平坦化所述第一介质层，在所述第一介质层上形成第二光刻胶层，所述第二光刻胶层暴露部分所述光电二极管、所述第一分部、所述电荷存储区以及邻近所述电荷存储区的部分所述第一栅极；

以所述第二光刻胶层为掩膜，以所述衬底上的所述接触孔蚀刻阻挡层为刻蚀停止层，通过刻蚀所述第二光刻胶层暴露的第一介质层，形成遮光凹槽；在刻蚀过程中，栅极顶部角边缘会刻蚀部分接触孔蚀刻阻挡层、金属硅化物阻挡层以及第二掩膜层；

在所述遮光凹槽内形成遮光结构。