CN120641816A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

阵列基板(001)、显示面板及显示装置，包括衬底基板(100)；多个像素电极(101)，在衬底基板(100)上呈阵列排布，像素电极(101)之间具有沿第一方向(X)延伸的第一间隙(GPl)、以及沿第二方向(Y)延伸的第二间隙(GP2)，在第一方向(X)上排布的每两个像素电极(101)为一个像素电极组(PX)；多条栅线(102)，在衬底基板(100)上沿第一方向(X)延伸并沿第二方向(Y)排布，栅线(102)在衬底基板(100)上的正投影与第一间隙(GP1)在衬底基板(100)上的正投影至少部分交叠，同一第一间隙(GP1)处包括两条栅线(102)；第一公共电极线(103)，第一公共电极线(103)在衬底基板(100)上的正投影位于第一间隙(GP1)、以及像素电极组(PX)之间的第二间隙(GP2)在衬底基板(100)上的正投影内；且在与第二间隙(GP2)互不交叠的第一间隙(GP1)处，第一公共电极线(103)在衬底基板(100)上的正投影沿第二方向(Y)贯穿两条栅线(102)的间隙在衬底基板(100)上的正投影。

Description

阵列基板、显示面板及显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、画质高、无辐射和携带方便等特点，近年来得到了迅速地发展，已逐渐取代传统的阴极射线管显示装置(Cathode Ray Tube display，CRT)，在当前的平板显示器市场中占据了主导地位。目前，TFT-LCD在各种大中小尺寸的产品上得到了广泛的应用，几乎涵盖了当今信息社会的主要电子产品，如液晶电视、高清晰度数字电视、电脑(台式和笔记本)、手机、平板电脑、导航仪、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示等。

发明内容

本公开实施例提供的阵列基板、显示面板及显示装置，具体方案如下：

一方面，本公开实施例提供了一种阵列基板，包括：

衬底基板；

多个像素电极，在所述衬底基板上呈阵列排布，所述像素电极之间具有沿第一方向延伸的第一间隙、以及沿第二方向延伸的第二间隙，在所述第一方向上排布的每两个所述像素电极为一个像素电极组，所述第二方向与所述第一方向相交；

多条栅线，在所述衬底基板上沿所述第一方向延伸并沿所述第二方向排布，所述栅线在所述衬底基板上的正投影与所述第一间隙在所述衬底基板上 的正投影至少部分交叠，同一所述第一间隙处包括两条所述栅线；

第一公共电极线，所述第一公共电极线在所述衬底基板上的正投影位于所述第一间隙、以及所述像素电极组之间的所述第二间隙在所述衬底基板上的正投影内；且在与所述第二间隙互不交叠的所述第一间隙处，所述第一公共电极线在所述衬底基板上的正投影沿所述第二方向贯穿两条所述栅线的间隙在所述衬底基板上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一公共电极线包括位于所述第一间隙处的多条第一子公共电极线，至少部分所述第一子公共电极线在所述衬底基板上的正投影沿所述第二方向贯穿两条所述栅线的间隙在所述衬底基板上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括位于所述栅线所在层与所述像素电极所在层之间的色阻层，所述色阻层包括位于所述第一间隙处的开口；

所述第一公共电极线还包括在所述第一间隙内与所述像素电极相邻且与所述第一子公共电极线相连的第一延伸部，所述第一延伸部包括与所述像素电极相邻且沿所述第一方向延伸的第一边界，所述第一边界在所述衬底基板上的部分正投影位于所述开口在所述衬底基板上的正投影内；

所述像素电极包括与所述第一延伸部相邻且沿所述第一方向延伸的第二边界，所述第二边界在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影外。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述开口包括位于所述第一边界与所述第二边界之间的第四边界，所述第一边界与所述第四边界在所述第二方向上的距离大于等于4μm，所述第二边界与所述第四边界在所述第二方向上的距离大于等于4μm。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括第二公共电极线、以及位于所述第二公共电极线所在层与所述像素电极所在层之间的第一绝缘层，所述第一绝缘层包括所述色阻层；

所述第二公共电极线包括多个公共电极重复单元，所述公共电极重复单元包括凸出部，所述凸出部通过贯穿所述第一绝缘层的第一过孔与所述第一延伸部电连接，所述第一过孔在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影内。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述栅线包括绕线部，所述绕线部与所述凸出部间隔设置，且所述凸出部包括朝向所述绕线部一侧的第三边界，所述绕线部的走线方式与所述第三边界的走向相同。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一过孔在所述衬底基板上的部分正投影位于所述凸出部在所述衬底基板上的正投影内、其余部分正投影位于所述凸出部在所述衬底基板上的正投影朝向所述栅线在所述衬底基板上的正投影的一侧。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括多个晶体管、以及位于所述晶体管所在层与所述像素电极所在层之间的第二绝缘层，所述第二绝缘层包括所述色阻层、且所述第一绝缘层包括所述第二绝缘层；

所述晶体管的第一极通过贯穿所述第二绝缘层的第二过孔与所述像素电极电连接，所述第二过孔在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影内；

至少部分所述第二过孔与至少部分所述第一过孔在所述衬底基板上的正投影位于同一所述开口在所述衬底基板上的正投影内。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述晶体管的第一极包括沿所述第一方向延伸的加宽部，所述加宽部通过所述第二过孔与所述像素电极电连接，所述加宽部在所述衬底基板上的正投影位于两条所述栅线在所述衬底基板上的正投影靠近所述像素电极在所述衬底基板上的正投影的一侧。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括多个连接电极，所述连接电极在所述第一间隙处与所述像素电极一体设置，所述 连接电极通过所述第二过孔与所述加宽部电连接，且所述连接电极在所述衬底基板上的正投影与所述加宽部在所述衬底基板上的正投影至少部分交叠。

在一些实施例中，在本公开实施例提供的上述阵列基板中，与同一所述像素电极组连接的两个所述连接电极分居在所述像素电极组两侧沿所述第二方向排布的所述第一间隙处，且同一所述第一间隙处的两个所述连接电极在第二方向上错开设置。

在一些实施例中，在本公开实施例提供的上述阵列基板中，在所述第二方向上排布的相邻两个所述像素电极组之间的所述第一间隙内，相邻两个所述晶体管关于所述第一间隙的中心对称设置，至少部分所述晶体管与一个所述像素电极组包括的两个所述像素电极沿所述第二方向之间的所述第一间隙交叠。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述晶体管的第二极包括沿所述第一方向延伸的连接部，至少部分所述连接部在所述衬底基板上的正投影与两条所述栅线的间隙在所述衬底基板上的正投影交叠，且所述连接部的走线方式与所述凸出部朝向所述栅线一侧的第三边界的走向相同。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述衬底基板包括多个红色子像素区、多个绿色子像素区和多个蓝色子像素区，所述多个像素电极位于所述多个红色子像素区、所述多个绿色子像素区和所述多个蓝色子像素区内；

所述蓝色子像素区的所述像素电极对应的所述第二过孔在所述衬底基板上的正投影、以及所述第一过孔在所述衬底基板上的正投影位于同一所述开口在所述衬底基板上的正投影内。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一子公共电极线包括依次相连的第一部分、第二部分和第三部分；其中，

所述第一部分沿所述第二方向延伸，且所述第一部分在所述衬底基板上的正投影与一条所述栅线在所述衬底基板上的正投影至少部分交叠；

所述第二部分沿所述第一方向延伸，且至少部分所述第二部分在所述衬底基板上的正投影与两条所述栅线的间隙在所述衬底基板上的正投影交叠；

所述第三部分沿所述第二方向延伸，且所述第三部分在所述衬底基板上的正投影与另一条所述栅线在所述衬底基板上的正投影至少部分交叠；

所述第一部分在所述衬底基板上的正投影、以及所述第三部分在所述衬底基板上的正投影分居在两个所述晶体管的所述栅极在所述衬底基板上的正投影的两侧。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一延伸部与所述第三部分相连，且所述第一延伸部在所述衬底基板上的正投影覆盖所述栅线靠近所述像素电极的部分边缘在所述衬底基板上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一公共电极线还包括与所述第一部分相连的第二延伸部，所述第二延伸部在所述衬底基板上的正投影覆盖所述栅线靠近所述像素电极的部分边缘在所述衬底基板上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括多个晶体管，所述晶体管的第一极包括沿所述第一方向延伸的加宽部，所述加宽部与所述像素电极电连接，所述加宽部在所述衬底基板上的正投影位于两条所述栅线的间隙在所述衬底基板上的正投影内；

部分所述第一子公共电极线在所述衬底基板上的部分正投影位于两个所述晶体管的所述加宽部在所述衬底基板上的正投影之间。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括多个连接电极，所述连接电极与所述像素电极一体设置，所述连接电极与所述加宽部电连接，且所述连接电极在所述衬底基板上的正投影跨越一条所述栅线在所述衬底基板上的正投影延伸至两条所述栅线的间隙在所述衬底基板上的正投影内；

其余部分所述第一子公共电极线在所述衬底基板上的正投影在所述连接电极处断开设置。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括在所述第一间隙处沿所述第一方向延伸的第三公共电极线，所述第三公共电极线与所述栅线同层设置，所述第三公共电极线位于两条所述栅线之间，且所述第三公共电极线在所述衬底基板上的正投影与所述连接电极、所述加宽部的连接位置在所述衬底基板上的正投影相互交叠。

在一些实施例中，在本公开实施例提供的上述阵列基板中，部分所述第一子公共电极线包括依次相连的第一部分、第二部分和第三部分；其中，

所述第一部分在所述衬底基板上的正投影与一条所述栅线在所述衬底基板上的正投影至少部分交叠，且所述第一部分在所述衬底基板上的正投影与一个所述连接电极在所述衬底基板上的部分正投影相互平行；

所述第二部分沿所述第二方向延伸，且所述第二部分在所述衬底基板上的正投影位于两个所述晶体管的所述加宽部在所述衬底基板上的正投影之间；

所述第三部分在所述衬底基板上的正投影与另一条所述栅线在所述衬底基板上的正投影至少部分交叠，且所述第三部分在所述衬底基板上的正投影与另一个所述连接电极在所述衬底基板上的部分正投影相互平行；

所述第一部分在所述衬底基板上的正投影、以及所述第三部分在所述衬底基板上的正投影位于两个所述连接电极在所述衬底基板上的正投影之间。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第一子公共电极线包括第四部分和第五部分，所述第四部分在所述衬底基板上的正投影覆盖一条所述栅线靠近所述像素电极的边缘在所述衬底基板上的部分正投影，所述第五部分在所述衬底基板上的正投影覆盖另一条所述栅线靠近所述像素电极的边缘在所述衬底基板上的部分正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括与所述多条栅线同层的第二公共电极线，所述第二公共电极线包括多个公共电极重复单元，所述公共电极重复单元包括沿所述第二方向延伸的第二子公共电极线，所述第二子公共电极线在所述衬底基板上的正投影覆盖所述像素电极组中两个所述像素电极的相邻边缘在所述衬底基板上的正投影，所述第二子 公共电极线在所述第一方向上的线宽大于等于7μm且小于等于15μm。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述公共电极重复单元还包括沿所述第二方向延伸的第三子公共电极线，所述第三子公共电极线在所述衬底基板上的正投影覆盖所述像素电极组中两个所述像素电极的相背边缘在所述衬底基板上的正投影，所述第三子公共电极线在所述第二方向上的尺寸小于等于所述第二子公共电极线在所述第二方向上的尺寸。

在一些实施例中，在本公开实施例提供的上述阵列基板中，在邻近所述第二子公共电极线的位置：所述栅线包括朝向远离所述第二子公共电极线的方向凸起的折线部，或者，所述栅线包括沿所述第一方向延伸的直线部。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述第二公共电极线还包括多条公共电极连接线，所述多条公共电极连接线与沿所述第一方向排布的相邻所述公共电极重复单元相连。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述公共电极连接线与所述公共电极重复单元在所述第二方向上的两个端部、以及中间部的至少之一相连。

在一些实施例中，在本公开实施例提供的上述阵列基板中，还包括多条沿所述第二方向延伸并沿所述第一方向排布的多条数据线，所述数据线在所述衬底基板上的正投影位于相邻所述像素电极组之间的所述第二间隙在所述衬底基板上的正投影内；

所述第一公共电极线还包括沿所述第二方向延伸的第四子公共电极线，所述第四子公共电极线在所述衬底基板上的正投影至少部分覆盖所述数据线在所述衬底基板上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，所述像素电极为板状电极或狭缝电极。

另一方面，本公开实施例提供了一种显示面板，包括相对而置的阵列基板和对向基板，所述阵列基板为本公开实施例提供的上述阵列基板。

在一些实施例中，在本公开实施例提供的上述显示面板中，所述对向基 板包括公共电极层。

在一些实施例中，在本公开实施例提供的上述显示面板中，所述对向基板还包括位于所述公共电极层远离所述阵列基板一侧的黑矩阵；

所述黑矩阵在所述衬底基板上的正投影与所述第一间隙在所述衬底基板上的正投影相互交叠，且所述黑矩阵在所述衬底基板上的正投影、以及与所述第一间隙互不交叠的所述第二间隙在所述衬底基板上的正投影互不交叠。

另一方面，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示面板。

附图说明

图1为一种双栅像素架构示意图；

图2为本公开实施例提供的阵列基板中四个像素电极及其附近布线的一种结构示意图；

图3为图2中Z1区域的放大结构示意图；

图4为图2中栅线所在层的结构示意图；

图5为图2中有源层所在层的结构示意图；

图6为图2中第一极、第二极所在层的结构示意图；

图7为图2中第一过孔、第二过孔的结构示意图；

图8为图2中像素电极所在层的结构示意图；

图9为沿图2中I-II线的截面结构示意图；

图10为图3中Z2区域的放大结构示意图；

图11为像素电极与第一延伸部同时爬坡的示意图；

图12为爬坡处堆积光刻胶的示意图；

图13为本公开实施例提供的阵列基板中四个像素电极及其附近布线的又一种结构示意图；

图14为图13中栅线所在层的结构示意图；

图15为图13中有源层所在层的结构示意图；

图16为图13中第一极、第二极所在层的结构示意图；

图17为图13中第一过孔、第二过孔的结构示意图；

图18为图13中像素电极所在层的结构示意图；

图19为本公开实施例提供的像素电极的一种结构示意图；

图20为本公开实施例提供的像素电极的又一种结构示意图；

图21为本公开实施例提供的显示面板中四个像素电极及其附近布线的一种结构示意图；

图22为本公开实施例提供的显示面板中四个像素电极及其附近布线的又一种结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图进行描述。为了清楚，在附图中放大了层、膜、面板、区域等的厚度。在本公开中参照作为理想化实施方式的示意图的横截面图描述示例性实施方式。这样，将预计到作为例如制造技术和/或公差的结果的与图的形状的偏差。因而，本公开中描述的实施方式不应解释为限于如本公开中所示的区域的具体形状，而是包括由例如制造所导致的形状方面的偏差。例如，图示或描述为平坦的区域可典型地具有粗糙的和/或非线性的特征；所图示的尖锐的角可为圆形的等。因而，图中所示的区域在本质上是示意性的，并且它们的尺寸和形状不意图图示区域的精确形状、不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同， 而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在下面的描述中，当元件或层被称作“在”另一元件或层“上”或“连接到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到所述另一元件或层，或者可以存在中间元件或中间层。当元件或层被称作“设置于”另一元件或层“的一侧”时，该元件或层可以直接在所述另一元件或层的一侧，直接连接到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”另一元件或层时，不存在中间元件或中间层。术语“和/或”包括一个或更多个相关列出项的任意和全部组合。本公开各个实施例之间在不冲突的情况下可以相互组合结合。

薄膜晶体管液晶显示器包括扭转向列(Twisted Nematic，TN)型液晶显示器、垂直配向(Vertically Alignment，VA)型液晶显示器、边缘场转换(Fringe Field Switching，FFS)型液晶显示器、高级超维场开关(Adwanced Dimension Switch，ADS)型液晶显示器、以及面内转换(In-Plane Switching，IPS)型液晶显示器等。其中，VA型液晶显示器相对于其他类型的液晶显示器具有更好的暗态表现，对比度更好的优点。

VA型液晶显示器多为单栅(Single Gate)结构，即一条栅线与一行子像素相连，一条数据线与一列子像素相连。为了降低生产成本，发展了双栅结构(dual gate)的VA型液晶显示器。如图1所示，双栅结构具体为：一行子像素区(例如红色子像素区R、绿色子像素区G、蓝色子像素区B)通过晶体管(TFT)与两条栅线(GL)电连接，相邻行、相邻列的两个子像素区(例如红色子像素区R与绿色子像素区G、蓝色子像素区B与绿色子像素区G、蓝色子像素区B与红色子像素区R)通过晶体管(TFT)与同一条数据线(DL)电连接，这种连接方式使得相邻两行子像素区(例如红色子像素区R、绿色 子像素区G、蓝色子像素区B)之间具有两条栅线(GL)，每相邻两列子像素(例如红色子像素区R所在列与绿色子像素区G所在列、蓝色子像素区B所在列与红色子像素区R所在列、绿色子像素区G所在列与蓝色子像素区B所在列)之间具有一条数据线(DL)，由此减少了数据线(DL)的数量，相应地减小了与数据线(DL)连接的源极驱动芯片(Source IC)总数，大幅降低了材料成本，尤其适用于车载显示屏、电视等中大尺寸产品。

VA型液晶显示器的一些产品(例如VA曲面显示屏)可采用将彩膜(也称为色阻层)制作在阵列基板上(CF On Array，COA)的工艺。考虑到曲面情形下，阵列基板与对向基板的对位偏移大，在数据线方向不能设置黑矩阵(BM)，需要在数据线方向采用透明材料(例如氧化铟锡ITO)替代黑矩阵(DATA BM Succedaneum，DBS)来覆盖数据线，并将DBS ITO加载公共电极信号，以防止数据信号影响液晶偏转，导致漏光。然而，DBS ITO材料很薄、电阻很大，实际产品应用中必须形成网状结构，否则无法满足遮光需求。

在基于COA工艺的双栅像素设计中，可以将DBS ITO网状连线设置在两条数据线之间的子像素列间隙处，鉴于DBS ITO与像素电极(pixel)同层、同材料，在实际工艺中，DBS ITO的最小线宽为3.5μm，且同层不同信号之间的间距需大于等于5μm，因此相邻像素电极之间的最小间距为13.5μm，导致像素开口率损失较大。

为了改善相关技术中存在的上述技术问题，本公开实施例提供了一种阵列基板，图2主要示出了阵列基板中沿第一方向X、第二方向Y排布的四个像素电极101、以及这四个像素电极101附近的布线方案，图3为图2中Z1区域的放大结构示意图，图4至图8为图2中各单膜层的结构示意图，由图2至图8可见，本公开实施例提供的阵列基板可以包括：

衬底基板100，在一些实施例中，衬底基板100为允许可见光透过的基板，例如为玻璃、石英、塑料等材质；

多个像素电极101，在衬底基板100上呈阵列排布，像素电极101之间具有沿第一方向X延伸的第一间隙GP1、以及沿第二方向Y延伸的第二间隙 GP2，在第一方向X上排布的每两个像素电极102为一个像素电极组PX，同一个像素电极组PX的两个像素电极102与同一条数据线111电连接，第二方向Y与第一方向X相交；可选地，像素电极101的材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化镓锌(GZO)等至少一种透明导电材料；

多条栅线102，在衬底基板100上沿第一方向X延伸并沿第二方向Y排布，栅线102在衬底基板100上的正投影与第一间隙GP1在衬底基板100上的正投影至少部分交叠，例如栅线102在衬底基板100上的正投影位于第一间隙GP1在衬底基板100上的正投影内，在一些实施例中，同一第一间隙GP1处包括两条栅线102；可选地，栅线102的材料可以包括钼(Mo)、铝(Al)、钛(Ti)、铬(Cr)、镍(Ni)等金属，栅线102可以为单层结构或叠层结构，例如栅线102为由铜金属层构成的单层结构；

第一公共电极线103，可以与像素电极101同层、同材料设置，可选地，第一公共电极线103在衬底基板100上的正投影位于第一间隙GP1、以及像素电极组PX之间的第二间隙GP2在衬底基板100上的正投影内，即第一公共电极线103在像素电极组PX所含两个像素电极101之间的第二间隙GP2处不存在；且在与第二间隙GP2互不交叠的第一间隙GP1处，第一公共电极线103在衬底基板100上的正投影沿第二方向Y贯穿两条栅线102的间隙在衬底基板100上的正投影。

在本公开实施例提供的上述阵列基板中，通过设置第一公共电极线103位于第一间隙GP1、以及像素电极组PX之间的第二间隙GP2处，且在与第二间隙GP2互不交叠的第一间隙GP1处，第一公共电极线103穿过两条栅线102的间隙，使得第一公共电极线103在第一间隙GP1、以及像素电极组PX之间的第二间隙GP2内形成了可满足遮光要求的网状结构。由于在像素电极组PX所含两个像素电极101之间的第二间隙GP2处不存在第一公共电极线103(相当于DBS ITO)，因此，在像素电极组PX所含两个像素电极101之间的第二间隙GP2可至少减小相关DBS ITO的宽度，从而在满足遮光效果的情况下，可大幅提升像素开口率，提升产品透过率。

在一些实施例中，在本公开实施例提供的上述阵列基板中，结合图2至图4、以及图8可见，第一公共电极线103包括位于第一间隙GP1处的多条第一子公共电极线1031，可选地，第一子公共电极线1031可设置在对向基板的黑矩阵(BM)范围内；另外，第一子公共电极线1031在所述衬底基板100上的正投影与两条栅线102靠近像素电极101的边缘至少部分交叠，以利用第一子公共电压线1031对栅线102的扫描信号进行有效屏蔽，这样以来像素电极101不会再受到栅线102的干扰。继续参见图2至图4、以及图8可知，为了使得第一子公共电极线1031连续设置，从而保证第一公共电极线103可形成网状结构，本公开可以设置至少部分第一子公共电极线1031在衬底基板100上的正投影沿第二方向Y贯穿两条栅线102的间隙在衬底基板100上的正投影。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图4、图8至图10所示，还可以包括位于栅线102所在层与像素电极101所在层之间的色阻层104，色阻层104包括位于第一间隙GP1处的开口h0，以及红色色阻、绿色色阻、蓝色色阻等不同颜色的色阻；可选地，第一公共电极线103还包括在第一间隙GP1内与像素电极101相邻且与第一子公共电极线1031相连的第一延伸部1032，第一延伸部1032包括与像素电极101相邻且沿第一方向X延伸的第一边界BL1，第一边界BL1在衬底基板100上的部分正投影位于开口h0在衬底基板100上的正投影内，换言之，第一边界BL1由开口h0所在区域延伸至开口h0的区域外；像素电极101包括与第一延伸部1032相邻且沿第一方向X延伸的第二边界BL2，第二边界BL2在衬底基板100上的正投影位于开口h0在衬底基板100上的正投影外。

由于第一公共电极线103与像素电极101为同层、同材料设置，而色阻层104的开口h0边界段差较大，例如段差达到2.5μm；因此，若第一公共电极线103的第一延伸部1032与像素电极101同时处于爬坡位置，则会因为在爬坡位置形成光刻胶(PR)堆积，曝光时无法完全曝开，而导致第一延伸部1032与像素电极101短接(Leak)，如图11和图12所示。本公开通过将第一 延伸部1032与像素电极101相邻的第一边界BL1由色阻层104的开口h0内延伸至开口h0外，像素电极101与第一延伸部1032相邻的第二边界BL2位于开口h0外，使得仅第一延伸部1032爬坡，如此避免了第一延伸部1032与像素电极101同时爬坡，有效防止了第一延伸部1032与像素电极101短接。

在一些实施例中，如图10所示，开口h0包括位于第一边界BL1与第二边界BL2之间的第四边界BL4，第一边界BL1与第四边界BL4在第二方向Y上的距离D1大于等于4μm，第二边界BL2与第四边界BL4在第二方向Y上的距离D2大于等于4μm，以防止因工艺波动造成第一延伸部1032与像素电极101短接。需要说明的是，4μm为当前工艺的极限值，随着制作工艺、设备等的进步，D1距离和D2距离可能小于4μm，例如为3μm。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图4、以及图7至图10所示，还可以包括第二公共电极线105、以及位于第二公共电极线105所在层与像素电极101所在层之间的第一绝缘层IL1，可选地，第二公共电极线105与栅线102同层、同材料设置，第一绝缘层IL1包括色阻层104、栅绝缘层106、钝化层107和平坦层108，其中，栅绝缘层106和钝化层107的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)等无机绝缘材料的至少一种，平坦层108的材料可为聚丙烯酸树脂、聚环氧丙烯酸树脂、感光性聚酰亚胺树脂、聚酯丙烯酸酯、聚氨酯丙烯酸酯树脂、酚醛环氧压克力树脂等有机绝缘材料中的至少一种；第二公共电极线105包括多个公共电极重复单元1051，公共电极重复单元1051包括凸出部511，凸出部511通过贯穿第一绝缘层IL1的第一过孔h1与第一延伸部1032电连接，第一过孔h1在衬底基板100上的正投影位于开口h0在衬底基板100上的正投影内。

通过将第一公共电极线103与第二公共电极线105采用第一过孔h1相连，可以使得第一公共电极线103与第二公共电极线105的整体电阻较小，降低了公共电压信号的压降(IR drop)，提升了公共电压信号的均一性和抗干扰能力。比如实际显示过程中，数据信号的变化会拉动公共电压信号的电位，继 而间接拉动对向基板上公共电极层的电位，导致串扰(Cross Talk)现象；本公开可有效保证公共电压信号较稳定，因此不会出现串扰现象。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图4、以及图7所示，第一过孔h1在衬底基板100上的部分正投影位于凸出部511在衬底基板100上的正投影内、其余部分正投影位于凸出部511在衬底基板100上的正投影朝向栅线102在衬底基板100上的正投影的一侧，相当于在垂直于衬底基板100的方向上，第一过孔h1的部分区域与凸出部511相互交叠、其余区域与凸出部511互不交叠。这样设置，可因凸出部511的存在使得第一过孔h1处形成台阶，利于配向液(例如PI液)流动，提高PI成膜均一性，提升配向效果。可选地，第一过孔h1超出凸出部511的长度可以大于等于2.5μm。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图9所示，还可以包括多个晶体管109、以及位于晶体管109所在层与像素电极101所在层之间的第二绝缘层IL2，可选地，第一绝缘层IL1包括第二绝缘层IL2，第二绝缘层IL2包括色阻层104、钝化层107和平坦层108；晶体管109的第一极d通过贯穿第二绝缘层IL2的第二过孔h2与像素电极101电连接，第二过孔h2在衬底基板100上的正投影位于开口h0在衬底基板100上的正投影内；在一些实施例中，至少部分第二过孔h2与至少部分第一过孔h1在衬底基板100上的正投影位于同一开口h0在衬底基板100上的正投影内。

由于第一过孔h1和第二过孔h2均贯穿平坦层108，每一个贯穿平坦层108的过孔都至少需要色阻层104的开口h0尺寸(Size)大于等于20μm*20μm，因此对开口率影响很大。本公开通过将至少部分第二过孔h2与至少部分第一过孔h1在衬底基板100上的正投影设置在同一开口h0在衬底基板100上的正投影内，相当于将贯穿平坦层108的两个过孔所需开口h0的部分区域共用，例如可使得两个20μm*20μm的开口h0合并为一个20μm*30μm的开口h0，由此利于减小整个色阻层104中全部开口h0的整体尺寸，降低像素开口率损失，提升透过率。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图8所示，衬底基板100包括多个红色子像素区R、多个绿色子像素区G和多个蓝色子像素区B，多个像素电极101位于多个红色子像素区R、多个绿色子像素区G和多个蓝色子像素区B内；第一过孔h1在衬底基板100上的正投影与蓝色子像素区B的像素电极101对应的第二过孔h2在衬底基板100上的正投影位于同一开口h0在衬底基板100上的正投影内。

应当理解的是，用于连接第一公共电极线103与第二公共电极线105的第一过孔h1越多，第一公共电极线103与第二公共电极线105的整体电阻越小，越利于保证公共电极信号的稳定性。为了降低像素开口率损失，提升透过率，可设置第一过孔h1与第二过孔h2位于同一开口h0内，但这样势必会使得同时容纳有第一过孔h1与第二过孔h2的开口h0相较于仅容纳有第一过孔h1或第二过孔h2的开口h0偏大，更可能造成后续在色阻层104之上形成的配向膜堆积在同时容纳有第一过孔h1与第二过孔h2的开口h0处，不利于提高配向膜的成膜均一性和配向效果。基于此，为均衡配向效果和公共电极信号的稳定性，本公开仅设置了与蓝色子像素区B的像素电极101对应的第二过孔h2位于同一开口h0处的第一过孔h1。虽然这样对蓝色子像素区B的配向效果造成了一定影响，但鉴于红色子像素区R、绿色子像素区G和蓝色子像素区B中蓝色子像素区B的像素亮度最低，因此，即使牺牲蓝色子像素区B的部分配向效果，也不会对产品的整体显示效果造成较大影响。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图8所示，晶体管109的第一极d包括沿第一方向X延伸的加宽部d1，加宽部d1通过第二过孔h2与像素电极101电连接，加宽部d1在衬底基板1000上的正投影位于两条栅线102在衬底基板100上的正投影靠近像素电极101在衬底基板100上的正投影的一侧。

因晶体管109的第一极d所在层的厚度可为像素电极101所在层厚度的4～5倍，故相较于像素电极101所在层的走线，晶体管109的第一极d所在层走线的断线风险更小，基于此，本公开通过将晶体管109的第一极d设置为 包括位于栅线102靠近像素电极101一侧的加宽部d1，并采用加宽部d1与像素电极101电连接的方案，可以有效避免断线问题，增强晶体管109的第一极d与像素电极101的电连接效果。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2、图3、图6至图8所示，还可以包括多个连接电极110，连接电极110在第一间隙GP1处与像素电极101一体设置，连接电极110通过第二过孔h2与加宽部d1电连接，且连接电极110在衬底基板100上的正投影与加宽部d1在衬底基板100上的正投影至少部分交叠，可选地，连接电极110在衬底基板100上的正投影位于加宽部d1在衬底基板100上的正投影内。由于位于加宽部d1区域内的连接电极110为较大的块状电极，因此即使连接电极110较薄，连接电极110也不易发生断裂，依然可以与加宽部d1保持较好的电连接效果。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图8所示，与同一像素电极组PX连接的两个连接电极110分居在像素电极组PX两侧沿第二方向Y排布的第一间隙GP1处，且同一第一间隙GP1处的两个连接电极110在第二方向Y上错开设置。相较于将同一第一间隙GP1处的两个连接电极110沿第二方向Y并排设置，本公开将同一第一间隙GP1处的两个连接电极110在第二方向Y上错开设置，可以有效减小第一间隙GP1在第二方向Y上的尺寸，提高像素开口率，提升透过率。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图3所示，至少部分晶体管109与一个像素电极组PX包括的两个像素电极101沿第二方向Y之间的第一间隙GP1交叠，可选地，在第二方向Y上排布的相邻两个像素电极组PX之间的第一间隙GP1内，位于两条数据线111之间的相邻两个晶体管109关于第一间隙GP1的中心O对称设置，以确保各个晶体管109中栅极g之外的其他膜层(例如第一极d和第二极s所在层、以及有源层a)与栅线102形成的寄生电容大致相同(例如在±5％的误差范围内)，保证每个像素电极101因寄生电容造成的信号改变量(△Vp)相近，从而有效改善摇头纹不良。

具体地，如图2至图4、以及图6所示，晶体管109的第一极d还包括在第一间隙GP1内与加宽部d1一体设置的第一电极部d2，第一电极部d2沿第二方向Y延伸，第一电极部d2在衬底基板100上的正投影与栅线102在衬底基板100上的正投影至少部分交叠，例如第一电极部d2在衬底基板100上的正投影与栅线102在衬底基板100上的正投影相互交叉，可选地，两条数据线111之间的两个晶体管109的第一极d关于中心O对称设置，具体而言，两条数据线111之间的两个晶体管109的第一电极部d2在第二方向Y上共线设置、且关于中心O对称设置，两条数据线111之间的两个晶体管109的加宽部d1关于中心O对称设置；这样可以保证栅线102与两个晶体管109的第一极d之间的寄生电容大致相同(例如在±5％的误差范围内)，从而可改善摇头纹不良。

继续参见图2至图4、以及图6可知，晶体管109的第二极s包括沿第一方向X延伸且与数据线111相连的连接部s1、以及与连接部s1一体设置且沿第二方向Y延伸的第二电极部s2；其中，至少部分连接部s1在衬底基板100上的正投影与两条栅线102的间隙在衬底基板100上的正投影相互交叠，例如连接部s1在衬底基板101上的正投影位于两条栅线102的间隙在衬底基板101上的正投影内；第二电极部s2在靠近与其相连的数据线111一侧与第一电极部d2平行设置，且第二电极部s2在衬底基板100上的正投影与栅线102在衬底基板100上的正投影至少部分交叠，例如第二电极部s2在衬底基板100上的正投影与栅线102在衬底基板100上的正投影相互交叉，可选地，两条数据线111之间的两个晶体管109的第二极s关于中心O对称设置，具体而言，两条数据线111之间的两个晶体管109的第二电极部s2关于中心O对称设置，两条数据线111之间的两个晶体管109的连接部s1关于中心O对称设置；这样可以保证栅线102与两个晶体管109的第二极s之间的寄生电容大致相同(例如在±5％的误差范围内)，从而可改善摇头纹不良。

在一些实施例中，如图2至图5所示，晶体管109的有源层a在衬底基板100上的正投影位于栅线102在衬底基板100上的正投影内，且两条数据 线111之间的两个晶体管109的有源层a关于中心O对称设置，这样可以保证栅线102与两个晶体管109的有源层a之间的寄生电容大致相同(例如在±5％的误差范围内)，从而可改善摇头纹不良。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图4所示，栅线102包括绕线部1021，绕线部1021与凸出部511间隔设置，且凸出部511包括朝向绕线部1021一侧的第三边界BL3，绕线部1021的走线方式与第三边界BL3走向相同。可选地，结合图4和图5可知，正投影位于两条栅线102间隙处的连接部s1的走线方式也与凸出部511的第三边界BL3走向相同。通过这种绕线的方式让出与凸出部511交叠的第二过孔h2，相较于栅线102在两个凸出部511之间直线设置的方案，可以有效利用第一间隙GP1的空间，利于提升像素开口率。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2至图4、以及图8所示，为了保证第一子公共电极线1031在第一间隙GP1内连续设置，可使得第一子公共电极线1031包括依次相连的第一部分311、第二部312和第三部分313；其中，第一部分311沿第二方向Y延伸，且第一部分311在衬底基板100上的正投影与一条栅线102在衬底基板100上的正投影至少部分交叠；第二部分312沿第一方向X延伸，且至少部分第二部分312在衬底基板100上的正投影与两条栅线102的间隙在衬底基板100上的正投影交叠；第三部分313沿第二方向Y延伸，且第三部分313在衬底基板100上的正投影与另一条栅线102在衬底基板100上的正投影至少部分交叠；第一部分311在衬底基板101上的正投影、以及第三部分313在衬底基板100上的正投影分居在两个晶体管109的栅极g在衬底基板100上的正投影的两侧；在一些实施例中，在第二方向Y上，位于同一像素电极组PX两侧的两个第一子公共电极线1031的第一部分311、第二部312和第三部分313这三者构成的结构可以关于该像素电极组PX的中心对称设置。

在一些实施例中，如图2至图4、图6以及图8所示，第二部分312在衬底基板100上的正投影与两个第一电极d2、两个第二电极s2、以及两个连接 部s1在衬底基板100上的正投影部分交叠，以使得第二部分312在第二方向Y上的线宽较大，从而有效防止第二部分312较细而断线。

在一些实施例中，如图2至图4、以及图8所示，第一公共电极线103的第一延伸部1032与第三部分313相连，第一公共电极线103还包括与第一部分311相连的第二延伸部1033，第一子公共电极线1031还包括与第一部分311相连的第四部分314、以及与第三部分相连的第五部分315，其中，第四部分314与第二延伸部1033分居在第一部分311在第一方向X上的两侧，第五部分315与第一延伸部1032分居在第三部分313在第一方向X上的两侧，第一延伸部1032在衬底基板100上的正投影、以及第五部分315在衬底基板100上的正投影共同覆盖一条栅线102靠近像素电极101的部分边缘在衬底基板100上的正投影，第二延伸部1033在衬底基板101上的正投影、以及第四部分314在衬底基板100上的正投影共同覆盖另一条栅线102靠近像素电极101的部分边缘在衬底基板100上的正投影。这样可利用第一延伸部1031、第二延伸部1032、第四部分314和第五部分315共同屏蔽栅线102的扫描信号对像素电极101的数据信号的干扰。

在一些实施例中，如图3、图6和图8所示，在两条数据线111之间的第一间隙GP1处，第一延伸部1032位于其中一个连接电极110靠近第一部分311的一侧，即第一延伸部1032并未在连接电极110朝向栅线102一侧覆盖栅线102边缘；第二延伸部1033位于另一个连接电极110靠近第三部分313的一侧，即第二延伸部1033并未在连接电极110朝向栅线102的一侧覆盖栅线102边缘。虽然采用第一延伸部1032、第二延伸部1033在连接电极110朝向栅线102的一侧覆盖栅线102边缘，可以更好地屏蔽栅线102的扫描信号对像素电极101的数据信号的干扰；但因第一延伸部1032、第二延伸部1033与转接电极110同层设置，为避免第一延伸部1032、第二延伸部1033与转接电极110短接，需保证第一延伸部1032、第二延伸部1033与转接电极110的间距大于等于5μm，由此不利于减小第一间隙GP1在第二方向Y上的宽度，对像素开口率造成了损失。鉴于通过第四部分314、第五部分315、第一部分 311与转接电极110之间的第一延伸部1032、以及第三部分313与转接电极110之间的第二延伸部1033已经覆盖了栅线102朝向像素电极101一侧的绝大部分边缘，可以很好地屏蔽栅线102的扫描信号对像素电极101的数据信号的干扰，因此，为保证透过率，本公开中未将第一延伸部1032、以及第二延伸部1033延伸至转接电极110朝向栅线102的一侧。

在一些实施例中，图13主要示出了阵列基板中沿第一方向X和第二方向Y呈阵列排布的四个像素电极组101、以及这四个像素101附近的布线方案，图14至图18为图13中各单膜层的结构示意图，由图13至图18可见，在本公开实施例提供的阵列基板中，在第二方向Y上排布的相邻两个像素电极组PX之间的第一间隙GP1(相当于在第一方向X上排布的两个第二间隙GP2之间的第一间隙GP1)内，两条数据线111之间的两个晶体管109关于第一间隙GP1的中心O对称设置，晶体管109的第一极d所含加宽部d1在衬底基板100上的正投影位于两条栅线102的间隙在衬底基板100上的正投影内，晶体管109的第二极s所含连接部s1在衬底基板100上的正投影位于栅线102与第三公共电极线112的间隙在衬底基板100上的正投影内，连接电极110自像素电极101靠近中心O的拐角位置引出，且连接电极110在衬底基板100上的正投影跨越一条栅线102在衬底基板100上的正投影延伸至两条栅线102的间隙在衬底基板100上的正投影内，使得连接电极110可在两条栅线102的间隙处与加宽部s1通过第二过孔h2电连接。

在一些实施例中，继续参见图13至图18可知，在相邻两条数据线111之间的同一第一间隙GP1内，为保证第一子公共电极线1031连续设置，可以使得部分第一子公共电极线1031在衬底基板100上的部分正投影位于两个晶体管109的加宽部d1在衬底基板100上的正投影之间，同时为了避免第一子公共电极线1031与连接电极110短接，可将其余部分第一子公共电极线1031在衬底基板100上的正投影在连接电极110在衬底基板100上的正投影处断开设置。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图13、图 14和图18所示，在相邻两条数据线111之间的同一第一间隙GP1内，受两个连接电极110的限制，可使得连续设置的第一子公共电极线1031包括依次相连的第一部分311、第二部分312和第三部分313；其中，第一部分311在衬底基板100上的正投影与一条栅线102在衬底基板100上的正投影至少部分交叠，且第一部分311在衬底基板100上的正投影与一个连接电极110在衬底基板100上的部分正投影相互平行；第二部分312沿第二方向Y延伸，且第二部分312在衬底基板100上的正投影位于两个晶体管109的加宽部d1在衬底基板100上的正投影之间；第三部分313在衬底基板100上的正投影与另一条栅线102在衬底基板100上的正投影至少部分交叠，且第三部分313在衬底基板100上的正投影与另一个连接电极110在衬底基板100上的部分正投影相互平行；第一部分311在衬底基板100上的正投影、以及第三部分313在衬底基板100上的正投影位于两个连接电极110在衬底基板100上的正投影之间；在一些实施例中，在第二方向Y上，位于同一像素电极组PX两侧的两个第一子公共电极线1031的第一部分311、第二部312和第三部分313这三者构成的结构可以关于该像素电极组PX的中心对称设置。

在一些实施例中，为有效屏蔽栅线102的扫描信号对像素电极101的数据信号的干扰，如图13、图14和图18所示，可设置每条第一子公共电极线1031包括第四部分314和第五部分315，其中，第四部分314在衬底基板100上的正投影覆盖一条栅线102靠近像素电极101的边缘在衬底基板100上的部分正投影，第五部分315在衬底基板100上的正投影覆盖另一条栅线102靠近像素电极101的边缘在衬底基板100上的部分正投影，第四部分314和第五部分315对应相邻像素列的子像素；可选地，在第一子公共电极线1031同时包括第一部分311、第二部分312、第三部分313、第四部分314和第五部分315的情况下，第四部分314位于第一部分311在第一方向X上远离第二部分312的一侧、第五部分315位于第三部分313在第一方向X上远离第二部分312的一侧。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2、图4、 图8、图13、图14和图18所示，在与多条栅线102同层的第二公共电极线105所含多个公共电极重复单元1051中，每个公共电极重复单元1051可以与一个像素电极组PX对应设置，可选地，公共电极重复单元1051包括沿第二方向Y延伸的第二子公共电极线512，第二子公共电极线512在衬底基板101上的正投影覆盖像素电极组PX中两个像素电极101的相邻边缘在衬底基板100上的正投影，因本公开在像素电极组PX的两个像素电极101之间未设置DBS ITO，故两个像素电极101之间的第二间隙GP2可以减小，为保证第二子公共电极线512与两个像素电极101形成存储电容的同时提升像素开口率，可以设置第二子公共电极线512在第一方向X上的线宽w1大于等于7μm且小于等于15μm，例如10μm。

在一些实施例中，继续参见图2、图4、图8、图13、图14和图18可知，公共电极重复单元1051还可以包括沿第二方向Y延伸的第三子公共电极线513，第三子公共电极线513在衬底基板100上的正投影覆盖像素电极组PX中两个像素电极101的相背边缘在衬底基板100上的正投影，第三子公共电极线513在第二方向Y上的尺寸l2小于等于第二子公共电极线512在第二方向Y上的尺寸l1。示例性地，在图4中，第三子公共电极线513在第二方向Y上的尺寸l2等于第二子公共电极线512在第二方向Y上的尺寸l1；在图14中，第三子公共电极线513在第二方向Y上的尺寸l2小于第二子公共电极线512在第二方向Y上的尺寸l1。

由图4可见，在邻近第二子公共电极线512的位置：栅线102包括沿第一方向X延伸的直线部1022，布线方式比较简单。另外，由图14可见，在邻近第二子公共电极线512的位置：为避让第二子公共电极线512，栅线102包括朝向远离第二子公共电极线512的方向凸起的折线部1023；由于在像素电极组PX的两个像素电极101之间设置有DBS ITO的方案中，为了起到较好的遮光效果，设置了第三子公共电极线513在第二方向Y上的尺寸l2小于第二子公共电极线512在第二方向Y上的尺寸l1，本公开虽然去除了在像素电极组PX的两个像素电极101之间的DBS ITO，但依然可以保持第三子公共 电极线513在第二方向Y上的尺寸l2小于第二子公共电极线512在第二方向Y上的尺寸l1，以沿用第二公共电极线105所在层(即栅线102所在层)的掩膜板，降低成本。

另外，应当理解的是，由于第二子公共电极线512与两个像素电极101的边缘、以及两个像素电极101之间的第二间隙GP2在垂直于衬底基板100的方向上相互交叠，第三子公共电极线513与一个像素电极101的边缘在垂直于衬底基板100的方向上相互交叠，因此，第二子公共电极线512在第一方向X上的尺寸w1大于第三子公共电极线513在第二方向X上的尺寸w2。

在一些实施例中，如图2、图4、图8、图13、图14和图18所示，为增大第二公共电极线105与像素电极101之间的存储电容，可设置第二公共电极线105的公共电极重复单元1051还包括沿第一方向X延伸的子公共电极连接线514，子公共电极连接线514连接在第二子公共电极线512与第三子公共电极线513的同侧端部之间，且子公共电极连接线514与像素电极101沿第一方向X延伸的一个边缘在垂直于衬底基板100的方向上相互交叠。可选地，在图4中，针对同一像素电极101所在区域，子公共电极连接线514与凸出部511在第一方向X上相对而置，即凸出部511连接在第二子公共电极线512与第三子公共电极线513的另一同侧端部之间；在图14中，子公共电极连接线514连接在第二子公共电极线512与第三子公共电极线513的两个同侧端部之间。

在一些实施例中，如图8和图18所示，第二公共电极线105还可以包括多条公共电极连接线1052，多条公共电极连接线1052与沿第一方向X排布的相邻公共电极重复单元1051相连，以提高公共电压信号的均一性。可选地，公共电极连接线1052可以与公共电极重复单元1051在第二方向Y上的两个端部、以及中间部的至少之一相连。例如，在图8中，公共电极连接线1052与公共电极重复单元1051在第二方向Y上具有凸出部511的端部相连；在图18中，公共电极连接线1052与公共电极重复单元1051的中间部相连。由于在图8所示公共电极连接线1052与公共电极重复单元1051的端部相连的情 况下，公共电压信号可直接通过公共电极连接线105在相邻公共电极重复单元1051之间进行传递；而在图18所示公共电极连接线1052与公共电极重复单元1051的中间部相连的情况下，公共电压信号可需通过公共电极连接线105、以及公共电极重复单元1051的左侧第三子公共电极线513的部分、第四子公共电极线514、以及右侧第三子公共电线513的部分之后，传递至相邻公共电极重复单元1051，信号传输路径较长，对公共电压信号造成一定压降。基于此，在一些实施例中，宜在公共电极重复单元1051的端部设置公共电极连接线1052。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图14、图15和图17所示，还可以在第一间隙GP1处设置沿第一方向X延伸的第三公共电极线112，第三公共电极线112与栅线102同层设置，第三公共电极线112位于两条栅线102之间，且第三公共电极线112在衬底基板100上的正投影与连接电极110、加宽部d1的连接位置(例如第一过孔h1)在衬底基板100上的正投影相互交叠。在像素电极101异常发亮的情况下，可以在连接电极110、加宽部d1的连接位置(例如第一过孔h1)将加宽部d1与第三公共电极线112导通，实现像素暗点化，导通的过孔可以位于两条栅线20的间隙在衬底基板100上的正投影内，而由于两条栅线20以及两条栅线20的间隙所在第一间隙GP1处通常会设置黑矩阵，进而本公开可以实现将暗点化过孔藏在遮光层所在区域，不会影响透过率。

在一些实施例中，在本公开实施例提供的上述阵列基板中，如图2、图6、图8、图13、图16和图18所示，数据线111在衬底基板100上的正投影位于相邻像素电极组PX之间的第二间隙GP2在衬底基板101上的正投影内；第一公共电极线103还包括沿第二方向Y延伸的第四子公共电极线1034，第四子公共电极线1034在衬底基板100上的正投影至少部分覆盖数据线111在衬底基板100上的正投影，以利用第四子公共电极线1034屏蔽数据线111的数据信号对与其相邻且未相连的像素电极102的数据信号的干扰。

应当理解的是，第四子公共电极线1034的存在，会导致像素电极组PX 之间的第二间隙GP2的宽度，大于等于像素电极组PX内两个像素电极101之间的第二间隙GP2的宽度；可选地，为提高透过率，本公开设置像素电极组PX之间的第二间隙GP2的宽度，大于像素电极组PX内两个像素电极101之间的第二间隙GP2的宽度。

在一些实施例中，在本公开实施例提供的上述阵列基板中，像素电极101可为板状电极或狭缝电极。可选地，狭缝电极可为图19所示的横畴像素电极，或为图20所示的米字型像素电极，或为本领域技术人员公知的其他形状的狭缝电极，本公开对此不做具体限定。

基于同一发明构思，本公开实施例提供了一种显示面板，如图21和图22所示，包括相对而置的阵列基板001和对向基板002，其中，阵列基板001为本公开实施例提供的上述阵列基板001，对向基板002包括黑矩阵202、以及位于黑矩阵202朝向阵列基板001一侧的公共电极层201，可选的，设置在对向基板的公共电极层201在显示区AA内整面设置，黑矩阵202在衬底基板100上的正投影与第一间隙GP1在衬底基板100上的正投影相互交叠，以将第一间隙GP1处的栅线102、第一子公共电极线1031、第一延伸部1032、第二延伸部1033隐藏在黑矩阵202区域内，使得在第一间隙GP1处采用黑矩阵202进行遮光；可选地，黑矩阵202在衬底基板100上的正投影、以及与第一间隙GP1互不交叠的第二间隙GP2在衬底基板100上的正投影互不交叠，可在与第一间隙GP1互不交叠的第二间隙GP2处可采用第四子公共电极线1034进行遮光，在第一间隙GP1与第二间隙GP2的交叉区域同时采用黑矩阵202和第四子公共电极线1034进行遮光。在一些实施例中，公共电极层201也可以设置在阵列基板001上，在此不做限定。本公开以公共电极层201位于对向基板002上为例进行了说明。

在一些实施例中，本公开实施例提供的显示面板可以为曲面显示面板。显示面板还可以包括在阵列基板与对向基板之间的液晶层，在阵列基板远离对向基板的一侧的第一偏光片，以及在对向基板远离阵列基板的一侧的第二偏光片，且第一偏光片的偏振方向与第二偏光片的偏振方向相互垂直。对于 显示面板中其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

基于同一发明构思，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示面板，以及位于显示面板入光侧的背光模组。该背光模组可以为直下式背光模组，也可以为侧入式背光模组。可选地，侧入式背光模组可以包括灯条、层叠设置的反射片、导光板、扩散片、棱镜组等，灯条位于导光板厚度方向的一侧。直下式背光模组可以包括矩阵光源、在矩阵光源出光侧层叠设置的反射片、扩散板和增亮膜等，反射片包括与矩阵光源中各灯珠的位置正对设置的开孔。灯条中的灯珠、矩阵光源中的灯珠可以为发光二极管(LED)，例如微型发光二极管(Mini LED、Micro LED等)。

亚毫米量级甚至微米量级的微型发光二极管和有机发光二极管(OLED)一样属于自发光器件。其与有机发光二极管一样，有着高亮度、超低延迟、超大可视角度等一系列优势。并且由于无机发光二极管发光是基于性质更加稳定、电阻更低的金属半导体实现发光，因此它相比基于有机物实现发光的有机发光二极管来说，有着功耗更低、更耐高温和低温、使用寿命更长的优势。且在微型发光二极管作为背光源时，能够实现更精密的动态背光效果，在有效提高屏幕亮度和对比度的同时，还能解决传统动态背光在屏幕亮暗区域之间造成的眩光现象，优化视觉体验。

在一些实施例中，本公开实施例提供的上述显示装置可以为：投影仪、3D打印机、虚拟现实设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。可选地，本公开提供的显示装置包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元以及控制芯片等部件。可选地，控制芯片为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以 包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。

尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (33)

1. 一种阵列基板，其中，包括：

   衬底基板；

   多个像素电极，在所述衬底基板上呈阵列排布，所述像素电极之间具有沿第一方向延伸的第一间隙、以及沿第二方向延伸的第二间隙，在所述第一方向上排布的每两个所述像素电极为一个像素电极组，所述第二方向与所述第一方向相交；

   多条栅线，在所述衬底基板上沿所述第一方向延伸并沿所述第二方向排布，所述栅线在所述衬底基板上的正投影与所述第一间隙在所述衬底基板上的正投影至少部分交叠，同一所述第一间隙处包括两条所述栅线；

   第一公共电极线，所述第一公共电极线在所述衬底基板上的正投影位于所述第一间隙、以及所述像素电极组之间的所述第二间隙在所述衬底基板上的正投影内；且在与所述第二间隙互不交叠的所述第一间隙处，所述第一公共电极线在所述衬底基板上的正投影沿所述第二方向贯穿两条所述栅线的间隙在所述衬底基板上的正投影。
2. 如权利要求1所述的阵列基板，其中，所述第一公共电极线包括位于所述第一间隙处的多条第一子公共电极线，至少部分所述第一子公共电极线在所述衬底基板上的正投影沿所述第二方向贯穿两条所述栅线的间隙在所述衬底基板上的正投影。
3. 如权利要求2所述的阵列基板，其中，还包括位于所述栅线所在层与所述像素电极所在层之间的色阻层，所述色阻层包括位于所述第一间隙处的开口；

   所述第一公共电极线还包括在所述第一间隙内与所述像素电极相邻且与所述第一子公共电极线相连的第一延伸部，所述第一延伸部包括与所述像素电极相邻且沿所述第一方向延伸的第一边界，所述第一边界在所述衬底基板上的部分正投影位于所述开口在所述衬底基板上的正投影内；

   所述像素电极包括与所述第一延伸部相邻且沿所述第一方向延伸的第二边界，所述第二边界在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影外。
4. 如权利要求3所述的阵列基板，其中，所述开口包括位于所述第一边界与所述第二边界之间的第四边界，所述第一边界与所述第四边界在所述第二方向上的距离大于等于4μm，所述第二边界与所述第四边界在所述第二方向上的距离大于等于4μm。
5. 如权利要求3所述的阵列基板，其中，还包括第二公共电极线、以及位于所述第二公共电极线所在层与所述像素电极所在层之间的第一绝缘层，所述第一绝缘层包括所述色阻层；

   所述第二公共电极线包括多个公共电极重复单元，所述公共电极重复单元包括凸出部，所述凸出部通过贯穿所述第一绝缘层的第一过孔与所述第一延伸部电连接，所述第一过孔在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影内。
6. 如权利要求5所述的阵列基板，其中，所述栅线包括绕线部，所述绕线部与所述凸出部间隔设置，且所述凸出部包括朝向所述绕线部一侧的第三边界，所述绕线部的走线方式与所述第三边界的走向相同。
7. 如权利要求5或6所述的阵列基板，其中，所述第一过孔在所述衬底基板上的部分正投影位于所述凸出部在所述衬底基板上的正投影内、其余部分正投影位于所述凸出部在所述衬底基板上的正投影朝向所述栅线在所述衬底基板上的正投影的一侧。
8. 如权利要求5～7任一项所述的阵列基板，其中，还包括多个晶体管、以及位于所述晶体管所在层与所述像素电极所在层之间的第二绝缘层，所述第二绝缘层包括所述色阻层、且所述第一绝缘层包括所述第二绝缘层；

   所述晶体管的第一极通过贯穿所述第二绝缘层的第二过孔与所述像素电极电连接，所述第二过孔在所述衬底基板上的正投影位于所述开口在所述衬底基板上的正投影内；

   至少部分所述第二过孔与至少部分所述第一过孔在所述衬底基板上的正投影位于同一所述开口在所述衬底基板上的正投影内。
9. 如权利要求8所述的阵列基板，其中，所述晶体管的第一极包括沿所述第一方向延伸的加宽部，所述加宽部通过所述第二过孔与所述像素电极电连接，所述加宽部在所述衬底基板上的正投影位于两条所述栅线在所述衬底基板上的正投影靠近所述像素电极在所述衬底基板上的正投影的一侧。
10. 如权利要求9所述的阵列基板，其中，还包括多个连接电极，所述连接电极在所述第一间隙处与所述像素电极一体设置，所述连接电极通过所述第二过孔与所述加宽部电连接，且所述连接电极在所述衬底基板上的正投影与所述加宽部在所述衬底基板上的正投影至少部分交叠。
11. 如权利要求10所述的阵列基板，其中，与同一所述像素电极组连接的两个所述连接电极分居在所述像素电极组两侧沿所述第二方向排布的所述第一间隙处，且同一所述第一间隙处的两个所述连接电极在第二方向上错开设置。
12. 如权利要求11所述的阵列基板，其中，在所述第二方向上排布的相邻两个所述像素电极组之间的所述第一间隙内，相邻两个所述晶体管关于所述第一间隙的中心对称设置，至少部分所述晶体管与一个所述像素电极组包括的两个所述像素电极沿所述第二方向之间的所述第一间隙交叠。
13. 如权利要求8～12任一项所述的阵列基板，其中，所述晶体管的第二极包括沿所述第一方向延伸的连接部，至少部分所述连接部在所述衬底基板上的正投影与两条所述栅线的间隙在所述衬底基板上的正投影交叠，且所述连接部的走线方式与所述凸出部朝向所述栅线一侧的第三边界的走向相同。
14. 如权利要求8～13任一项所述的阵列基板，其中，所述衬底基板包括多个红色子像素区、多个绿色子像素区和多个蓝色子像素区，所述多个像素电极位于所述多个红色子像素区、所述多个绿色子像素区和所述多个蓝色子像素区内；

    所述蓝色子像素区的所述像素电极对应的所述第二过孔在所述衬底基板 上的正投影、以及所述第一过孔在所述衬底基板上的正投影位于同一所述开口在所述衬底基板上的正投影内。
15. 如权利要求8～14任一项所述的阵列基板，其中，所述第一子公共电极线包括依次相连的第一部分、第二部分和第三部分；其中，

    所述第一部分沿所述第二方向延伸，且所述第一部分在所述衬底基板上的正投影与一条所述栅线在所述衬底基板上的正投影至少部分交叠；

    所述第二部分沿所述第一方向延伸，且至少部分所述第二部分在所述衬底基板上的正投影与两条所述栅线的间隙在所述衬底基板上的正投影交叠；

    所述第三部分沿所述第二方向延伸，且所述第三部分在所述衬底基板上的正投影与另一条所述栅线在所述衬底基板上的正投影至少部分交叠；

    所述第一部分在所述衬底基板上的正投影、以及所述第三部分在所述衬底基板上的正投影分居在两个所述晶体管的所述栅极在所述衬底基板上的正投影的两侧。
16. 如权利要求15所述的阵列基板，其中，所述第一延伸部与所述第三部分相连，且所述第一延伸部在所述衬底基板上的正投影覆盖所述栅线靠近所述像素电极的部分边缘在所述衬底基板上的正投影。
17. 如权利要求16所述的阵列基板，其中，所述第一公共电极线还包括与所述第一部分相连的第二延伸部，所述第二延伸部在所述衬底基板上的正投影覆盖所述栅线靠近所述像素电极的部分边缘在所述衬底基板上的正投影。
18. 如权利要求2所述的阵列基板，其中，还包括多个晶体管，所述晶体管的第一极包括沿所述第一方向延伸的加宽部，所述加宽部与所述像素电极电连接，所述加宽部在所述衬底基板上的正投影位于两条所述栅线的间隙在所述衬底基板上的正投影内；

    部分所述第一子公共电极线在所述衬底基板上的部分正投影位于两个所述晶体管的所述加宽部在所述衬底基板上的正投影之间。
19. 如权利要求18所述的阵列基板，其中，还包括多个连接电极，所述连接电极与所述像素电极一体设置，所述连接电极与所述加宽部电连接，且 所述连接电极在所述衬底基板上的正投影跨越一条所述栅线在所述衬底基板上的正投影延伸至两条所述栅线的间隙在所述衬底基板上的正投影内；

    其余部分所述第一子公共电极线在所述衬底基板上的正投影在所述连接电极处断开设置。
20. 如权利要求19所述的阵列基板，其中，还包括在所述第一间隙处沿所述第一方向延伸的第三公共电极线，所述第三公共电极线与所述栅线同层设置，所述第三公共电极线位于两条所述栅线之间，且所述第三公共电极线在所述衬底基板上的正投影与所述连接电极、所述加宽部的连接位置在所述衬底基板上的正投影相互交叠。
21. 如权利要求19或20所述的阵列基板，其中，部分所述第一子公共电极线包括依次相连的第一部分、第二部分和第三部分；其中，

    所述第一部分在所述衬底基板上的正投影与一条所述栅线在所述衬底基板上的正投影至少部分交叠，且所述第一部分在所述衬底基板上的正投影与一个所述连接电极在所述衬底基板上的部分正投影相互平行；

    所述第二部分沿所述第二方向延伸，且所述第二部分在所述衬底基板上的正投影位于两个所述晶体管的所述加宽部在所述衬底基板上的正投影之间；

    所述第三部分在所述衬底基板上的正投影与另一条所述栅线在所述衬底基板上的正投影至少部分交叠，且所述第三部分在所述衬底基板上的正投影与另一个所述连接电极在所述衬底基板上的部分正投影相互平行；

    所述第一部分在所述衬底基板上的正投影、以及所述第三部分在所述衬底基板上的正投影位于两个所述连接电极在所述衬底基板上的正投影之间。
22. 如权利要求2～21任一项所述的阵列基板，其中，所述第一子公共电极线包括第四部分和第五部分，所述第四部分在所述衬底基板上的正投影覆盖一条所述栅线靠近所述像素电极的边缘在所述衬底基板上的部分正投影，所述第五部分在所述衬底基板上的正投影覆盖另一条所述栅线靠近所述像素电极的边缘在所述衬底基板上的部分正投影。
23. 如权利要求1～22任一项所述的阵列基板，其中，还包括与所述多条 栅线同层的第二公共电极线，所述第二公共电极线包括多个公共电极重复单元，所述公共电极重复单元包括沿所述第二方向延伸的第二子公共电极线，所述第二子公共电极线在所述衬底基板上的正投影覆盖所述像素电极组中两个所述像素电极的相邻边缘在所述衬底基板上的正投影，所述第二子公共电极线在所述第一方向上的线宽大于等于7μm且小于等于15μm。
24. 如权利要求23所述的阵列基板，其中，所述公共电极重复单元还包括沿所述第二方向延伸的第三子公共电极线，所述第三子公共电极线在所述衬底基板上的正投影覆盖所述像素电极组中两个所述像素电极的相背边缘在所述衬底基板上的正投影，所述第三子公共电极线在所述第二方向上的尺寸小于等于所述第二子公共电极线在所述第二方向上的尺寸。
25. 如权利要求23所述的阵列基板，其中，在邻近所述第二子公共电极线的位置：所述栅线包括朝向远离所述第二子公共电极线的方向凸起的折线部，或者，所述栅线包括沿所述第一方向延伸的直线部。
26. 如权利要求23～25任一项所述的阵列基板，其中，所述第二公共电极线还包括多条公共电极连接线，所述多条公共电极连接线与沿所述第一方向排布的相邻所述公共电极重复单元相连。
27. 如权利要求26所述的阵列基板，其中，所述公共电极连接线与所述公共电极重复单元在所述第二方向上的两个端部、以及中间部的至少之一相连。
28. 如权利要求1～27任一项所述的阵列基板，其中，还包括多条沿所述第二方向延伸并沿所述第一方向排布的多条数据线，所述数据线在所述衬底基板上的正投影位于相邻所述像素电极组之间的所述第二间隙在所述衬底基板上的正投影内；

    所述第一公共电极线还包括沿所述第二方向延伸的第四子公共电极线，所述第四子公共电极线在所述衬底基板上的正投影至少部分覆盖所述数据线在所述衬底基板上的正投影。
29. 如权利要求1～28任一项所述的阵列基板，其中，所述像素电极为板 状电极或狭缝电极。
30. 一种显示面板，其中，包括相对而置的阵列基板和对向基板，所述阵列基板为如权利要求1～29任一项所述的阵列基板。
31. 如权利要求30所述的显示面板，其中，所述对向基板包括公共电极层。
32. 如权利要求30或31所述的显示面板，其中，所述对向基板还包括黑矩阵，所述公共电极层位于所述黑矩阵朝向所述阵列基板的一侧；

    所述黑矩阵在所述衬底基板上的正投影与所述第一间隙在所述衬底基板上的正投影相互交叠，且所述黑矩阵在所述衬底基板上的正投影、以及与所述第一间隙互不交叠的所述第二间隙在所述衬底基板上的正投影互不交叠。
33. 一种显示装置，其中，包括如权利要求30～32任一项所述的显示面板。