CN120569687A - 低功率模式和宽带宽功能模式低压差（ldo） - Google Patents

Abstract

一种系统包括低压差（LDO）调节器，该低压差（LDO）调节器包括传输晶体管，该传输晶体管耦合在该LDO调节器的输入与该LDO调节器的输出之间。该系统也包括自适应电流电路，该自适应电流电路包括：电流感测晶体管，其中该电流感测晶体管的栅极耦合到该传输晶体管的栅极；和电流镜，其中该电流镜的第一端子耦合到该电流感测晶体管的漏极，并且该电流镜的第二端子耦合到该LDO调节器。

Description

低功率模式和宽带宽功能模式低压差（LDO）

相关申请的交叉引用

本申请要求于2023年1月29日在印度专利局提交的专利申请序列第202341005729号的优先权和权益，该专利申请的全部内容如同整体全面阐述那样并且出于所有适用目的并入本文。

背景

技术领域

本公开的各方面整体涉及电压调节器，并且更具体地涉及低压差（LDO）调节器。

背景技术

电压调节器用于多种系统中以提供调节的电压。广泛使用的电压调节器是低压差（LDO）调节器。LDO调节器可以包括耦合在反馈回路中的传输晶体管和放大器，以提供来自供电电压的调节的电压。

发明内容

以下内容呈现了对一个或多个具体实施的简化概括，以便提供对此类具体实施的基本的理解。该概括不是对全部预期具体实施的详尽概述，并且不旨在于标识全部具体实施的关键或重要元素，也不旨在于描绘任何或全部具体实施的范围。其唯一的目的是以简化的形式呈现一个或多个具体实施的一些概念，作为随后呈现的更详细的描述的序言。

第一方面涉及一种系统。该系统包括低压差（LDO）调节器，该低压差（LDO）调节器包括：传输晶体管，该传输晶体管耦合在LDO调节器的输入与LDO调节器的输出之间；电压跟随器晶体管，其中该电压跟随器晶体管的源极耦合到LDO调节器的输出；电压调节电路，该电压调节电路耦合到电压跟随器晶体管的栅极；以及第一放大器，该第一放大器耦合在电压跟随器晶体管的漏极与传输晶体管的栅极之间。该系统也包括自适应电流电路，该自适应电流电路包括：电流感测晶体管，其中电流感测晶体管的栅极耦合到传输晶体管的栅极；和电流镜，其中电流镜的第一端子耦合到电流感测晶体管的漏极，并且电流镜的第二端子耦合到电压跟随器晶体管的漏极。

第二方面涉及一种用于低压差（LDO）调节器的自适应电流偏置的方法。该方法包括：使用电流感测晶体管来感测负载电流，其中电流感测晶体管的栅极耦合到LDO调节器的传输晶体管的栅极；以及使用电流镜基于来自电流感测晶体管的电流来生成用于LDO调节器的偏置电流。

为了实现前述目的和相关目的，一个或多个具体实施包括下文中充分地描述的以及在权利要求中具体指出的特征。以下描述和所附的图详细阐述了一个或多个具体实施的某些例示性方面。但是，这些方面仅仅是指示了可采用各个具体实施的原理的各种方式中的若干种，并且所描述的具体实施旨在涵盖所有此类方面及其等效方案。

附图说明

图1示出了根据本公开的某些方面的低压差（LDO）调节器的示例。

图2示出了根据本公开的某些方面的用p型场效应晶体管（PFET）实现的传输晶体管的示例。

图3示出了根据本公开的某些方面的用n型场效应晶体管（NFET）实现的传输晶体管的示例。

图4示出了根据本公开的某些方面的耦合到LDO调节器的泄漏电阻器的示例。

图5示出了根据本公开的某些方面的耦合到LDO调节器的泄漏电路的示例。

图6是示出根据本公开的某些方面的泄漏电路的阻抗与频率的示例的曲线图。

图7是示出根据本公开的某些方面的具有集成输出电容器的LDO的输出端子处的阻抗与频率的示例以及具有大的片外输出电容器的LDO的输出端子处的阻抗与频率的示例的曲线图。

图8示出了根据本公开的某些方面的翻转电压跟随器LDO调节器的示例。

图9示出了根据本公开的某些方面的翻转电压跟随器LDO调节器中的慢反馈回路的示例性具体实施。

图10示出了根据本公开的某些方面的翻转电压跟随器LDO调节器中的快反馈回路的示例性具体实施。

图11示出了根据本公开的某些方面的存储器电路的示例。

图12示出了根据本公开的某些方面的参考电路和偏置电路的示例。

图13是示出根据本公开的某些方面的存储器电路的泄漏电流与温度的示例的曲线图。

图14示出了根据本公开的某些方面的自适应电流电路的示例。

图15示出了根据本公开的某些方面的自适应电流电路中的电流镜的示例性具体实施。

图16示出了根据本公开的某些方面的包括电阻器-电容器（RC）滤波器的电流镜的示例。

图17例示了根据本公开的某些方面的从第一模式到第二模式的示例性转变序列。

图18例示了根据本公开的某些方面的从第二模式到第一模式的示例性转变序列。

图19是例示根据本公开的某些方面的用于低压差（LDO）调节器的自适应电流偏置的方法的流程图。

具体实施方式

下文结合附图阐述的具体实施方式旨在作为对各种配置的描述，并非旨在表示可以其实践本文中所描述的概念的仅有配置。为了提供对各种概念的全面理解，具体实施方式包括具体细节。然而，对于本领域的技术人员来说显而易见的是，可在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免对此类概念造成模糊，众所周知的结构和组件是以框图形式示出的。

图1示出了根据本公开的某些方面的低压差（LDO）调节器110的示例。LDO调节器110具有耦合到供电轨116的输入112和耦合到电路120的输出114。供电轨116具有供电电压（标记为“Vdd”），其可以由耦合到供电轨116的电压源125提供。电压源125可以包括电池、功率管理集成电路（PMIC）、开关调节器或它们的任何组合。电路120可以包括存储器电路（例如，随机存取存储器（RAM））、一个或多个处理器、逻辑（例如，顺序逻辑和/或组合逻辑）或它们的任何组合。在操作期间，LDO调节器110被配置为向电路120提供来自供电轨116上的供电电压的调节的电压（标记为“Vreg”）。

LDO调节器110包括传输晶体管130和放大器150。传输晶体管130耦合在LDO调节器110的输入112与输出114之间（即，在供电轨115与电路120之间）。更具体地，传输晶体管130的源极和漏极中的一者耦合到LDO调节器110的输入112，并且传输晶体管130的源极和漏极中的另一者耦合到LDO调节器110的输出114。在图1中，标记“S/D”表示源极或漏极。传输晶体管130可用p型场效应晶体管（PFET）或n型场效应晶体管（NFET）来实现，如下文进一步论述。

放大器150具有第一输入152、第二输入154和输出156。放大器150可用单级或多级放大器（例如，运算放大器）来实现。放大器150的第一输入152被配置为接收参考电压（标记为“Vref”）。参考电压可以来自带隙电路、分压器、数模转换器（DAC）等。如下文进一步论述，参考电压用于设定调节的电压。

放大器150的第二输入154经由反馈回路140耦合到LDO调节器110的输出114。反馈回路140基于LDO调节器110的输出114处的调节的电压向第二输入154提供反馈电压（标记为“Vfb”）。反馈电压可以约等于调节的电压。然而，应当理解，本公开并不限于该示例。例如，在一些具体实施中，反馈回路140可以包括其中反馈电压与调节的电压成比例的分压器（未示出）。因此，反馈电压向放大器150的第二输入154提供调节的电压的反馈。

放大器150的输出156耦合到传输晶体管130的栅极（标记为“G”）。如下文进一步论述，放大器150的输出156基于参考电压和反馈电压来控制传输晶体管130的栅极电压（并且因此控制沟道电导）。

在操作期间，放大器150在减小分别在放大器150的输入152和154处的参考电压与反馈电压之间的差（即，误差）的方向驱动传输晶体管130的栅极。由于在该示例中反馈电压约等于调节的电压，因此放大器150在使LDO调节器110的输出114处的调节的电压约等于参考电压的方向驱动传输晶体管130的栅极。因此，在该示例中，可以通过将参考电压设定为期望的电压来将调节的电压设定为期望的电压。

图2示出了其中用PFET 210来实现传输晶体管130的示例。在该示例中，传输晶体管130的源极耦合到LDO调节器110的输入112，并且传输晶体管130的漏极耦合到LDO调节器110的输出114。在该示例中，放大器150的第一输入152可以是负输入并且放大器150的第二输入154可以是正输入，如图2所示。

在该示例中，放大器150的输出156调整传输晶体管130的栅极电压，以将调节的电压维持在约参考电压。例如，如果调节的电压（以及因此反馈电压）下降到低于参考电压（即，由于来自电路120的负载电流的增加），则放大器150降低传输晶体管130的栅极电压。由于在该示例中传输晶体管130是用PFET 210来实现的，因此降低的栅极电压增加了传输晶体管130的电导（即，减小了传输晶体管130的电阻），这减小了跨传输晶体管130的电压降。跨传输晶体管130的减小的电压降使调节的电压朝参考电压回增，从而减小参考电压与反馈电压之间的差（即，误差）。

图3示出了其中用NFET 310来实现传输晶体管130的示例。在该示例中，传输晶体管130的漏极耦合到LDO调节器110的输入112，并且传输晶体管130的源极耦合到LDO调节器110的输出114。在该示例中，放大器150的第一输入152可以是正输入并且放大器150的第二输入154可以是负输入，如图3所示。

在该示例中，放大器150的输出156调整传输晶体管130的栅极电压，以将调节的电压维持在约参考电压。例如，如果调节的电压（以及因此反馈电压）下降到低于参考电压（即，由于来自电路120的负载电流的增加），则放大器150增加传输晶体管130的栅极电压。由于在该示例中传输晶体管130是用NFET 310来实现的，因此增加的栅极电压增加了传输晶体管130的电导（即，减小了传输晶体管130的电阻），这减小了跨传输晶体管130的电压降。跨传输晶体管130的减小的电压降使调节的电压朝参考电压回增，从而减小参考电压与反馈电压之间的差（即，误差）。

图4示出了耦合在LDO调节器110的输出114与地之间的泄漏电阻器410的示例。当来自电路120的负载电流小时，泄漏电阻器410可用于稳定LDO调节器110。这可能发生，例如，当电路120处于低功率模式时。在这种情况下，泄漏电阻器410通过传输晶体管130汲取电流来稳定LDO调节器110。由泄漏电阻器410汲取的电流也可以被称为泄漏电流。

图5示出了根据某些方面的耦合在LDO调节器110（例如，LDO调节器110的输出114）与地之间的泄漏电路510的示例。如下文进一步论述，泄漏电路510提供随频率减小的阻抗。泄漏电路510可以取代泄漏电阻器410而被使用，或者可以除泄漏电阻器410之外而被使用（在图5中未示出）。

在该示例中，泄漏电路510具有耦合到LDO调节器110（例如，LDO调节器110的输出114）的端子512。在图5中，看向端子512的阻抗标记为Zin。在该示例中，泄漏电路510包括第一晶体管515（例如，第一PFET）、第一电流源525、第二晶体管520（例如，第二PFET）、第二电流源530和电阻器-电容器（RC）滤波器535。

第一晶体管515的源极耦合到泄漏电路510的端子512，并且第一晶体管515的栅极耦合到第一晶体管515的漏极。第一电流源525耦合在第一晶体管515的漏极与地之间。第二晶体管520的源极耦合到泄漏电路510的端子512，并且第二电流源530耦合在第二晶体管520的漏极与地之间。RC滤波器535耦合在第一晶体管515的栅极与第二晶体管520的栅极之间。如下文进一步论述，第一晶体管515的栅极通过RC滤波器535偏置第二晶体管520的栅极。

在某些方面，第二电流源530的电流是第一电流源525的电流的N倍。在一个示例中，N可以约等于10。然而，应当理解，本公开并不限于该示例。因此，在该示例中，由泄漏电路510汲取的电流中的大部分电流来自第二电流源530。就这一点而言，第二电流源530的电流可以被设定为提供期望的泄漏电流，如下文进一步论述。在该示例中，第二晶体管520的沟道宽度与第一晶体管515的沟道宽度的比率也可以被设定为N。

在某些方面，RC滤波器535产生第一极点，该第一极点使泄漏电路510的阻抗Zin随频率改变，如下文进一步论述。在图5的示例中，RC滤波器535包括耦合在第一晶体管515的栅极与第二晶体管520的栅极之间的电阻器550，以及耦合在第二晶体管520的栅极与地之间的第一电容器555。在该示例中，第一极点的频率由电阻器550的电阻和第一电容器555的电容确定。因此，可以通过相应地选择电阻器550的电阻和/或第一电容器555的电容来将第一极点设定为期望的频率。

在图5中的示例中，泄漏电路510也包括耦合在第二晶体管520的漏极与地之间的第二电容器540。第二电容器540产生第二极点，该第二极点使泄漏电路510的阻抗Zin随频率改变，如下文进一步论述。第二极点可以位于比第一极点更高的频率处。在该示例中，第二极点的频率由第二电容器540的电容确定，并且因此可以通过相应地选择第二电容器540的电容来将第二极点的频率设定为期望的频率。

图6示出了例示根据某些方面的作为频率的函数的看向泄漏电路510的阻抗Zin的示例的曲线图。图6也示出了频率轴上的第一极点（标记为F_pole1）和第二极点（F_pole2）的示例性位置。

在低于第一极点的低频率处，阻抗Zin约等于1/gm+Ro_Tail，其中gm是第二晶体管520的跨导并且Ro_Tail是第二电流源530的阻抗。在低频率处，第二晶体管520的栅极处的电压跟踪第二晶体管520的源极处的电压。

在高于第一极点的频率处，第二晶体管520的栅极处的电压变得固定，并且不再跟踪第二晶体管520的源极处的电压。这使第一极点与第二极点之间的频率处的阻抗Zin约等于1/gm+Ro_Tail/（gm*ro），其中ro是第二晶体管520的输出阻抗。在图6所示的示例中，1/gm+Ro_Tail/（gm*ro）对应于约在2/gm与3/gm之间的阻抗。然而，应当理解，本公开并不限于该示例。

在高于第二极点的频率处，第二电容器540充当将第二晶体管520的漏极短接到地的短路。这使阻抗Zin降低到约1/gm。需注意，图6所示的符号“~”表示“约”。

因此，泄漏电路510提供随频率减小的阻抗Zin，其中阻抗Zin在高频率处减小到1/gm。泄漏电路510的此属性可用于增加LDO调节器110的带宽和/或节省功率，如下文进一步论述。

例如，在一些具体实施中，泄漏电路510可用于以显著较小的阻抗提供与电阻器410大致相同的电流。这是因为，当第二电流源530的电流被设定为与电阻器410相同的电流时，阻抗1/gm显著小于电阻器410的阻抗（例如，低10倍）。较低的阻抗将LDO调节器110的输出极点推向较高的频率，这增加了LDO调节器110的带宽。

在一些具体实施中，泄漏电路510可用于以显著较小的电流提供与电阻器410大致相同的阻抗。这是因为，可以使用来自第二电流源530的显著小于电阻器410的电流的电流来将阻抗1/gm设定为与电阻器410相同的阻抗。在该示例中，第二电流源530的电流可以被设定为使阻抗1/gm约等于电阻器410的阻抗的电流。因为泄漏电路510可用较少的电流实现与电阻器410相同的阻抗，所以泄漏电路510可用于使用相比于电阻器410更少的功率来稳定LDO调节器110以节省功率。

应当理解，第二电流源530的阻抗1/gm和电流不限于上文给出的示例性值，并且可被设定为其他值以减小功率和/或增加LDO调节器110的带宽。

LDO调节器110可以对于电路120而在片外或片上实现。为了LDO调节器110的片外具体实施，大的片外输出电容器通常耦合到LDO调节器110的输出114，以减小由于负载电流瞬变而在输出114处的电压摆幅。输出电容器可以具有在一到几十微法的范围内的电容。片外输出电容器的大电容开始在低频率处提供LDO调节器110的输出114处的低阻抗。这有助于即使当LDO调节器110具有低带宽时，也在宽频率范围内将LDO调节器110的输出114处的电压摆幅保持为小。

LDO调节器110和输出电容器可以在片上实现（即，集成在与电路120相同的芯片上）以降低成本。然而，由于芯片上的面积有限，集成输出电容器的尺寸相比于片外输出电容器通常小得多。相比于片外输出电容器，集成输出电容器的小得多的尺寸显著减小了集成输出电容器的电容。因此，集成输出电容器开始在高得多的频率处提供LDO调节器110的输出114处的低阻抗。因此，由于低频率到中频率处的负载电流瞬变，集成输出电容器不能减小输出114处的电压摆幅。

就这一点而言，图7示出了针对具有100皮法的电容的集成输出电容器的作为频率的函数的输出阻抗710的示例。在该示例中，LDO调节器110具有约一兆赫兹的单位增益带宽，并且传输晶体管130是用PFET（例如，PFET 210）来实现的。

在图7所示的示例中，集成输出电容器在约159兆赫兹的频率处开始提供低阻抗，该频率比LDO调节器110的单位增益带宽高得多。这使输出阻抗在一兆赫兹与159兆赫兹之间的频率范围内变高，在该示例中在5MHz处在318欧姆的阻抗处达到峰值。因此，具有在该频率范围内的频率的负载电流瞬变使LDO调节器110的输出114处的电压摆幅高。这样做的问题是电路120可能在该频率范围内的频率处操作。因此，来自电路120的负载电流瞬变可能导致LDO调节器110的输出114处的大电压摆幅。

为了比较，图7也示出了针对具有一微法的电容的大的片外输出电容器的情况的作为频率的函数的输出阻抗720的示例，该电容比集成输出电容器的电容大得多。由于大得多的电容，片外输出电容器在低频率处开始提供低阻抗。因此，输出阻抗跨频谱低，这有助于跨频谱范围将输出114处的电压摆幅保持为小。然而，如上文所论述，使用大的片外输出电容器增加成本。

另一种方法是用NFET（例如，NFET 310）而不是图7中的示例中使用的PFET（例如，PFET 210）来实现传输晶体管130。NFET在LDO调节器110的输出114处跨频谱提供低阻抗，而不需要大电容器。这是因为NFET的源极耦合到LDO调节器110的输出114，并且看向NFET的源极的阻抗小（例如，1/gm）。然而，NFET可以防止调节的电压被设定为靠近供电电压的电压。这是因为输出114处的调节的电压需要比NFET的栅极电压低至少NFET的阈值电压，以便NFET接通。如果NFET的栅极电压受供电电压限制，则调节的电压可以仅被设定为比供电电压低至少NFET的阈值电压的电压。因此，LDO调节器110可能不适用于需要靠近供电电压的调节的电压的应用。相比之下，PFET（例如，PFET 210）具有比NFET低得多的压差电压，这允许调节的电压被设定为更靠近供电电压。

另一种方法是用翻转电压跟随器LDO调节器来实现LDO调节器110，该翻转电压跟随器LDO调节器的示例在图8中示出。在该翻转电压跟随器LDO调节器内实现LDO调节器110提供了快反馈回路810，该快反馈回路允许LDO调节器110在高得多的频率处响应负载电流的变化，如下文进一步论述。

在该示例中，传输晶体管130是用PFET 210来实现的，这提供允许调节的电压被设定为靠近供电电压的低压差电压。传输晶体管130的源极耦合到LDO调节器110的输入112，该输入耦合到供电轨116。传输晶体管130的漏极耦合到LDO调节器110的输出114。电路120耦合到LDO调节器110的输出114，并且通过传输晶体管130从供电轨116汲取电流。如上文所论述，电路120可以包括存储器电路（例如，随机存取存储器（RAM））、一或多个处理器、逻辑（例如，顺序逻辑和/或组合逻辑），或它们的任何组合。

在该示例中，LDO调节器110也包括电压跟随器晶体管830、电压调节电路860和放大器850。电压调节电路860具有耦合到电压跟随器晶体管830的栅极的输出862。如下文进一步论述，电压调节电路860被配置为将电压（标记为“Vset”）输出到电压跟随器晶体管830的栅极，以在LDO调节器110的输出114处设定调节的电压。在该示例中，电压跟随器晶体管830是用PFET 835来实现的。电压跟随器晶体管830的源极耦合到输出114。放大器850具有耦合到电压跟随器晶体管830的漏极的输入852和耦合到传输晶体管130的栅极的输出854。放大器850可用共栅极放大器或另一类型的放大器来实现。在该示例中，电流源840耦合在电压跟随器晶体管830的漏极与地之间，以向LDO调节器110提供偏置电流。

在操作中，电压调节电路860被配置为控制电压跟随器晶体管830的栅极电压，以将LDO调节器110的输出114处的调节的电压设定为期望的电压。电压跟随器晶体管830和放大器850在快反馈回路810中耦合在LDO调节器110的输出114与传输晶体管130的栅极之间。相比于图2中的LDO具体实施，快反馈回路810可以在高得多的频率处跟踪负载电流的变化，并且因此可以在高得多的频率处减小输出114处的电压摆幅。电流源840被配置为提供用于操作LDO调节器110的电流。

电压调节电路860可用放大器、复制偏置电路或本领域已知的另一类型的电路来实现。就这一点而言，图9示出了根据某些方面的其中用放大器910来实现电压调节电路860的示例。放大器910具有耦合到输出114的第一输入912（例如，负输入）、被配置为接收参考电压（标记为“Vref”）的第二输入914（例如，正输入），以及耦合到电压跟随器晶体管830的栅极的输出916。在该示例中，LDO调节器110的输出114处的调节的电压经由慢反馈回路920被反馈到放大器910的第一输入912。与快反馈回路810相比，慢反馈回路920具有低带宽，但是具有高DC增益，并且因此在LDO调节器110的输出114处具有高电压准确度。

在操作中，放大器910在减小第一输入912处的调节的电压与第二输入914处的参考电压之间的差的方向调整电压跟随器晶体管830的栅极处的电压（标记为“Vset”）。因此，慢反馈回路920使LDO调节器110的输出114处的调节的电压约等于参考电压Vref。在该示例中，慢反馈回路920将调节的电压Vreg的DC操作点（即，稳态操作条件）设定在约参考电压Vref处。因此，在该示例中，可以通过将参考电压Vref设定为期望的电压来将调节的电压Vreg设定为期望的电压。

快反馈回路810在宽频率范围内具有大带宽和LDO调节器110的输出114处的低阻抗。大带宽允许快反馈回路810减小由于宽频率范围内的负载电流瞬变而在LDO调节器110的输出114处的电压摆幅。

图10示出了根据某些方面的放大器850的示例性具体实施。在该示例中，放大器850包括共栅极放大器1010和负载1020。共栅极放大器1010（也被称为电流缓冲器）具有具有低输入阻抗的输入1012和具有高输出阻抗的输出1014。输入1012耦合到电压跟随器晶体管830的漏极，并且负载1020耦合在输出1014与供电轨116之间。负载1020也耦合在供电轨116与传输晶体管130的栅极之间。

在图10所示的示例中，共栅极放大器1010是用晶体管1016（例如，NFET）来实现的，其中晶体管1016的源极耦合到输入1012，晶体管1016的栅极由偏置电压Vb偏置，并且晶体管1016的漏极耦合到输出1014。晶体管1016也可以被称为共栅极晶体管。在该示例中，电压跟随器晶体管830的漏极处的电压（标记为“Vd”）约等于偏置电压Vb减去晶体管1016的栅极到源极电压。因此，在该示例中，可以使用偏置电压Vb来控制电压Vd。在某些方面，偏置电压Vb可以被设定，使得电压跟随器晶体管830的漏极处的电压Vd使电压跟随器晶体管830在饱和区中操作，如下文进一步论述。

在图10所示的示例中，负载1020包括晶体管1025和电阻器1030。在该示例中，晶体管1025（例如，PFET）处于二极管连接的配置中。晶体管1025的源极耦合到供电轨116，并且晶体管1025的栅极和漏极耦合在一起。电阻器1030耦合在晶体管1025的漏极与传输晶体管130的栅极之间。如下文进一步论述，从共栅极放大器1010流过负载1020的电流基于控制传输晶体管130的源极到栅极电压（并且因此控制传输晶体管130的电导）的电流而生成跨负载1020的电压降。电阻器1030有助于生成跨负载1020的额外的电压降，这有助于减小驱动传输晶体管130所需的偏置电流。应当理解，在一些具体实施中可省略电阻器1030。

如上文所论述，快反馈回路810减小由于负载电流瞬变而在LDO的输出114处的电压摆幅。例如，如果调节的电压由于负载电流瞬变而下降到低于参考电压Vref，则电压跟随器晶体管830的源极到栅极电压减小。这是因为负载电流瞬变使电压跟随器晶体管830的源极处的调节的电压降低，而电压跟随器晶体管830的栅极处的电压由于慢反馈回路920而不能快地响应负载电流瞬变。电压跟随器晶体管830的源极到栅极电压的减小使通过电压跟随器晶体管830的电流减小。通过电压跟随器晶体管830的减小的电流使电流源840通过共栅极放大器1010汲取更多电流，这使流过负载1020的电流增加。通过负载1020的增加的电流增加了传输晶体管130的源极到栅极电压。增加的源极到栅极电压使传输晶体管130的电导增加（即，使传输晶体管130的电阻减小）。这减小了跨传输晶体管130的电压降，这使调节的电压Vreg朝参考电压Vref回升。因此，反馈回路810向LDO调节器110提供快瞬态响应，以减小由于负载电流瞬变而在输出114处的电压摆幅。

图11示出了其中电路120包括存储器电路1110的示例。在该示例中，存储器电路1110包括存储器单元阵列1120、保持电路1130和读/写电路1125。然而，应当理解，电路120不限于存储器电路1110。

存储器单元阵列1120包括被配置为存储数据的存储器单元阵列。例如，该存储器单元阵列中的每个存储器单元可被配置为存储一位的数据。如本文所用，术语“数据”涵盖可以存储在存储器单元阵列1120中的任何类型的信息和指令（例如，程序代码）。存储器单元阵列1120可以包括动态随机存取存储器（DRAM）或另一类型的存储器。

读/写电路1125被配置为将数据写到存储器单元阵列1120以及从存储器单元阵列1120读数据。在图11所示的示例中，电路120包括耦合在LDO调节器110的输出114与读/写电路1125之间的开关1115（例如，头开关），用于控制到读/写电路1125的功率。开关1115的接通/关断状态由控制电路1150控制，如下文进一步论述。

图11示出了耦合到读/写电路1125的只读存储器（ROM）1140的示例。在该示例中，读/写电路1125可被配置为从ROM 1140接收指令以及将指令写到存储器单元阵列1120。图11示出也示出了耦合到读/写电路1125的处理器1135的示例。在该示例中，读/写电路1125可被配置为从存储器单元阵列1120读指令以及将所读的指令传送到处理器1135（例如，以供执行）。在另一示例中，读/写电路1125可被配置为从处理器1135接收数据以及将该数据写到存储器单元阵列1120。读/写电路1125也可被配置为从存储器单元阵列1120读数据以及将所读的数据传送到处理器1135（例如，以供处理）。应理解，本公开并不限于此示例。

保持电路1130耦合到LDO调节器110的输出114，并且被配置为维持存储在存储器单元阵列1120中的数据。例如，在一些具体实施中，存储器单元阵列1120可能需要电荷来保持存储在存储器单元阵列1120中的数据，其中存储器单元阵列1120随时间泄漏电荷。在该示例中，保持电路1130可以从LDO调节器110汲取电流以补充存储器单元阵列1120中泄漏的电荷以将该数据保持在存储器单元阵列1120中。

在某些方面，存储器电路1110可被配置为在第一模式（例如，期间可以执行读/写操作的正常模式）或第二模式（例如，低功率保持模式）中操作。例如，在第一模式中，控制电路1150接通开关1115以向读/写电路1125供电。在该模式中，读/写电路1125可以从存储器单元阵列1120读数据和/或将数据写到该存储器单元阵列。例如，读/写电路1125可以在高达数百兆赫兹或更高的频率处执行读/写操作。在该示例中，快反馈回路810（在图8、图9和图10中示出）允许LDO调节器110跨读/写电路1125的操作频率范围减小LDO调节器110的输出114处的电压摆幅。存储器电路1110可以在第一模式中操作，例如，当处理器1135、ROM1140和/或另一电路（未示出）正在访问存储器单元阵列1120以用于存储和/或检索数据时。如本文所用，“读/写操作”意指读操作、写操作、或读操作和写操作两者。在读操作中，读/写电路1125从存储器单元阵列1120读数据，并且在写操作中，读/写电路1125将数据写到存储器单元阵列1120。

在第二模式（例如，保持模式）中，控制电路1150关断开关1115以使读/写电路1125断电以降低功率（例如，当存储器单元阵列1120中的数据当前未被访问时）。例如，当处理器1135处于低功率状态中并且不需要访问存储器单元阵列1120时，存储器电路1110可以进入第二模式。在第二模式中，保持电路1130从LDO调节器110汲取电流以保持存储在存储器单元阵列1120中的数据（例如，通过补充从存储器单元阵列1120泄漏的电荷）。在第二模式（例如，保持模式）期间保持存储在存储器单元阵列1120中的数据允许存储器电路1110转变回到第一模式，而不必将数据重写到存储器单元阵列1120。对于其中数据包括来自ROM 1140的指令的示例，这允许存储器电路1110转变回到第一模式，而不必将该指令从ROM 1140重写到存储器单元阵列1120，这减少了时延。

在某些方面，控制电路1150被配置为基于存储器电路1110的操作模式来设定LDO调节器110的一个或多个参数。例如，控制电路1150可以将LDO调节器110的一个或多个参数设定为用于第一模式和第二模式（例如，保持模式）的不同设置，以使LDO调节器110适应于针对第一模式和第二模式的不同要求。

就这一点而言，图12示出了其中控制电路1150可以基于例如存储器电路1110的操作模式来设定LDO调节器110的一个或多个参数的示例。在该示例中，参考电压Vref由参考电路1220提供，该参考电路具有耦合到放大器910的第二输入914的输出1222。参考电路1220被配置为生成参考电压Vref以及将参考电压Vref输出到放大器910的第二输入914。控制电路1150被配置为经由输入到参考电路1220的电压控制信号来设定由参考电路1220生成的参考电压Vref的电压水平。这允许控制电路1150通过相应地设定参考电压Vref（其控制调节的电压Vreg）的电压水平来设定LDO调节器110的输出114处的调节的电压Vreg的电压水平。例如，控制电路1150可以通过将由参考电路1220生成的参考电压Vref设定为期望的电压水平来将调节的电压Vreg设定为期望的电压水平。参考电路1220可用DAC或具有可编程电压电路的另一类型的电路来实现。

在某些方面，控制电路1150在第一模式中将参考电压Vref设定为第一电压水平，并且在第二模式（例如，保持模式）中将参考电压Vref设定为第二电压水平，其中第二电压水平低于第一电压水平。在该示例中，存储器单元阵列1120在第二模式中保持数据所需的电压小于读/写电路1125在第一模式中执行读/写操作所需的电压。这允许控制电路1150在第二模式（例如，保持模式）中将调节的电压Vreg（以及因此参考电压Vref）设定为较低的电压水平（即，第二电压水平），以节省功率并且在第二模式中减小存储器电路1110的泄漏电流。在一个示例中，控制电路1150可以在第一模式中将参考电压Vref（以及因此调节的电压Vreg）设定为约0.85V，并且在第二模式中将参考电压Vref（以及因此调节的电压Vreg）设定为约0.56V。然而，应当理解，该示例是出于例示性目的，并且控制电路1150不限于该示例。

在图12所示的示例中，偏置电压Vb由偏置电路1210提供，该偏置电路具有耦合到共栅极放大器1010中的晶体管1016的栅极的输出1212。偏置电路1210被配置为生成偏置电压Vb以及将偏置电压Vb输出到晶体管1016的栅极。控制电路1150被配置为经由输入到偏置电路1210的电压控制信号来设定由偏置电路1210生成的偏置电压Vb的电压水平。偏置电路1210可用DAC或具有可编程电压电路的另一类型的电路来实现。

在某些方面，控制电路1150将由偏置电路1210生成的偏置电压Vb设定为将电压跟随器晶体管830保持在饱和区中的电压水平。例如，由于在第二模式中调节的电压Vreg的较低的电压水平，将电压跟随器晶体管830保持在饱和区中所需的电压水平在第二模式（例如，保持模式）中可以低于第一模式。因此，在该示例中，控制电路1150在第二模式中将偏置电压Vb设定为比第一模式更低的电压水平，以将电压跟随器晶体管830保持在饱和区中。在一个示例中，控制电路1159在第一模式中将偏置电压Vb设定为第三电压水平，并且在第二模式中将偏置电压Vb设定为第四电压水平，其中第四电压水平低于第三电压水平。第三电压水平可以与第一电压水平相同或不同，并且第四电压水平可以与第二电压水平相同或不同。

在图12所示的示例中，电流源840是用可变电流源来实现的。在该示例中，控制电路1150被配置为经由输入到电流源840的电流控制信号来设定由电流源840提供的偏置电流的电流水平。在一个示例中，控制电路1150基于负载电流来设定由电流源840提供的偏置电流的电流水平。例如，在第二模式中将数据保持在存储器单元阵列1120中可能需要比在第一模式中执行读/写操作更少的负载电流。因此，负载电流在第一模式中可以高于第二模式。在该示例中，由于第二模式中的较小的负载电流，控制电路1150可以在第二模式中将偏置电流设定为比第一模式更低的电流水平。在一个示例中，控制电路1150被配置为在第一模式中将偏置电流设定为第一电流水平，以及在第二模式中将偏置电流设定为第二电流水平，其中第二电流水平低于第一电流水平（即，第一电流水平高于第二电流水平）。

在图12所示的示例中，电阻器1030是用可变电阻器来实现的。在该示例中，控制电路1150被配置为经由输入到电阻器1030的电阻控制信号来设定电阻器1030的电阻。在一个示例中，控制电路1150在第二模式中将电阻器1030的电阻设定为比第一模式更高的电阻。例如，控制电路1150可以在第一模式中将电阻器1030的电阻设定为第一电阻，并且在第二模式中将电阻器1030的电阻设定为第二电阻，其中第二电阻大于第一电阻。

在图12所示的示例中，晶体管1025可以包括并联布置的晶体管单元，其中在给定时间的有源（即，启用的）晶体管单元的数量由控制电路1150编程。在图12中，穿过晶体管1025的箭头表示晶体管1025具有可编程数量的有源晶体管单元。在一个示例中，控制电路1150在第一模式（例如，正常模式）中将有源晶体管单元的数量设定为第一值，并且在第二模式（例如，保持模式）中将有源晶体管单元的数量设定为第二值，如下文进一步论述。

如上文所论述，第二模式（例如，保持模式）中的存储器电路1110的负载电流可能归因于存储器单元阵列1120中的泄漏电流。第二模式中的泄漏电流（以及因此负载电流）高度取决于温度。就这一点而言，图13示出了第二模式中的泄漏电流与温度的示例。如图13所示，泄漏电流可以从处于低温的几十微安显著增加到处于高温的几毫安。泄漏电流也可以取决于过程，与典型-典型（TT）拐点或慢-慢（SS）拐点相比，对于快-快（FF）拐点的泄漏电流高。

因此，第二模式（例如，保持模式）中的泄漏电流（以及因此负载电流）可以跨温度和过程拐点显著地变化。为了确保偏置电流高得足以跨温度和过程拐点操作LDO调节器110，控制电路1150可以基于跨温度和过程拐点的最坏情况（即，最高）的泄漏电流（例如，几毫安）来在第二模式中设定偏置电流的电流水平。这种方法的问题是，对于远低于最坏情况的泄漏电流的泄漏电流，它可以将偏置电流的电流水平设定为比操作LDO调节器110所需的高得多的电流水平。因此，这种方法在第二模式中可能是功率低效的。

为了解决这个问题，本公开的各方面提供了在第二模式（例如，保持模式）中针对LDO调节器110的自适应电流偏置。在某些方面，自适应电流偏置感测由于泄漏电流的增加而引起的负载电流的增加，并且当感测到的负载电流增加时成比例地增加偏置电流。这允许自适应电流偏置在泄漏电流低时将偏置电流保持为低以提高功率效率，同时在泄漏电流增加（例如，由于温度的升高和/或快过程拐点）时增加偏置电流。

就这一点而言，图14示出了根据本公开的某些方面的自适应电流电路1410。如下文进一步论述，自适应电流电路1410被配置为向LDO调节器110提供偏置电流，该偏置电流适应负载电流的变化（例如，由于存储器电路1110的泄漏电流的变化）。

在该示例中，自适应电流电路1410包括电流感测晶体管1420和电流镜1430。在图14中的示例中，电流感测晶体管1420是用PFET 1425来实现的。然而，应当理解，电流感测晶体管1420不限于该示例。

电流感测晶体管1420的源极耦合到供电轨116，并且电流感测晶体管1420的栅极耦合到传输晶体管130的栅极。因此，电流感测晶体管1420的源极到栅极电压约等于传输晶体管130的源极到栅极电压。这允许电流感测晶体管1420生成与传输晶体管130的电流大致成比例的电流，并且因此感测负载电流的变化（例如，由于存储器电路1110的泄漏电流的变化）。在某些方面，电流感测晶体管1420的电流是传输晶体管130的电流的约N倍小（即，电流比为N:1，其中该电流比是传输晶体管130的电流与电流感测晶体管1420的电流的比率）。N可以约等于268或另一值。因此，来自电流感测晶体管1420的电流是经过传输晶体管130的电流的按比例缩小版本。需注意，此处使用的N不必与在泄漏电路510的论述中使用的N相同。

电流镜1430具有耦合到电流感测晶体管1420的漏极的第一端子1432和耦合到电压跟随器晶体管830的漏极的第二端子1434。电流镜1430被配置为在第一端子1432处接收来自电流感测晶体管1420的电流，以及在第二端子1434处镜像来自电流感测晶体管1420的电流，以提供与来自电流感测晶体管1420的电流成比例的偏置电流。在一个示例中，第二端子1434处的电流与第一端子1432处的电流的电流比为M:1（即，第二端子1434处的偏置电流是来自电流感测晶体管1420的电流的M倍）。M可以约等于12或另一值。在该示例中，经过传输晶体管130的电流与电流镜1430的第二端子1434处的偏置电流的电流比可以约等于1:(M/N)。电流镜1430的第二端子1434处的偏置电流提供自适应电流电路1410的偏置电流。

因此，自适应电流电路1410的偏置电流与经过传输晶体管130的负载电流大致成比例，并且因此跟踪负载电流的变化（例如，由于存储器电路1110的泄漏电流的变化）。例如，如果经过传输晶体管130的负载电流增加（例如，由于温度的增加），则自适应电流电路1410与负载电流的增加成比例地增加偏置电流。

与固定偏置电流相比，自适应电流电路1410在第二模式（例如，保持模式）中提高了LDO调节器110的功率效率。这是因为当负载电流低时（例如，当温度低和/或存储器单元阵列1120的过程拐点是TT或SS时），自适应电流电路1410能够提供低偏置电流以降低功率消耗。当负载电流增加（例如，由于温度升高）时，自适应电流电路1410成比例地增加偏置电流。因此，自适应电流电路1410在需要时由于负载电流的增加而增加偏置电流，而不是基于跨温度和过程拐点的最坏情况的泄漏电流来固定偏置电流。

在某些方面，控制电路1150可以使用电流源840和自适应电流电路1410两者来在第二模式（例如，保持模式）中提供电流偏置。例如，控制电路1150可以将电流源840的电流设定为固定电流水平（例如，48µA或另一电流水平），以在负载电流低于阈值（例如，0.3mA）时提供偏置电流。在该示例中，自适应电流电路1410可用于与高于阈值（例如，0.3mA）的负载电流的增加成比例地增加偏置电流。在该示例中，控制电路1150可以在第一模式中将电流源840的电流设定为第一电流水平（例如，432µA或另一电流水平），并且在第二模式中将电流源840的电流设定为第二电流水平（例如，48µA或另一电流水平），其中第一电流水平高于第二电流水平。然而，应当理解，本公开并不限于该示例。

图15示出了根据某些方面的电流镜1430的示例性具体实施。在该示例中，电流镜1430包括第一晶体管1510和第二晶体管1520。第一晶体管1510可用第一NFET 1515来实现，并且第二晶体管1520可用第二NFET 1525来实现。第一晶体管1510的漏极耦合到电流镜1430的第一端子1432，第一晶体管1510的漏极和栅极彼此耦合，并且第一晶体管1510的源极耦合到地。第二晶体管1520的漏极耦合到电流镜1430的第二端子1434，第二晶体管1520的栅极耦合到第一晶体管1510的栅极，并且第二晶体管1520的源极耦合到地。在该示例中，第二晶体管1520镜像流经第一晶体管1510的电流，因为第二晶体管1520的栅极耦合到第一晶体管1510的栅极。电流镜1430的电流比（即，M:1）可以由第二晶体管1520的沟道宽度与第一晶体管1510的沟道宽度的比率来确定。因此，可以通过相应地设定第一晶体管1510和第二晶体管1520的沟道宽度来将电流镜1430的电流比设定为期望的比率。

在某些方面，第二晶体管1520具有由控制电路1150控制的可调整沟道宽度。在该示例中，控制电路1150可以通过相应地调整第二晶体管1520的沟道宽度来调整电流镜1430的电流比。例如，控制电路1150可以通过相应地设定第二晶体管1520的沟道宽度来在第二模式（例如，保持模式）中将电流比设定为12:1或另一比率。在第一模式中，控制电路1150可以将电流比设定为1:1。因此，在该示例中，电流镜1430在第二模式中具有比第一模式高得多的电流增益。这可以例如这样完成，使得电流源840在第一模式中提供几乎所有的偏置电流，因为在该示例中在第一模式中不使用自适应电流偏置。在该示例中，控制电路在第一模式中将电流镜1430的电流比（即，M:1）设定为第一比率（例如，1:1），并且在第二模式中将电流镜1430的电流比设定为第二比率（例如，12:1），其中第二比率大于第一比率（例如，至少是十倍大）。

图16示出了根据某些方面的第二晶体管1520的示例性具体实施。在该示例中，第二晶体管1520包括多个晶体管1640-1至1640-n和多个开关1650-1至1650-n。晶体管1640-1至1640-n的栅极彼此耦合并且提供第二晶体管1520的栅极。开关1650-1至1650-n中的每一个开关与晶体管1640-1至1640-n中的相应晶体管串联耦合在第二端子1434与地之间。在该示例中，控制电路1150控制开关1650-1至1650-n的接通/关断状态。当开关1650-1至1650-n中的相应开关由控制电路1150接通时，晶体管1640-1至1640-n中的每个晶体管被启用，并且当开关1650-1至1650-n中的相应开关由控制电路1150关断时，晶体管1640-1至1640-n中的每个晶体管被停用。在该示例中，晶体管1520的沟道宽度约等于被启用的晶体管1640-1至1640-n的沟道宽度的总和。这允许控制电路1150通过使用开关1650-1至1650-n控制晶体管1640-1至1640-n中的哪些晶体管被启用来调整晶体管1520的沟道宽度（并且因此设定电流镜1430的电流比）。

在图16所示的示例中，电流镜1430包括耦合在第二晶体管1520的栅极与第一晶体管1510的栅极之间的电阻器-电容器（RC）滤波器1610。RC滤波器1610包括耦合在第二晶体管1520的栅极与第一晶体管1510的栅极之间的电阻器1615，以及耦合在电阻器1615与地之间的电容器1620。RC滤波器1610提供低通滤波，该低通滤波有助于在第二模式中稳定自适应电流电路1410的反馈回路。自适应电流电路1410的反馈回路具有低带宽。然而，在第二模式（例如，保持模式）中，存储器电路1110将数据保持在存储器单元阵列1120中，而不执行高速读/写操作。因此，LDO调节器110在第二模式中不需要高带宽，从而允许在第二模式中使用具有RC滤波器1610的自适应电流电路1410。

在图16所示的示例中，电流镜1430也包括耦合在第一晶体管1510的栅极与第二晶体管1520的栅极之间的开关1660。开关1660的接通/关断状态可以由控制电路1150控制。在该示例中，控制电路1150可以使用开关1660来启用或停用RC滤波器1610。例如，控制电路1150可以通过关断开关1660来在第二模式中启用RC滤波器1610。控制电路1150可以通过接通开关1160来在第一模式中停用RC滤波器1610，这旁路了RC滤波器1610。应当理解，本公开不限于图16所示的示例，并且可以使用一个或多个开关的另一布置来选择性地启用或停用RC滤波器1610。

因此，控制电路1150可被配置为基于存储器电路1110的操作模式来设定LDO调节器110的参数。例如，在第一模式中，控制电路1150可以将参考电压Vref设定为第一电压水平（例如，0.85V），将偏置电压Vb设定为第三电压水平，将电阻器1030的电阻设定为第一电阻，将电流源840的电流设定为第一电流水平，将电流镜1430的电流比设定为第一比率（例如，1:1），和/或停用RC滤波器1610。在第二模式中，控制电路1150可以将参考电压Vref设定为第二电压水平（例如，0.56V），将偏置电压Vb设定为第四电压水平，将电阻器1030的电阻设定为第二电阻，将电流源840的电流设定为第二电流水平，将电流镜1430的电流比设定为第二比率（例如，12:1），和/或启用RC滤波器1610。

当LDO调节器110在第一模式与第二模式之间转变时，期望防止该转变导致调节的电压的大过冲、大下冲和/或振荡。例如，调节的电压的大下冲可能导致调节的电压下降到低于存储器电路1110保持数据所需的最小电压，从而导致存储在存储器单元阵列1120中的数据中的一些或全部数据丢失。

为了解决这个问题，本公开的各方面提供了用于在第一模式与第二模式之间转变的示例性转变序列，其减轻了过冲、下冲和/或振荡。就这一点而言，图17例示了用于从第一模式（例如，正常模式）转变到第二模式（例如，保持模式）的示例性转变序列1700。

在框1710处，控制电路1150将偏置电压从第三电压水平改变为第四电压水平。由于第四电压水平低于第三电压水平，偏置电压在框1720处降低。

在框1720处，在偏置电压改变之后，控制电路1150将电阻器1030的电阻从第一电阻改变为第二电阻。另外，控制电路1150可以将晶体管1025中的有源（即，启用的）晶体管单元的数量从第一值（例如，一个晶体管单元）改变为第二值（例如，两个晶体管单元）。

在框1730处，在电阻器1030的电阻改变之后，控制电路1150将电流镜1430的电流比从第一比率改变为第二比率，并且接通（即，启用）RC滤波器1610。由于第二比率大于第一比率，电流镜1410的电流比在框1750处增加（例如，从1:1增加到12:1）。

在框1740处，在电流比改变之后，控制电路1150将参考电压从第一电压水平改变为第二电压水平。由于第二电压水平低于第一电压水平，参考电压在框1730处降低。这降低了第二模式（例如，保持模式）中的调节的电压。

在框1750处，在参考电压改变之后，控制电路1150以多个步骤或逐渐地将电流源840的电流从第一电流水平减小到第二电流水平。

就这一点而言，图18例示了根据某些方面的用于从第二模式（例如，保持模式）转变到第一模式（例如，正常模式）的示例性转变序列1800。

在框1810处，控制电路1150将参考电压从第二电压水平改变为第一电压水平。由于第二电压水平低于第一电压水平，参考电压在框1810处增加。

在框1820处，在参考电压改变之后，控制电路1150将偏置电压从第四电压水平改变为第三电压水平。由于第四电压水平低于第三电压水平，偏置电压在框1820处增加。

在框1830处，在偏置电压改变之后，控制电路1150以多个步骤或逐渐地将电流源840的电流从第二电流水平增加到中间电流水平，其中该中间电流水平在第一电流水平与第二电流水平之间。

在框1840处，在电流增加到中间电流水平之后，控制电路1150将电阻器1030的电阻从第二电阻改变为第一电阻。另外，控制电路1150可以将晶体管1025中的有源晶体管单元的数量从第二值改变为第一值。

在框1850处，在电阻器1030的电阻改变之后，控制电路1150将电流镜1430的电流比从第二比率改变为第一比率，并且关断（即，旁路或停用）RC滤波器1610。

在框1860处，控制电路1150以多个步骤或逐渐地将电流源840的电流从中间电流水平增加到第一电流水平。

图19是例示根据某些方面的用于低压差（LDO）调节器的自适应电流偏置的方法1900的流程图。该LDO调节器可以对应于LDO调节器110。

在框1910处，使用电流感测晶体管来感测负载电流，其中该电流感测晶体管的栅极耦合到该LDO调节器的传输晶体管的栅极。传输晶体管可以对应于传输晶体管130，并且电流感测晶体管可以对应于电流感测晶体管1420。负载电流可以是通过传输晶体管从供电轨（例如，供电轨116）汲取到电路（例如，电路120）的电流，其中传输晶体管耦合在该供电轨与该电路之间。

在框1920处，使用电流镜基于来自电流感测晶体管的电流来生成用于LDO调节器的偏置电流。该电流镜可以对应于电流镜1430。例如，生成该偏置电流可以包括：将来自电流感测晶体管的电流从电流镜的第一端子（例如，第一端子1432）镜像到耦合到LDO调节器的电流镜的第二端子（例如，第二端子1434）。该电路可以包括存储器电路（例如，存储器电路1110）。

控制电路1150可用通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立硬件组件（例如，逻辑门）或被设计成执行本文中所描述的功能的它们的任何组合来实现。处理器可通过执行包括用于执行本文中所描述的功能的代码的软件来执行该功能。软件可存储在计算机可读存储介质上，诸如RAM、ROM、EEPROM、光盘和/或磁盘。

应当理解，晶体管可以在具有并联耦合的两个或更多个晶体管的芯片上物理地实现，其中该两个或更多个晶体管的栅极耦合在一起。

应当理解，本公开不限于上文用于描述本公开的各方面的术语。例如，应当理解，传输晶体管也可以被称为传输元件、功率晶体管或另一术语。LDO调节器110中的放大器850和放大器910也可以分别被称为第一放大器和第二放大器。

在以下编号条款中描述了各具体实施示例：

1.一种系统，所述系统包括：

低压差（LDO）调节器，所述低压差（LDO）调节器包括：

传输晶体管，所述传输晶体管耦合在所述LDO调节器的输入与所述LDO调节器的输出之间；

电压跟随器晶体管，其中所述电压跟随器晶体管的源极耦合到所述LDO调节器的所述输出；

电压调节电路，所述电压调节电路耦合到所述电压跟随器晶体管的栅极；

第一放大器，所述第一放大器耦合在所述电压跟随器晶体管的漏极与所述传输晶体管的栅极之间；以及

自适应电流电路，所述自适应电流电路包括：

电流感测晶体管，其中所述电流感测晶体管的栅极耦合到所述传输晶体管的所述栅极；和

电流镜，其中所述电流镜的第一端子耦合到所述电流感测晶体管的漏极，并且所述电流镜的第二端子耦合到所述电压跟随器晶体管的所述漏极。

2.根据条款1所述的系统，其中所述传输晶体管的源极耦合到所述LDO调节器的所述输入，并且所述传输晶体管的漏极耦合到所述LDO调节器的所述输出。

3.根据条款2所述的系统，其中所述传输晶体管包括p型场效应晶体管（PFET）。

4.根据条款2或3所述的系统，其中所述LDO调节器的所述输入耦合到供电轨，并且所述电流感测晶体管的源极耦合到所述供电轨。

5.根据条款4所述的系统，其中所述传输晶体管包括第一p型场效应晶体管（PFET），并且所述电流感测晶体管包括第二PFET。

6.根据条款1至5中任一项所述的系统，其中所述电流镜包括：

第一晶体管，其中所述第一晶体管的漏极耦合到所述第一端子，所述第一晶体管的栅极耦合到所述第一晶体管的所述漏极，并且所述第一晶体管的源极耦合到地；以及

第二晶体管，其中所述第二晶体管的漏极耦合到所述第二端子，所述第二晶体管的栅极耦合到所述第一晶体管的所述栅极，并且所述第二晶体管的源极耦合到所述地。

7.根据条款6所述的系统，其中所述电流镜还包括耦合在所述第一晶体管的所述栅极与所述第二晶体管的所述栅极之间的电阻器-电容器（RC）滤波器。

8.根据条款1至7中任一项所述的系统，其中所述第一放大器包括：

共栅极晶体管，其中所述共栅极晶体管的源极耦合到所述电压跟随器晶体管的所述漏极，所述共栅极晶体管的栅极由偏置电压偏置，并且所述共栅极晶体管的漏极耦合到所述传输晶体管的所述栅极；和

负载，所述负载耦合在供电轨与所述传输晶体管的所述栅极之间。

9.根据条款8所述的系统，其中所述负载包括电阻器。

10.根据条款9所述的系统，其中所述负载还包括与所述电阻器串联耦合的二极管连接的晶体管。

11.根据条款8所述的系统，其中所述负载包括二极管连接的晶体管。

12.根据条款1至11中任一项所述的系统，所述系统还包括耦合在所述电压跟随器晶体管的所述漏极与地之间的电流源。

13.根据条款1至12中任一项所述的系统，其中所述电压调节电路包括第二放大器，其中所述第二放大器的第一输入耦合到所述LDO调节器的所述输出，所述第二放大器的第二输入被配置为接收参考电压，并且所述第二放大器的输出耦合到所述电压跟随器晶体管的所述栅极。

14.根据条款1至13中任一项所述的系统，所述系统还包括耦合到所述LDO调节器的所述输出的存储器电路，所述存储器电路包括读/写电路和存储器单元阵列。

15.根据条款14所述的系统，其中所述电流镜具有可调整的电流比，并且所述系统还包括耦合到所述电流镜的控制电路，其中所述控制电路被配置为：

在第一模式中将所述电流比设定为第一比率，其中所述读/写电路在所述第一模式中执行读/写操作；以及

在第二模式中将所述电流比设定为第二比率，其中所述读/写电路在所述第二模式中断电，所述存储器单元阵列在所述第二模式中保持数据，并且所述第二比率大于所述第一比率。

16.根据条款15所述的系统，所述系统还包括耦合到所述电压跟随器晶体管的所述漏极的电流源，其中所述控制电路被配置为：

在所述第一模式中将所述电流源的电流设定为第一电流水平；以及

在所述第二模式中将所述电流源的所述电流设定为第二电流水平，其中所述第一电流水平高于所述第二电流水平。

17.一种用于低压差（LDO）调节器的自适应电流偏置的方法，所述方法包括：

使用电流感测晶体管来感测负载电流，其中所述电流感测晶体管的栅极耦合到所述LDO调节器的传输晶体管的栅极；以及

使用电流镜基于来自所述电流感测晶体管的电流来生成用于所述LDO调节器的偏置电流。

18.根据条款17所述的方法，其中生成所述偏置电流包括：将来自所述电流感测晶体管的所述电流从所述电流镜的第一端子镜像到耦合到所述LDO调节器的所述电流镜的第二端子。

19.根据条款17或18所述的方法，其中所述负载电流包括通过所述传输晶体管从供电轨汲取到电路的电流，并且所述传输晶体管耦合在所述供电轨与所述电路之间。

20.根据条款19所述的方法，其中所述电路包括存储器电路。

本文中使用诸如“第一”、“第二”等指定对元素的任何引述一般并不限定那些元素的数量或次序。确切而言，这些指定在本文被用作区分两个或更多个元素或元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素、或者第一元素必须位于第二元素之前。

在本公开内，“示例性”一词用来意指“用作示例、实例或例示”。本文中被描述为“示例性”的任何具体实施或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的全部方面都包括所论述的特征、优点或者操作模式。术语“耦合”在本文中用于指两个结构之间的直接或间接电耦合。

提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且本文定义的一般原理可应用于其他变型而不脱离本公开的实质或范围。由此，本公开并非旨在被限定于本文所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (20)

1.一种系统，所述系统包括：

低压差（LDO）调节器，所述低压差（LDO）调节器包括：

传输晶体管，所述传输晶体管耦合在所述LDO调节器的输入与所述LDO调节器的输出之间；

电压跟随器晶体管，其中所述电压跟随器晶体管的源极耦合到所述LDO调节器的所述输出；

电压调节电路，所述电压调节电路耦合到所述电压跟随器晶体管的栅极；

第一放大器，所述第一放大器耦合在所述电压跟随器晶体管的漏极与所述传输晶体管的栅极之间；和

自适应电流电路，所述自适应电流电路包括：

电流感测晶体管，其中所述电流感测晶体管的栅极耦合到所述传输晶体管的所述栅极；和

电流镜，其中所述电流镜的第一端子耦合到所述电流感测晶体管的漏极，并且所述电流镜的第二端子耦合到所述电压跟随器晶体管的所述漏极。

2.根据权利要求1所述的系统，其中所述传输晶体管的源极耦合到所述LDO调节器的所述输入，并且所述传输晶体管的漏极耦合到所述LDO调节器的所述输出。

3.根据权利要求2所述的系统，其中所述传输晶体管包括p型场效应晶体管（PFET）。

4.根据权利要求2所述的系统，其中所述LDO调节器的所述输入耦合到供电轨，并且所述电流感测晶体管的源极耦合到所述供电轨。

5.根据权利要求4所述的系统，其中所述传输晶体管包括第一p型场效应晶体管（PFET），并且所述电流感测晶体管包括第二PFET。

6.根据权利要求1所述的系统，其中所述电流镜包括：

第一晶体管，其中所述第一晶体管的漏极耦合到所述第一端子，所述第一晶体管的栅极耦合到所述第一晶体管的所述漏极，并且所述第一晶体管的源极耦合到地；和

第二晶体管，其中所述第二晶体管的漏极耦合到所述第二端子，所述第二晶体管的栅极耦合到所述第一晶体管的所述栅极，并且所述第二晶体管的源极耦合到所述地。

7.根据权利要求6所述的系统，其中所述电流镜还包括耦合在所述第一晶体管的所述栅极与所述第二晶体管的所述栅极之间的电阻器-电容器（RC）滤波器。

8.根据权利要求1所述的系统，其中所述第一放大器包括：

共栅极晶体管，其中所述共栅极晶体管的源极耦合到所述电压跟随器晶体管的所述漏极，所述共栅极晶体管的栅极由偏置电压偏置，并且所述共栅极晶体管的漏极耦合到所述传输晶体管的所述栅极；和

负载，所述负载耦合在供电轨与所述传输晶体管的所述栅极之间。

9.根据权利要求8所述的系统，其中所述负载包括电阻器。

10.根据权利要求9所述的系统，其中所述负载还包括与所述电阻器串联耦合的二极管连接的晶体管。

11.根据权利要求8所述的系统，其中所述负载包括二极管连接的晶体管。

12.根据权利要求1所述的系统，所述系统还包括耦合在所述电压跟随器晶体管的所述漏极与地之间的电流源。

13.根据权利要求1所述的系统，其中所述电压调节电路包括第二放大器，其中所述第二放大器的第一输入耦合到所述LDO调节器的所述输出，所述第二放大器的第二输入被配置为接收参考电压，并且所述第二放大器的输出耦合到所述电压跟随器晶体管的所述栅极。

14.根据权利要求1所述的系统，所述系统还包括耦合到所述LDO调节器的所述输出的存储器电路，所述存储器电路包括读/写电路和存储器单元阵列。

15.根据权利要求14所述的系统，其中所述电流镜具有可调整的电流比，并且所述系统还包括耦合到所述电流镜的控制电路，其中所述控制电路被配置为：

在第一模式中将所述电流比设定为第一比率，其中所述读/写电路在所述第一模式中执行读/写操作；以及

在第二模式中将所述电流比设定为第二比率，其中所述读/写电路在所述第二模式中断电，所述存储器单元阵列在所述第二模式中保持数据，并且所述第二比率大于所述第一比率。

16.根据权利要求15所述的系统，所述系统还包括耦合到所述电压跟随器晶体管的所述漏极的电流源，其中所述控制电路被配置为：

在所述第一模式中将所述电流源的电流设定为第一电流水平；以及

在所述第二模式中将所述电流源的所述电流设定为第二电流水平，其中所述第一电流水平高于所述第二电流水平。

17.一种用于低压差（LDO）调节器的自适应电流偏置的方法，所述方法包括：

使用电流感测晶体管来感测负载电流，其中所述电流感测晶体管的栅极耦合到所述LDO调节器的传输晶体管的栅极；以及

使用电流镜基于来自所述电流感测晶体管的电流来生成用于所述LDO调节器的偏置电流。

18.根据权利要求17所述的方法，其中生成所述偏置电流包括：将来自所述电流感测晶体管的所述电流从所述电流镜的第一端子镜像到耦合到所述LDO调节器的所述电流镜的第二端子。

19.根据权利要求17所述的方法，其中所述负载电流包括通过所述传输晶体管从供电轨汲取到电路的电流，并且所述传输晶体管耦合在所述供电轨与所述电路之间。

20.根据权利要求19所述的方法，其中所述电路包括存储器电路。