CN120568828B - 一种3D封装的低寄生电感SiC功率模块 - Google Patents

Abstract

本发明公开一种3D封装的低寄生电感SiC功率模块，包括基板层、芯片层、连接层、中间层、去耦电容；芯片层与基板层电气连接；所述中间层位于上芯片层和下芯片层之间，所述上连接层和下连接层为开窗型铜块，外接DC端子，用于连接上基板层和去耦电容；所述去耦电容为设于所述中间层的旁侧的两组电容，与上连接层和下连接层电气连接。通过采用高导电率的铜材料，与叠层和基板内铜层相连形成中间层，明显降低机身电感，提高散热效果，在高频、高压、大功率应用中具有明显的优势，能够有效提高电力电子系统的整体性能和可靠性。

Description

一种3D封装的低寄生电感SiC功率模块

技术领域

本发明涉及电力电子技术领域，具体涉及一种3D封装的低寄生电感SiC功率模块。

背景技术

目前SiC功率模块在电力电子领域广泛应用，其系统结构通常包括芯片、基板、互连和封装外壳等部分。芯片负责功率转换，基板提供机械支撑与电气连接，互连实现芯片与基板的电连接，去耦电容实现降低芯片开关时过冲电压的作用，缓冲垫块实现减小连接面间的热应力作用，延长模块寿命，封装外壳则起保护作用。在算法方面，主要采用传统的电磁场仿真算法对模块的性能进行预测和优化。

CN107170714A公开了一种低寄生电感功率模块，包括输入功率端子、输出功率端子、顶部金属绝缘基板、底部金属绝缘基板和塑封外壳，输入功率端子包括正极功率端子、负极功率端子，顶部金属绝缘基板与底部金属绝缘基板叠层设置，顶部金属绝缘基板与底部金属绝缘基板在二者相对的面上均烧结有芯片，正极功率端子、负极功率端子以及与输出功率端子均与芯片电连接；输出功率端子包括焊接部和位于塑封外壳外部的连接部，焊接部位于顶部金属绝缘基板与底部金属绝缘基板之间。该发明降低了回路寄生电感，减小了功率模块的体积，节约了成本，减轻了重量，尤其适合SiC功率芯片的封装，充分提高了过流能力，提高了模块的可靠性。

CN118431209A公开一种低寄生电感的SiC功率模块和制造方法，包括第一基板、第二基板、功率芯片、键合引线、第三基板、驱动端子和功率端子，所述第一基板的一侧为下，所述第一基板、第二基板和第三基板由下至上依次叠层排布，若干个所述功率芯片和若干个驱动端子均固定安装于第二基板，且所述若干个功率芯片均通过键合引线电连接第二基板，所述功率芯片之间形成功率回路，所述驱动端子与功率端子均电连接第二基板，所述第二基板用于电连接功率端子的输入端和输出端均设置在若干个功率芯片之间，所述第二基板用于电连接功率端子的输入端和输出端均位于功率回路以内，为了提升SiC功率模块的稳定性。

现有SiC功率模块产品缺陷主要包括以下几类：

1、寄生电感问题：传统封装结构导致较大的寄生电感，使器件开关速度受限、电磁干扰增加以及电压尖峰等问题频发，严重削弱模块性能与可靠性。如在高频应用时，因寄生电感引起的电压尖峰会击穿芯片，降低模块寿命。

2、散热性能不足：现有模块的散热设计不够完善，高功率运行时，芯片产生的大量热量无法及时散发，致使模块温度过高，影响性能与稳定性，还可能引发热失效问题。

3、抗机械应力能力弱：在一些振动或弯曲的工况下，传统封装的抗机械应力性能较差，易使芯片和互连结构受损，降低模块的稳定性和使用寿命。

随着电力电子技术向高频化、高功率化和高集成化发展，对SiC功率模块的性能提出了更高的要求。

发明内容

本发明针对SiC功率模块存在的寄生电感高，散热效果有待提高的问题，提供一种3D封装的低寄生电感功率模块，通过采用高导电率的铜材料，与叠层和基板内铜层相连形成中间层，明显降低机身电感，提高散热效果，在高频、高压、大功率应用中具有明显的优势，能够有效提高电力电子系统的整体性能和可靠性。

为实现上述目的，本发明采用的技术方案是：

一种3D封装的低寄生电感SiC功率模块，包括依次堆叠的上基板层、上芯片层、上连接层、中间层、去耦电容、下连接层、下芯片层和下基板层；

芯片层与基板层电气连接；所述上芯片层堆叠布置在上基板层内侧上，所述下芯片层堆叠布置在下基板层内侧上；

所述中间层位于上芯片层和下芯片层之间，中间层两侧分别通过钼铜块为缓冲层与芯片层电气连接；所述中间层还设有AC连接端子；所述钼铜块与芯片层连接时不完全覆盖芯片层，未覆盖部分用于设置芯片层的栅极；

所述上连接层和下连接层为开窗型铜块，外接DC端子，所述上连接层位于中间层和上基板层之间，用于连接上基板层和去耦电容；所述下连接层位于中间层与下基板层之间，用于连接下基板层和去耦电容；

所述去耦电容为设于所述中间层的旁侧的两组电容，与上连接层和下连接层电气连接。

本发明中3D封装SiC功率模块的工作原理为：通过创新的堆叠结构和互连技术，实现了芯片与基板之间的紧密连接和高效电气传输。在工作过程中，电流从DC+端进入模块，经上连接层与上层DBC内侧覆铜到达基板层，通过基板层上的布线层和银烧结层到上芯片层，经由中间层从AC端输出，或到下芯片层，经下基板层、连接铜块和下连接层与下层DBC内侧覆铜至DC-端流出。

由于芯片层的堆叠结构，电流路径大大缩短，寄生电感显著降低；利用上连接层与下连接层间的互感效应，进一步降低模块的寄生电感。模块内部集成去耦电容，降低芯片的过冲电压，节省电路空间，提高芯片的电性能，促进模块整体小型化。

优选地，芯片层与基板层电气连接是通过银烧结电气连接，通过垂直互连技术实现芯片与基板之间的电气连接，通常选用银烧结，互连层的材料和结构设计能够进一步降低寄生电感，提高信号传输效率。多次回流焊时，每次焊接对焊料熔点的要求会逐渐增加，本发明中芯片层与基板层电气连接优选银烧结方式，降低寄生电感。

优选地，所述上基板层和下基板层分别包括外铜层、陶瓷层和内铜层。

优选地，芯片层与基板层的内铜层连接。

优选地，所述芯片层为SiC MOSFET、Si MOSFET、CoolSiC MOSFET中任一种，优选地，所述芯片层为SiC MOSFET，具有低导通电阻、高开关速度和高耐压等优点。

优选地，所述陶瓷层为氮化铝陶瓷基板、氧化铝或氧化铍中等绝缘性能良好的陶瓷材料。

优选地，所述去耦电容与上连接层和下连接层通过回流焊接方式实现电气连接。去耦电容能够用于吸收芯片导通瞬间在寄生电感上产生的过冲电压，起到稳定芯片两端电压的作用，明显提高芯片工作的稳定性。

优选地，所述中间层为铜块组成。

优选地，所述上连接层和下连接层位外接直流端子，直流电经端子从上连接层流入，从下连接层流出，用于改变电流路径，实现电流回路的互感相消，进一步降低寄生电感。所述AC连接端子通过回流焊焊接在中间层上。

优选地，所述上基板层和下基板层的外铜层上设有刻蚀的散热微通道。能够进一步提高模块的散热性能和可靠性，使其在更高功率、更高频率的恶劣工作条件下仍能稳定运行，延长模块的使用寿命。

优选地，所述内铜层采用开尔文布线法布线。

优选地，所述钼铜块为钼质量占比50-80%，铜质量占比20-50%的合金块。优选地，所述钼铜垫块采用钼70%铜30%的组合合金，兼顾了钼的应力缓冲和铜的散热性能。

基板的内铜层布线采用开尔文布线法，避免栅极上产生的过冲电压。同时，3D封装的模块可以实现双面散热，芯片产生的热量通过高导热的基板和封装外壳快速传导到外部散热器，保证了模块的正常工作温度。

与传统 SiC 功率模块相比，本发明采用了 3D 堆叠封装结构，芯片层、基板层和互连层的紧密集成和互连层间的互感相消显著降低了寄生电感；内部集成的去耦电容能降低芯片的过冲电压，增加了芯片的稳定性；内部铜层布线采用开尔文布线法将漏源间电流路径的源极与栅源间电流路径的源极隔开，极大的降低了芯片开关时栅极上产生的过冲电压。同时，优化的布线和互连技术进一步提高了电气性能和信号传输效率；双面散热的结构也使得模块的散热能力大大提高。

本发明的SiC功率模块主要应用于高频、高压、大功率的电力电子设备，如电动汽车、工业电机驱动、可再生能源系统等。在使用时，模块安装在散热器上，通过外部电路与系统其他部分相连。

与现有技术相比，本发明具有以下有益效果：

（1）本发明的SiC功率模块能够明显降低 SiC 功率模块的寄生电感，提高开关速度和性能，减少电磁干扰和电压尖峰，增强可靠性和稳定性。

（2）本发明的SiC功率模块可提升模块的散热性能，确保在高功率、高频条件下稳定运行，电磁兼容性更好，减少了电磁干扰对系统的影响，提高了整个电力电子系统的可靠性和稳定性，且缓冲层还可以增强模块的抗机械应力能力，适应不同的工作环境。

附图说明

图 1是本发明中3D封装的低寄生电感SiC功率模块半桥功率模块的桥臂电路图。

图 2是实施例1的3D封装的低寄生电感SiC功率模块整体爆炸示意图。

图 3是实施例1的3D封装的低寄生电感SiC功率模块下桥臂的侧面剖视图。

图 4是实施例1的低寄生电感SiC功率模块中下桥臂电流路径图。

图 5是实施例1的低寄生电感SiC功率模块中内铜层开尔文布线法下的电流路径图。

图 6是实施例1的低寄生电感SiC功率模块的无端子DC-DC寄生电感仿真结果。

图7为实施例1的低寄生电感SiC功率模块的散热情况。

图8为实施例1中低寄生电感SiC功率模块中单独芯片的散热情况。

其中，11为上基板层、12为下基板层、13为外铜层、14为陶瓷层、15为内铜层、21为上芯片层、22为下芯片层、31为上连接层、32为下连接层、4为中间层、5为去耦电容、6为钼铜块、7为AC连接端子。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。本领域技术人员在理解本发明的技术方案基础上进行修改或等同替换，而未脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围内。

实施例1

采用高性能的 SiC MOSFET作为芯片层，芯片的尺寸和数量根据模块的功率等级和应用需求进行选择和配置；基板层采用Al₂O₃陶瓷材料，具有高热导率（170 - 200 W/m・K）和良好的绝缘性能，通过 DBC（Direct Bonded Copper）工艺在基板两面键合铜箔，形成金属布线层获得内铜层和外铜层，3D封装的低寄生电感SiC半桥功率模块的桥臂电路图如图1所示。

图2为一种3D封装的低寄生电感SiC功率模块整体爆炸示意图，包括依次堆叠的上基板层11、上芯片层21、上连接层31、中间层4、去耦电容5、下连接层32、下芯片层22和下基板层12；所述上基板层11和下基板层12分别包括外铜层13、陶瓷层14和内铜层15。

芯片层与基板层通过银浆烧结方式固定在基板的内铜层15上进行电气连接，实现良好的电接触和热接触。所述上芯片层21堆叠布置在上基板层11内铜层15上，所述下芯片层21堆叠布置在下基板层12的内筒层15上；内铜层采用开尔文布线法布线，外铜层上设有刻蚀的散热微通道。可用于实现芯片与外部引脚之间的电气连接，同时具备良好的散热性能，能够有效传导芯片产生的热量。

所述中间层4位于上芯片层21和下芯片层22之间，中间层4两侧分别通过钼铜块6为缓冲层与芯片层电气连接；所述中间层4还设有AC连接端子7；所述钼铜块6与芯片层连接时不完全覆盖芯片层，未覆盖部分用于设置芯片层的栅极；

所述上连接层31和下连接层32为开窗型铜块，外接DC端子，所述上连接层31位于中间层4和上基板层11之间，用于连接上基板层11和去耦电容5；所述下连接层32位于中间层4与下基板层12之间，用于连接下基板层12和去耦电容5；

所述去耦电容5为设于所述中间层4的旁侧的两组电容，与上连接层31和下连接层32实现电气连接；所述去耦电容5与上连接层31和下连接层32通过回流焊电气连接；

图 3是实施例1的3D封装的低寄生电感SiC功率模块下桥臂的侧面剖视图。图4是该模块下桥臂的电流回路，箭头表示电流流向，该回路充分利用互感相消的特性降低电感，同时避开了3D模块中常用的芯片倒装工艺，使模块的制造更为简单。

图5还显示了该模块的栅极开尔文回路。该设计将栅源回路与漏源回路隔开，避免芯片源极流过的大电流在栅源电感上产生大的反向电动势影响栅极电压，加快了芯片的导通速度。

图6显示，通过Q3D仿真分析，与其它3D封装模块相比，本模块寄生电感降低了约50%，降低了EMI干扰；与传统模块相比，寄生电感仅为传统SiC功率模块的1/5，结壳热阻显著降低，散热能力提高了约35%。这些技术效果表明，本发明的功率模块在高频、高压、大功率应用中具有明显的优势，能够有效提高电力电子系统的整体性能和可靠性。

图7和图8是该模块的散热数据，图7为对流散热系数为5000h，单芯片功率为100W情况下的散热情况，图8为芯片的散热情况，由图可以看出，该模块的芯片热阻仅为0.15C/W，低于工业上的0.3C/W。

Claims (6)

1.一种3D封装的低寄生电感SiC功率模块，其特征在于，包括依次堆叠的上基板层、上芯片层、上连接层、中间层、去耦电容、下连接层、下芯片层和下基板层；所述中间层为铜块组成；

所述上基板层和下基板层分别包括外铜层、陶瓷层和内铜层；芯片层与基板层的内铜层连接；芯片层与基板层电气连接；所述上芯片层堆叠布置在上基板层内侧上，所述下芯片层堆叠布置在下基板层内侧上；

所述中间层位于上芯片层和下芯片层之间，中间层两侧分别通过钼铜块为缓冲层与芯片层电气连接；所述中间层还设有AC连接端子；所述AC连接端子通过回流焊焊接在中间层上；所述钼铜块与芯片层连接时不完全覆盖芯片层，未覆盖部分用于设置芯片层的栅极；

所述上连接层和下连接层为开窗型铜块，外接DC端子，所述上连接层位于中间层和上基板层之间，用于连接上基板层和去耦电容；所述下连接层位于中间层与下基板层之间，用于连接下基板层和去耦电容；

所述去耦电容为设于所述中间层的旁侧的两组电容，与上连接层和下连接层电气连接；

所述上基板层和下基板层的外铜层上设有刻蚀的散热微通道。

2.根据权利要求1所述的3D封装的低寄生电感SiC功率模块，其特征在于，芯片层与基板层电气连接是通过银烧结电气连接。

3.根据权利要求1所述的3D封装的低寄生电感SiC功率模块，其特征在于，所述芯片层为SiC MOSFET、Si MOSFET、CoolSiC MOSFET中任一种；所述陶瓷层为氮化铝陶瓷基板、氧化铝或氧化铍中任一种。

4.根据权利要求1所述的3D封装的低寄生电感SiC功率模块，其特征在于，所述去耦电容与上连接层和下连接层通过回流焊接方式实现电气连接。

5.根据权利要求1所述的3D封装的低寄生电感SiC功率模块，其特征在于，所述钼铜块为钼质量占比50-80%，铜质量占比20-50%的合金块。

6.根据权利要求1所述的3D封装的低寄生电感SiC功率模块，其特征在于，所述内铜层采用开尔文布线法布线。