CN120527139A

CN120527139A - 一种电感组件、vrm模块及半导体功率器件的脚位布局

Info

Publication number: CN120527139A
Application number: CN202510187419.0A
Authority: CN
Inventors: 辛晓妮; 张明准; 曾剑鸿
Original assignee: Shanghai Peiyuan Electronics Co ltd
Current assignee: Shanghai Peiyuan Electronics Co ltd
Priority date: 2024-02-20
Filing date: 2025-02-20
Publication date: 2025-08-22
Also published as: US20250266757A1

Abstract

本发明提供一种电感组件，包括集成电感和信号组件，所述信号组件包括信号电连接件和屏蔽层；本发明通过将屏蔽层设置在信号电连接件和集成电感之间，使得信号回路免受功率回路的干扰。另一方面提供一种VRM模块，包括电感组件、顶部组件和底部组件；所述顶部组件包括半导体开关器件及输入电容；所述电感组件包括VIN电连接件、GND电连接件、磁芯和绕组；所述和输入电容形成的输入功率回路围绕所述磁芯的至少一部分设置。本发明通过优化输入功率回路与信号回路之间的设置，降低信号回路与输入功率回路之间的磁场耦合，从而使VRM模块在极端情况下也能可靠地工作。

Description

一种电感组件、VRM模块及半导体功率器件的脚位布局

技术领域

本发明涉及电压调节模块技术领域，特别涉及电压调节模块里电感组件和集成电感的结构，以及一种半导体功率器件的脚位布局。

背景技术

近年来，随着数据中心、人工智能和超级计算机等领域技术的发展，越来越多的功能强大的ASIC得到应用，例如CPU、GPU、机器学习加速器、网络交换机和服务器等，它们消耗大量电流，例如所需电流可达到数千安培；并且其电流具有快速跳变的特征。传统上使用降压电路(Buck)的电压调节模块(VRM,Voltage Regulator Modules，即本发明所涉及的电压调节模块)来供应这种负载。

随着负载电流的持续增加，VRM模块的散热问题日益突出。现有技术中，VRM模块为了与负载ASIC共用散热器，减小从VRM模块顶面向上的热阻，将主要热源的开关器件设置在VRM模块顶面，将输出电感设置在开关器件的下方，且输出电感的底面被连接到系统主板给负载供电。这种将输出电感设置在开关器件和VRM模块引脚之间，采用功率电连接件与信号电连接件实现VRM模块顶面和底面引脚之间功率传输和信号传递的方案存在如下问题：功率电连接件所形成的输入功率回路与信号电连接件所形成的信号回路之间存在磁耦合，导致信号回路在极端情况下存在被磁场干扰的风险。

发明内容

本发明通过优化输入功率回路与信号回路之间的设置，降低信号回路与输入功率回路之间的磁场耦合，从而使VRM模块在极端情况下也能可靠地工作。

本发明一方面提供一种电感组件，包括集成电感和信号组件；所述集成电感包括磁芯和绕组，所述集成电感具有侧面、相对的顶面和底面，所述侧面包括第一侧面、第二侧面、第三侧面和第四侧面，所述第二侧面和第四侧面分别与第三侧面相邻；

所述电感组件的顶面设置有顶面连接部，所述电感组件的底面设置有底面连接部；

所述信号组件包括信号电连接件和屏蔽层，所述屏蔽层设置在信号电连接件和磁芯之间；所述信号组件邻近所述集成电感的第三侧面设置；所述信号电连接件和绕组与顶面连接部和底面连接部电连接。

可选的，所述屏蔽层为内金属层，所述信号组件还包括外金属层，所述信号电连接件设置在外金属层和内金属层之间；所述内金属层邻近集成电感的第三侧面设置。

可选的，所述外金属层和内金属层用于形成模拟地线。

可选的，所述外金属层和内金属层为大面积铺铜层。

可选的，所述外金属层和内金属层围绕信号组件的四周铺铜，所述信号电连接件围绕信号组件的四周布线。

可选的，所述外金属层、内金属层和信号电连接件设置在一竖板内。

可选的，所述绕组包括第一绕组和第二绕组；所述第一绕组和第二绕组之间设置有气隙；所述第一绕组和第二绕组之间的耦合系数大于或者等于0.2。

可选的，所述绕组包括第一绕组和第二绕组，所述第一绕组和第二绕组均为“Z”型铜片；所述第一绕组和第二绕组都包括主体部分，所述第一绕组的主体部分和第二绕组的主体部分平行设置。

可选的，所述第一绕组和第二绕组的顶面连接部都邻近第一侧面设置；所述第一绕组和第二绕组的底面连接部都邻近第三侧面设置。

可选的，所述第一绕组的顶面连接部和第二绕组的底面连接部邻近第二侧面设置；所述第一绕组的底面连接部和第二绕组的顶面连接部邻近第四侧面设置。

可选的，每个所述绕组的主体部分的两端分别外露于所述磁芯相对的两个侧面。

可选的，所述绕组包括第一绕组和第二绕组，所述第一绕组和第二绕组从所述磁芯的顶面贯穿底面。

本发明另一方面提供一种VRM模块，包括顶部组件和如上所述电感组件；所述顶部组件设置在所述电感组件的顶面并且与顶面连接部电连接。

可选的，还包括底部组件，所述底部组件设置在电感组件的底面并且与底面连接部电连接；所述底部组件用于与负载连接；所述顶部组件和/或顶部组件电连接一功率地线。

可选的，所述VRM模块还包括第一功率电连接件和第二功率电连接件，所述第一功率电连接件和第二功率电连接件分别邻近集成电感的不同侧面设置；所述第一功率电连接件和所述第二功率电连接件分别在集成电感的顶面形成顶面功率连接部，所述顶面功率连接部连接对应的所述顶部组件；所述第一功率电连接件和所述第二功率电连接件分别在集成电感的底面形成底面功率连接部，所述底面功率连接部用于连接VRM模块的输入端，所述输入端为功率输入端；所述模拟地线通过所述顶部组件和/或底部组件与所述功率地线电连接。

可选的，所述顶部组件包含半导体开关器件；所述绕组的顶面连接部与所述半导体开关器件的连接端位置垂直对应且电连接。

可选的，所述顶部组件还包括输入电容，所述第一功率电连接件、第二功率电连接件和所述输入电容形成的电回路围绕所述磁芯的至少一部分。

可选的，所述第一功率电连接件为VIN电连接件，所述第二功率电连接件为GND电连接件；所述第一功率电连接件邻近集成电感的第三侧面或第一侧面设置；所述第二功率电连接件邻近第二侧面和第四侧面设置。

可选的，所述第一功率电连接件为VIN电连接件，所述第二功率电连接件为GND电连接件；所述第一功率电连接件邻近集成电感的第一侧面设置；所述第二功率电连接件邻近第三侧面、第二侧面和/或第四侧面设置。

可选的，邻近第三侧面设置的所述第二功率电连接件的宽度等于或者小于集成电感第三侧面的宽度。

可选的，所述第一功率电连接件和所述第二功率电连接件为金属片，所述第一功率电连接件和所述第二功率电连接件与磁芯组装或者通过烧结在一起。

可选的，所述集成电感还包括凹糟；所述凹槽设置在集成电感的第一侧面或第三侧面；所述第一功率电连接件设置于所述集成电感的第三侧面的凹槽内或所述第一功率电连接件设置于所述集成电感的第一侧面的凹槽内。

可选的，所述磁芯包括磁芯主体和副磁芯；所述第一功率电连接件设置于所述磁芯主体的第三侧面的凹槽内，所述副磁芯设置于所述第一功率电连接件和所述信号组件之间。

可选的，所述副磁芯的材质可以为磁芯主体的材质、与磁芯主体不同等效磁导率的磁胶、或者其他类型的合金磁材料。

可选的，所述第一功率电连接件和所述第二功率电连接件为弯折的长方形金属片；所述磁芯的表面与所述第一功率电连接件和所述第二功率电连接件对应的位置设置安置槽；所述第二功率电连接件的末端为弧形。

可选的，所述半导体开关器件为两个，所述半导体开关器件包括信号引脚，所述信号引脚邻近所述第三侧面设置；所述VRM模块还包括输入电容，所述输入电容设置在半导体开关器件之间以及邻近第三侧面设置。

可选的，所述半导体开关器件包括第一半导体开关器件和第二半导体开关器件，每个所述半导体开关器件包括SW端；所述第一半导体开关器件的SW端邻近第一侧面设置，所述第二半导体开关器件的SW端邻近第三侧面设置；所述VRM模块还包括输入电容，所述输入电容设置在所述半导体开关器件周围和之间。

本发明另一方面提供一种VRM模块，包括顶部组件、电感组件和底部组件；

所述电感组件包括集成电感和信号组件；所述集成电感包括功率电连接件、磁芯和绕组；所述集成电感具有侧面、相对的顶面和底面，所述侧面包括第一侧面、第二侧面、第三侧面和第四侧面，所述第二侧面和第四侧面分别与第三侧面相邻；所述信号组件包括信号电连接件；

所述电感组件的顶面设置有顶面连接部，所述电感组件的底面设置有底面连接部；所述功率电连接件、信号电连接件和绕组与顶面连接部和底面连接部电连接；

所述功率电连接件包括功率地电连接件，所述信号电连接件邻近所述功率地电连接件设置；

所述电感组件设置在顶部组件和底部组件之间，所述顶部组件和底部组件通过所述顶面连接部和底面连接部与电感组件电连接。

可选的，所述信号组件还包括内金属层和外金属层；所述信号连接件设置在内金属层和外金属层之间；所述内金属层邻近集成电感的第三侧面设置；所述外金属层和内金属层用于形成模拟地线，并且通过所述顶板组件和/或底板组件与功率地电连接件电连接。

可选的，所述功率地电连接件为第二功率电连接件，所述功率电连接件还包括第一功率电连接件，所述第一功率电连接件邻近集成电感的第一侧面设置。

本发明另一方面提供一种半导体开关器件的脚位布局，包括所述脚位包括Vin+脚位、SW脚位、功率地脚位和信号脚位区；所述半导体开关器件包括相对的第一侧面和第三侧面、相对的第二侧面和第四侧面；所述Vin+邻近并且沿第一侧面设置；所述信号脚位区邻近并且沿第三侧面设置；所述功率地脚位设置在Vin+脚位和信号脚位区之间；所述SW脚位设置在Vin+脚位和功率地脚位之间。

可选的，所述信号脚位区包括控制信号脚位、所述半导体开关器件的状态脚位和模拟地脚位。

可选的，所述半导体开关器件为单晶片，包括上开关QH区域、下开关QL区域和LOGICAL区域；所述上开关QH区域邻近第一侧面设置，所述LOGICAL区域邻近第三侧面设置；所述下开关QL区域设置在述上开关QH区域和LOGICAL区域之间。

可选的，所述上开关QH区域中的半导体材料超过50％。

与现有技术相比，本发明具有如下优点：

本发明提供的VRM模块，通过优化输入功率回路与信号回路之间的设置，降低信号回路与输入功率回路之间的磁场耦合，从而使VRM模块在极端情况下也能可靠地工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为VRM模块的电路示意图；

图2A至图2E为本发明实施例一的示意图；

图3A至图3B为本发明实施例二的示意图；

图4A至图4B为本发明实施例三的示意图；

图5A至图5B为本发明实施例四的示意图；

图6A至图6C为本发明实施例五的示意图；

图7A至图7C为本发明实施例六的示意图；

图8A至图8B为本发明实施例七的示意图；

图9A至图9F为本发明实施例八的示意图；

图10A至图10C为本发明实施例九的示意图；

图11A至图11D为本发明实施例十的示意图。

具体实施方式

本发明的目的之一在于通过优化输入功率回路与信号回路之间的设置，降低信号回路与输入功率回路之间的磁场耦合，从而使VRM模块在极端情况下也能可靠地工作。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为VRM模块的电路示意图。如图1所示，本发明提供一种VRM模块10，其包括IPM单元121、IPM单元122、VIN电连接件231-1、VIN电连接件231-2、GND电连接件241、GND电连接件242、输入电容130、信号电连接件250a和信号电连接件250b。其中，IPM单元121/122各自包括两个半导体开关器件，分别为一个上开关和一个下开关，这里的开关可以为MOSFET、SiC、GaN中至少一者，在本发明中，开关以MOSFET为例进行说明。两个MOSFET串联连接形成一个桥臂。桥臂的一端经VIN电连接件231-1或231-2连接到输入电压端VIN 170；桥臂的另一端经GND电连接件241或242连接到接地端GND 150。IPM单元121/122对应的桥臂的中点为SW端1212/1222，分别连接对应的输出电感的输入端；输出电感的输出端并联或不并联分别与负载500连接，提供能量给负载。输入电容130用于旁路IPM单元121/122产生的高频开关纹波电流，确保输入电压稳定；信号电连接件250a/250b用于传输IPM单元121/122的采样信号，以及传输IPM单元121/122所需的驱动信号与控制信号等。

实施例一

图2A是本实施例的VRM模块10的结构示意图，其电路图及元件命名与图1基本一一对应；图2B是图2A的分解图；图2C是集成电感的结构示意图；图2D是集成电感的俯视图；图2E是信号组件的分解图。如图2A-2E所示，VRM模块10包括顶部组件100、电感组件200和底部组件300；其中，顶部组件100包括第一基板110、IPM单元121、IPM单元122、若干个输入电容130和其他被动元件140；第一基板110包括第一侧面151、第二侧面152、第三侧面153和第四侧面154，且该四个侧面依次满足顺时针旋转关系。其他被动元件140主要用于IPM单元121/122的控制引脚的滤波，IPM单元121/122的控制引脚邻近第一基板110的第三侧面153设置，为了获得更好的滤波效果，被动元件140设置在第一基板的第三侧面153与IPM单元121/122之间。在本实施例中，输入电容130分成两部分，一部分邻近第一基板110的第一侧面151设置；另一部分设置在两个IPM单元121/122之间。

如图2B所示，电感组件200包括第一功率电连接件231、第二功率电连接件241及242、集成电感和信号组件251；可选的，所述第一功率电连接件为VIN电连接件，所述第二功率电连接件为GND电连接件；此处的VIN电连接件231对应图1中VIN电连接件231-1及231-2两者的合并；此处的信号组件251集成了图1中信号电连接件250a和250b。集成电感包括磁芯210、第一绕组221和第二绕组222。第一绕组221和第二绕组222被磁芯210包围。在本实施例中，第一绕组221和第二绕组222以“I”型铜柱为最佳。磁芯210具有侧面，且磁芯210的侧面与集成电感的侧面及VRM模块的侧面及第一基板110的侧面定义相同。所述VIN电连接件231、GND电连接件241/242和输入电容130形成的电回路围绕所述磁芯210的至少一部分。可选的，所述VIN电连接件231和所述GND电连接件241/242分别设置于所述集成电感的不同侧面。

如图2C所示，信号组件251包括信号电连接件250，所述信号组件251邻近磁芯的第三侧面153设置。顶部组件100通过信号组件251内的信号电连接件250(250对应图1中的250a及250b)与底部组件300实现信号连接。由于VIN电连接件231、输入电容130和GND电连接件241/242形成的输入功率回路310中存在寄生电感；寄生电感会与输入电容130形成谐振，简称输入功率回路谐振。如果该谐振频率接近两相VRM模块10的等效开关频率时，会干扰VRM模块的正常工作，且会导致VRM模块的转换效率下降。增大输入功率回路310寄生电感的感量，以及增大输入电容130的等效容值均可降低输入功率回路谐振的谐振频率，使其远低于VRM的等效开关频率，从而避免输入功率回路谐振的谐振频率降低VRM转换效率。本实施例将VIN电连接件231与GND电连接件241/242设置在集成电感不同的侧面，利用磁芯210的边角部分，使输入功率回路的寄生电感感量增大。

其中，所述VIN电连接件231起到图1中对应的VIN电连接件231-1/231-2的作用；GND电连接件241/242起到图1中GND电连接件241/242的作用；VIN电连接件231在顶面设置有第一焊盘231a，在底面设置有第二焊盘231b；GND电连接件241/242在顶面设置有第一焊盘241a/242a，在底面设置有第二焊盘241b/242b。所述第一绕组221在集成电感的顶面设置有第一焊盘221a，用于连接顶部组件100的IPM单元121的SW端；所述第一绕组221在集成电感的底面设置有第二焊盘221b，用于连接底部组件300上的输出正端Vo端160，给负载500供电；第二绕组222在集成电感的顶面设置有第一焊盘222a，用于连接顶部组件100的IPM单元122的SW端，第二绕组222在集成电感的底面设置有第二焊盘222b，用于连接底部组件300上的输出正端Vo端160，给负载500供电。

本实施例中的VIN电连接件231与GND电连接件241/242是通过金属铜片与磁芯210组装在一起，在其他实施例中也可以将金属铜片与磁芯210烧结在一起。具体的，如图2C所示，VIN电连接件231邻近磁芯210的第三侧面153设置；GND电连接件241邻近磁芯210的第二侧面152设置，GND电连接件242邻近磁芯210的第四侧面154设置；信号组件251邻近磁芯210的第三侧面153设置。所述第一功率电连接件邻近集成电感的第三侧面设置具体地为：将所述第一功率电连接件231设置于所述磁芯的第三侧面的凹槽内，所述凹槽为竖直延伸的凹槽。

如图2E所示，本实施例中的信号组件251包括多层布线层，优选的，信号组件251为多层布线板，多层布线层为至少两层。作为一种示例，信号组件251包括四层布线层，具体包括：依序设置的内金属层2501、第一夹层2502、第二夹层2503、外金属层2504，所述四层均设置在基板252内；内金属层2501邻近磁芯210。第一夹层2502及第二夹层2503的布线层用于形成信号电连接件250。外金属层2504和内金属层2501均为大面积的铺铜层，用于形成模拟地线(定义为AGND)，且在顶部组件100和/或在底部组件300上与GND电连接件241/242短接。这样设置的好处是，内金属层2501能屏蔽第一绕组221和第二绕组222上的的电压跳变，使信号电连接件250a及250b免受电场干扰。另一种优选方案，2501和2504可以分别设置为模拟地和功率地，使得信号地和功率地之间的回路面积小，有利于减小功率地和信号地之间的噪音于扰，提升模组的可靠性。

实施例二

图3A是本实施例的电感组件200的结构示意图，图3B是图3A的分解示意图。如图3A-3B所示，本实施例与实施例一具有类似的技术效果，本实施例与实施例一的差异在于磁芯包括磁芯主体210和副磁芯211，VIN电连接件231设置在磁芯上，邻近第三侧面153处，具体地为：将VIN电连接件231设置于磁芯主体210上的凹槽内，该凹槽位于磁芯主体210的第三侧面153，副磁芯211设置于VIN电连接件231的外侧；外侧为远离磁芯本体210中心的一侧。可选的，副磁芯211同样设置在所述凹槽内，使VIN电连接件231被磁芯包围，副磁芯211可以是与磁芯主体210相同的磁性材料制成的磁块，也可以是不同等效磁导率的磁胶，也可以是其他类型的合金磁材料，如铁鎳合金等；当设置副磁芯211之后，可以提升由VIN电连接件、GND电连接件和输入电容130构成的输入功率回路310的寄生电感感量，确保输入功率回路谐振的谐振频率不会影响到VRM模块的正常工作。

实施例三

图4A是本实施例的电感组件200的结构示意图，图4B是图4A的分解图。如图4A至图4B所示，本实施例与实施例二具有类似的技术效果，本实施例与实施例二的差异在于：信号组件251中布线层的布线形状不同，信号组件251布线层上的布线位于信号组件251的四周，呈“口”字型，具体的：1)内金属层2501和外金属层2504围绕信号组件的四周铺铜或布线，中间没有铺铜或布线；2)第一夹层2502和第二夹层2503也围绕信号组件251的四周布线，中间没有布线。所述“口”字型布线，进一步增大输入功率回路310的寄生电感感量，使输入功率回路谐振的谐振频率进一步远离VRM模块的等效开关频率，确保输入功率回路的谐振频率不会影响到VRM模块的正常工作。

实施例四

图5A是本实施例的电感组件200的结构示意图，图5B是图5A的分解图。如图5A至图5B所示，本实施例与实施例一具有类似的技术效果，本实施例与实施例一的差异在于：VIN电连接件231邻近磁芯210第一侧面151设置，而信号组件251依然邻近磁芯210第三侧面153设置，即信号组件251与VIN电连接件分别设置在磁芯210相对的两个侧面；这样设置，使得输入功率回路310具有更大的回路寄生电感感量；同时，由信号电连接件250a及250b构成的信号回路320，或由信号电连接件250a及GND电连接件构成的信号回路320，或由信号电连接件250b及GND电连接件构成的信号回路320，设置在远离输入功率回路310的位置，即信号回路320与输入功率回路310之间的距离增大，因此输入功率回路310与信号回路320之间的磁耦合减弱，信号回路320抗磁场干扰的效果更好，提升VRM模块在极端工作条件下运行的可靠性。

实施例五

图6A是本实施例的VRM模块10的结构示意图，图6B是图6A的分解图，图6C是电感组件的分解图。如图6A-6C所示，本实施例所述的两相VRM模块10包括顶部组件100、电感组件200和底部组件300；其中，顶部组件100包括第一基板110、IPM单元121/122、输入电容130和其他被动元件140；IPM单元121/122邻近第一基板110的第一侧面151设置；IPM单元121/122的信号引脚设置在与第一基板110第一侧面相对的方向，即邻近第一基板110的第三侧面153设置；其他被动元件140设置在靠近第一基板110的第三侧面并紧贴IPM单元121/122的位置，而输入电容130设置在IPM单元121/122之间以及邻近第一基板110的第三侧面153设置。

如图6C所示，电感组件200包括磁芯210、第一绕组221、第二绕组222、VIN电连接件231、GND电连接件241、GND电连接件242和信号组件251；第一绕组221和第二绕组222之间不存在耦合关系，或仅有较弱的正耦合，如耦合系数小于0.2。第一绕组221和第二绕组222均为“Z”型的铜片，均从磁芯210的第一侧面151贯穿至磁芯的第三侧面153，一端从磁芯的第一侧面向顶面延伸，并在磁芯的顶面形成引脚；另一端从磁芯的第三侧面向底面延伸，并在磁芯的底面形成引脚；第一绕组221和第二绕组222的主体部分平行于磁芯210的顶面。

VIN电连接件231邻近第一侧面151设置；GND电连接件241邻近磁芯210的第二侧面152设置；GND电连接件242邻近磁芯210的第四侧面154设置；信号组件251邻近磁芯210的第三侧面153设置；即VIN电连接件231与信号组件251设置在相对的两个侧面。可选的，VIN电连接件和GND电连接件均由长方形铜片弯折而成。GND电连接件的末端为弧形。磁芯的表面与VIN电连接件和GND电连接件对应的位置设置安置槽，安置槽与VIN电连接件和GND电连接件的形状适配。本实施例中的VRM模块的信号回路抗输入功率回路电磁场干扰的性能与实施四相同，在此不再赘述。

实施例六

图7A是本实施例的VRM模块10的结构示意图，图7B是图7A的分解图，图7C是电感组件的分解图。如图7A-7C所示，本实施例的两相VRM模块10包括由上至下依次设置的顶部组件100、电感组件200和底部组件300；顶部组件100包括第一基板110、IPM单元121/122、输入电容130和其他被动元件140；IPM单元121设置在第一基板110上，且邻近第一侧面151；IPM单元121的SW端邻近第一基板110的第三侧面153；IPM单元122设置在第一基板110上，且邻近第三侧面153；且IPM单元122的SW端邻近第一基板110的第一侧面151；输入电容130设置在IPM单元121和122的周围，以及设置在IPM单元121和122之间；如130-1，130-2，130-3，130-4，130-5，以实现更好的滤波效果。其他被动元件140设置在两相IPM单元121和122之间，如140-1和140-2，分别邻近两相IPM单元的信号引脚设置。

如图7C所示，集成电感200包括磁芯210、第一绕组221、第二绕组222、VIN电连接件231、GND电连接件241、GND电连接件242和信号组件251。

第一绕组221和第二绕组222均从磁芯210的第二侧面152贯穿所述第四侧面154；其中，第一绕组221的第一绕组焊盘(即第一焊盘221a)从第二侧面152向顶面延伸，第一绕组221的第二绕组焊盘(即第二焊盘221b)从第四侧面154向底面延伸；第二绕组222的第一绕组焊盘(即第一焊盘222a)从第四侧面154向顶面延伸，第二绕组222的第二绕组焊盘(即第二焊盘222b)从第二侧面152向底面延伸。第一绕组221和第二绕组222的主体部分平行于磁芯210的顶面，第一绕组221和第二绕组222的主体部分之间也相互平行。第一绕组邻近磁芯210的第三侧面153设置，且与第三侧面153平行；第二绕组222邻近磁芯210的第一侧面151设置，且与第一侧面151平行。

在磁芯210中，在第一绕组221和第二绕组222之间设置有气隙213；气隙可以为填充空气或磁性材料，并且磁性材料的磁导率低于磁芯210的磁导率。可选的，气隙213与磁芯210的顶面平行。在本实施例中，第一绕组221和第二绕组222之间的耦合系数大于或者等于0.2。

VIN电连接件231邻近磁芯210的第一侧面151设置，GND电连接件241邻近磁芯的第二侧面152设置，GND电连接件242邻近磁芯的第四侧面154设置；信号组件251邻近磁芯210的第三侧面153设置；本实施例中的VRM模块的信号回路抗输入功率回路电磁场干扰的性能与图6B所述的实施例相同，在此不再赘述。

实施例七

图8A是本实施例的VRM模块10中的电感组件200的另一实施方式，图8B是图8A的分解示意图。如图8A和图8B所示，本实施例中的电感组件200包括磁芯210、第一绕组221、第二绕组222、VIN电连接件231、GND电连接件241和242以及信号组件251。

第一绕组221和第二绕组222都不贯穿磁芯210的第二侧面152和第四侧面154；其中第一绕组221从邻近第二侧面152的一端向顶面延伸形成第一绕组的顶面焊盘221a(即第一焊盘221a)，第一绕组221从邻近第四侧面154的一端向底面延伸形成第一绕组的底面焊盘221b(即第二焊盘221b)；第二绕组222从邻近第四侧面154的一端向顶面延伸形成第二绕组的顶面焊盘222a(即第一焊盘222a)，第二绕组222从邻近第二侧面152的一端向底面延伸形成第二绕组的底面焊盘222b(即第二焊盘222b)。第一绕组221的主体部分和第二绕组222的主体部分相互平行、相互邻近设置，并且都平行于磁芯210的顶面；第一绕组221和第二绕组222之间距离满足两者之间的电气隔离。

本实施例与实施例六的不同之处在于，在本实施例中，因为第一绕组221和第二绕组222相互邻近设置，不需要设置气隙，仅需要距离满足电气隔离即可，从而能实现高的耦合系数；以此实现小的动态感量和高的稳态感量，从而获得优良的动态性能和高的转换效率。另外，在其它实施例中，本实施例中磁芯210可以采用磁粉芯和热压成型的工艺，将磁芯210和绕组221/222通过一体压合的方式形成电感，一体成型电感可以简化的制作工艺，提高生产效率。

实施例八

在本实施例中，为了进一步增大输入功率回路310及回路上的寄生电感感量，进一步将信号回路320远离VIN电连接件231，本实施例在邻近磁芯210第三侧面153设置GND电连接件243，GND电连接件243设置在信号组件251和磁芯主体210之间。图9A所示为本实施例的电感组件200的结构示意图，图9B和图9C是图9A的分解示意图。本实施例所适用的VRM模块结构与实施例一相同，都包括顶部组件100、电感组件200和底部组件300，与实施例一的不同之处在于电感组件200。如图9A至图9C所示，VIN电连接件231邻近第一侧面151设置，GND电连接件包括三部分，分别为241、242和243，其中GND电连接件241邻近第二侧面152设置，GND电连接件242邻近第四侧面154设置，GND电连接件243邻近第三侧面153设置，并且设置在模拟地线AGND与磁芯210之间。进一步增大GND电连接件243和VIN电连接件231形成的输入功率回路310，增大输入功率回路310上的寄生感量，从而使得输入功率回路的谐振频率远离VRM模块的工作频率。更进一步，在电感组件200的第三侧面设置GND电连接件和模拟地线GND，可以降低功率地线和模拟地线之间的压差。GND电连接件243可以贴近磁芯210设置，也可以集成在信号组件251上，只要设置在模拟地线和绕组之间即可满足本发明的需求。GND电连接件243的宽度可以小于第三侧面153的宽度，如图9B所示，也可以等于第三侧面153的宽度，如图9D所示。技术效果上，GND电连接件243需尽可能包覆磁芯210的第三侧面153，因此以这两个宽度相等为最佳。

在另一实施例中，电感组件200中的GND电连接件可以包括两部分，分别为241和243，如图9E所示，不包括GND电连接件242，GND电连接件241和243分别邻近第二侧面152和第三侧面153设置。也可以如图9F所示，GND电连接件只包括243，邻近第三侧面153设置，也可以获得如上实施例所揭示的技术效果。

实施例九

本发明还提出了一相VRM模块的结构，如图10A至图10C所示，一相VRM模块10包括顶部组件100、电感组件200和底部组件300。顶部组件100包括第一基板110、IPM单元121、若干个输入电容130和其他被动元件140。输入电容130分为两组，分别邻近第二侧面152和第四侧面154设置，其他被动元件140邻近第三侧面153设置，IPM单元121设置在由第一侧面151、输入电容130和其他被动元件140所围成的区域内。相对应的，电感组件200只包括一个绕组221，IPM单元121的SW引脚与绕组221的一端电连接，更进一步，将绕组221的一端设置在SW引脚的垂直下方；GND电连接件可以包括三部分241/242/243，也可以包括其中的两部分241和243，也可以只包括一个GND电连接件243，GND电连接件的设置位置与实施例八所示相同，皆可获得相同的技术效果。

实施例一至实施例八所示的两相VRM模块的结构皆适用于一相VRM模块，都可获得本发明所揭示的技术效果，此处不再赘述。

上述实施例一至实施例九的技术手段之间可以相互组合，例如磁芯的第一侧面或者第三侧面设置凹槽，用于容置VIN电连接件231的技术方案可以应用于以上所述的所有实施例，可以获得相同的好处；同样的，副磁芯211设置在VIN电连接件231外侧的技术方案也适用于以上所述的所有实施例。另外，气隙可以在需要设置时应用在某些实施例中，这里不再赘述。

实施例十

本实施例还揭示了适用于上述实施例结构的IPM单元121的脚位布局和内部晶片的布局。图11A为从第二侧面152角度所示的侧视示意图，图11B为IPM单元121的脚位布局示意图，图11C为IPM单元121的信号脚位布局示意图，图11D为IPM单元内部晶片布局示意图。图11A至图11C所示可以适用于一相VRM模块，也可以适用于两相VRM模块。如图11A所示，IPM单元121内埋于第一基板110内，IPM单元121的脚位通过第一基板110内的走线与分别与电感组件200相对应的电连接件和绕组的一端电连接。

结合图11A和图11B所示，IPM单元包括Vin+脚位、SW脚位、功率地脚位155和信号脚位区156。Vin+脚位邻近第一侧面151设置，电感组件200中的VIN电连接件231邻近第一侧面151设置，Vin+脚位与VIN电连接件231就近电连接；信号脚位区156邻近第三侧面153设置，电感组件200的信号组件251邻近第三侧面153设置，信号脚位与信号组件251就近设置，用于设置IPM单元121所需的控制信号脚位、IPM单元121的状态脚位以及模拟地脚位等；大面积的功率地脚位155设置在Vin+脚位和信号脚位区之间，用以实现IPM单元121的大电流需求；SW脚位设置在Vin+脚位和功率地脚位之间，与绕组221的一端就近设置；本实施例所揭示的IPM脚位布局结合电感组件的结构，可以实现VRM模块内的最短电连接路径，从而减小VRM模块内的损耗，简化第一基板110的内部走线的复杂度。

信号脚位区156内的详细布局可以参照图11C所示，但并不仅限于此。

结合图11B和图11D所示，IPM单元121为单晶片，包括上开关QH区域、下开关QL区域和Logical区域，上开关QH区域邻近第一侧面设置，Logical区域邻近第三侧面设置，下开关QL区域设置在述上开关QH区域和Logical区域之间。设置在上开关QH区域的上开关QH和设置在下开关QL区域的下开关QL串联电连接于SW脚位，上开关QH的一端电连接Vin+脚位，下开关QL的一端电连接功率地脚位155。Logical区域用于设置上开关QH和下开关QL的所需信号以及模拟地线AGND的连接线。其中上开关QH设置单晶片中轴线的右侧，且上开关QH的组成中，半导体材料超过50％。

本实施例所示的IPM脚位布局和内部晶片布局并不仅限于本实施例所示的VRM模块，也适用于其他结构的VRM模块或其他电源转换器。

本发明所示的VRM模块10，所包含的IPM单元121中，可以包括至少一个DrMOS，即包括至少两个串联连接的功率开关和功率开关所需的驱动器，但不仅限于DrMOS，也可以为任意开关，只要能实现前面所述的技术特征和获得前述的技术好处即可。在VRM10中，设置IPM单元121的一面为VRM模块10的上表面，上表面作为功率开关的主要散热面，可以逸散模块60％的热量。IPM单元121的功率地引脚通过GND电连接件连接到VRM模块10的下表面的PGND引脚；IPM单元的输入正引脚通过VIN电连接件连接到VRM模块10的下表面的VIN+引脚；IPM单元的SW引脚与绕组的一端电连接，更进一步，将绕组的一端设置在SW引脚的垂直下方；输入电容130设置在顶部组件100上，与IPM单元121的输入正引脚和功率地引脚电连接；IPM单元121的相关信号引脚和信号地引脚通过信号组件251上对应连接件电连接VRM模块10的下表面的引脚，用于接收系统的控制信号和/或向系统汇报VRM模块10的工作状态。

本发明中仅以焊盘为例进行说明顶部组件和电感组件、电感组件和底部组件之间的连接，但并不仅限于此，焊盘也可以其它连接部，譬如：通过导电胶固定等的连接部。

本发明所揭示的“相等”或“相同”或“等于”，都须考虑工程的参数分布，误差分布在±30％以内；两条线段或者两条直线“平行”的定义为所述两条线段或者两条直线的夹角小于等于45度；两条线段或者两条直线“垂直”的定义所述两条线段或者两条直线的夹角在【60，120】度范围内；相位“错相”的定义也需考虑工程的参数分布，错相度数的误差分布在±30％以内。另外，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种电感组件，其特征在于，包括集成电感和信号组件；所述集成电感包括磁芯和绕组，所述集成电感具有侧面、相对的顶面和底面，所述侧面包括第一侧面、第二侧面、第三侧面和第四侧面，所述第二侧面和第四侧面分别与第三侧面相邻；

2.根据权利要求1所述的电感组件，其特征在于，所述屏蔽层为内金属层，所述信号组件还包括外金属层，所述信号电连接件设置在外金属层和内金属层之间；所述内金属层邻近集成电感的第三侧面设置。

3.根据权利要求2所述的电感组件，其特征在于，所述外金属层和内金属层用于形成模拟地线。

4.根据权利要求2所述的电感组件，其特征在于，所述外金属层和内金属层为大面积铺铜层。

5.根据权利要求2所述的电感组件，其特征在于，所述外金属层和内金属层围绕信号组件的四周铺铜，所述信号电连接件围绕信号组件的四周布线。

6.根据权利要求2所述的电感组件，其特征在于，所述外金属层、内金属层和信号电连接件设置在一竖板内。

7.根据权利要求1所述的电感组件，其特征在于，所述绕组包括第一绕组和第二绕组；所述第一绕组和第二绕组之间设置有气隙；所述第一绕组和第二绕组之间的耦合系数大于或者等于0.2。

8.根据权利要求1所述的电感组件，其特征在于，所述绕组包括第一绕组和第二绕组，所述第一绕组和第二绕组均为“Z”型铜片；所述第一绕组和第二绕组都包括主体部分，所述第一绕组的主体部分和第二绕组的主体部分平行设置。

9.根据权利要求8所述的电感组件，其特征在于，所述第一绕组和第二绕组的顶面连接部都邻近第一侧面设置；所述第一绕组和第二绕组的底面连接部都邻近第三侧面设置。

10.根据权利要求8所述的电感组件，其特征在于，所述第一绕组的顶面连接部和第二绕组的底面连接部邻近第二侧面设置；所述第一绕组的底面连接部和第二绕组的顶面连接部邻近第四侧面设置。

11.根据权利要求8所述的电感组件，其特征在于，每个所述绕组的主体部分的两端分别外露于所述磁芯相对的两个侧面。

12.根据权利要求1所述的电感组件，其特征在于，所述绕组包括第一绕组和第二绕组，所述第一绕组和第二绕组从所述磁芯的顶面贯穿底面。

13.一种VRM模块，其特征在于，包括顶部组件和如权利要求1～12所述的电感组件；所述顶部组件设置在所述电感组件的顶面并且与顶面连接部电连接。

14.根据权利要求13所述的VRM模块，其特征在于，还包括底部组件，所述底部组件设置在电感组件的底面并且与底面连接部电连接；所述底部组件用于与负载连接；所述顶部组件和/或顶部组件电连接一功率地线。

15.根据权利要求14所述的VRM模块，其特征在于，所述VRM模块还包括第一功率电连接件和第二功率电连接件，所述第一功率电连接件和第二功率电连接件分别邻近集成电感的不同侧面设置；所述第一功率电连接件和所述第二功率电连接件分别在集成电感的顶面形成顶面功率连接部，所述顶面功率连接部连接对应的所述顶部组件；所述第一功率电连接件和所述第二功率电连接件分别在集成电感的底面形成底面功率连接部，所述底面功率连接部用于连接VRM模块的输入端，所述输入端为功率输入端；所述模拟地线通过所述顶部组件和/或底部组件与所述功率地线电连接。

16.根据权利要求14所述的VRM模块，其特征在于，所述顶部组件包含半导体开关器件；所述绕组的顶面连接部与所述半导体开关器件的连接端位置垂直对应且电连接。

17.根据权利要求15所述的VRM模块，其特征在于，所述顶部组件还包括输入电容，所述第一功率电连接件、第二功率电连接件和所述输入电容形成的电回路围绕所述磁芯的至少一部分。

18.根据权利要求15所述的VRM模块，其特征在于，所述第一功率电连接件为VIN电连接件，所述第二功率电连接件为GND电连接件；所述第一功率电连接件邻近集成电感的第三侧面或第一侧面设置；所述第二功率电连接件邻近第二侧面和第四侧面设置。

19.根据权利要求15所述的VRM模块，其特征在于，所述第一功率电连接件为VIN电连接件，所述第二功率电连接件为GND电连接件；所述第一功率电连接件邻近集成电感的第一侧面设置；所述第二功率电连接件邻近第三侧面、第二侧面和/或第四侧面设置。

20.根据权利要求19所述的VRM模块，其特征在于，邻近第三侧面设置的所述第二功率电连接件的宽度等于或者小于集成电感第三侧面的宽度。

21.根据权利要求15所述的VRM模块，其特征在于，所述第一功率电连接件和所述第二功率电连接件为金属片，所述第一功率电连接件和所述第二功率电连接件与磁芯组装或者通过烧结在一起。

22.根据权利要求19所述的VRM模块，其特征在于，所述集成电感还包括凹糟；所述凹槽设置在集成电感的第一侧面或第三侧面；所述第一功率电连接件设置于所述集成电感的第三侧面的凹槽内或所述第一功率电连接件设置于所述集成电感的第一侧面的凹槽内。

23.根据权利要求22所述的VRM模块，其特征在于，所述磁芯包括磁芯主体和副磁芯；所述第一功率电连接件设置于所述磁芯主体的第三侧面的凹槽内，所述副磁芯设置于所述第一功率电连接件和所述信号组件之间。

24.根据权利要求23所述的VRM模块，其特征在于，所述副磁芯的材质可以为磁芯主体的材质、与磁芯主体不同等效磁导率的磁胶、或者其他类型的合金磁材料。

25.根据权利要求15所述的VRM模块，其特征在于，所述第一功率电连接件和所述第二功率电连接件为弯折的长方形金属片；所述磁芯的表面与所述第一功率电连接件和所述第二功率电连接件对应的位置设置安置槽；所述第二功率电连接件的末端为弧形。

26.根据权利要求16所述的VRM模块，其特征在于，所述半导体开关器件为两个，所述半导体开关器件包括信号引脚，所述信号引脚邻近所述第三侧面设置；所述VRM模块还包括输入电容，所述输入电容设置在半导体开关器件之间以及邻近第三侧面设置。

27.根据权利要求16所述的VRM模块，其特征在于，所述半导体开关器件包括第一半导体开关器件和第二半导体开关器件，每个所述半导体开关器件包括SW端；所述第一半导体开关器件的SW端邻近第一侧面设置，所述第二半导体开关器件的SW端邻近第三侧面设置；所述VRM模块还包括输入电容，所述输入电容设置在所述半导体开关器件周围和之间。

28.一种VRM模块，其特征在于，包括顶部组件、电感组件和底部组件；

29.根据权利要求28所述的VRM模块，其特征在于，所述信号组件还包括内金属层和外金属层；所述信号连接件设置在内金属层和外金属层之间；所述内金属层邻近集成电感的第三侧面设置；所述外金属层和内金属层用于形成模拟地线，并且通过所述顶板组件和/或底板组件与功率地电连接件电连接。

30.根据权利要求29所述的VRM模块，其特征在于，所述功率地电连接件为第二功率电连接件，所述功率电连接件还包括第一功率电连接件，所述第一功率电连接件邻近集成电感的第一侧面设置。

31.一种半导体开关器件的脚位布局，其特征在于，所述脚位包括Vin+脚位、SW脚位、功率地脚位和信号脚位区；所述半导体开关器件包括相对的第一侧面和第三侧面、相对的第二侧面和第四侧面；所述Vin+邻近并且沿第一侧面设置；所述信号脚位区邻近并且沿第三侧面设置；所述功率地脚位设置在Vin+脚位和信号脚位区之间；所述SW脚位设置在Vin+脚位和功率地脚位之间。

32.根据权利要求31所述的脚位布局，其特征在于，所述信号脚位区包括控制信号脚位、所述半导体开关器件的状态脚位和模拟地脚位。

33.根据权利要求31所述的脚位布局，其特征在于，所述半导体开关器件为单晶片，包括上开关QH区域、下开关QL区域和LOGICAL区域；所述上开关QH区域邻近第一侧面设置，所述LOGICAL区域邻近第三侧面设置；所述下开关QL区域设置在述上开关QH区域和LOGICAL区域之间。

34.根据权利要求33所述的脚位布局，其特征在于，所述上开关QH区域中的半导体材料超过50％。