CN120511232A - 形成接合到加工衬底的薄半导体层的工艺和包括该薄半导体层的电子器件 - Google Patents

Abstract

本公开涉及形成接合到加工衬底的薄半导体层的工艺和包括该薄半导体层的电子器件。在一方面，一种方法可包括：将载体衬底接合到供体衬底的第一主表面；在该供体衬底内生成激光损坏区；将加工衬底接合到该供体衬底的第二主表面，其中该第二主表面与该第一主表面相对；以及将(1)该加工衬底和该供体衬底的器件部与(2)该载体衬底和该供体衬底的剩余部彼此分离。在另一方面，一种电子器件可包括SiC衬底的器件部，其中该器件部包括电子电路元件的至少一部分。可将加工衬底接合到该器件部，其中该加工衬底可承受制造该电子器件时的加工条件。

Description

形成接合到加工衬底的薄半导体层的工艺和包括该薄半导体 层的电子器件

技术领域

本公开涉及工艺和电子器件，更具体地，涉及形成接合到加工衬底的薄半导体层的工艺和包括该薄半导体层的电子器件。

背景技术

可以使用半导体材料制造电子器件。一些半导体材料可能相对昂贵，或者任何特定半导体材料的短缺对于在满足客户期望的时限内生产电子器件而言都可能会造成问题。存在用于由相对厚的半导体材料衬底制造相对薄的半导体材料层的技术。使用典型的制造工艺可能难以加工该相对薄的层。存在对用于生产相对薄的半导体材料层的稳健加工的需求，其中该相对薄的层可承受半导体制造工艺。

发明内容

根据本公开的一方面，提供了一种方法。所述方法包括：将载体衬底接合到供体衬底的第一主表面；在所述供体衬底内生成激光损坏区；将加工衬底接合到所述供体衬底的第二主表面，其中所述第二主表面与所述第一主表面相对；以及将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离。

根据本公开的另一方面，提供了一种方法。所述方法包括：将载体衬底接合到供体衬底；在所述供体衬底内生成激光损坏区；将加工衬底接合到所述供体衬底；将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离；用掺杂物掺杂所述器件部的一部分；以及激活所述掺杂物以由所述器件部的所述部分形成掺杂区域，其中以至少1500℃的温度执行激活。

根据本公开的又一方面，提供了一种电子器件。所述电子器件包括：SiC衬底的器件部，其中：所述器件部具有第一主表面和与所述第一主表面相对的第二主表面，并且所述器件部包括电子电路元件的至少一部分和电耦接到所述电子电路元件的端子，其中所述端子沿着所述器件部的所述第一主表面或在所述器件部的所述第一主表面之上；和加工衬底，所述加工衬底接合到所述器件部的所述第二主表面，其中所述加工衬底具有不大于250微米的厚度并且具有大于1500℃的熔点。

附图说明

在附图中以举例说明的方式示出具体实施，而具体实施并不受限于附图。

图1包括用于生产相对薄的半导体材料层和由该相对薄的层制造成品电子器件的工艺流程。

图2包括接合前的载体衬底和供体衬底的剖视图的图示。

图3包括接合后的载体衬底和供体衬底的剖视图的图示。

图4包括在供体衬底内生成激光损坏期间载体衬底和供体衬底的剖视图的图示。

图5包括示出激光方向与解理面之间的关系的供体衬底的俯视图的图示。

图6包括示出激光方向与多个解理面之间的关系的供体衬底的俯视图的图示。

图7包括接合前的加工衬底和载体-供体工件的剖视图的图示。

图8包括接合后的加工衬底和载体-供体工件的剖视图的图示。

图9包括在分离工件之后包括加工衬底和供体衬底的器件部的工件以及包括载体衬底和供体衬底的剩余部的另一工件的剖视图的图示。

图10包括在抛光器件部之后包括加工衬底和供体衬底的器件部的工件的剖视图的图示。

图11包括在形成竖直晶体管之后的图10的工件的一部分的剖视图的图示。

图12包括在形成晶体管和电阻器之后的图10的工件的一部分的剖视图的图示。

图13包括包含了接合到引线的端子导线的工件的一部分的剖视图的图示。

图14包括包含了端子以及接触该端子的导电凸块的工件的一部分的剖视图的图示。

技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其它元件放大，以有助于改善对发明构思的具体实施的理解。

具体实施方式

提供以下与附图相结合的说明以帮助理解本文所公开的教导内容。以下描述将着重于该教导内容的特定具体实施和具体实施。提供该着重点以帮助描述该教导内容，而不应被解释为对该教导内容的范围或适用性的限制。然而，基于如本申请中所公开的教导内容，可以采用其它具体实施。

如本说明书中所使用，长度和宽度是在沿着或平行于衬底或半导体层的主表面的方向上测得的。深度、高度和厚度是在垂直于衬底或半导体层的主表面的方向上测得的。

术语“电耦接”旨在表示两个或更多个电子部件、电路、系统或以下各项的任何组合的连接、链接或关联：(1)至少一个电子部件，(2)至少一个电路，或(3)至少一个系统，以这种方式使得信号(例如，电流、电压或光信号)可以部分地或完全地从一个传递到另一个。“电耦接”的子集可包括两个电子部件之间的电连接。在电路图中，节点对应于电子部件之间的电连接。因此，电连接是特定类型的电耦接；然而，并非所有的电耦接都是电连接。其它类型的电耦接包括电容耦接、电阻耦接和电感耦接。

术语“水平”、“侧向”和它们的变体在沿着或平行于衬底或半导体层的主表面的方向上，并且术语“竖直”、“高度”、“深度”和它们的变体在垂直于衬底或半导体层的主表面的方向上。侧向偏移的两个物体可处于相同或不同的高度。

术语“重叠”、“脱节”和它们的变体是指沿着垂直于由主表面限定的平面的垂直线放置的区域或其它特征部的至少部分。彼此重叠或脱节的部件或特征部可以彼此物理接触或可以不彼此物理接触。

术语“半导体组分”旨在表示向衬底、层或区域提供半导体特性的此类衬底、层或区域的材料。该材料可包括或不包括掺杂物。例如，n型掺杂Si层和p型掺杂Si层具有相同半导体组分，即Si。然而，n型掺杂Si层和n型掺杂GaN层具有不同半导体组分，因为Si和GaN提供半导体特性并且彼此不同。

除非另有明确说明，相对较重的掺杂区域或层与具有相同导电类型的紧邻且相对较轻的掺杂区域或层之间的边界是指区域或层之间的掺杂浓度比相对较低掺杂区域或层的峰值掺杂浓度高1.1倍的地方。

术语“在……上”、“覆盖在上面”和“在……上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在…上方”可也意指两种或更多种元件彼此不直接接触。例如，“在……上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。

术语“包括”、“包含”、“具有”、“含有”或它们的任何其它变型旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或此类方法、制品或设备固有的其它特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。

另外，使用“一个”或“一种”来描述本文所述的元件、部件或其它特征部。这仅仅是为了方便，并且给出发明构思的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代该多于一项。

词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。

除非另外定义，否则本文所用的所有技术和科学术语具有与发明构思所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其它来源中找到。

可在供体衬底内生成激光损坏区。该供体衬底的器件部可以沿着该激光损坏区的一侧，该供体衬底的剩余部可以沿着该激光损坏区的相对侧。当该供体衬底沿着该激光损坏区分离时，该供体衬底可接合到载体衬底和加工衬底。可以使用该供体衬底的该器件部来制造电子器件，其中在将该加工衬底接合到该器件部的同时进行此制造。该器件部可以具有比使用H⁺注入技术形成的半导体层更厚并且比独立切片(无加工衬底或其它支撑衬底)更薄的厚度。另一器件部可以由该供体衬底的该剩余部产生。该工艺非常适合于比单晶Si昂贵得多的半导体材料或难以生长外延层的半导体材料。该工艺适用于具有SiC半导体组分的供体衬底。

在一方面，一种方法可包括：将载体衬底接合到供体衬底的第一主表面；在该供体衬底内生成激光损坏区；将加工衬底接合到该供体衬底的第二主表面，其中该第二主表面与该第一主表面相对；以及将(1)该加工衬底和该供体衬底的器件部与(2)该载体衬底和该供体衬底的剩余部彼此分离。

在另一方面，一种方法可包括：将载体衬底接合到供体衬底；在该供体衬底内生成激光损坏区；将加工衬底接合到该供体衬底；将(1)该加工衬底和该供体衬底的器件部与(2)该载体衬底和该供体衬底的剩余部彼此分离；用掺杂物掺杂该器件部的一部分；以及激活该掺杂物以由该器件部的该部分形成掺杂区域，其中以至少1500℃的温度执行激活。

在又一方面，一种电子器件可包括SiC衬底的器件部，其中该器件部具有第一主表面和与该第一主表面相对的第二主表面，并且该器件部包括电子电路元件的至少一部分和电耦接到该电子电路元件的端子，其中该端子沿着该器件部的该第一主表面或在该器件部的该第一主表面之上。该电子器件可进一步包括加工衬底，该加工衬底接合到该器件部的该第二主表面，其中该加工衬底具有不大于250微米的厚度并且具有大于1500℃的熔点。

图1包括使用从供体衬底获得的相对薄的半导体材料层制造电子器件的工艺流程。该供体衬底是该相对薄的半导体材料层的来源。该半导体材料可以具有半导体组分并且是单晶的。该半导体组分的示例可以是SiC、III-V半导体(例如，GaAs或GaN等)或II-VI半导体。SiC可能难以生长，并且相对高的温度(例如，1500℃至1800℃)可用于激活注入到SiC中的一种或多种掺杂物。虽然许多描述解决了涉及SiC的特定问题，但本文所述的构思可扩展到其它半导体组分。

下面描述的工艺使用载体衬底和加工衬底。用于该加工衬底以及可能用于该载体衬底的材料可以取决于该供体衬底的半导体组分、接合和分离操作以及电子器件制造。在该电子器件制造的至少一部分期间，利用来自该供体衬底的薄半导体材料层加工该加工衬底。在具体实施中，该供体衬底具有是单晶SiC的半导体组分，该单晶SiC可以是3C、4H或6H多型体。

该薄半导体材料层和该加工衬底可暴露于室温范围内的温度(例如，20℃至25℃)至该薄半导体材料层和该加工衬底将被暴露于的最高温度。对于SiC，可以以1500℃至1800℃的范围内的温度激活掺杂物。此外，可以以在相同范围内的温度执行外延生长SiC。因此，该加工衬底将暴露于用于激活注入到薄半导体材料层中的掺杂物的热量，并且如果生长SiC外延层，则暴露于外延生长期间的热量。

如果该薄半导体材料层和该加工衬底的热膨胀系数(CTE)之间的差值太大，则当该薄半导体材料层和该加工衬底在制造过程期间在室温和最高温度之间循环时，该薄半导体材料层可能被损坏。由于大温度范围，该薄半导体材料层或该加工衬底的较高CTE至多是该薄半导体材料层或该加工衬底中的另一者的较低CTE的2倍。

当该薄半导体材料层和该加工衬底具有相同的半导体组分时，较高的CTE与较低的CTE相同。当该供体衬底(该薄半导体材料层的来源)具有SiC半导体组分并且该加工衬底是Si₃N₄时，较高的CTE是较低的CTE的大约1.5倍。Si₃N₄的熔点约为1900℃。因此，当该供体衬底是掺杂或未掺杂的单晶SiC时，加工衬底可包括SiC或Si₃N₄。在特定具体实施中，该加工衬底可包括满足用于制造电子器件的所有规格的单晶SiC、多晶SiC或其中铸块不满足用于制造电子器件的所有规格的单晶SiC铸块(“不合格SiC”)。

对于所有具体实施，该加工衬底无须是SiC或Si₃N₄。例如，该供体衬底可以是掺杂或未掺杂的单晶GaN或掺杂或未掺杂的单晶GaAs等。除了SiC和Si₃N₄之外，可用于该加工衬底的另一材料可包括蓝宝石、尖晶石、碳化硼、难熔金属、难熔金属氮化物或难熔金属氧化物，只要SiC、Si₃N₄、蓝宝石、尖晶石、碳化硼、该难熔金属、该难熔金属氮化物或该难熔金属氧化物具有比其将被暴露于的最高温度更高的熔点并且具有与该供体衬底内的材料的CTE足够接近的CTE即可。

用于该载体衬底的材料与该加工衬底相比具有更大的范围。该载体衬底将不在电子器件制造期间进行加工，并且因此将不被暴露于该加工衬底将达到的相对较高的温度。除了前述材料之外，还可以使用许多其它材料。示例性材料可包括Si(单晶或多晶)或SiO₂基材料，例如石英、熔融二氧化硅或玻璃等。

该工艺可包括在图1中的框102处的制备载体衬底和供体衬底的接合表面。在接合之前，对于150mm或200mm直径的衬底，每个衬底可具一表面，该表面具有至多0.5nm的均方根表面粗糙度R_RMS、至多5nm的纳米形貌、至多0.5微米的局部平坦度以及至多300微米的衬底翘曲。衬底翘曲的极限可部分地取决于该衬底的材料组分、该衬底的尺寸(如果通常为圆形，则为宽度或直径)或两者。可执行该接合表面的研磨、打磨、抛光或它们的组合以满足先前讨论的标准。如果不能满足任何一个或所有标准，可以用不同的衬底来代替。

供体衬底220包括主表面222和与主表面222相对的主表面224。对于供体衬底220，此时可对主表面222和224进行研磨、打磨、抛光或它们的组合。如果主表面222的研磨、打磨、抛光或它们的组合在生成激光损坏区之后并且在随后的接合操作之前进行，则供体衬底220可沿着该激光损坏区分离。技术人员可使用具有基本上相同的组分和激光损坏区平均深度的另一供体衬底进行测试，以确保该供体衬底在形成该激光损坏区之后可承受研磨、打磨、抛光或它们的组合。

在满足任何或所有标准之后，可清洁该衬底的该接合表面。在特定示例中，可执行RCA清洁。如果使用SiO₂基衬底，则可以省略RCA清洁的氧化物去除部分。可使用另一清洁工艺来清洁该衬底的该接合表面。图2包括在已经制备该接合表面之后载体衬底200和供体衬底220的图示。

该工艺可包括在图1中的框104处的将该载体衬底和该供体衬底彼此接合。可以在晶片到晶片接合系统中执行该衬底接合，该晶片到晶片接合系统可从奥地利St.Florianam Inn的EV Group Europe Asia/Pacific GmbH获得。可以以室温至600℃的范围内的温度、0.03kPa至350kPa范围内的下压压力以及小于大气压力的环境压力来执行该接合。在特定具体实施中，可以以室温、30kPa至350kPa范围内的下压压力以及1×10^-9mbar至10mbar范围内的环境压力来执行该接合。主表面224沿着图3中的界面320接合到载体衬底200的上表面。

该工艺可进一步包括在图1的框122处的在该供体衬底内生成激光损坏区。图4包括当激光器402在供体衬底220内生成激光损坏区420时的剖视图。激光能量404可聚焦在供体衬底220内的所需深度处。在具体实施中，该激光能量可以是红光、近红外(IR)或这两种辐射光谱。在相同或不同具体实施中，可使用钇铝石榴石(YAG)激光器或蓝宝石激光器。该YAG激光器可以掺杂有Nd(在1064nm处有峰值发射)、Yb(在1030nm处有峰值发射)或Cr(在1350nm至1550nm范围内有发射)。该蓝宝石激光器可以掺杂有Ti，并且在从620nm至1100nm范围内具有峰值辐射发射。若有需要或期望，可以使用倍频器、三倍频器或四倍频器。例如，对于Nd:YAG激光器，发射频率可以加倍以实现532nm处的辐射，增至三倍以实现355nm处的辐射，以及增至四倍以实现266nm处的辐射。技术人员可选择用于该激光器的材料以及是否应使用频率倍增器来生成激光损坏区420。

激光器402、包括供体衬底220和载体衬底200的接合工件、或激光器402和该接合工件两者可在激光损坏生成操作期间移动。该运动由图4中的箭头示出。在激光损坏区420内，来自该激光器的能量导致对供体衬底220的晶体的损坏。

供体衬底220可以具有与供体衬底220的主表面222相交的一组或多组解理面，其中每组解理面具有对应的晶体方向。参照图4，来自激光器402的损坏不应在竖直方向上明显传播，因为这种裂纹可能延伸穿过位于激光损坏区420上方、下方、或上方和下方两者的供体衬底220的厚度的重要部分或全部。为了降低形成垂直裂纹的风险，可以移动该激光器或该工件，从而在不沿着对应于一组解理面的晶体方向的方向上移动。

图5包括供体衬底220和晶体方向522的顶视图，该晶体方向对应于一组解理面，这些解理面与供体衬底220的主表面222相交。激光器402和供体衬底220的相对运动用箭头502示出，并且被称为激光方向。在生成激光损坏区420之前，可旋转具有供体衬底220的工件，使得激光方向502垂直于晶体方向522。由于制造公差，激光器402可以在处于垂直于晶体方向522的5％范围内的激光方向502上横移。激光器402沿着彼此间隔开的线多次横移，其中这些线处于垂直于晶体方向522的5％范围内。

图5包括具有单组解理面的供体衬底220，这些解理面与供体衬底220的主表面222相交并且彼此平行。在另一具体实施中，供体衬底220可以具有多组解理面。图6包括供体衬底220以及晶体方向622和624的俯视图。晶体方向622可对应于与供体衬底220的主表面222相交的一组解理面，并且晶体方向624可对应于与供体衬底220的主表面222相交的另一组解理面。

由晶体方向622和624在主表面222处的相交形成了两个角，即，锐角α和钝角β。激光器402相对于供体衬底220的相对运动用箭头602示出，并且被称为激光方向。为了减小在生成激光损坏区420期间裂纹在竖直方向上传播的可能性，可旋转具有供体衬底220的工件，使得激光方向602对分钝角β。由于制造公差，激光器402可以在处于对分后的角的5％范围内的激光方向602上横移。激光器402沿着彼此间隔开的线多次横移，其中这些线处于对分钝角β的5％范围内。

在另一具体实施中，可旋转具有供体衬底220的工件，使得激光方向602对分锐角α。由于制造公差，激光器402可以在处于对分后的角的5％范围内的激光方向602上横移。激光器402沿着彼此间隔开的线多次横移，其中这些线处于对分锐角α的5％范围内。基于钝角β的对分后的角将更接近于垂直于着两组解理面。如果不对分钝角β，基于锐角α的对分后的角则提供了替代方案。

激光损坏区420的平均深度可基于成品电子器件中供体衬底220的器件部的厚度来选择。供体衬底220的器件部的厚度可在11微米至150微米的范围内。在具体实施中，供体衬底220的器件部的厚度可以在11微米至95微米的范围内。当该器件部可能包括功率晶体管的漂移区域时，后一范围可能是有用的，其中当功率晶体管关断时，载流电极或区域之间的电压差(漏极到源极电压或集电极到发射电压)至少为200V。

执行随后的分离操作，并且在分离之后来自激光损坏区420的一些激光损坏将存在于供体衬底220的器件部和剩余部中。沿着供体衬底220的器件部和剩余部的激光损坏可以在它们被进一步加工之前去除。因此，激光损坏区420距主表面222的平均深度大于成品电子器件内供体衬底220的器件部的厚度。可调节该激光器的功率以实现激光损坏区420的平均深度。

在生成激光损坏区420时，激光器402可多次横切该工件。每个通道均可以与其最近的相邻通道或最近的相邻通道对间隔开20微米至500微米范围内的距离。更紧密间隔的通道可使随后的分离更容易；然而，更多的通道会增加生成激光损坏区420所花费的时间。技术人员可确定通道的间隔以实现易于分离与生成激光损坏420的加工时间之间预期的平衡。

该工艺可包括在图1中的框142处的制备加工衬底和供体衬底的接合表面。参照图7，供体衬底220的主表面222将被接合到加工衬底700的底表面。在接合供体衬底220和载体衬底200的上表面之前，加工衬底700的底表面的制备可以与载体衬底200的上表面的制备基本上相同。主表面222可具有如先前关于图1的框102所描述的表面属性。因此，包括载体衬底200和供体衬底220的工件可仅需要清洁主表面222而不进行研磨、打磨或抛光。

该工艺可包括在图1中的框144处的将该加工衬底和该供体衬底彼此接合。可以在晶片到晶片接合系统中执行该衬底接合，该晶片到晶片接合系统可从奥地利St.Florianam Inn的EV Group Europe Asia/Pacific GmbH获得。可以以室温至600℃的范围内的温度、0.03kPa至350kPa范围内的下压压力以及小于大气压力的环境压力来执行该接合。在特定具体实施中，可以以室温、30kPa至350kPa范围内的下压压力以及1×10^-9mbar至10mbar范围内的环境压力来执行该接合。对于不同的材料，接合条件可以不同或者可以相同。因此，与接合载体衬底200和供体衬底220时相比，将加工衬底700接合到供体衬底220时的接合条件可以相同或不同。主表面222沿着图8中的界面820接合到加工衬底700的下表面。

该工艺可进一步包括在图1中的框162处的沿着该激光损坏区分离所接合的衬底。参照图8和图9，该分离沿着激光损坏区420发生以形成包括加工衬底700、供体衬底220的器件部922和激光损坏区420的部分921的工件，以及包括载体衬底200、供体衬底220的剩余部924和激光损坏区420的部分923的另一工件。可使用声能、热循环或机械分离来执行该分离。该声能可包括将图8所示的工件置于超声波浴或兆声波浴中。

热循环可包括将图8中的工件从室温带到升高的温度中并且返回到室温。在另一具体实施中，热循环可包括将图8中的工件从室温带到低温中并且返回到室温。当该工件被带到升高的温度或低温时，该升高的温度或该低温可能受到以下各项的影响：衬底200、220、700的厚度、CTE或厚度和CTE两者；激光损坏区420的位置、厚度和质量(例如，当生成激光损坏区420时激光器通道之间的间隔)；与加工衬底700或载体衬底200接触或不接触的另一材料(若使用)；或它们的任何组合。

在具体实施中，激光器通道之间的间隔可相对较小，例如，10微米至20微米。在该分离操作期间，该工件可暴露于相对更接近室温的温度(例如，对于该低温来说是低至-30℃或者对于该升高的温度来说是高达+70℃)。在另一具体实施中，激光器通道之间的间隔可相对较大，例如，300微米至1000微米。在该分离操作期间，该工件可暴露于相对远离室温的温度(例如，低至-200℃或高达+900℃)。

在相同或不同具体实施中，材料可与衬底200或700接触，其中该材料以及耦接到该材料的衬底具有不同CTE。在特定具体实施中，该材料可以是接触衬底200或700的聚合物，而且衬底200、220和700与该材料的组合可放置成与液体N₂或液体Ar接触或暴露于温度低于-50℃的气体(例如，由液体N₂或液体Ar气化的气体或由CO₂升华的气体)。在另一特定具体实施中，金属或金属合金可被附接到衬底200或700的暴露主表面或沿该暴露主表面形成。包括衬底200、220和700以及该金属或金属合金的工件可暴露于与该聚合物相比相对较高温度的环境中。例如，该工件可暴露于500℃的环境。对于任一个或两个具体实施，该材料和最紧密地耦接到该材料的衬底的CTE的差值可导致该衬底变得稍微凹出或凸出，并且允许足够的力沿着激光损坏区420分离供体衬底220。

可以使用利用热加工的其它技术。所选择的技术应允许供体衬底220沿着激光损坏区420分离，而不会在与激光损坏区420间隔开的位置处明显不利地影响供体衬底220。例如，延伸穿过器件部922或剩余部924的厚度的裂纹可能不允许器件部922或剩余部924被进一步加工。技术人员可利用特定技术执行实验以确定是否可使用此特定技术而不会明显不利地影响器件部922或剩余部924。

在该分离操作期间可以使用机械力。该力可包括拉开衬底200和700、向衬底200或700施加扭矩同时将衬底200和700中的另一者保持在适当位置、类似于剥离动作那样向衬底施加的角向力，或者沿着激光损坏区420插入楔件。若有需要或期望，则可以使用其它机械力。在具体实施中，该机械力可以与另一种分离技术(例如，声能或热加工)共同使用以帮助促进分离。在该具体实施中，该机械力本身可能不足以执行分离。如果仅使用该机械力来执行分离，则更可能发生对器件部922、剩余部924或两者的重大损坏。

该工艺可包括在图1的框182处的抛光该供体衬底的该器件部。该工件可包括该供体衬底的器件部922和加工衬底700。在分离之后，沿着该供体衬底的器件部922的暴露表面去除激光损坏区420的部分921。该损坏可通过抛光去除。若有需要或期望，可以在抛光之前进行研磨或打磨。在抛光之后，器件部922的主表面1022可以具有如先前关于图1的框102所描述的表面属性。当去除激光损坏时，加工衬底700和器件部922接合在一起与在不存在加工衬底700的情况下从器件部922去除激光损坏相比减小了器件部922破裂或断裂的可能性。

对于包括该供体衬底的剩余部924和载体衬底200的工件，该工艺可包括抛光该供体衬底的剩余部924。在分离之后，沿着该供体衬底的剩余部924的暴露表面去除激光损坏区420的部分923。该损坏可通过抛光去除。若有需要或期望，可以在抛光之前进行研磨或打磨。在抛光之后，剩余部924的暴露主表面可以具有如先前关于图1的框102所描述的表面属性。如果剩余部924具有足够的厚度以产生另一器件部，则包括剩余部924和载体衬底200的工件可用于由剩余部924生成另一器件部。另一加工衬底可以具有其如先前所描述那样制备的接合表面。该工艺在框144处继续，其中将另一加工衬底被接合到该供体衬底的剩余部924。如果剩余部924太薄，则可以丢弃该工件，或者可以去除剩余部924并且可以复用载体衬底200。

回到包括该供体衬底的器件部922和加工衬底700的工件，该工艺可进一步包括在图1中的框184处的使用该供体衬底的该器件部制造电子器件。可以使用包括该供体衬底的器件部922和加工衬底700的工件来制造许多不同类型的电子器件。下面的一些示例旨在说明而非限制如所附权利要求中所限定的发明构思。可以制造许多其它电子器件。

图11包括包含了器件部922和加工衬底700的工件的一部分的剖视图。该工件可用于制造可包括功率晶体管的电子器件。图11中的特征部未按比例绘制，使得可以更容易地理解该功率晶体管的晶体管结构的特征部。在图11中，源极电极1180电耦接到源极区域1126和主体接触区域1156。源极区域1126和主体接触区域1156被重度掺杂以形成与源极电极1180的欧姆接触。主体区域1136位于源极区域1126和主体接触区域1156下方，并延伸到栅极沟槽的侧壁。主体区域1136的在该栅极沟槽的侧壁处的部分包括该晶体管结构的沟道区域。源极区域1136的掺杂物浓度可在1×10¹⁵个原子/cm³至1×10¹⁷个原子/cm³的范围内。可选择该掺杂物浓度以实现该晶体管结构的期望阈值电压。屏蔽区域1132沿着该栅极沟槽的底部定位并帮助减小沿着该沟槽的底部的电压。屏蔽区域1132可以在图11中未示出的一个或多个位置处耦接到源极电极1180。屏蔽区域1132可具有适中的掺杂物浓度，诸如，在1×10¹⁶个原子/cm³至1×10¹⁸个原子/cm³的范围内。若有需要或期望，主体区域1136、屏蔽区域1132、或主体区域1136和屏蔽区域1132两者的掺杂物浓度可以在所述范围之外。

该掺杂区域可以由该供体衬底的器件部922的一部分形成。器件部922在主体区域1136和屏蔽区域1132下面的部分可以是该功率晶体管的漂移区域。源极区域1126和器件部922可以具有相同的导电类型，例如n型，并且主体接触区域1156、主体区域1136和屏蔽区域1132可以具有相反的导电类型，例如p型。

在具体实施中，器件部922可具有SiC半导体组分。与激活Si中的掺杂物相比，激活SiC中的掺杂物是以大致上更高的温度来执行。在掺杂用于源极区域1126、主体接触区域1156、主体区域1136和屏蔽区域1132的器件部922之后，在形成源极电极1180、漏极电极1190和该栅极沟槽内的特征部之前，可以在以1500℃至1800℃的范围内的温度、10分钟至30分钟范围的持续时间进行的退火期间激活该工件内的掺杂物。这种高温会限制用于加工衬底700的材料。例如，加工衬底700可以不包括单晶硅、多晶硅(polySi)或SiO₂基材料，因为这些材料在退火期间可能熔化或变形。在特定具体实施中，加工衬底700可包括重度掺杂的多晶SiC(polySiC)或重度掺杂的不合格SiC。在该特定具体实施中，加工衬底700可以是该功率晶体管的漏极区域的一部分。

可在执行退火以激活该掺杂物之前或之后图案化该工件以限定该栅极沟槽。在退火之后，可以在该栅极沟槽内形成栅极介电层1122和栅极电极1124。栅极介电层1122可包括氧化物、氮化物、氮氧化物或它们的组合。栅极电极1124可包括导电材料，诸如重度掺杂的polySi或W等。栅极电极1124在该栅极沟槽内凹陷以减少栅极-源极电容。绝缘层1170可形成于源极区域1126、主体接触区域1156上方以及该栅极沟槽的剩余部内。绝缘层1170可包括单个膜或多个膜，其中该单个膜或该多个膜中的任何膜均包括氧化物、氮化物或氮氧化物。使用化学机械抛光(CMP)或抗蚀剂回蚀技术来去除该栅极沟槽外部的绝缘层1170的部分。

可通过沉积导电层并图案化该导电层以形成源极电极1180来形成源极电极1180。该工件的背面可被研磨、打磨或蚀刻以去除加工衬底700的一部分，从而形成加工衬底700的剩余部，如图11所示出。加工衬底700的剩余部在图11中示出，并且具有在20微米至200微米范围内的厚度。漏极电极1190沿着加工衬底700的底表面附接或形成。可以形成更多的晶体管结构(未示出)，其中此类更多的晶体管结构是该功率晶体管或不同的功率晶体管的一部分。已经形成了基本为成品的电子器件。

可将包括图11中的晶体管结构的工件切单成管芯，并且可将这些管芯进行封装。在具体实施中，所封装的管芯可以是离散器件。

在另一具体实施中，该功率晶体管可以是绝缘栅极双极型晶体管(IGBT)。该IGBT可具有与图11所示出的结构基本相同的结构；然而，器件部922可以沿着与加工衬底700的界面包括与器件部922相同导电类型的重度掺杂区域，并且加工衬底700可以被重度掺杂并且具有相反导电类型。例如，该重度掺杂区域可以是n型，并且加工衬底700可以是p型。

在进一步的具体实施中，可制造该供体衬底的器件部922以形成集成电路。图12包括具有开关电路的电子器件1200。尽管未示出，但加工衬底700被接合到该供体衬底的器件部922。电子器件1200包括电耦接到电阻器1242的V_DD端子1292、电耦接到晶体管1220的源极区域1226的V_SS端子1296、电耦接到晶体管1220的栅极电极1224的栅极端子1294以及电耦接到晶体管1220的漏极区域1222和电阻器1242的输出端子1298。尽管未示出，但器件部922可耦接到V_SS端子1296。

在特定具体实施中，该开关电路可以是反相器，其中栅极端子1294是该反相器的输入端子。晶体管1220可以是n沟道增强型绝缘栅极场效应晶体管，并且电阻器1242可以具有相对高的电阻。当晶体管1220关断时，输出端子1298可以基本上处于V_DD。当晶体管1220导通时，输出端子1298上的电压被下拉并且基本上变为V_SS。因此，当栅极端子1294上的电压相对低时，输出端子1298处的电压相对高，并且当栅极端子1294上的电压相对高时，输出端子1298处的电压相对低。

在具体实施中，器件部922可具有SiC半导体组分。可在形成图12中所示出的其它特征部中的任何特征部之前将掺杂区域注入到该供体衬底的器件部922中。该掺杂区域可包括漏极区域1222和源极区域1226，并且可包括在漏极区域1222与源极区域1226之间的任选掺杂区域(未示出)，以调整晶体管1220的阈值电压(V_TH)、邻近于漏极区域1222和源极区域1226的轻度掺杂漏极(LDD)的形成，或V_TH和LDD掺杂两者。漏极区域1222和源极区域1226的导电类型可以与器件部922的导电类型相反。例如，漏极区域1222和源极区域1226可以是n型掺杂的，并且器件部922可以是p型掺杂的。可使用先前关于图11中的电子器件1100所描述的时间和温度来执行退火以激活注入到器件部922中的掺杂物。

器件部922可被图案化以限定用于浅沟槽隔离(STI)1202的沟槽。限定沟槽可在退火之前或之后执行以激活掺杂物。用于STI 1202的材料可包括氧化物、氮化物或氮氧化物的一个或多个膜。可将该材料沉积在该沟槽内以及在该供体衬底的漏极区域1222、源极区域1226和器件部922上方。通过CMP或抗蚀剂回蚀技术去除该沟槽外部的材料的一部分以形成STI 1202。

栅极介电层1228形成于晶体管1220的有源区域以及STI 1202上方。栅极介电层1228可以包括氧化物、氮化物或氮氧化物。栅极介电层1228被图案化以限定开口，其中电阻器1242将接触漏极区域1222。polySi层可形成于栅极介电层1228上方并形成于延伸穿过栅极介电层1228的开口内。polySi层可以是掺杂的或未掺杂的。当polySi层被掺杂时，其掺杂物浓度可对应于电阻器1242的掺杂物浓度。另选地，未掺杂的polySi层可以被覆盖掺杂(在掺杂期间该工件上不存在抗蚀剂掩模)以实现电阻器1242的掺杂物浓度。可以在形成电阻器1242的主体的位置上方形成抗蚀剂掩模，并且该polySi层的暴露部分对应于形成栅极电极1224和电阻器1242的端子连接的位置(对应于导电通孔1280接触电阻器1242的位置)。该polySi层的暴露部分被重度掺杂，并且该抗蚀剂掩模被去除。该polySi层可被图案化以形成电阻器1242和栅极电极1224。此时，可形成许多其它电子部件，包括其它晶体管、其它电阻器、和电容器。

层间电介质(ILD)层1270形成于该工件上方并且可包括包含了氧化物、氮化物或氮氧化物的一或多个膜。可使用CMP或抗蚀剂回蚀技术来平坦化ILD层1270。ILD层1270可被图案化以限定在其中形成导电通孔1280的接触开口。如图12所示出，在电阻器1242、漏极区域1222和源极区域1226形成接触开口。尽管未示出，但是接触开口延伸到栅极电极1224。在形成该导电通孔的剩余部分之前，电阻器1242、漏极区域1222、栅极电极1224和源极区域1226的暴露部分可以被硅化或不被硅化。执行进一步的制造以形成至少一个或多个ILD、至少一个互连层级以及任选地一个或多个层级的导电通孔。可以形成也可以不形成电感器。电感器可由不同互连层级处的互连件以及连接不同层级处的互连件的导电通孔形成，或者可以是由导电层形成的平面电感器。

钝化层或聚酰亚胺层等可以形成在最上面的互连层级上并且被图案化以暴露端子(外部端子)。端子1292、1294、1296、1298可以是外部端子，也可以是与电子器件1200内的其它电子部件或其它电路连接的内部端子。

电子器件1200可包括许多其它电子部件和电路，并且可以是集成电路。该集成电路可以是固态存储器(诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存存储器和磁阻随机存取存储器(MRAM))、微处理器、微控制器、图形处理单元、数字信号处理器、现场可编程门阵列(FPGA)或半导体元件、功率晶体管、电荷耦接器件(CCD)或图像传感器等。

诸如电子器件1100或1200的电子器件可以被研磨、打磨或蚀刻以减薄或去除加工衬底700。在具体实施中，去除加工衬底700的一部分而非全部。加工衬底700的剩余部可具有在11微米至200微米的范围内的厚度。在特定具体实施中，该厚度可在20微米至95微米的范围内，使得供体衬底220的器件部922与加工衬底700的剩余部的组合具有足够的厚度以承受在切单以及组装操作期间的力并且仍允许在不复杂化的情况下对该工件切单。可以将该工件切单成管芯，每个管芯均包括电子器件。

图13包括电子器件1300和引线框的引线1360的剖视图。电子器件1300包括加工衬底700的剩余部、该供体衬底的器件部922、至少部分地形成在器件部922的上部内的电子部件区域1320、ILD层1370和端子1380。电子部件区域1320可包括晶体管、电阻器、电容器或它们的组合。在实践中，电子部件区域1320可包括数千个晶体管结构以及许多电阻器和电容器。在实践中，ILD层1370和端子1380的组合可以是一个或多个ILD层和一个或多个互连件层级。因此，图13是实际电子器件的简化图，并且用于简化对制造后操作的理解。端子可以沿着该电子器件的上表面暴露并且由端子1380表示。引线1390可接合到端子1380以及引线1360以允许来自该管芯外部的电压或信号被端子1380接收或来自电子器件1300的电压或信号经由端子1380传输到该管芯外部。其它端子和引线可以被导线接合。电子器件1300和引线(包括引线1360)的组合可以被模塑料包封或者可以被密封在陶瓷封装内。

图14包括与电子器件1300基本相同(除了导电凸块1460形成于端子1380上)的电子器件1400。如图14所示出，该导电凸块可被回流，或者在该工艺中的这个阶段处不被回流。电子器件1400可接触或紧密接近印刷布线或电路板或另一管芯。该另一管芯可以与电子器件1400基本相同或明显不同。该导电凸块(包括导电凸块1460)可被回流以将电子器件1400电耦接到此类印刷布线或电路板或其它管芯。在电子器件1400电耦接到该印刷布线或电路板或其它管芯之前或之后，电子器件1400可以被或不被模塑料包封，或者可以被密封在陶瓷封装内。

可执行许多其它组装(晶片制造后操作)来代替，或者许多其它组装(晶片制造后操作)可与导线接合或导电凸块一起执行。在阅读本说明书之后，技术人员能够确定制造后流程以满足特定应用的需要或期望。

以上描述了许多电耦接。任何或所有电耦接均可以是电连接，其中电连接是特定类型的电耦接。例如，在图11中，源极电极1180电连接到源极区域1126和主体接触区域1156。漏极电极1190电连接到加工衬底700。栅极端子(在图11中未示出)可以电连接到栅极电极1124。在图12中，电阻器1242的一个端部电连接到V_DD端子1292，另一端部电连接到源极区域1226和输出端子1298。对于电子器件1200，加工衬底700(在图12中未示出)可以电连接到地。

供体衬底的器件部可具有非常适于制造电子器件的厚度。该器件部可以比使用H⁺注入工艺产生的切片更厚，在实践中，该切片可能会被限制到小于10微米的厚度。在该器件与该供体衬底的剩余部彼此分离之前，可以将该供体衬底接合到加工衬底。该加工衬底允许该供体衬底的器件部具有一厚度，否则，该厚度可能会太薄而无法承受在缺乏加工衬底或者为该器件部提供机械支撑的另一衬底的情况下在该器件部内制造电子部件时的处理和加工条件。在缺乏该加工衬底的情况下，独立的SiC切片可以是350微米厚或更厚，以便承受制造工艺的处理和加工条件。与来自SiC铸块的独立SiC切片相比，如本文所述的工艺可产生更多器件部，因为这些器件部的厚度可以明显薄于该独立SiC切片。

此外，因为在分离操作之前将该供体衬底和该加工衬底接合在一起，所以避免了分离后接合操作。

该加工衬底可选自多种材料，前提是所选材料可承受该制造工艺中所使用的最高加工温度并且其CTE合理接近该供体衬底的器件部的CTE。

许多不同的方面和具体实施都是可能的。那些方面和具体实施中的部分方面和具体实施在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和具体实施仅为例示性的，而不限制发明构思的范围。具体实施可根据如下所列的具体实施中的任一个或多个具体实施。

具体实施1一种方法可包括：将载体衬底接合到供体衬底的第一主表面；在所述供体衬底内生成激光损坏区；将加工衬底接合到所述供体衬底的第二主表面，其中所述第二主表面与所述第一主表面相对；以及将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离。

具体实施2根据具体实施1所述的方法进一步包括：在将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离之后以至少1500℃的温度加热所述加工衬底和所述器件部。

具体实施3根据具体实施1所述的方法，其中在将所述载体衬底接合到所述供体衬底的所述第一主表面之后，所述供体衬底具有沿着晶体方向与所述第一主表面相交的一组解理面，并且生成所述激光损坏区包括：在处于垂直于所述晶体方向的5％范围内的激光方向上横移激光器。

具体实施4根据具体实施1所述的方法，其中在将所述载体衬底接合到所述供体衬底的所述第一主表面之后，所述供体衬底具有第一组第一解理面和第二组第二解理面，其中所述第一组第一解理面沿着第一晶体方向与所述第一主表面相交，所述第二组第二解理面沿着第二晶体方向与所述第一主表面相交，并且所述第一晶体方向和所述第二晶体方向沿着所述供体衬底的所述第一主表面以一角度相交，并且生成所述激光损坏区包括：在处于对分所述角度的5％范围内的激光方向上横移激光器。

具体实施5根据具体实施1所述的方法进一步包括：在将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离之后抛光所述供体衬底的所述器件部。

具体实施6根据具体实施5所述的方法，其中在抛光所述器件部之后，所述器件部具有11微米至99微米范围内的厚度。

具体实施7根据具体实施5所述的方法进一步包括：将电子电路元件至少部分地形成在所述供体衬底的所述器件部内。

具体实施8根据具体实施1所述的方法，其中将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：将所述载体衬底、所述供体衬底和所述加工衬底暴露于声能。

具体实施9根据具体实施1所述的方法，其中将所述加工衬底和所述供体衬底的所述器件部与所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：加热、冷却、或加热以及冷却所述载体衬底、所述供体衬底和所述加工衬底。

具体实施10根据具体实施1所述的方法，其中将所述加工衬底和所述供体衬底的所述器件部与所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：向所述载体衬底、所述供体衬底和所述加工衬底施加机械力。

具体实施11根据具体实施1所述的方法，其中所述供体衬底包括单晶SiC，并且所述加工衬底包括SiC或Si₃N₄。

具体实施12根据具体实施1所述的方法，其中所述加工衬底包括蓝宝石、尖晶石、碳化硼、难熔金属、难熔金属氮化物或难熔金属氧化物，其中蓝宝石、尖晶石、碳化硼、所述难熔金属、所述难熔金属氮化物或所述难熔金属氧化物具有至少1500℃的熔点，并且具有在所述供体衬底的热膨胀系数的50％至150％的范围内的热膨胀系数。

具体实施13一种方法可包括：将载体衬底接合到供体衬底；在所述供体衬底内生成激光损坏区；将加工衬底接合到所述供体衬底；将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离；用掺杂物掺杂所述器件部的一部分；以及激活所述掺杂物以由所述器件部的所述部分形成掺杂区域，其中以至少1500℃的温度执行激活。

具体实施14根据具体实施13所述的方法进一步包括：在对所述器件部和所述加工衬底进行退火之后将所述器件部和所述加工衬底切单以形成多个管芯。

具体实施15根据具体实施14所述的方法进一步包括：将引线框的引线与所述多个管芯中的特定管芯的端子彼此导线接合；或者在所述特定管芯的所述端子上方形成导电凸块，使得所述导电凸块与所述端子彼此电耦接。

具体实施16根据具体实施14所述的方法，其中所述多个管芯中的特定管芯包括多个晶体管结构。

具体实施17一种电子器件可包括：SiC衬底的器件部和加工衬底。所述器件部可具有第一主表面和与所述第一主表面相对的第二主表面，并且所述器件部包括电子电路元件的至少一部分和电耦接到所述电子电路元件的端子，其中所述端子沿着所述器件部的所述第一主表面或在所述器件部的所述第一主表面之上。所述加工衬底可被接合到所述器件部的所述第二主表面，其中所述加工衬底具有不大于250微米的厚度并且具有大于1500℃的熔点。

具体实施18根据具体实施17所述的电子器件进一步包括：导电凸块，所述导电凸块电耦接到所述端子。

具体实施19根据具体实施17所述的电子器件进一步包括：引线；和导线，所述导线接合到所述端子和所述引线。

具体实施20根据具体实施17所述的电子器件，其中所述器件部具有在11微米至150微米范围内的厚度，并且所述加工衬底具有在20微米至200微米范围内的厚度。

具体实施21根据具体实施17所述的电子器件，其中所述加工衬底具有在SiC的热膨胀系数的50％至150％的范围内的热膨胀系数。

应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。

上文已经关于特定具体实施描述了有益效果、其它优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。

本文描述的具体实施的说明书和图示旨在提供对各种具体实施的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及系统的所有要素和特征的穷尽性和全面性描述。单独的具体实施可也按组合方式在单个具体实施中提供，相反，为了简便起见而在单个具体实施的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其它具体实施仅对阅读了本说明书之后的技术人员是显而易见的。其它具体实施可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (21)

1.一种方法，所述方法包括：

将载体衬底接合到供体衬底的第一主表面；

在所述供体衬底内生成激光损坏区；

将加工衬底接合到所述供体衬底的第二主表面，其中所述第二主表面与所述第一主表面相对；以及

将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离。

2.根据权利要求1所述的方法，所述方法进一步包括：

在将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离之后以至少1500℃的温度加热所述加工衬底和所述器件部。

3.根据权利要求1所述的方法，其中：

在将所述载体衬底接合到所述供体衬底的所述第一主表面之后，所述供体衬底具有沿着晶体方向与所述第一主表面相交的一组解理面，并且

生成所述激光损坏区包括：在处于垂直于所述晶体方向的5％范围内的激光方向上横移激光器。

4.根据权利要求1所述的方法，其中：

在将所述载体衬底接合到所述供体衬底的所述第一主表面之后，所述供体衬底具有第一组第一解理面和第二组第二解理面，其中所述第一组第一解理面沿着第一晶体方向与所述第一主表面相交，所述第二组第二解理面沿着第二晶体方向与所述第一主表面相交，并且所述第一晶体方向和所述第二晶体方向沿着所述供体衬底的所述第一主表面以一角度相交，并且

生成所述激光损坏区包括：在处于对分所述角度的5％范围内的激光方向上横移激光器。

5.根据权利要求1所述的方法，所述方法进一步包括：在将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离之后抛光所述供体衬底的所述器件部。

6.根据权利要求5所述的方法，其中在抛光所述器件部之后，所述器件部具有11微米至99微米范围内的厚度。

7.根据权利要求5所述的方法，所述方法进一步包括：将电子电路元件至少部分地形成在所述供体衬底的所述器件部内。

8.根据权利要求1所述的方法，其中将(1)所述加工衬底和所述供体衬底的所述器件部与(2)所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：将所述载体衬底、所述供体衬底和所述加工衬底暴露于声能。

9.根据权利要求1所述的方法，其中将所述加工衬底和所述供体衬底的所述器件部与所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：加热、冷却、或加热以及冷却所述载体衬底、所述供体衬底和所述加工衬底。

10.根据权利要求1所述的方法，其中将所述加工衬底和所述供体衬底的所述器件部与所述载体衬底和所述供体衬底的所述剩余部彼此分离包括：向所述载体衬底、所述供体衬底和所述加工衬底施加机械力。

11.根据权利要求1所述的方法，其中所述供体衬底包括单晶SiC，并且所述加工衬底包括SiC或Si₃N₄。

12.根据权利要求1所述的方法，其中所述加工衬底包括蓝宝石、尖晶石、碳化硼、难熔金属、难熔金属氮化物或难熔金属氧化物，其中蓝宝石、尖晶石、碳化硼、所述难熔金属、所述难熔金属氮化物或所述难熔金属氧化物具有至少1500℃的熔点，并且具有在所述供体衬底的热膨胀系数的50％至150％的范围内的热膨胀系数。

13.一种方法，所述方法包括：

将载体衬底接合到供体衬底；

在所述供体衬底内生成激光损坏区；

将加工衬底接合到所述供体衬底；

将(1)所述加工衬底和所述供体衬底的器件部与(2)所述载体衬底和所述供体衬底的剩余部彼此分离；

用掺杂物掺杂所述器件部的一部分；以及

激活所述掺杂物以由所述器件部的所述部分形成掺杂区域，其中以至少1500℃的温度执行激活。

14.根据权利要求13所述的方法，所述方法进一步包括：

在对所述器件部和所述加工衬底进行退火之后将所述器件部和所述加工衬底切单以形成多个管芯。

15.根据权利要求14所述的方法，所述方法进一步包括：

将引线框的引线与所述多个管芯中的特定管芯的端子彼此导线接合；或者

在所述特定管芯的所述端子上方形成导电凸块，使得所述导电凸块与所述端子彼此电耦接。

16.根据权利要求14所述的方法，其中所述多个管芯中的特定管芯包括多个晶体管结构。

17.一种电子器件，所述电子器件包括：

SiC衬底的器件部，其中：

所述器件部具有第一主表面和与所述第一主表面相对的第二主表面，并且所述器件部包括电子电路元件的至少一部分和电耦接到所述电子电路元件的端子，其中所述端子沿着所述器件部的所述第一主表面或在所述器件部的所述第一主表面之上；和

加工衬底，所述加工衬底接合到所述器件部的所述第二主表面，其中所述加工衬底具有不大于250微米的厚度并且具有大于1500℃的熔点。

18.根据权利要求17所述的电子器件，所述电子器件进一步包括：

导电凸块，所述导电凸块电耦接到所述端子。

19.根据权利要求17所述的电子器件，所述电子器件进一步包括：

引线；和

导线，所述导线接合到所述端子和所述引线。

20.根据权利要求17所述的电子器件，其中所述器件部具有在11微米至150微米范围内的厚度，并且所述加工衬底具有在20微米至200微米范围内的厚度。

21.根据权利要求17所述的电子器件，其中所述加工衬底具有在SiC的热膨胀系数的50％至150％的范围内的热膨胀系数。