CN120407481A - 硬盘背板 - Google Patents
硬盘背板Info
- Publication number
- CN120407481A CN120407481A CN202510560455.7A CN202510560455A CN120407481A CN 120407481 A CN120407481 A CN 120407481A CN 202510560455 A CN202510560455 A CN 202510560455A CN 120407481 A CN120407481 A CN 120407481A
- Authority
- CN
- China
- Prior art keywords
- hard disk
- signal
- controller
- control
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请提供了一种硬盘背板,可以应用于硬盘背板技术领域。该硬盘背板包括:硬盘连接模块,用于经由第一在位信号端输出第一在位信号,第一在位信号表征第一硬盘与硬盘连接模块的第一连接状态;第一控制器,用于根据第一在位信号,基于控制端输出第一控制信号;第一连接器,第一连接器的第一控制端与第一控制器的控制端、硬盘连接模块的第一在位信号端电连接,第一连接器用于在第一在位信号和第一控制信号的控制下,向处理器或第二控制器输出第一目标在位信号,以便处理器或第二控制器根据第一目标在位信号识别第一连接状态。
Description
技术领域
本申请涉及硬盘背板技术领域,更具体地,涉及一种硬盘背板。
背景技术
随着服务器的发展,各种类型的用于服务器的处理器被研发。针对每种类型的处理器,需要开发对应的硬盘背板,以便基于对应的硬盘背板将每种类型的处理器与不同类型的硬盘电连接。
不同类型的处理器,对基于硬盘背板识别硬盘插拔的响应时间有不同的需求。在硬盘背板识别硬盘插拔的响应时间不能满足处理器的需求时,会导致处理器的数据处理出现问题。为保障不种类型的处理器均能正常运行,亟需研发适用于不同类型的处理器对识别硬盘插拔响应时长的需求的硬盘背板。
发明内容
有鉴于此,本申请提供了一种硬盘背板。
本申请提供了一种硬盘背板,包括:硬盘连接模块,用于经由第一在位信号端输出第一在位信号,上述第一在位信号表征第一硬盘与上述硬盘连接模块的第一连接状态;第一控制器,用于根据上述第一在位信号,基于控制端输出第一控制信号;第一连接器,上述第一连接器的第一控制端与上述第一控制器的控制端、上述硬盘连接模块的第一在位信号端电连接,上述第一连接器用于在上述第一在位信号和上述第一控制信号的控制下,向处理器或第二控制器输出第一目标在位信号,以便上述处理器或上述第二控制器根据上述第一目标在位信号识别上述第一连接状态。
根据本申请的实施例,通过利用硬盘连接模块经由第一在位信号端输出第一在位信号,第一在位信号表征第一硬盘与硬盘连接模块的第一连接状态,利用第一控制器根据第一在位信号,基于控制端输出第一控制信号,利用第一连接器在第一在位信号和第一控制信号的控制下,向处理器或第二控制器输出第一目标在位信号的技术手段,能够复用第一在位信号和第一控制信号,使第一连接器较快输出第一目标在位信号,以使处理器根据第一目标在位信号较快识别第一连接状态,作出正确的数据处理操作。同时,使第二控制器根据第一目标在位信号正确识别第一连接状态,在硬盘背板基于第二控制器与不同类型的处理器间接连接的情况下,不同类型的处理器基于第二控制器正确识别第一连接状态,作出正确的数据处理操作。进而使得硬盘背板满足不同类型的处理器对识别硬盘插拔响应时长的需求,支持与不同类型的处理器直连或间接连接,将不同类型的处理器分别与第一硬盘电连接。
附图说明
通过以下参照附图对本申请实施例的描述,本申请的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示意性示出了根据本申请一个实施例的硬盘背板的结构示意图;
图2示意性示出了根据本申请另一个实施例的硬盘背板的结构示意图;
图3示意性示出了根据本申请又一个实施例的硬盘背板的结构示意图。
具体实施方式
以下,将参照附图来描述本申请的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本申请的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本申请实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本申请的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本申请。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。
现有处理器主要分为三种类型。第一类处理器为基于英特尔可扩展处理器平台研发的处理器。第二类处理器为基于可持续改进的可扩展架构Zen的处理器。第三类处理器为主要用于图形处理或深度学习的处理器。
与第一类处理器和第二类处理器对应的硬盘背板,已经过大量优化,形成了较为成熟的方案。与第三类处理器对应的硬盘背板,发展较晚,尚未能像前两者那样建立起完善且通用的硬盘背板设计体系。
现有硬盘背板技术较难满足第三类处理器对识别硬盘插拔响应时长的需求,导致与第三类处理器对应的硬盘从硬盘背板拔出时,第三类处理器的数据处理会出错。因此,现有背板技术只支持第一类处理器和第二类处理器,无法适配第三类处理器。为保障不种类型的处理器均能正常运行,亟需研发适用于不同类型的处理器对识别硬盘插拔响应时间的需求的硬盘背板。
在相关技术中,在硬盘背板中的上行连接器与三模控制器(Tri-ModeController,Tir-mode控制器)电连接的情况下,硬盘背板可以基于Tir-mode控制器分别与三种类型的处理器间接连接,以使硬盘背板能够支持不同类型的处理器与不同类型的硬盘正常进通信。由于相关技术中的硬盘背板较难满足第三类处理器对识别硬盘插拔响应时长的需求,相关技术中的硬盘背板直接与第三类处理器电连接,与第三类处理器对应的硬盘从相关技术中的硬盘背板拔出时,第三类处理器的数据处理会出错,因此,相关技术中的硬盘背板无法直连第三类处理器。
有鉴于此,本申请的实施例提供了一种硬盘背板,可以应用于硬盘背板技术领域。
图1示意性示出了根据本申请一个实施例的硬盘背板的结构示意图。
如图1所示,硬盘背板100可以包括硬盘连接模块110、第一控制器120和第一连接器130。
硬盘连接模块110可以用于经由第一在位信号端IFDET1输出第一在位信号。第一在位信号表征第一硬盘103与硬盘连接模块110的第一连接状态。
例如,硬盘连接模块110可以用于电连接各种类型的硬盘。硬盘包括第一硬盘103。第一连接状态包括第一硬盘103插入硬盘连接模块110,第一硬盘103与硬盘连接模块110电连接的状态,以及第一硬盘103从硬盘连接模块110拔出,第一硬盘103与硬盘连接模块110未连接的状态。
第一控制器120可以用于根据第一在位信号,基于控制端OD输出第一控制信号。例如,第一控制器120可以为复杂可编程逻辑器(Complex Programmable Logic Device,CPLD)。
根据本申请的实施例,第一控制器120可以对第一在位信号进行处理,得到较稳定的第一控制信号。第一控制信号表征第一硬盘103与硬盘连接模块110的第一连接状态。第一控制信号相较于第一在位信号更稳定,输出时间延后。
第一连接器130的第一控制端C11可以与第一控制器120的控制端OD、硬盘连接模块110的第一在位信号端IFDET1电连接。第一连接器130可以用于在第一在位信号和第一控制信号的控制下,向处理器101或第二控制器102输出第一目标在位信号,以便处理器101或第二控制器102根据第一目标在位信号识别第一连接状态。
例如,第一连接器130可以为迷你冷边输入输出(Mini Cool Edge I/O,MCIO)连接器,以下简称MCIO连接器。处理器101可以为第一类处理器、第二类处理器或第三类处理器。第二控制器102可以为Tir-mode控制器。
在第一连接器130的输出端与第二控制器102电连接的情况下,第二控制器102可以与处理器电连接,以使硬盘背板100能够基于第二控制器102分别与不同类型的处理器间接连接,硬盘背板100能够支持不同类型的处理器101与第一硬盘103正常通信。
在相关技术中,硬盘背板中的第一连接器130通常根据第一控制器120输出的第一控制信号,生成第一目标在位信号,生成第一目标在位信号的时间较长,在将第一目标在位信号输出给处理器101,处理器101为第三类处理器时,会使得处理器101的数据处理会出错。
在本申请的实施例中,在第一连接器130的输出端与处理器101电连接的情况下,由于第一连接器130能够在第一在位信号和第一控制信号的控制下,输出第一目标在位信号,相较于相关技术中仅在第一控制信号的控制下输出第一目标在位信号,第一连接器130输出第一目标在位信号的速度较快。进而能够在第一硬盘103从硬盘背板100拔出或插入的情况下,快速将对应的第一目标在位信号输出给处理器101,以便处理器101能够根据第一目标在位信号较快识别第一连接状态,处理器101根据识别出的第一连接状态作出正确的数据处理操作,从而使硬盘硬盘背板100满足处理器101对识别第一硬盘103插拔响应时长的需求,硬盘背板100能够支持与处理器101直连。
根据本申请的实施例,通过利用硬盘连接模块经由第一在位信号端输出第一在位信号,第一在位信号表征第一硬盘与硬盘连接模块的第一连接状态,利用第一控制器根据第一在位信号,基于控制端输出第一控制信号,利用第一连接器在第一在位信号和第一控制信号的控制下,向处理器或第二控制器输出第一目标在位信号的技术手段,能够复用第一在位信号和第一控制信号,使第一连接器较快输出第一目标在位信号,以使处理器根据第一目标在位信号较快识别第一连接状态,作出正确的数据处理操作。同时,使第二控制器根据第一目标在位信号正确识别第一连接状态,在硬盘背板基于第二控制器与不同类型的处理器间接连接的情况下,不同类型的处理器基于第二控制器正确识别第一连接状态,作出正确的数据处理操作。进而使得硬盘背板满足不同类型的处理器对识别硬盘插拔响应时长的需求,支持与不同类型的处理器直连或间接连接,将不同类型的处理器分别与第一硬盘电连接。
根据本申请的实施例,通过对第一在位信号和第一控制信号这两个信号进行逻辑与运算,在硬盘背板直连处理器时,处理器能够借此检测第一硬盘是否发生热插拔,并及时作出相应处理。在硬盘背板基于第二控制器与处理器间接连接时,该复用信号可用于准确指示第一硬盘在位情况,处理器能够借此检测第一硬盘是否发生热插拔,并及时作出相应处理。
图2示意性示出了根据本申请另一个实施例的硬盘背板的结构示意图。
如图2所示,硬盘背板100还可以包括:上拉模块。上拉模块可以包括第一上拉电阻R1。
如图2所示,上拉模块包括第一上拉电阻R1,上拉模块的第一端与第一控制器120的控制端OD、硬盘连接模块110的第一在位信号端IFDET1以及第一连接器130的第一控制端C11电连接。上拉模块的第二端与电源输出端电连接。上拉模块用于利用电源输出的电压信号,将第一在位信号和第一控制信号的电平上拉。
例如,第一控制器120输出的第一控制信号的类型为OD(Open Drain,漏极开路)。在第一在位信号为低电平信号时,第一控制器120执行下拉操作,输出的第一控制信号为低电平信号,第一连接器130的第一控制端C11接收低电平信号。在第一在位信号为高阻态信号时,第一控制器120输出的第一控制信号为高阻态信号,此时,可以依靠上拉模块,输出高电平信号,以实现利用上拉模块根据电源输出的电压信号,将第一在位信号和第一控制信号的电平上拉,第一连接器130的第一控制端C11接收高电平信号。
如图2所示,硬盘连接模块110还可以用于经由第二在位信号端IFDET2输出第二在位信号。第二在位信号表征第二硬盘104与硬盘连接模块110的第二连接状态。
例如,硬盘可以包括第一硬盘103和第二硬盘104。第二连接状态包括第二硬盘104插入硬盘连接模块110,第二硬盘104与硬盘连接模块110电连接的状态,以及第二硬盘104从硬盘连接模块110拔出,第二硬盘104与硬盘连接模块110未连接的状态。
第一连接器130的第二控制端C12与硬盘连接模块110的第二在位信号端IFDET2电连接。第一连接器130还可以用于在第二在位信号的控制下,向处理器输出第二目标在位信号,以便处理器101根据第二目标在位信号识别第二连接状态。
例如,硬盘背板100还可以包括第二上拉电阻R2。第二上拉电阻R2的第一端与硬盘连接模块110的第二在位信号端IFDET2以及第一连接器130的第二控制端C12电连接。第二上拉电阻R2的第二端与电源输出端电连接。第二上拉电阻R2用于利用电源输出的电压信号,将第二在位信号和第二控制信号的电平上拉。
在第二在位信号为低电平信号时,第一连接器130的第二控制端C11接收低电平信号。在第二在位信号为高阻态信号时,可以依靠第二上拉电阻R2,输出高电平信号,以实现利用第二上拉电阻R2根据电源输出的电压信号,将第二在位信号和第二控制信号的电平上拉。
例如,在第一连接器130为MCIO连接器的情况下,MCIO连接器基于高速串行计算机扩展总线标准协议(Peripheral Component Interconnect Express,PCIE)传输数据的带宽为X8,具备连接两个支持非易失性内存主机控制器接口规范(Non-Volatile MemoryExpress,NVME)协议的硬盘(以下简称NVME硬盘)的能力。可以将MCIO连接器的A30引脚确定为第一控制端C11,将MCIO连接器的A27引脚确定为第二控制端C12。利用MCIO连接器对双NVME 硬盘的在位状态进行监测。
根据本申请的实施例,在第一连接器130与处理器101直接电连接的情况下,由于第一连接器130能够在第二在位信号的控制下,向处理器输出第二目标在位信号,相较于相关技术中在第一控制信号的控制下输出第二目标在位信号,第一连接器130输出第二目标在位信号的速度较快。进而能够在第二硬盘104从硬盘背板100拔出或插入的情况下,快速将对应的第二目标在位信号输出给处理器101,以便处理器101能够根据第二目标在位信号较快识别第二连接状态,处理器101根据识别出的第二连接状态作出正确的数据处理操作,从而使硬盘硬盘背板100满足处理器101对识别第二硬盘104插拔响应时长的需求,硬盘硬盘背板100能够支持与处理器101直连,将不同类型的处理器分别与第二硬盘电连接。
根据本申请的实施例,通过对第一在位信号和第一控制信号这两个信号进行逻辑与运算,在硬盘背板直连处理器时,处理器能够借此检测第一硬盘是否发生热插拔,并及时作出相应处理。同时,在第一连接器在第二在位信号的控制下,向处理器输出第二目标在位信号后,处理器能够根据第二目标在位信号,及时识别第二连接状态,检测第二硬盘是否发生热插拔,并及时作出相应处理,进而使得硬盘背板满足不同类型的处理器对识别各个硬盘插拔响应时长的需求,支持与不同类型的处理器直连,将不同类型的处理器分别与多个硬盘电连接。
根据本申请的实施例,在第一连接器130为N个的情况下,处理器可以经由N个第一连接器与N个第一硬盘和N个第二硬盘电连接,N为大于2的整数。
例如,N可以为3,处理器可以经由3个第一连接器与3个第一硬盘和3个第二硬盘电连接。其中,每个第一连接器与一个第一硬盘和一个第二硬盘电连接。3个第一连接器连接不同的第一硬盘。3个第一连接器连接不同的第二硬盘。
硬盘连接模块110可以包括2N个硬盘连接器。一个硬盘连接器用于连接一个硬盘。硬盘连接器可以用于经由在位信号端输出在位信号。在位信号端包括第一在位信号和第二在位信号。在位信号包括第一在位信号和第二在位信号。
例如,硬盘连接器可以为SFF-8639 连接器。SFF-8639 连接器的P4引脚可以作为在位信号端。
根据本申请的实施例,在硬盘背板包括的第一连接器130为N个,处理器经由N个第一连接器与N个第一硬盘和N个第二硬盘电连接,N为大于2的整数的情况下,硬盘背板支持与各种类型的处理器分别直连的同时,使每种类型的处理器均能与6个硬盘电连接。
在相关技术中,第一连接器130利用不同的控制端接收带宽分配控制信号和硬盘类型控制信号。在处理器101连接的硬盘较多的情况下,与多个硬盘对应的用于接收带宽分配控制信号和硬盘类型控制信号的控制端较多,造成控制端资源短缺。
如图2所示,第一连接器130还用于:在第一连接器130与处理器101电连接的情况下,经由第三控制端C13接收用于第一硬盘103的第一带宽分配控制信号,并根据第一带宽分配控制信号,向处理器101输出第一带宽分配信号,以便处理器101根据第一带宽分配信号确定用于第一硬盘103的带宽。在第一连接器130与第二控制器102电连接的情况下,经由第三控制端C13,接收用于第一硬盘103的第一硬盘类型控制信号,并根据第一硬盘类型控制信号,向第二控制器102输出第一硬盘类型信号,以便第二控制器102根据第一硬盘类型信号确定第一硬盘103的硬盘类型。
例如,硬盘背板100还可以包括第三上拉电阻R3。第三上拉电阻R3的第一端与第一连接器130的第三控制端C13电连接。在第一连接器130与处理器101电连接的情况下,第三上拉电阻R3的第二端输入高电平电压,表征与第一硬盘103对应的带宽为X8。在第一连接器130与第二控制器102电连接的情况下,第三上拉电阻R3的第二端输入高电平电压,表征硬盘为NVME 硬盘,第三上拉电阻R3的第二端输入低电平电压,表征硬盘为支持基于串行高级技术附件(Serial Advanced Technology Attachment,SATA)协议进行通信的硬盘(以下简称SATA硬盘)或支持基于小型计算机系统接口的协议(Small Computer SystemInterface,SCSI)进行通信的硬盘,例如,基于串行连接SCSI接口(Serial Attached SCSI,SAS)的硬盘(以下简称SAS硬盘)。
根据本申请的实施例,通过在第一连接器与处理器电连接的情况下,经由第三控制端接收用于第一硬盘的第一带宽分配控制信号,并根据第一带宽分配控制信号,向处理器输出第一带宽分配信号,以便处理器根据第一带宽分配信号确定用于第一硬盘的带宽。在第一连接器与第二控制器电连接的情况下,经由第三控制端,接收用于第一硬盘的第一硬盘类型控制信号,并根据第一硬盘类型控制信号,向第二控制器输出第一硬盘类型信号,以便第二控制器根据第一硬盘类型信号确定第一硬盘的硬盘类型的技术手段,能够实现复用一个第三控制端,传输用于第一硬盘的第一带宽分配控制信号和第一硬盘类型控制信号,减少控制端的使用量。
第一连接器130还可以用于:在第一连接器130与处理器101电连接的情况下,经由第四控制端C14接收用于第二硬盘104的第二带宽分配控制信号,并根据第二带宽分配控制信号,向处理器101输出第二带宽分配信号,以便处理器101根据第二带宽分配信号确定用于第二硬盘104的带宽。在第一连接器130与第二控制器102电连接的情况下,经由第四控制端C14,接收用于第二硬盘104的第二硬盘类型控制信号,并根据第二硬盘类型控制信号,向第二控制器102输出第二硬盘类型信号,以便第二控制器102根据第二硬盘类型信号确定第二硬盘104的硬盘类型。
例如,硬盘背板100还可以包括第四上拉电阻R4。第四上拉电阻R4的第一端与第一连接器130的第四控制端C14电连接。在第一连接器130与处理器101电连接的情况下,第四上拉电阻R4的第二端输入高电平电压,表征与第二硬盘104对应的带宽为X8。在第一连接器130与第二控制器102电连接的情况下,第四上拉电阻R4的第二端输入高电平电压,表征第二硬盘104为NVME 硬盘,第四上拉电阻R4的第二端输入低电平电压,表征第二硬盘104为SATA硬盘或SAS硬盘。
根据本申请的实施例,通过在第一连接器与处理器电连接的情况下,经由第四控制端接收用于第二硬盘的第二带宽分配控制信号,并根据第二带宽分配控制信号,向处理器输出第二带宽分配信号,以便处理器根据第二带宽分配信号确定用于第二硬盘的带宽。在第一连接器与第二控制器电连接的情况下,经由第四控制端,接收用于第二硬盘的第二硬盘类型控制信号,并根据第二硬盘类型控制信号,向第二控制器输出第二硬盘类型信号,以便第二控制器根据第二硬盘类型信号确定第二硬盘的硬盘类型的技术手段,能够实现复用一个第四控制端,传输用于第二硬盘的第二带宽分配控制信号和第二硬盘类型控制信号,减少控制端的使用量。
例如,第三控制端C13可以为用于传输硬盘类型控制信号的控制端。通过在第一连接器130与处理器101电连接的情况下,经由第三控制端C13接收用于第一硬盘103的第一带宽分配控制信号,在第一连接器130与第二控制器102电连接的情况下,经由第三控制端C13,接收用于第一硬盘103的第一硬盘类型控制信号,实现将用于传输硬盘类型控制信号的控制端复用于传输用于第一硬盘103的第一带宽分配控制信号,减少与第一硬盘对应的控制端的使用量。
例如,第四控制端C14可以为用于传输带宽分配控制信号的控制端。通过在第一连接器130与处理器101电连接的情况下,经由第四控制端C14接收用于第二硬盘104的第二带宽分配控制信号,在第一连接器130与第二控制器102电连接的情况下,经由第四控制端C14,接收用于第二硬盘104的第二硬盘类型控制信号,实现将用于传输带宽分配控制信号的控制端复用于传输用于第二硬盘104的第二带宽分配控制信号,减少与第二硬盘对应的控制端的使用量。
如图2所示,硬盘连接模块110还可以用于经由第三在位信号端IFDET3输出第三在位信号,第三在位信号表征第三硬盘105与硬盘连接模块110的第三连接状态。
例如,硬盘可以包括第一硬盘103、第二硬盘104和第三硬盘105。第三连接状态包括第三硬盘105插入硬盘连接模块110,第三硬盘105与硬盘连接模块110电连接的状态,以及第三硬盘105从硬盘连接模块110拔出,第三硬盘105与硬盘连接模块110未连接的状态。
第一控制器120还可以用于根据第三在位信号,经由控制端OD输出第三控制信号。
硬盘背板100还可以包括:第二连接器140。第二连接器140的控制端C21与第一控制器120的控制端OD电连接。第二连接器140可以用于在第三控制信号的控制下,向第二控制器102输出第三目标在位信号,以便第二控制器102根据第三目标在位信号识别第三连接状态。
硬盘背板100还可以包括:第五上拉电阻R5。
第五上拉电阻R5的第一端与第一控制器120的控制端OD以及第二连接器140的控制端C21电连接。第五上拉电阻R5的第二端与电源输出端电连接。第五上拉电阻R5用于利用电源输出的电压信号,将第三在位信号的电平上拉。
例如,第一控制器120输出的第三控制信号的类型为漏极开路OD。在第三在位信号为低电平信号时,第一控制器120执行下拉操作,输出的第三控制信号为低电平信号,第二连接器140的控制端C21接收低电平信号。在第三在位信号为高阻态信号时,第一控制器120输出的第三控制信号为高阻态信号,此时,可以依靠第五上拉电阻R5,输出高电平信号,以实现利用第五上拉电阻R5根据电源输出的电压信号,将第三在位信号的电平上拉,第二连接器140的控制端C21接收高电平信号。
根据本申请的实施例,在第二连接器140的输出端与第二控制器102电连接的情况下,第二控制器102可以与处理器电连接,以使硬盘背板100能够基于第二控制器102分别与不同类型的处理器间接连接,硬盘背板100能够支持不同类型的处理器101与第三硬盘105正常通信。
例如,第一硬盘103和第二硬盘104可以为支持非易失性内存主机控制器接口规范协议的硬盘,例如NVME硬盘。第三硬盘105可以为支持基于小型计算机系统接口协议进行通信以及支持基于串行高级技术附件协议进行通信的硬盘,例如SAS/SATA硬盘。
根据本申请实施例提供的硬盘背板,能够满足不同类型的处理器对识别硬盘插拔响应时长的需求,支持与不同类型的处理器直连,将每种类型的处理器与第一硬盘和/或第二硬盘电连接。同时,支持与不同类型的处理器间接连接,将每种类型的处理器分别与不同类型的硬盘电连接。
根据本申请实施例提供的硬盘背板,能够同时支持 SAS硬盘、SATA硬盘 以及NVME 硬盘,极大地提升了服务器存储系统的通用性与可扩展性,还能能够有效解决因硬盘背板兼容性不足所引发的开发成本高、适配难度大等系列问题。
如图2所示,第二连接器140还可以用于:经由第二连接器的140目标控制端C22,接收用于第三硬盘105的第三硬盘类型控制信号,并根据第三硬盘类型控制信号,向第二控制器102输出第三硬盘类型信号,以便第二控制器102根据第三硬盘类型信号确定第三硬盘105的硬盘类型。其中,第二连接器140的目标控制端C22和第一连接器130的第三控制端C13用于接收相同电平的控制信号。
例如,硬盘背板100还可以包括第六上拉电阻R6。第六上拉电阻R6的第一端与第二连接器140的目标控制端C22电连接。在第二连接器140与第二控制器102电连接的情况下,第六上拉电阻R6的第二端输入高电平电压,表征硬盘为NVME 硬盘,第六上拉电阻R6的第二端输入低电平电压,表征硬盘为SATA硬盘或SAS硬盘。
例如,第二连接器的140目标控制端C22可以为用于传输硬盘类型控制信号的控制端。
根据本申请的实施例,通过经由第二连接器的目标控制端,接收用于第三硬盘的第三硬盘类型控制信号,并根据第三硬盘类型控制信号,向第二控制器输出第三硬盘类型信号,以便第二控制器根据第三硬盘类型信号确定第三硬盘的硬盘类型,第二连接器的目标控制端和第一连接器的第三控制端用于接收相同电平的控制信号的技术手段,能够在第二连接器的目标控制端和第一连接器的第三控制端输入相同电平的控制信号的情况下,进一步保障输出正确的硬盘类型信号。
图3示意性示出了根据本申请又一个实施例的硬盘背板的结构示意图。
如图3所示,硬盘背板100还可以包括:信号切换器150和开关器件160。
信号切换器150可以与第一控制器120、开关器件160和第三控制器106电连接。信号切换器150可以用于根据来自第一控制器120的第二控制信号,向开关器件160输出触发信号。
开关器件160可以与硬盘连接模块110电连接。开关器件160可以用于在触发信号的控制下,断开硬盘连接模块110与第三控制器106之间的电连接。
例如,开关器件160可以为模拟开关,以便在触发信号的控制下,较快断开硬盘连接模块110与第三控制器106之间的电连接。
第一控制器120还可以用于在基于硬盘连接模块110输出的在位信号,确定硬盘连接模块110与对应硬盘未连接的情况下,输出第二控制信号。其中,第三控制器106用于获取硬盘背板100的属性信息,并基于属性信号对硬盘背板100的运行状态进行控制。
例如,第三控制器106可以为嵌入式管理控制器(Baseboard ManagementController,BMC控制器)。
根据本申请的实施例,属性信息包括硬盘背板100的配置信息和温度信息。
根据本申请的实施例,第三控制器106与第一控制器120和硬盘连接模块110之间基于集成电路(Inter-Integrated Circuit,I2C)通信协议进行通信。
根据本申请的实施例,通过利用信号切换器150根据来自第一控制器120的第二控制信号,向开关器件160输出触发信号,利用开关器件160在触发信号的控制下,断开硬盘连接模块110与第三控制器106之间的电连接的技术手段,能够在硬盘插拔时,利用开关器件快速断开硬盘连接模块与第三控制器的连接,防止I2C总线因硬盘热插拔操作而出现挂死现象,确保第三控制器的数据通信的稳定性与可靠性。
本领域技术人员可以理解,本申请的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合,即使这样的组合或结合没有明确记载于本申请中。特别地,在不脱离本申请精神和教导的情况下,本申请的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本申请的范围。
以上对本申请的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本申请的范围。尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。本申请的范围由所附权利要求及其等同物限定。不脱离本申请的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本申请的范围之内。
Claims (10)
1.一种硬盘背板,其特征在于,包括:
硬盘连接模块,用于经由第一在位信号端输出第一在位信号,所述第一在位信号表征第一硬盘与所述硬盘连接模块的第一连接状态;
第一控制器,用于根据所述第一在位信号,基于控制端输出第一控制信号;
第一连接器,所述第一连接器的第一控制端与所述第一控制器的控制端、所述硬盘连接模块的第一在位信号端电连接,所述第一连接器用于在所述第一在位信号和所述第一控制信号的控制下,向处理器或第二控制器输出第一目标在位信号,以便所述处理器或所述第二控制器根据所述第一目标在位信号识别所述第一连接状态。
2.根据权利要求1所述的硬盘背板,其特征在于,所述硬盘连接模块还用于经由第二在位信号端输出第二在位信号,所述第二在位信号表征第二硬盘与所述硬盘连接模块的第二连接状态;
其中,所述第一连接器的第二控制端与所述硬盘连接模块的第二在位信号端电连接,所述第一连接器还用于在所述第二在位信号的控制下,向处理器输出第二目标在位信号,以便所述处理器根据所述第二目标在位信号识别所述第二连接状态。
3.根据权利要求2所述的硬盘背板,其特征在于,所述第一连接器还用于:
在所述第一连接器与所述处理器电连接的情况下,经由第三控制端接收用于所述第一硬盘的第一带宽分配控制信号,并根据所述第一带宽分配控制信号,向所述处理器输出第一带宽分配信号,以便所述处理器根据所述第一带宽分配信号确定用于所述第一硬盘的带宽;
在所述第一连接器与所述第二控制器电连接的情况下,经由所述第三控制端,接收用于所述第一硬盘的第一硬盘类型控制信号,并根据所述第一硬盘类型控制信号,向所述第二控制器输出第一硬盘类型信号,以便所述第二控制器根据所述第一硬盘类型信号确定所述第一硬盘的硬盘类型。
4.根据权利要求3所述的硬盘背板,其特征在于,所述第一连接器还用于:
在所述第一连接器与所述处理器电连接的情况下,经由第四控制端接收用于所述第二硬盘的第二带宽分配控制信号,并根据所述第二带宽分配控制信号,向所述处理器输出第二带宽分配信号,以便所述处理器根据所述第二带宽分配信号确定用于所述第二硬盘的带宽;
在所述第一连接器与所述第二控制器电连接的情况下,经由所述第四控制端,接收用于所述第二硬盘的第二硬盘类型控制信号,并根据所述第二硬盘类型控制信号,向所述第二控制器输出第二硬盘类型信号,以便所述第二控制器根据所述第二硬盘类型信号确定所述第二硬盘的硬盘类型。
5.根据权利要求3所述的硬盘背板,其特征在于,所述硬盘连接模块还用于经由第三在位信号端输出第三在位信号,所述第三在位信号表征第三硬盘与所述硬盘连接模块的第三连接状态;
所述第一控制器还用于根据所述第三在位信号,经由所述控制端输出第三控制信号;
所述硬盘背板还包括:第二连接器,所述第二连接器的控制端与所述第一控制器的控制端电连接,所述第二连接器用于在所述第三控制信号的控制下,向所述第二控制器输出第三目标在位信号,以便所述第二控制器根据所述第三目标在位信号识别所述第三连接状态。
6.根据权利要求5所述的硬盘背板,其特征在于,所述第二连接器还用于:经由所述第二连接器的目标控制端,接收用于所述第三硬盘的第三硬盘类型控制信号,并根据所述第三硬盘类型控制信号,向所述第二控制器输出第三硬盘类型信号,以便所述第二控制器根据所述第三硬盘类型信号确定所述第三硬盘的硬盘类型,其中,所述第二连接器的目标控制端和所述第一连接器的第三控制端用于接收相同电平的控制信号。
7.根据权利要求1所述的硬盘背板,其特征在于,所述硬盘背板还包括:上拉模块;
其中,所述上拉模块的第一端与所述第一控制器的所述控制端、所述硬盘连接模块的第一在位信号端以及所述第一连接器的第一控制端电连接,所述上拉模块的第二端与电源输出端电连接,所述上拉模块用于利用所述电源输出的电压信号,将所述第一在位信号和所述第一控制信号的电平上拉。
8.根据权利要求1或2所述的硬盘背板,其特征在于,所述硬盘背板还包括:信号切换器和开关器件;
所述信号切换器与所述第一控制器、所述开关器件和所述第三控制器电连接,所述信号切换器用于根据来自第一控制器的第二控制信号,向所述开关器件输出触发信号;
所述开关器件与所述硬盘连接模块电连接,所述开关器件用于在所述触发信号的控制下,断开所述硬盘连接模块与所述第三控制器之间的电连接;
所述第一控制器还用于在基于硬盘连接模块输出的在位信号,确定所述硬盘连接模块与对应硬盘未连接的情况下,输出所述第二控制信号;其中,所述第三控制器用于获取所述硬盘背板的属性信息,并基于所述属性信号对所述硬盘背板的运行状态进行控制。
9.根据权利要求5所述的硬盘背板,其特征在于,所述第一硬盘和所述第二硬盘为支持非易失性内存主机控制器接口规范协议的硬盘;
所述第三硬盘为支持基于小型计算机系统接口协议进行通信以及支持基于串行高级技术附件协议进行通信的硬盘。
10.根据权利要求2所述的硬盘背板,其特征在于,在所述第一连接器为N个,所述处理器经由所述N个第一连接器与N个第一硬盘和N个第二硬盘电连接,N为大于2的整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202510560455.7A CN120407481A (zh) | 2025-04-30 | 2025-04-30 | 硬盘背板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202510560455.7A CN120407481A (zh) | 2025-04-30 | 2025-04-30 | 硬盘背板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN120407481A true CN120407481A (zh) | 2025-08-01 |
Family
ID=96508044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202510560455.7A Pending CN120407481A (zh) | 2025-04-30 | 2025-04-30 | 硬盘背板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN120407481A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120687394A (zh) * | 2025-08-25 | 2025-09-23 | 苏州元脑智能科技有限公司 | 服务器背板、硬盘检测方法及服务器 |
-
2025
- 2025-04-30 CN CN202510560455.7A patent/CN120407481A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120687394A (zh) * | 2025-08-25 | 2025-09-23 | 苏州元脑智能科技有限公司 | 服务器背板、硬盘检测方法及服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3234788B1 (en) | DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT | |
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| CN112306952B (zh) | 一种主机板及服务器 | |
| CN102130669B (zh) | 一种热插拔模块状态检测方法、系统、装置及网络设备 | |
| TWI754183B (zh) | 硬碟背板管理裝置 | |
| BR112012030352B1 (pt) | Cabo ativo, conjunto de cabo e circuito de conector e de caminho de sinal para um dispositivo eletrônico para permitir que sinais sejam compatíveis com vários padrões e compartilhem um conector comum | |
| CN107577569A (zh) | 一种服务器硬盘连接结构及其应用方法 | |
| CN101359307A (zh) | Sas信道的测试装置及其测试方法 | |
| US11232061B2 (en) | CompactFlash express (CFX) adapters | |
| CN213365380U (zh) | 一种服务器主板及服务器 | |
| CN117478227B (zh) | 一种高速光通信连接器和服务器 | |
| CN118503179B (zh) | 基于飞腾服务器的NVMe硬盘热插拔系统及方法 | |
| CN114265731B (zh) | 一种pcie接口验证板、测试系统及测试方法 | |
| CN120407481A (zh) | 硬盘背板 | |
| US6715019B1 (en) | Bus reset management by a primary controller card of multiple controller cards | |
| CN213365511U (zh) | 一种主机板及服务器 | |
| CN112799985B (zh) | Usb接口控制方法、usb控制电路及智能网联设备主板 | |
| CN101377754B (zh) | 桥接sas信道测试系统及其测试方法 | |
| CN118467434A (zh) | 服务系统、输入输出机箱、设备机箱以及机箱识别方法 | |
| CN116841927A (zh) | 计算设备 | |
| CN216388068U (zh) | 一种pcie接口验证板及测试系统 | |
| CN104102561A (zh) | 通用序列总线测试装置 | |
| CN223065698U (zh) | 一种设备主板 | |
| CN109815169A (zh) | 一种存储设备及其存储链路自适应的方法 | |
| CN113609036A (zh) | 一种基于u.3接口的硬盘背板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |