[go: up one dir, main page]

CN120166728A - 金刚石/3C-SiC异质结场效应晶体管及制备方法 - Google Patents

金刚石/3C-SiC异质结场效应晶体管及制备方法 Download PDF

Info

Publication number
CN120166728A
CN120166728A CN202510310185.4A CN202510310185A CN120166728A CN 120166728 A CN120166728 A CN 120166728A CN 202510310185 A CN202510310185 A CN 202510310185A CN 120166728 A CN120166728 A CN 120166728A
Authority
CN
China
Prior art keywords
diamond
sic
metal
layer
type drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202510310185.4A
Other languages
English (en)
Inventor
杜凯
杨军伟
郭松波
宋华平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Huizhu Guangzhou Semiconductor Co ltd
Original Assignee
Zhongke Huizhu Guangzhou Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Huizhu Guangzhou Semiconductor Co ltd filed Critical Zhongke Huizhu Guangzhou Semiconductor Co ltd
Priority to CN202510310185.4A priority Critical patent/CN120166728A/zh
Publication of CN120166728A publication Critical patent/CN120166728A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例提供了一种金刚石/3C‑SiC异质结场效应晶体管及制备方法，所述方法包括：在3C‑SiC衬底的上表面外延生长3C‑SiC缓冲层和n型漂移层；在n型漂移层的上表面刻蚀预设数量条平行的沟槽；使用脉冲偏压增强MPCVD设备在沟槽内沉积高(111)取向准单晶金刚石得到P型阱区；在n型漂移层的上表面中的非金刚石阵列区域上生长介质层，在金刚石阵列区域上沉积欧姆接触层，在3C‑SiC衬底的下表面沉积背部金属接触层；在介质层的上表面沉积栅极。通过沉积操作制作P型阱区，规避了高温退火处理。此外高(111)取向准单晶金刚石的高禁带宽度(5.50eV)也提高了场效应晶体管在关断状态下的稳定性。

Description

金刚石/3C-SiC异质结场效应晶体管及制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种金刚石/3C-SiC异质结场效应晶体管及制备方法。
背景技术
在制备场效应晶体管的过程中，通常采用离子注入方式来制作P型阱区，但是离子注入会对场效应晶体管内部的晶格结构造成较大损伤。为了修复损伤的晶格并激活注入的离子，需要进行高温退火处理，这对场效应晶体管的耐高温性能提出了严苛的要求。
此外，当前的场效应晶体管通常选用3C-SiC作为P型阱区的材料，但是3C-SiC的禁带宽度较小，仅为2.36eV，这一特性导致了场效应晶体管的关断电压较小，容易出现漏电流的情况，进而使得场效应晶体管在关断状态下的稳定性较差。
发明内容
本发明实施例的目的在于提供一种金刚石/3C-SiC异质结场效应晶体管及制备方法，以规避高温退火处理以及提高场效应晶体管在关断状态下的稳定性。具体技术方案如下：
第一方面，本申请实施例提供了一种金刚石/3C-SiC异质结场效应晶体管的制备方法，所述方法包括：
在3C-SiC衬底的上表面依次外延生长3C-SiC缓冲层和n型漂移层；
在所述n型漂移层的上表面刻蚀预设数量条平行的沟槽；
使用脉冲偏压增强MPCVD设备在所述沟槽内沉积高(111)取向准单晶金刚石，得到P型阱区，其中，在沉积过程中通入的气体包括：气体比例为大于0且不超过4％的CH4气体、大于0且不超过2％的O2气体、5～10％的Ar气体、大于0且不超过2％的B2H6气体以及82～95％的H2，沉积温度为700～1000℃，沉积压力为5KPa～50KPa，脉冲电压为-50～200V，脉冲时间为10～100s；
在所述n型漂移层的上表面中的非金刚石阵列区域上生长介质层；
在所述n型漂移层的上表面中的金刚石阵列区域上依次沉积第一金属和第二金属，得到欧姆接触层，在所述3C-SiC衬底的下表面依次沉积第三金属和第四金属，得到背部金属接触层；
在所述介质层的上表面沉积栅极，得到金刚石/3C-SiC异质结场效应晶体管。
可选的，所述沟槽内沉积的高(111)取向准单晶金刚石中的B离子浓度为1×1018/cm-3～1×1020/cm-3。
可选的，所述沟槽内沉积的高(111)取向准单晶金刚石在以波长为532nm的激发光照射时，具有金刚石拉曼特征峰。
可选的，所述金刚石拉曼特征峰的半高宽不大于200arcsec。
可选的，所述金刚石拉曼特征峰的半高宽为50或100arcsec。
可选的，所述沟槽内沉积的高(111)取向准单晶金刚石的上表面的表面粗糙度小于0.2nm。
可选的，所述3C-SiC衬底是对载流子浓度为1×1018/cm-3～1×1020/cm-3、尺寸为2～8英寸的原始3C-SiC衬底的上表面进行抛光，得到的上表面的晶向为(111)、倾角为0～4°、表面粗糙度小于0.2nm的衬底。
可选的，所述3C-SiC缓冲层的厚度大于0且不超过5μm，所述n型漂移层的厚度为1～100μm，所述3C-SiC缓冲层的载流子浓度为1×1018/cm-3～8×1018/cm-3，所述n型漂移层的载流子浓度为1×1014/cm-3～1×1018/cm-3。
可选的，
所述沟槽的深度为1～10μm、深宽比为1～10；
和/或，
所述介质层的厚度为20～50nm；
和/或，
所述第一金属的厚度为20nm，所述第二金属的厚度为80nm，所述第三金属的厚度为20nm，所述第四金属的厚度为80nm；
和/或，
所述栅极的厚度为100nm。
第二方面，本申请实施例提供了一种金刚石/3C-SiC异质结场效应晶体管，由上述第一方面所述的制备方法制得。
本发明实施例有益效果：
本发明实施例提供的方案中，可以通过以下步骤制备金刚石/3C-SiC异质结场效应晶体管：在3C-SiC衬底的上表面依次外延生长3C-SiC缓冲层和n型漂移层；在n型漂移层的上表面刻蚀预设数量条平行的沟槽；使用脉冲偏压增强MPCVD设备在沟槽内沉积高(111)取向准单晶金刚石，得到P型阱区，其中，在沉积过程中通入的气体包括：气体比例为大于0且不超过4％的CH4气体、大于0且不超过2％的O2气体、5～10％的Ar气体、大于0且不超过2％的B2H6气体以及82～95％的H2，沉积温度为700～1000℃，沉积压力为5KPa～50KPa，脉冲电压为-50～200V，脉冲时间为10～100s；在n型漂移层的上表面中的非金刚石阵列区域上生长介质层；在n型漂移层的上表面中的金刚石阵列区域上沉积欧姆接触层，在3C-SiC衬底的下表面沉积背部金属接触层；在介质层的上表面沉积栅极，得到金刚石/3C-SiC异质结场效应晶体管。
由于本发明实施例提供的方案中是通过在沟槽内沉积高(111)取向准单晶金刚石的方式制作P型阱区，而不是采用离子注入方式来制作P型阱区，所以不需要进行高温退火处理来修复损伤的晶格并激活注入的离子，因此规避了高温退火处理，降低了对于场效应晶体管的耐高温性能的要求。此外，本发明实施例提供的方案中使用禁带宽度达到5.50eV的高(111)取向准单晶金刚石作为P型阱区材料，与常用作P型阱区材料的禁带宽度仅为2.36eV的3C-SiC相比，可以有效的提高场效应晶体管的关断电压，极大地降低了漏电流情况的发生，显著地提高了场效应晶体管在关断状态下的稳定性。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管制备方法的一种流程示意图；
图2为本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管制备方法的另一种流程示意图；
图3为基于图1所示实施例沉积的高(111)取向准单晶金刚石的拉曼峰强度随波长变化的示意图；
图4为本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管的一种结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本发明保护的范围。
为了规避高温退火处理以及提高场效应晶体管在关断状态下的稳定性，本申请实施例提供了一种金刚石/3C-SiC异质结场效应晶体管及制备方法，下面首先对本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管的制备方法进行介绍。
如图1所示，图1为本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管制备方法的一种流程示意图，所述方法包括：
S101，在3C-SiC衬底的上表面依次外延生长3C-SiC缓冲层和n型漂移层。
首先，可以选取载流子浓度为1×1018/cm-3～1×1020/cm-3、尺寸为2～8英寸的3C-SiC衬底作为原始衬底，然后在原始衬底的上表面进行抛光，使得原始衬底的上表面的晶向为(111)、倾角为0～4°以及表面粗糙度小于0.2nm，从而得到3C-SiC衬底。其中，抛光的方式可以为CMP(Chemical Mechanical Polishing，化学机械抛光)等，在此不作具体限定。
然后，可以通过标准清洗工艺对抛光得到的3C-SiC衬底进行清洗，在清洗后的3C-SiC衬底的上表面，外延生长厚度大于0且不超过5μm、载流子浓度为1×1018/cm-3～8×1018/cm-3的3C-SiC缓冲层。进而在3C-SiC缓冲层上，外延生长厚度为1～100μm、载流子浓度为1×1014/cm-3～1×1018/cm-3的n型漂移层。
其中，3C-SiC缓冲层与n型漂移层中的不同载流子浓度可以通过调整各个生长气体之间的比例来实现。例如，在通过SiH4(提供硅源)、C3H8(提供碳源)和氮气(掺杂剂)等气体进行外延生长的情况下，在外延生长3C-SiC缓冲层时，可以适当提高氮气在生长气体中的比例，从而使得更多的氮原子进入生长的3C-SiC缓冲层中，从而提高3C-SiC缓冲层的载流子浓度。在外延生长n型漂移层时，可以适当降低氮气在生长气体中的比例，从而使得更少的氮原子进入生长的n型漂移层中，从而降低n型漂移层的载流子浓度。
通过步骤S101得到的中间器件可以如图2中的(a)子图所示，图2中的(a)子图中的3C-SiC N+为3C-SiC衬底，3C-SiC N-为n型漂移层，3C-SiC缓冲层(图2中的(a)子图中未示出)位于3C-SiC N+与3C-SiC N-之间。
在此需要说明的是，因为后续步骤中沉积的高(111)取向准单晶金刚石是面心立方结构，而3C-SiC也属于立方晶系，3C-SiC和金刚石在晶体结构上具有一定的相似性。因此，选取3C-SiC作为衬底可以有利于在后续制备步骤中沉积得到高质量、连续且致密的高(111)取向准单晶金刚石，这能够有效改善场效应晶体管的电学性能。
S102，在n型漂移层的上表面刻蚀预设数量条平行的沟槽。
在通过步骤S101得到n型漂移层后，可以在n型漂移层的上表面刻蚀出深度为1～10μm、深宽比为1～10的预设数量条平行的沟槽。其中，刻蚀沟槽的方式可以为湿法刻蚀、电子束刻蚀和离子束刻蚀等，本申请实施例中不对刻蚀沟槽的具体方式进行限定。沟槽的数量可以根据场效应晶体管的具体类型灵活设定，本申请实施例中不对沟槽的具体数量进行限定，为了更加清楚地说明本申请方案，后续实施例将以预设数量为2展开具体说明。
例如，可以通过热氧化或CVD(Chemical Vapor Deposition，化学气相沉积)等方式在n型漂移层的上表面生长SiO2薄膜，再用PVD(Physical Vapor Deposition，物理气相沉积)等方式在SiO2薄膜上沉积金属Al膜，从而在n型漂移层上生成掩膜层。然后，可以在金属Al膜上均匀涂覆光刻胶，利用光刻机和掩膜版对光刻胶曝光，使光刻胶暴露形成两条平行的沟槽图案，并进一步采用刻蚀气体(如氯气)对未被光刻胶保护的金属Al膜进行刻蚀，以及用氟基气体(如CF4)刻蚀SiO2薄膜，露出n型漂移层，从而完成掩膜层的刻蚀。最后，通过刻蚀气体(如SF6、O2混合气体等)，对未被掩膜层保护的n型漂移层进行刻蚀，从而在n型漂移层的上表面刻蚀两条平行的沟槽。
通过步骤S102得到的中间器件可以如图2中的(b)子图所示，此时的n型漂移层(即图2中的(b)子图中的3C-SiC N-)的上表面包括两条刻蚀出的平行的沟槽。
S103，使用脉冲偏压增强MPCVD设备在沟槽内沉积高(111)取向准单晶金刚石，得到P型阱区。
在通过步骤S102刻蚀出沟槽后，可以先对通过步骤S101-S102得到的中间器件进行清洗，去除中间器件表面的杂质。例如，在通过SiO2和Al形成掩膜层以刻蚀出沟槽的情况下，在完成刻蚀后，可以对刻蚀后所得到的中间器件进行标准RCA清洗和BOE(BufferedOxide Etch，缓冲氧化物刻蚀液)溶液清洗，以去除中间器件表面的Al和SiO2。
在沉积金刚石时，因为对于金刚石来说，在电学性能方面，其晶体取向的一致性可以使得载流子的传输特性更好，能够降低电子散射等，有助于提升基于金刚石的电子器件的性能，所以在沟槽内沉积金刚石时，可以通过脉冲偏压增强MPCVD设备的脉冲偏压功能，引导碳原子按照特定的方向沉积，从而促进金刚石晶体沿特定晶向生长，提高金刚石的取向度，从而沉积得到高(111)取向准单晶金刚石。此外，通过精确控制沉积气体的比例和脉冲偏压的参数(如脉冲频率、脉冲电压等)，也可以进一步优化金刚石的取向性能。
因此，在对通过步骤S101-S102得到的中间器件进行清洗后，可以使用脉冲偏压增强MPCVD设备在沟槽内沉积高(111)取向准单晶金刚石，直至高(111)取向准单晶金刚石完全填充沟槽，得到场效应晶体管的P型阱区。在沉积过程中通入的气体可以包括：气体比例为大于0且不超过4％的CH4气体(提供碳源)、大于0且不超过2％的O2气体(刻蚀非金刚石相)、5～10％的Ar气体(增加等离子体密度)、大于0且不超过2％的B2H6气体(P型掺杂源)以及82～95％的H2(气体流量可以为500-5000sccm)，沉积温度为700～1000℃，沉积压力为5KPa～50KPa，脉冲电压为-50～200V，脉冲时间为10～100s。
其中，CH4气体的比例维持在大于0且不超过4％，既可以保证碳源的浓度，从而提高金刚石的生长速率，也能够避免碳源的浓度过高而导致非金刚石相(如石墨)的生成增加，影响金刚石的纯度和取向质量。O2气体比例大于0且不超2％，可刻蚀非金刚石相，提高纯度，修整金刚石生长表面促进取向生长。Ar气体占比5-10％，可以稀释反应气体使反应均匀，增强等离子体，控制金刚石的生长速率与晶粒尺寸。H2气体占比82-95％，可以有效刻蚀非金刚石相，活化碳源，维持碳氢自由基平衡，利于高(111)取向准单晶金刚石生长。也就是说，通过上述各个沉积气体的比例，也可以促进高(111)取向准单晶金刚石的生长。
通过上述方式沉积所得到的高(111)取向准单晶金刚石中的B离子浓度为1×1018/cm-3～1×1020/cm-3，并且该高(111)取向准单晶金刚石在以波长为532nm的激发光照射时，具有金刚石拉曼特征峰，金刚石拉曼特征峰的半高宽不大于200arcsec，更优选的，金刚石拉曼特征峰的半高宽为50或100arcsec。
例如，如图3所示的波长与强度之间的关系，以波长为532nm的激发光照射时，通过上述方式沉积所得到的高(111)取向准单晶金刚石在572.81nm波长附近产生了金刚石拉曼特征峰。
通过步骤S103得到的中间器件可以如图2中的(c)子图所示，图2中的(c)子图中的P+区域即为P型阱区，P+区域与3C-SiC N-(n型漂移层)之间的区域为在沟槽内沉积高(111)取向准单晶金刚石得到P+区域后，P+区域中的空穴向3C-SiC N-型扩散，3C-SiC N-型中的电子向P+区域扩散，从而在二者交界面附近形成一个空间电荷区，也就是耗尽层。
在此需要说明的是，在沟槽内沉积高(111)取向准单晶金刚石的过程中，如果在3C-SiC N-的上表面误沉积了高(111)取向准单晶金刚石，可以对3C-SiC N-的上表面进行抛光，以去除3C-SiC N-的上表面多余的高(111)取向准单晶金刚石。
S104，在n型漂移层的上表面中的非金刚石阵列区域上生长介质层。
如图2中的(c)子图所示，在n型漂移层的两条平行的沟槽内沉积高(111)取向准单晶金刚石后，n型漂移层的上表面可以划分为金刚石阵列区域和非金刚石阵列区域，其中，金刚石阵列区域中仅包括沉积的金刚石及其周围的耗尽层所在区域中的部分区域，非金刚石阵列区域包括3C-SiC所在区域，以及沉积的金刚石及其周围的耗尽层所在区域中的其他部分区域。
在此基础上，可以在n型漂移层的上表面中的非金刚石阵列区域上生长厚度为20～50nm的介质层。其中，在生长介质层的过程中，可以通过制作掩膜层来保证介质层生长在非金刚石阵列区域，具体而言，可以先在n型漂移层的上表面中的金刚石阵列区域上制作掩膜层，后续在非金刚石阵列区域上生长完介质层后，可以再进一步去除金刚石阵列区域上的掩膜层。在此需要说明的是，除步骤S104之外，其他步骤中在特定位置进行沉积或生成(例如在沟槽内沉积高(111)取向准单晶金刚石、沉积第一至第四金属等)也可以通过制作掩膜层来实现，具体方式不再赘述。
其中，介质层的材料可以为SiO2，也可以为HfO2、BaTiO3等具有高介电常数的材料，本申请实施例不对介质层的材料的具体类型进行限定。
通过步骤S104得到的中间器件可以如图2中的(d)子图所示，图2中的(d)子图中的3C-SiC N-(n型漂移层)上表面中的非金刚石阵列区域上生长有介质层。由图2中的(d)子图可见，金刚石阵列区域指的是n型漂移层的上表面中未生长有介质层的区域，非金刚石阵列区域指的是n型漂移层的上表面中生长有介质层的区域(包括3C-SiC所在区域，以及沉积的金刚石及其周围的耗尽层所在区域中的其他部分区域)。
S105，在n型漂移层的上表面中的金刚石阵列区域上依次沉积第一金属和第二金属，得到欧姆接触层，在3C-SiC衬底的下表面依次沉积第三金属和第四金属，得到背部金属接触层。
对于n型漂移层的上表面中的金刚石阵列区域来说，可以先在该区域中沉积第一金属，起到粘结层的作用，增强金属和金刚石之间的粘附性，然后再在沉积的第一金属层上继续沉积第二金属，从而得到欧姆接触层。其中，对于n型漂移层的上表面的两个沟槽所分别对应的金刚石阵列区域，均可以通过上述方式依次沉积第一金属和第二金属，分别得到图2中的(e)子图中所示的S(源极)和D(漏极)，S和D即为欧姆接触层。
在一种实施方式中，为了保证欧姆接触层的均匀沉积和提高金刚石与欧姆接触层之间的界面结合力，在沉积高(111)取向准单晶金刚石之后，可以对沉积得到的金刚石进行抛光，以使沟槽内沉积的高(111)取向准单晶金刚石的上表面的表面粗糙度小于0.2nm，以及沉积的高(111)取向准单晶金刚石的上表面与其周围的3C-SiC的上表面维持在同一平面。相应的，在金刚石阵列区域上依次沉积第一金属和第二金属时，具体可以为在抛光后的金刚石阵列区域上依次沉积第一金属和第二金属。其中，抛光的方式可以为CMP等，本申请实施例不对抛光的具体方式进行限定。
类似的，还可以在3C-SiC衬底的下表面先沉积第三金属，起到粘结层的作用，增强金属和金刚石之间的粘附性，然后再在沉积的第三金属层上继续沉积第四金属，得到图2中的(f)子图中所示的位于3C-SiC N+(3C-SiC衬底)下表面的背部金属接触层。
S106，在介质层的上表面沉积栅极，得到金刚石/3C-SiC异质结场效应晶体管。
在沉积得到欧姆接触层后，可以在两个欧姆接触层之间的介质层的上表面沉积Ni、Al、Ti或多晶硅等，得到图2中的(f)子图中所示的位于介质层上表面的G(栅极)。其中，本申请实施例方案中不对栅极的厚度进行具体限定，作为一种示例，栅极的厚度可以为100nm。
通过上述步骤S101-S106即可制备得到通过沉积高(111)取向准单晶金刚石的方式制作P型阱区的金刚石/3C-SiC异质结场效应晶体管。
其中，沉积所得到的各个金属(第一金属、第二金属、第三金属和第四金属)的厚度可以根据实际的使用需求进行设置，本申请实施例方案中不对各金属的厚度进行具体限定。作为一种示例，第一金属的厚度可以为20nm，第二金属的厚度可以为80nm，第三金属的厚度可以为20nm，第四金属的厚度可以为80nm。
在此需要说明的是，上述第一金属、第二金属、第三金属和第四金属的表述只是为了区分欧姆接触层中的两类金属是不同的，以及背部金属接触层中的两类金属是不同的，但是“第一金属或第二金属”与“第三金属或第四金属”之间是可以相同的。并且第一金属、第二金属、第三金属和第四金属的具体类型可以根据所要制备的场效应晶体管的类型进行选择，本申请实施例方案中不对各金属的类型进行具体限定。例如，可以在Ti/Ni等金属中选择第一金属和第三金属，在Au/Al/Ti等金属中选择第二金属和第四金属。
本申请实施例提供的方案中，由于是通过在沟槽内沉积高(111)取向准单晶金刚石的方式制作P型阱区，而不是采用离子注入方式来制作P型阱区，所以不需要进行高温退火处理来修复损伤的晶格并激活注入的离子，因此规避了高温退火处理，降低了对于场效应晶体管的耐高温性能的要求。并且本发明实施例提供的方案中使用禁带宽度达到5.50eV的高(111)取向准单晶金刚石作为P型阱区材料，与常用作P型阱区材料的禁带宽度仅为2.36eV的3C-SiC相比，可以有效的提高场效应晶体管的关断电压，极大地降低了漏电流情况的发生，显著地提高了场效应晶体管在关断状态下的稳定性。此外，金刚石的临界击穿电场强度高于3C-SiC，用金刚石代替3C-SiC作为P型阱区材料后，场效应晶体管能够承受更高的电压而不发生击穿，可显著提高场效应晶体管在高压、高功率场景中的应用。并且金刚石的热导率高达2200W/(m.k)，采用其作为P型阱区材料，可以使得场效应晶体管产生的热量能够快速被传导出去，提高场效应晶体管的耐高温性能。
相应于上述金刚石/3C-SiC异质结场效应晶体管的制备方法，本申请实施例还提供了一种金刚石/3C-SiC异质结场效应晶体管，下面对本申请实施例所提供的金刚石/3C-SiC异质结场效应晶体管进行介绍。
如图4所示，一种金刚石/3C-SiC异质结场效应晶体管，由上述任一实施例所述的制备方法制得，金刚石/3C-SiC异质结场效应晶体管可以包括：
3C-SiC衬底401、背部金属接触层402、n型漂移层403、3C-SiC缓冲层(位于3C-SiC衬底401与n型漂移层403之间，图4中未示出)、P型阱区404、耗尽层405、介质层406、欧姆接触层(包括漏极407和源极408)以及栅极409。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于金刚石/3C-SiC异质结场效应晶体管实施例而言，由于其基本相似于制备方法实施例，所以描述的比较简单，相关之处参见制备方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种金刚石/3C-SiC异质结场效应晶体管的制备方法，其特征在于，所述方法包括：
在3C-SiC衬底的上表面依次外延生长3C-SiC缓冲层和n型漂移层；
在所述n型漂移层的上表面刻蚀预设数量条平行的沟槽；
使用脉冲偏压增强MPCVD设备在所述沟槽内沉积高(111)取向准单晶金刚石，得到P型阱区，其中，在沉积过程中通入的气体包括：气体比例为大于0且不超过4％的CH4气体、大于0且不超过2％的O2气体、5～10％的Ar气体、大于0且不超过2％的B2H6气体以及82～95％的H2，沉积温度为700～1000℃，沉积压力为5KPa～50KPa，脉冲电压为-50～200V，脉冲时间为10～100s；
在所述n型漂移层的上表面中的非金刚石阵列区域上生长介质层；
在所述n型漂移层的上表面中的金刚石阵列区域上依次沉积第一金属和第二金属，得到欧姆接触层，在所述3C-SiC衬底的下表面依次沉积第三金属和第四金属，得到背部金属接触层；
在所述介质层的上表面沉积栅极，得到金刚石/3C-SiC异质结场效应晶体管。
2.根据权利要求1所述的方法，其特征在于，所述沟槽内沉积的高(111)取向准单晶金刚石中的B离子浓度为1×1018/cm-3～1×1020/cm-3。
3.根据权利要求1所述的方法，其特征在于，所述沟槽内沉积的高(111)取向准单晶金刚石在以波长为532nm的激发光照射时，具有金刚石拉曼特征峰。
4.根据权利要求3所述的方法，其特征在于，所述金刚石拉曼特征峰的半高宽不大于200arcsec。
5.根据权利要求4所述的方法，其特征在于，所述金刚石拉曼特征峰的半高宽为50或100arcsec。
6.根据权利要求1所述的方法，其特征在于，所述沟槽内沉积的高(111)取向准单晶金刚石的上表面的表面粗糙度小于0.2nm。
7.根据权利要求1所述的方法，其特征在于，所述3C-SiC衬底是对载流子浓度为1×1018/cm-3～1×1020/cm-3、尺寸为2～8英寸的原始3C-SiC衬底的上表面进行抛光，得到的上表面的晶向为(111)、倾角为0～4°、表面粗糙度小于0.2nm的衬底。
8.根据权利要求1所述的方法，其特征在于，所述3C-SiC缓冲层的厚度大于0且不超过5μm，所述n型漂移层的厚度为1～100μm，所述3C-SiC缓冲层的载流子浓度为1×1018/cm-3～8×1018/cm-3，所述n型漂移层的载流子浓度为1×1014/cm-3～1×1018/cm-3。
9.根据权利要求1所述的方法，其特征在于，
所述沟槽的深度为1～10μm、深宽比为1～10；
和/或，
所述介质层的厚度为20～50nm；
和/或，
所述第一金属的厚度为20nm，所述第二金属的厚度为80nm，所述第三金属的厚度为20nm，所述第四金属的厚度为80nm；
和/或，
所述栅极的厚度为100nm。
10.一种金刚石/3C-SiC异质结场效应晶体管，其特征在于，由权利要求1-9任一项所述的制备方法制得。
CN202510310185.4A 2025-03-17 2025-03-17 金刚石/3C-SiC异质结场效应晶体管及制备方法 Pending CN120166728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202510310185.4A CN120166728A (zh) 2025-03-17 2025-03-17 金刚石/3C-SiC异质结场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202510310185.4A CN120166728A (zh) 2025-03-17 2025-03-17 金刚石/3C-SiC异质结场效应晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN120166728A true CN120166728A (zh) 2025-06-17

Family

ID=96007222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202510310185.4A Pending CN120166728A (zh) 2025-03-17 2025-03-17 金刚石/3C-SiC异质结场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN120166728A (zh)

Similar Documents

Publication Publication Date Title
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5393772B2 (ja) 炭化珪素半導体装置の製造方法
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
CN113421914B (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
JP4463448B2 (ja) ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
JP4224253B2 (ja) 半導体装置及びその製造方法
JP6542347B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP3784393B2 (ja) 半導体装置及びその製造方法
JP5344873B2 (ja) 炭化珪素半導体装置の製造方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
JP2009266871A (ja) 炭化珪素半導体装置およびその製造方法
JP2000340512A (ja) 半導体膜の成長方法及び半導体装置の製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
Ohmagari Doping and semiconductor
JP2007103728A (ja) 炭化珪素半導体装置
JP2004031471A (ja) 炭化珪素半導体素子及びその製造方法
CN120166728A (zh) 金刚石/3C-SiC异质结场效应晶体管及制备方法
JP5532248B2 (ja) ダイヤモンド電子素子及びその製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination