CN120111960A - 阵列基板及包含其的显示装置 - Google Patents

Abstract

一种阵列基板及包含其的显示装置。阵列基板具有几何中心及通过几何中心的虚拟中线，且包含基板、第一金属层、第二金属层、多个主动元件及遮蔽图案层。第一金属层设置于基板上且包含多条第一信号线。第二金属层设置于第一金属层上且包含多条第二信号线。这些主动元件设置于基板上，各主动元件电性连接这些第一信号线其中之一及这些第二信号线其中之一且包含通道层。遮蔽图案层设置于第一金属层与第二金属层之间，并于基板的法线上与虚拟中线重叠，且与这些通道层是图案化同一膜层而形成。前述阵列基板可保护位于光罩拼接处的线路不被蚀刻断线，进而维持良率。

Description

阵列基板及包含其的显示装置

技术领域

本发明是有关于一种显示器，且特别是有关于一种显示面板及其像素阵列基板。

背景技术

显示装置已被广泛地应用在各种形式的电子产品中，而在一种显示装置中，其阵列基板的部分膜层会利用半色调光罩(half tone mask)进行曝光显影后再蚀刻而形成，以减少光罩数量并简化工艺。然而，因应显示装置的尺寸需求，会以拼接光罩的方式来进行曝光显影，则可能会发生对应光罩拼接处的光阻因重复曝光后被移除，造成其下方线路被蚀刻断线，进而导致良率下降。

发明内容

本发明至少一实施例提出一种阵列基板及包含其的显示装置，阵列基板包含经图案化而与主动元件通道层一起形成的遮蔽图案层，且遮蔽图案层与通过阵列基板的几何中心的虚拟中线重叠。因此，在利用拼接半色调光罩减少光罩数量并简化工艺的同时，仍可保护位于光罩拼接处的线路不被蚀刻断线，进而维持良率。

本发明至少一实施例所提供的阵列基板，具有几何中心及通过几何中心并沿第一方向延伸的虚拟中线，且包含基板、第一金属层、第二金属层、多个主动元件及遮蔽图案层。虚拟中线垂直于基板的法线。第一金属层设置于基板上，且包含多条第一信号线。第二金属层设置于第一金属层上，且包含多条第二信号线。这些主动元件设置于基板上，各主动元件电性连接这些第一信号线其中之一及这些第二信号线其中之一，且包含通道层。遮蔽图案层设置于第一金属层与第二金属层之间，并于基板的法线上与虚拟中线重叠，其中遮蔽图案层与这些通道层是图案化同一膜层而形成。

在本发明至少一实施例中，所述遮蔽图案层包含沿所述第一方向延伸的纵向部，纵向部于所述基板的所述法线上与所述虚拟中线重叠。

在本发明至少一实施例中，所述阵列基板更具有虚拟交错线与所述虚拟中线交错并沿垂直于所述第一方向的第二方向延伸，且所述虚拟交错线垂直于所述基板的所述法线，所述遮蔽图案层包含沿第二方向延伸的横向部，横向部于所述基板的所述法线上与所述虚拟交错线重叠。

在本发明至少一实施例中，所述遮蔽图案层包含十字图案。

在本发明至少一实施例中，所述遮蔽图案层于所述基板的所述法线上与所述第一信号线及所述第二信号线其中之一重叠。

在本发明至少一实施例中，所述阵列基板更具有显示区及围绕显示区的周边区且更包含绝缘层，绝缘层设置于所述第二金属层上且包含位于周边区的凸出遮蔽部，凸出遮蔽部于所述基板的所述法线上与所述虚拟中线及所述虚拟交错线其中之一重叠。

在本发明至少一实施例中，所述绝缘层的材料包括感光树脂。

在本发明至少一实施例中，所述阵列基板更具有显示区及围绕显示区的周边区，所述第一金属层及所述第二金属层其中之一包含位于周边区的外部走线，所述遮蔽图案层于所述基板的所述法线上与外部走线重叠。

在本发明至少一实施例中，于所述遮蔽图案层与所述通道层的材料包含半导体材料。

本发明至少一实施例所提供的显示装置，包含上述阵列基板及显示介质，显示介质设置于上述阵列基板上。

在本发明至少一实施例中，所述显示介质包含电泳式电子墨水层。

附图说明

图1是本发明至少一实施例的阵列基板的俯视示意图；

图2A是图1中区域A的放大示意图；

图2B是图1中区域B的放大示意图；

图2C是图1中区域C的放大示意图；

图3是图2A中沿剖线a-a’而绘制的剖面示意图；

图4A是图1中区域D的放大示意图；

图4B是图1中区域E的放大示意图；

图5是图1中区域F的放大示意图；

图6是图5中沿剖线b-b’而绘制的剖面示意图；

图7是本发明至少一实施例的显示装置的剖面示意图。

【符号说明】

1:显示装置

10:阵列基板

100:基板

101:第一信号线

102:第二信号线

103:外部走线

20:显示介质

A、B、C、D、E、F:区域

AA:显示区

AL:通道层

a-a’、b-b’:剖线

BD:边界

DC:驱动电路

DE:漏极

D1:第一方向

D2:第二方向

EG:边缘

GC:几何中心

GE:栅极

GI:栅极绝缘层

HP:横向部

M1:第一金属层

M2:第二金属层

PA:周边区

PT:凸出遮蔽部

PV1:第一绝缘层

PV2:第二绝缘层

PX:像素电极

SE:源极

SP:遮蔽图案层

T:主动元件

VI:虚拟交错线

VM:虚拟中线

VP:纵向部

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。

为了清楚呈现本发明的技术特征，附图中的元件尺寸会以不等比例的方式放大，而且有的元件数量会减少。因此，本发明实施例的说明与解释不受限于附图中的元件数量以及元件所呈现的尺寸与形状，而应涵盖如实际工艺和/或公差所导致的尺寸、形状以及两者的偏差。例如，附图所示的平坦表面可具有粗糙和/或非线性的特征，而附图所示的锐角可以是圆角。所以，附图所呈示的元件主要是用于示意，并非旨在精准地描绘出元件的实际形状，也非用于限制本发明要求保护的范围。

其次，本发明所出现的“约”、“近似”或“实质上”等这类用字不仅涵盖明确记载的数值与数值范围，而且也涵盖发明所属技术领域中具有通常知识者所能理解的可允许偏差范围，其中此偏差范围可由测量时所产生的误差来决定，而此误差例如是起因于测量系统或工艺条件两者的限制。举例而言，两物件(例如基板的平面或走线)“实质上平行”或“实质上垂直“，其中“实质上平行”与“实质上垂直”分别代表这两物件之间的平行与垂直可包含允许偏差范围所导致的不平行与不垂直。

此外，“约”可表示在上述数值的一个或多个标准偏差内，例如±30％、±20％、±10％或±5％内。本发明所出现的“约”、“近似”或“实质上”等这类用字可依光学性质、蚀刻性质、机械性质或其他性质来选择可以接受的偏差范围或标准偏差，并非单以一个标准偏差来套用以上光学性质、蚀刻性质、机械性质以及其他性质等所有性质。

本发明所使用的空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本发明所使用的空间上的相对叙述也应作同样的解释。

应当理解的是，虽然本发明可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者特征，但这些元件或者特征不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一特征与另一特征。另外，本发明所使用的术语“或”，应视实际情况可能包含相关联的列出项目中的任一个或者多个的组合。

此外，本发明可通过其他不同的具体实施例加以施行或应用，本发明的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种实施例的组合、修改与变更。

图1是本发明至少一实施例的阵列基板的俯视示意图。图2A是图1中区域A的放大示意图。图3是图2A中沿剖线a-a’而绘制的剖面示意图。请参阅图1及图2A，阵列基板10具有几何中心GC及通过几何中心GC并沿第一方向D1延伸的虚拟中线VM，阵列基板10包含基板100、第一金属层M1、第二金属层M2、多个主动元件T及遮蔽图案层SP，虚拟中线VM垂直于基板100的法线，即虚拟中线VM平行于基板100的表面。

请参阅图2A及图3，第一金属层M1设置于基板100上，且包含多条第一信号线101。第二金属层M2设置于第一金属层M1上，且包含多条第二信号线102。这些主动元件T设置于基板100上，各主动元件T电性连接这些第一信号线101其中之一及这些第二信号线102其中之一，且包含通道层AL。遮蔽图案层SP设置于第一金属层M1与第二金属层M2之间，并于基板100的法线上与虚拟中线VM重叠，且与这些通道层AL是图案化同一膜层而形成，即遮蔽图案层SP与通道层AL为相同材料并通过相同工艺形成。

通过设置经图案化而与主动元件通道层一起形成的遮蔽图案层，且遮蔽图案层与通过阵列基板的几何中心的虚拟中线重叠。因此，在利用拼接半色调光罩减少光罩数量并简化工艺的同时，仍可保护位于光罩拼接处的线路不被蚀刻断线，进而维持良率。

请继续参阅图2A及图3。如图2A所示，这些第一信号线101沿第一方向D1间隔排列并沿第二方向D2延伸，这些第二信号线102沿第二方向D2间隔排列并沿第一方向D1延伸。阵列基板10更包含多个像素电极PX，各像素电极PX电性连接这些主动元件T其中之一。如图3所示，各主动元件T更包含栅极GE、栅极绝缘层GI、源极SE及漏极DE。栅极GE设置于基板100上，栅极绝缘层GI设置于栅极GE上，通道层AL设置于栅极绝缘层GI上，而源极SE及漏极DE设置于通道层AL上。阵列基板10更包含设置于源极SE及漏极DE上的第一绝缘层PV1及设置于第一绝缘层PV1上的第二绝缘层PV2。

在本实施例中，主动元件T为底栅极型的薄膜晶体管。然而，本发明不以此为限，在其他实施例中，主动元件T可为顶栅极型的薄膜晶体管、立体通道(垂直通道)型的薄膜晶体管、其它合适形式的薄膜晶体管或是其他种类的主动元件。

如图3所示，第一金属层M1更包含栅极GE，栅极GE与第一信号线101是图案化同一膜层而形成，而第二金属层M2更包含源极SE及漏极DE，源极SE及漏极DE与第二信号线102是图案化同一膜层而形成，即栅极GE与第一信号线101为相同材料并通过相同工艺形成，而源极SE及漏极DE与第二信号线102为相同材料并通过相同工艺形成。

在一些实施例中，第一信号线101可为扫描线，第二信号线102可为数据线。然而，第一金属层M1及第二金属层M2包含的元件并不以上述的实施例为限，例如第一金属层M1可包含第二信号线102、源极SE及漏极DE，而第二金属层M2可包含第一信号线101及栅极GE。

在一些实施例中，基板100的材料可包含石英、玻璃、高分子材料或其他适当材料。在一些实施例中，可利用沉积工艺、喷墨工艺、印刷工艺、涂布工艺、微影蚀刻工艺和/或其它适当工艺，在基板100上形成第一金属层M1、第二金属层M2及像素电极PX、第一绝缘层PV1及第二绝缘层PV2。

在一些实施例中，第一金属层M1及第二金属层M2可包含导电性良好的金属，例如铝、钼、钛、铜等金属。在一些实施例中，通道层AL及遮蔽图案层SP的材料可包含半导体材料，例如硅质半导体材料(例如多晶硅、非晶硅等)、氧化物半导体材料、有机半导体材料、其他适当材料或前述材料的单层、多层或组合。在一些实施例中，像素电极PX的材料可包含不透明导电材料、透明导电材料或其组合，其中不透明导电材料可以是例如钼、氮化钼、铌化钼等，而透明导电材料可以是例如氧化铟锡或氧化铟锌等。

在一些实施例中，第一绝缘层PV1及第二绝缘层PV2可为单层结构或多层堆叠结构，其材料可包含无机绝缘材料、有机绝缘材料或其组合，其中无机绝缘材料可以是例如氧化硅、氮化硅、氮氧化硅等，而有机绝缘材料可以是例如压克力(acrylic)、硅氧烷(siloxane)、聚酰亚胺(polyimide)、环氧树脂(epoxy)、感光树脂(photosensitive resin)等。

图2B及图2C分别是图1中区域B及区域C的放大示意图。请参阅图1及图2A至图2C。如图1所示，阵列基板10更具有虚拟交错线VI与虚拟中线VM交错并沿垂直于第一方向D1的第二方向D2延伸，且虚拟交错线VI垂直于基板100的法线，即虚拟交错线VI平行于基板100的表面并垂直于虚拟中线VM。

如图2A及图2B所示，遮蔽图案层SP包含沿第一方向D1延伸的纵向部VP，纵向部VP于基板100的法线上与虚拟中线VM重叠。如图2A及图2C所示，遮蔽图案层SP包含沿第二方向D2延伸的横向部HP，横向部HP于基板100的法线上与虚拟交错线VI重叠。

在一些实施例中，光罩拼接处于基板100的法线上与虚拟中线VM重叠。在一些实施例中，光罩拼接处于基板100的法线上与虚拟交错线VI重叠。在一些实施例中，遮蔽图案层SP包含十字图案。

此外，如图2A及图3所示，纵向部VP于基板100的法线上与第二信号线102重叠，而横向部HP于基板100的法线上与第一信号线101重叠。通过前述设计，遮蔽图案层SP可保护位于其下方的线路不被蚀刻断线，举例而言，如图3所示，遮蔽图案层SP的横向部HP可保护位于其下方的第一信号线101。

图4A及图4B分别是图1中区域D及区域E的放大示意图。请参阅图1、图4A及图4B。如图1所示，阵列基板10更具有显示区AA及围绕显示区AA的周边区PA，且更包含驱动电路DC及线路(未标示)。驱动电路DC设置于周边区PA，而线路电性连接驱动电路DC与位于显示区AA的第一信号线101及第二信号线102。如图4A及图4B所示，第一金属层M1及第二金属层M2其中之一可包含位于周边区PA的外部走线103，而遮蔽图案层SP于基板100的法线上与外部走线103重叠。

详细而言，如图4A所示，第一金属层M1位于周边区PA的外部走线103沿第二方向D2延伸，而遮蔽图案层SP沿第二方向D2延伸的横向部HP于基板100的法线上与前述外部走线103重叠。如图4B所示，第二金属层M2位于周边区PA的外部走线103沿第一方向D1延伸，而遮蔽图案层SP沿第一方向D1延伸的纵向部VP于基板100的法线上与前述外部走线103重叠。

在一些实施例中，驱动电路DC可设置于至少一晶片中，但不以此为限。在图1中，驱动电路DC设置于基板100上，但不限于此。在其他实施例中，驱动电路DC可设置在电路板上且电路板电连接至设置于基板100上的接垫(图未示)。

在一些实施例中，遮蔽图案层SP的宽度可大于、小于及等于第一信号线101、第二信号线102及外部走线103的宽度或为前述宽度关系的组合，可视光罩拼接处的范围及位于光罩拼接处的线路宽度来调整。在一些实施例中，遮蔽图案层SP可为连续的线段或不连续的线段，可视位于光罩拼接处的线路布局来调整。在一些实施例中，遮蔽图案层SP的线段形状可为矩形、圆形、椭圆形或圆形等形状。

图5是图1中区域F的放大示意图。第二绝缘层PV2包含位于周边区PA的凸出遮蔽部PT，凸出遮蔽部PT于基板100的法线上与虚拟中线VM及虚拟交错线VI其中之一重叠。如图5所示，第二绝缘层PV2具有边缘EG平行于显示区AA与周边区PA之间的边界BD，且包含凸出遮蔽部PT凸出于边缘EG，于基板100的法线上与虚拟交错线VI重叠。

图6是图5中沿剖线b-b’而绘制的剖面示意图。为便于说明，图6仅绘示基板100、栅极绝缘层GI、第二金属层M2、第一绝缘层PV1及第二绝缘层PV2。请参阅图5及图6，第二绝缘层PV2的凸出遮蔽部PT于基板100的法线上与第二金属层M2位于周边区PA的外部走线103重叠。通过前述设计，凸出遮蔽部PT可保护位于外部走线103不被蚀刻断线。

在一些实施例中，第一绝缘层PV1及第二绝缘层PV2其中之一可包含凸出遮蔽部，例如第一绝缘层PV1及第二绝缘层PV2其中之一包含凸出遮蔽部而第一绝缘层PV1及第二绝缘层PV2其中之另一不包含凸出遮蔽部，或是第一绝缘层PV1及第二绝缘层PV2皆包含凸出遮蔽部。

在一些实施例中，第二金属层M2与第二绝缘层PV2之间可设置其他金属层包含位于周边区PA的外部走线，即第一绝缘层PV1及第二绝缘层PV2其中之一的凸出遮蔽部可用以保护前述其他金属层。此外，阵列基板10的外部走线可皆以第一金属层M1形成，而第一绝缘层PV1及第二绝缘层PV2可皆不包含凸出遮蔽部。

图7是本发明至少一实施例的显示装置的剖面示意图。显示装置1包含上述的阵列基板10及设置于阵列基板10上的显示介质20。在一些实施例中，显示介质20可包含液晶层、电湿润材料层、电泳式电子墨水层、多个有机发光二极管或多个发光二极管，其中发光二极管可以是微型发光二极管(micro-LED，μLED)或次毫米发光二极管(mini-LED)。当显示介质20为液晶层时，基板100可以是透光基板。当显示介质20为电湿润材料层、电泳式电子墨水层、多个有机发光二极管或多个发光二极管时，基板100可以是不透明的(opaque)线路基板。

综上所述，本发明是通过经图案化而与主动元件通道层一起形成的遮蔽图案层，且遮蔽图案层与通过阵列基板的几何中心的虚拟中线重叠。因此，在利用拼接半色调光罩减少光罩数量并简化工艺的同时，仍可保护位于光罩拼接处的线路不被蚀刻断线，进而维持良率。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，所属技术领域中具有通常知识者，在不脱离本发明精神和范围内，当可作些许更动与润饰，因此本发明保护范围当视所附的权利要求所界定者为准。

Claims (11)

1.一种阵列基板，其特征在于，具有一几何中心及通过所述几何中心并沿一第一方向延伸的一虚拟中线，包括：

一基板，其中所述虚拟中线垂直于所述基板的一法线；

一第一金属层，设置于所述基板上，且包括多条第一信号线；

一第二金属层，设置于所述第一金属层上，且包括多条第二信号线；

多个主动元件，设置于所述基板上，其中各所述主动元件电性连接所述多条第一信号线其中之一及所述多条第二信号线其中之一，且包括一通道层；以及

一遮蔽图案层，设置于所述第一金属层与所述第二金属层之间，其中所述遮蔽图案层于所述基板的所述法线上与所述虚拟中线重叠，且所述遮蔽图案层与所述多个通道层是图案化同一膜层而形成。

2.如权利要求1所述的阵列基板，其特征在于，所述遮蔽图案层包括沿所述第一方向延伸的一纵向部，所述纵向部于所述基板的所述法线上与所述虚拟中线重叠。

3.如权利要求2所述的阵列基板，其特征在于，还具有一虚拟交错线与所述虚拟中线交错并沿垂直于所述第一方向的一第二方向延伸，且所述虚拟交错线垂直于所述基板的所述法线，其中所述遮蔽图案层包括沿所述第二方向延伸的一横向部，所述横向部于所述基板的所述法线上与所述虚拟交错线重叠。

4.如权利要求3所述的阵列基板，其特征在于，所述遮蔽图案层包括一十字图案。

5.如权利要求3所述的阵列基板，其特征在于，所述遮蔽图案层于所述基板的所述法线上与所述多条第一信号线及所述多条第二信号线其中之一重叠。

6.如权利要求3所述的阵列基板，其特征在于，还具有一显示区及围绕所述显示区的一周边区，且还包括一绝缘层，其中所述绝缘层设置于所述第二金属层上，且包括位于所述周边区的一凸出遮蔽部，所述凸出遮蔽部于所述基板的所述法线上与所述虚拟中线及所述虚拟交错线其中之一重叠。

7.如权利要求6所述的阵列基板，其特征在于，所述绝缘层的材料包括一感光树脂。

8.如权利要求1所述的阵列基板，其特征在于，还具有一显示区及围绕所述显示区的一周边区，所述第一金属层及所述第二金属层其中之一包括位于所述周边区的一外部走线，其中所述遮蔽图案层于所述基板的所述法线上与所述外部走线重叠。

9.如权利要求1所述的阵列基板，其特征在于，所述遮蔽图案层与所述多个通道层的材料包括一半导体材料。

10.一种显示装置，其特征在于，包括:

如权利要求1所述的一阵列基板；以及

一显示介质，设置于所述阵列基板上。

11.如权利要求10所述的显示装置，其特征在于，所述显示介质包括一电泳式电子墨水层。