CN120064926A - 集成电路单片机全自动测试方法 - Google Patents
集成电路单片机全自动测试方法 Download PDFInfo
- Publication number
- CN120064926A CN120064926A CN202311610464.XA CN202311610464A CN120064926A CN 120064926 A CN120064926 A CN 120064926A CN 202311610464 A CN202311610464 A CN 202311610464A CN 120064926 A CN120064926 A CN 120064926A
- Authority
- CN
- China
- Prior art keywords
- test
- interface
- channels
- integrated circuit
- enter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开集成电路单片机全自动测试方法,涉及电路测试领域。该集成电路单片机全自动测试方法,包括如下步骤,组装检测装置,接上电源开机进入开机界面,开机确认测试机自检是否通过,自检PASS才可使用点击OS测试进入下一步,fail则重新操作,进入下一步界面选择产品测试通道,点击需要选择的通道数后会进入下测试模式选择,选择测所有项目进入脚位二极管对GND扫描,扫描结果正常点击确定进入下一步,否则排查原因,点击确定后进入测试界面,显示测试结果。该集成电路单片机全自动测试方法整体的电路检测方法和流程简单,易于携带,装置体积小,并且,检测程序简单,检测方法方便快捷,操作省时省力,提供多种脚位的快速检测。
Description
技术领域
本发明涉及电路测试技术领域,具体为集成电路单片机全自动测试方法。
背景技术
集成电路中,随着工艺尺寸的不断减小,芯片工作速度的增加,芯片的引脚越来越多,其间距越来越小。各引脚的信号连续性,电路的电源完整性等设计水平直接影响系统的整体性能。静电放电是造成所有元器件或集成电路系统造成过度电应力破坏的主要原因,同时由于器件的减小,PN结结深变浅,硅化物的引入,使得ESD静电击穿极易发生。应对ESD静电现象除测试时屏蔽静电,改变硬件布局外,芯片制造时一般会在芯片引脚内部设置二极管。
集成电路无论测试电源完整性、信号连续性、二极管是否工作正常,均需要通过测试装置进行检测,保证电路正常,传统的电路检测方法中,一般检测装置通常体积大,不便于进行携带,而且检测程序复杂,检测方法不够方便快捷,操作费时费力,随着集成电路越来越复杂的工艺发展,人工点触式测量往往工作量巨大,难度上升,且容易疏漏,测试存在误差,针对现有技术的不足,本发明提供了集成电路单片机全自动测试方法,以解决上述问题。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了集成电路单片机全自动测试方法,整体的电路检测方法和流程简单,易于携带,装置体积小,并且,检测程序简单,检测方法方便快捷,操作省时省力,提供多种脚位的快速检测,相比于传统的人工采用万用表多次点触式检测方法,工作量小,难度降低,不容易疏漏,测量没有误差,直接通过检测装置显示多种检测结果,满足使用需求。
(二)技术方案
为实现以上目的,本发明通过以下技术方案予以实现:集成电路单片机全自动测试方法,所述集成电路单片机全自动测试方法包括如下步骤:
步骤S1:组装检测装置,接上电源开机进入开机界面;
步骤S2:开机确认测试机自检是否通过,自检PASS才可使用点击OS测试进入下一步,fail则重新操作;
步骤S3:进入下一步界面选择产品测试通道;
步骤S4:点击需要选择的通道数后会进入下测试模式选择,一般选测试所有项目,即所有通道对GND和VDD测二极管及相邻脚短路测试;
步骤S5:选择测所有项目进入脚位二极管对GND扫描;
步骤S6:扫描结果正常点击确定进入下一步,否则排查原因;
步骤S7:点击确定后进入测试界面,显示测试结果。
优选的,所述检测装置包括电路板、信号线接口、单片机电源接口、测试通道接口和显示屏组成,所述电路板用于对信号线接口、单片机电源接口、测试通道接口和显示屏承载,所述显示屏用于显示操作界面和测试数据。
优选的,所述检测装置中的信号线接口连接有分选机信号接头,所述测试通道接口上连接有分选机测试接头,所述分选机测试接头用于对产品检测。
优选的,所述单片机电源接口上连接有电源,所述电源为9V直流电源。
优选的,所述单片机电源接口上设有电源开关,所述电源开关用于控制9V直流电源的开关。
优选的,开机时测试机通道不能接产品引脚,否则会自检fail。
优选的,选择产品测试通道数过程中,最低6PIN,最多40PIN,根据产品脚位数选择,测试机通道处有标记1、20、21、40通道位置,根据选择的通道数确认位置,1是PIN1通道位置标记位,不管选择多少位通道pin1都是1通道。
优选的,在测试装置对GND扫描结果示意图中,1表示结果正常,0表示地脚,2表示开路。
优选的,在测试装置对VDD扫描结果示意图中,1表示结果正常,3表示为VDD电源脚,2表示开路。
该集成电路单片机全自动测试方法,选择测所有项目进入脚位二极管对GND扫描时,产品焊线图如图3所示,像这种多VDD的要用万用表确认芯片内部VDD是否短接一起或者某脚为假VDD,这里用万用表黑表笔接3脚VDD红表笔接1脚能测到正常二极管值而4脚没有,所以这里判定3脚为VDD。
对GND测二极管值方法为,红表笔接2脚(GND),黑表笔接其它脚,另外5个脚都能测到正常的二极管值(表显0.3-0.9为正常值,低于0.3判定为短路,高于0.9判定为开路),测试机扫描结果如图4所示。
对GND扫描结果和万用表测一致,扫描结果2脚0表示GND,扫描结果1表示1、3、4(38)
5(39)、6(40)脚二极管正常,扫描结果正常点击确定进入下一步,否则排查原因。
对VDD测二极管值方法:黑表笔接3脚VDD,对别的脚测二极管值,表显0.3-0.9V为正常值,低于0.3判定为短路,高于0.9判定为开路,万用表测除1、2脚值正常,别的为开路open,测试机扫描结果如图5所示。
本发明公开了集成电路单片机全自动测试方法,其具备的有益效果如下:
1、该集成电路单片机全自动测试方法,整体的电路检测方法和流程简单,易于携带,装置体积小,并且,检测程序简单,检测方法方便快捷,操作省时省力,提供多种脚位的快速检测,相比于传统的人工采用万用表多次点触式检测方法,工作量小,难度降低,不容易疏漏,测量没有误差,直接通过检测装置显示多种检测结果,满足使用需求。
2、该集成电路单片机全自动测试方法,采用自检程序是为了保证程序各个部分状态正常,避免在检测过程中出现不稳定的现象,设置的产品测试通道数方便根据产品的测试通道进行调整,因此保证产品的检测速度快,检测方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明测试结构示意图;
图2为本发明测试流程示意图;
图3为本发明产品焊线检测示意图;
图4为本发明测试装置对GND扫描结果示意图;
图5为本发明测试装置对VDD扫描结果示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请实施例通过提供集成电路单片机全自动测试方法,解决了传统的电路检测方法中,一般检测装置通常体积大,不便于进行携带,而且检测程序复杂,检测方法不够方便快捷,操作费时费力,随着集成电路越来越复杂的工艺发展,人工点触式测量往往工作量巨大,难度上升,且容易疏漏,测试存在误差的问题。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本发明实施例公开集成电路单片机全自动测试方法,根据附图1-5所示,所述集成电路单片机全自动测试方法包括如下步骤:
步骤S1:组装检测装置,接上电源开机进入开机界面;
步骤S2:开机确认测试机自检是否通过,自检PASS才可使用点击OS测试进入下一步,fail则重新操作;
步骤S3:进入下一步界面选择产品测试通道;
步骤S4:点击需要选择的通道数后会进入下测试模式选择,一般选测试所有项目,即所有通道对GND和VDD测二极管及相邻脚短路测试;
步骤S5:选择测所有项目进入脚位二极管对GND扫描;
步骤S6:扫描结果正常点击确定进入下一步,否则排查原因;
步骤S7:点击确定后进入测试界面,显示测试结果。
具体的,所述检测装置包括电路板、信号线接口、单片机电源接口、测试通道接口和显示屏组成,所述电路板用于对信号线接口、单片机电源接口、测试通道接口和显示屏承载,所述显示屏用于显示操作界面和测试数据。
进一步的,所述检测装置中的信号线接口连接有分选机信号接头,所述测试通道接口上连接有分选机测试接头,所述分选机测试接头用于对产品检测。
更进一步的,所述单片机电源接口上连接有电源,所述电源为9V直流电源。
特别公开的,所述单片机电源接口上设有电源开关,所述电源开关用于控制9V直流电源的开关,采用设置的电源开关方便实现对检测装置整体的电源进行切断或供电,保证装置通电断电控制方便。
进一步的,开机时测试机通道不能接产品引脚,否则会自检fail,采用自检程序是为了保证程序各个部分状态正常,避免在检测过程中出现不稳定的现象。
更进一步的,选择产品测试通道数过程中,最低6PIN,最多40PIN,根据产品脚位数选择,测试机通道处有标记1、20、21、40通道位置,根据选择的通道数确认位置,1是PIN1通道位置标记位,不管选择多少位通道pin1都是1通道,设置的产品测试通道数方便根据产品的测试通道进行调整,因此保证产品的检测速度快,检测方便。
具体的,在测试装置对GND扫描结果示意图中,1表示结果正常,0表示地脚,2表示开路,在测试装置对VDD扫描结果示意图中,1表示结果正常,3表示为VDD电源脚,2表示开路,最终的显示结果通过显示屏直观显示,使得电子产品的检测结果观看方便。
该集成电路单片机全自动测试方法,选择测所有项目进入脚位二极管对GND扫描时,产品焊线图如图3所示,像这种多VDD的要用万用表确认芯片内部VDD是否短接一起或者某脚为假VDD,这里用万用表黑表笔接3脚VDD红表笔接1脚能测到正常二极管值而4脚没有,所以这里判定3脚为VDD。
对GND测二极管值方法为,红表笔接2脚(GND),黑表笔接其它脚,另外5个脚都能测到正常的二极管值(表显0.3-0.9为正常值,低于0.3判定为短路,高于0.9判定为开路),测试机扫描结果如图4所示。
对GND扫描结果和万用表测一致,扫描结果2脚0表示GND,扫描结果1表示1、3、4(38)
5(39)、6(40)脚二极管正常,扫描结果正常点击确定进入下一步,否则排查原因。
对VDD测二极管值方法:黑表笔接3脚VDD,对别的脚测二极管值,表显0.3-0.9V为正常值,低于0.3判定为短路,高于0.9判定为开路,万用表测除1、2脚值正常,别的为开路open,测试机扫描结果如图5所示。
该集成电路单片机全自动测试方法,整体的电路检测方法和流程简单,易于携带,装置体积小,并且,检测程序简单,检测方法方便快捷,操作省时省力,提供多种脚位的快速检测,相比于传统的人工采用万用表多次点触式检测方法,工作量小,难度降低,不容易疏漏,测量没有误差,直接通过检测装置显示多种检测结果,满足使用需求。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (9)
1.集成电路单片机全自动测试方法,其特征在于:所述集成电路单片机全自动测试方法包括如下步骤:
步骤S1:组装检测装置,接上电源开机进入开机界面;
步骤S2:开机确认测试机自检是否通过,自检PASS才可使用点击OS测试进入下一步,fail则重新操作;
步骤S3:进入下一步界面选择产品测试通道;
步骤S4:点击需要选择的通道数后会进入下测试模式选择,一般选测试所有项目,即所有通道对GND和VDD测二极管及相邻脚短路测试;
步骤S5:选择测所有项目进入脚位二极管对GND扫描;
步骤S6:扫描结果正常点击确定进入下一步,否则排查原因;
步骤S7:点击确定后进入测试界面,显示测试结果。
2.根据权利要求1所述的集成电路单片机全自动测试方法,其特征在于:所述检测装置包括电路板、信号线接口、单片机电源接口、测试通道接口和显示屏组成,所述电路板用于对信号线接口、单片机电源接口、测试通道接口和显示屏承载,所述显示屏用于显示操作界面和测试数据。
3.根据权利要求2所述的集成电路单片机全自动测试方法,其特征在于:所述检测装置中的信号线接口连接有分选机信号接头,所述测试通道接口上连接有分选机测试接头,所述分选机测试接头用于对产品检测。
4.根据权利要求2所述的集成电路单片机全自动测试方法,其特征在于:所述单片机电源接口上连接有电源,所述电源为9V直流电源。
5.根据权利要求4所述的集成电路单片机全自动测试方法,其特征在于:所述单片机电源接口上设有电源开关,所述电源开关用于控制9V直流电源的开关。
6.根据权利要求1所述的集成电路单片机全自动测试方法,其特征在于:开机时测试机通道不能接产品引脚,否则会自检fail。
7.根据权利要求1所述的集成电路单片机全自动测试方法,其特征在于:选择产品测试通道数过程中,最低6PIN,最多40PIN,根据产品脚位数选择,测试机通道处有标记1、20、21、40通道位置,根据选择的通道数确认位置,1是PIN1通道位置标记位,不管选择多少位通道pin1都是1通道。
8.根据权利要求7所述的集成电路单片机全自动测试方法,其特征在于:在测试装置对GND扫描结果示意图中,1表示结果正常,0表示地脚,2表示开路。
9.根据权利要求7所述的集成电路单片机全自动测试方法,其特征在于:在测试装置对VDD扫描结果示意图中,1表示结果正常,3表示为VDD电源脚,2表示开路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311610464.XA CN120064926A (zh) | 2023-11-29 | 2023-11-29 | 集成电路单片机全自动测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311610464.XA CN120064926A (zh) | 2023-11-29 | 2023-11-29 | 集成电路单片机全自动测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN120064926A true CN120064926A (zh) | 2025-05-30 |
Family
ID=95784480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311610464.XA Pending CN120064926A (zh) | 2023-11-29 | 2023-11-29 | 集成电路单片机全自动测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN120064926A (zh) |
-
2023
- 2023-11-29 CN CN202311610464.XA patent/CN120064926A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI744511B (zh) | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 | |
| CN108037444A (zh) | Gnss pcba自动化测试系统及其应用方法 | |
| JP7556028B2 (ja) | プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品 | |
| JP2018170418A5 (zh) | ||
| CN110579701A (zh) | 一种集成芯片的引脚连通性的检测方法 | |
| US10725098B2 (en) | System and method for efficient electrostatic discharge testing and analysis | |
| US11493549B2 (en) | System and method for performing loopback test on PCIe interface | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| KR101866427B1 (ko) | 반도체 소자용 테스트 소켓의 검사장치 | |
| CN120064926A (zh) | 集成电路单片机全自动测试方法 | |
| CN221007789U (zh) | 一种fpga核心板io口检测电路和检测工装 | |
| CN115078973A (zh) | 一种验证晶圆测试图谱中数据准确性的方法 | |
| CN115267493A (zh) | 引脚状态检测装置、方法和编程器 | |
| TWI441019B (zh) | 電路板檢測方法及其檢測系統 | |
| CN102478623A (zh) | 待测单元的测试方法 | |
| CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
| CN110570897B (zh) | 存储器检测系统、存储器检测方法及错误映射表建立方法 | |
| CN104038380A (zh) | 服务器主板检测系统及方法 | |
| CN119044819A (zh) | 芯片引脚的测试方法、系统、装置、电子设备及存储介质 | |
| US20070113136A1 (en) | Detection rate calculation method of test pattern, recording medium, and detection rate calculation apparatus of test pattern | |
| CN120469844B (zh) | 服务器故障排查方法、设备、存储介质和程序产品 | |
| US9939488B2 (en) | Field triage of EOS failures in semiconductor devices | |
| JP3112263B2 (ja) | 配線ショート箇所検出方法及びその検査装置 | |
| KR20230140710A (ko) | 반도체 칩 진단 시스템 및 그 방법 | |
| TW201430556A (zh) | 擴充卡檢測治具、擴充卡檢測系統及其擴充卡檢測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |