CN1294619C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1294619C CN1294619C CNB021409307A CN02140930A CN1294619C CN 1294619 C CN1294619 C CN 1294619C CN B021409307 A CNB021409307 A CN B021409307A CN 02140930 A CN02140930 A CN 02140930A CN 1294619 C CN1294619 C CN 1294619C
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- ground floor
- film
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10P95/90—
-
- H10P14/2901—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
-
- H10P14/3411—
-
- H10P14/3802—
-
- H10P14/3806—
-
- H10P14/3808—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
-
- H10P14/24—
-
- H10P14/3454—
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明的目的是提高结晶半导体薄膜的取向比,这种半导体薄膜是通过让非晶半导体薄膜结晶,同时将玻璃这种不太耐热的材料用作基底获得的,从而利用结晶半导体薄膜提供跟单晶器件具有同样高质量的半导体器件。在基底上形成第一层结晶半导体薄膜和第二层结晶半导体薄膜,它们一起构成一层结晶半导体。第一层和第二层结晶半导体薄膜是具有多个晶粒聚集在一起的多晶体。
Description
技术领域
本发明涉及晶体结构的半导体薄膜、用它做成的半导体器件以及制造这些器件的方法,具体而言,涉及具有良好结晶度,具有单一晶体取向的半导体薄膜、利用它制作的半导体器件以及制造这些器件的方法。
背景技术
有一种技术叫做激光退火技术,用于让玻璃之类的绝缘基底上形成的非晶硅薄膜结晶。在这种激光退火技术里,将能量为大约100-500mJ/cm2的激光照射在非晶硅薄膜上,从而实现结晶。
为了让非晶硅结晶,需要将它加热到600摄氏度或者更高。但是激光工艺具有一种良好的特性,那就是它能够使非晶硅薄膜结晶,同时将基底保持为接近室温。这里的激光器是固体激光器,以激发物激光器或者YAG激光器为代表。不管怎样,由于光束大小有限,大面积基底的处理需要进行光束扫描。因此,在连接处结晶度会发生变化,无法获得均匀的晶体。与此同时,进行激光退火处理的时候因为激光振荡器的输出不稳定而很难获得均匀晶体。这种晶体质量的变化会影响薄膜晶体管(以后叫做TFT)的特性。
另一方面,公开的第7-231100号日本专利、公开的第7-130652号日本专利、公开的第8-78329号日本专利等等公开了一种技术,这种技术利用催化剂元素加速非晶硅薄膜结晶,在450-650摄氏度的温度下进行加热处理,在部分或者全部非晶硅薄膜上引起结晶,还用比这一温度高的温度获得大颗粒的结晶硅薄膜。
为了获得高质量的结晶硅薄膜,除了增大晶粒尺寸外,还应该控制晶体方向。人们认为在激光退火工艺里,在非晶硅薄膜和基底之间的交界面上自发地形成晶核,在此基础之上发生结晶。用X射线衍射技术分析晶体结构的时候发现,用这种方法形成的结晶硅薄膜通常在(111)、(220)、(311)等处出现衍射峰。已经证实它是一种多晶体,具有各种取向。在这种多晶体里,一个一个的晶体颗粒落在任意晶体面上。在这种情况下,晶体落在(111)晶面上的概率最大,在这个结晶面上,界面能量最小,跟下面的二氧化硅一样。
如果利用加速硅结晶的催化剂元素在非晶硅薄膜中引发结晶,形成的就是低于自发形成结晶核的温度的时候引入的元素的硅化物,导致在这种硅化物上面形成晶体生长。例如,下面形成的NiSi2没有一种特定的取向。但是,如果非晶半导体薄膜的厚度下降到200纳米甚至更薄,那么基本上只允许在平行于基底表面的方向上生长。在这种情况下,在NiSi2和结晶硅(111)面之间的界面能量最小。这样,跟结晶硅薄膜表面平行的面是一个(110)面,在最佳取向的晶格面上。跟基底表面平行的一个方向上晶体生长成柱体形状的地方,在沿着柱状晶体轴线的方向上有一个自由度。这样,取向不是总在(110)面上,沉积同样发生在其它晶格面上。但是(110)面上的总取向百分比仍然小于20%。
如果取向比很低,在不同取向的晶体互相交错的地方几乎不可能在晶体的边界保持晶格连续性。很容易假设会形成许多不饱和键。晶粒边界上不饱和键的作用是作为一个复合中心或者捕获中心,减弱载流子(电子/空洞)输运特性。结果,由于晶体缺陷中的复合或者捕获,载流子会消失,用这种结晶半导体薄膜无法获得很高的迁移率。
公开的第2000-114172号日本专利公开了一种技术,通过在硅薄膜中添加适当量的锗进行结晶,提高晶体取向比。这篇专利文献说明获得的半导体薄膜基本上可以被看作一种单晶,它具有这样的结晶度,使得每一个晶体颗粒都在一个平面内,尽管它是多个晶体颗粒聚集形成的半导体。但是为了获得它,除了锗以外,还需要在900-1200摄氏度的温度下进行热处理。
通过这种方式,可以通过在超过900摄氏度的高温下进行热处理来提高晶体质量。但是在耐热能力较差的玻璃基底上形成的结晶硅薄膜不能采用这种热处理。还有,即使通过添加锗提高了取向比,跟氢的化合能力较低的锗不容易氢化。也就是说,氢化处理不能补偿锗引出的不饱和键。
本发明的一个目的是提供装置用来解决上述问题,通过利用玻璃这种不太耐热的基底,对非晶半导体薄膜进行结晶处理,提高结晶半导体薄膜的取向比,从而利用跟单晶一样高质量的结晶半导体薄膜,获得半导体器件。
发明内容
为了解决上述问题,本发明形成第一层结晶半导体薄膜,它包括第一种和第二种元素,具有很强的晶体取向,依赖于一种晶体取向,在第一种元素的基础之上形成具有很高取向比的第二层结晶半导体。第二种元素用于提高取向比。为了获得高质量的结晶半导体薄膜和利用它制作的半导体器件,可以使用只有第一种元素的结晶半导体薄膜。从这一点上看,本发明具有以下结构。
本发明将具有绝缘表面的基底上形成的第一层非晶半导体薄膜进行结晶处理,然后在它上面沉积第二层非晶半导体薄膜,并让它结晶。第二层非晶半导体薄膜是外延结晶的,具体取决于下面第一层结晶半导体薄膜的晶体特性。
因此,第一层结晶半导体薄膜的结晶度是一个重要的特性参数。增强第一层结晶半导体薄膜取向的装置包括利用一种非晶半导体薄膜,它包括跟占据硅0.1-10原子百分比的锗,还包括催化剂元素,用来加速非晶半导体薄膜的结晶。
加速结晶的元素(催化剂元素)包括从Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中选择出来的一种或者多种。与此同时,形成厚度为10纳米到200纳米的非晶半导体薄膜。在非晶硅薄膜中添加金属元素并且进行热处理,就会形成硅和金属元素的化合物(硅化物)。将它进行扩散实现结晶。添加到非晶硅薄膜中的锗没有跟这一化合物反应,存在于它周围,导致局部应变。这一应变会增大晶核的临界半径,降低晶核密度,限制晶体取向。
人们在实验中发现,要这样做所需要的锗的密度可以占据硅0.1原子百分比或者更大,以及10原子百分比或者更小,最好是1原子百分比或者更大,以及5原子百分比或者更小。如果锗的密度超过上限,就作为硅和锗的合金自发地形成晶核(形成结晶核而不管添加了金属元素的化合物),从而无法提高所得多晶半导体薄膜中的取向比。与此同时,如果低于下限,就不能形成足够的应变,同样不能提高取向比。
添加了锗的非晶硅薄膜是利用间歇或者脉冲放电采用等离子体CVD工艺形成的。间歇或者脉冲放电是利用10Hz-10kHz的重复频率调制振荡频率为1-120MHz,最好是13.56-60MHz的射频功率,然后将它提供给阴极形成的。一个重复周期里射频功率所占的时间,也就是工作比,为1-50%。
通过这种间歇或者脉冲放电,选中的是非晶半导体薄膜沉积过程中的一种原子团(在这里叫做电中性、化学活性原子或者分子),从而能够用寿命较长的原子团来生长薄膜。例如,在放电空间里分解SiH4的时候,会产生各种原子团或者离子。这些原子团重复产生和消失反应。在稳定地维持的放电过程中,原子团保持恒定比例。但是如果间歇放电或者脉冲放电存在一个放电终止时刻,由于原子团或者离子之间存在寿命差别,只有长寿命的原子团被提供给薄膜沉积表面,对薄膜的沉积起作用。
选择长寿命原子团的原因是要钝化薄膜生长表面。锗适合用于扩散在非晶硅薄膜里。因为锗的来源,GeH4的分解能比SiH4的分解能低,如果在同样的电源下分解,会产生原子锗,因为气相或者表面反应而形成锗簇。按照以上晶体生长模型,因为最好是用锗来进行扩散,因此需要间歇放电,以免产生簇。
当非晶半导体薄膜结晶的时候,薄膜体积由于原子重新排列而缩小。结果,在基底上形成的多晶半导体薄膜产生很强的应力。但是,通过在硅中包括进原子半径范围在0.1原子百分比或者更大,以及10原子百分比或者更小,最好是1原子百分比或者更大和5原子百分比或者更小,这样的锗,结晶过程中造成的体积收缩就能得到抑制,从而减小产生的内部应力。在这种情况下,为了整个薄膜均匀,锗最好是处于扩散状态。
但是跟硅相比,锗具有更大的原子半径。包括在硅里的时候,这一点导致晶体中出现应变。与此同时,因为锗很难补偿氢化产生的缺陷,因此结晶以后的密度降低到一个很低的值,这一点是需要的。具体而言,利用的是包括硅和锗的半导体进行熔融固化的时候锗会发生分离这一现象。利用激光照射很容易熔融固化这种半导体薄膜。有锗分离的高密度锗区域可以通过化学腐蚀或者化学机械抛光去掉,降低第一层结晶半导体薄膜的厚度。最好是利用包括氟化氢的溶液处理第一层结晶半导体薄膜的表面,形成清洁的表面,然后在它上面沉积第二层非晶半导体薄膜。但是,构成空气的元素,比方说吸收的氧气、碳和氮,有可能留在表面上。
通过这种方式,在取向比很高的第一层结晶半导体薄膜上形成第二层非晶半导体薄膜,用加热工艺进行结晶,比方说利用熔炉退火或者快速热退火(RTA)或者激光照射。允许晶体在同一个取向面上生长,具体情况取决于下面的晶体取向。
如上所述,本发明中制造半导体器件的方法包括以下步骤:形成第一层非晶半导体薄膜,包括占据硅0.1-10原子百分比的锗;添加一种元素,这种元素对于第一层非晶半导体薄膜的结晶具有催化作用;接下来在惰性气体里用热处理进行第一次结晶,然后在氧化气体里利用激光照射进行第二次结晶,形成第一层结晶半导体薄膜;在第一层结晶半导体薄膜表面上去掉预定厚度;然后在第一层结晶半导体薄膜上的硅上面形成第二层非晶半导体薄膜;在惰性气体里让第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
另一种结构包括以下步骤:形成第一层非晶半导体薄膜,其中的锗占据硅0.1-10原子百分比;在第一层非晶半导体薄膜上添加具有结晶催化作用的一种元素;然后在惰性气体中通过加热处理进行第一次结晶,在氧化气体中用激光照射进行第二次结晶,形成第一层结晶半导体薄膜;在第一层结晶半导体薄膜表面去掉预定厚度;按照顺序多次重复第一个结晶过程、第二个结晶过程和腐蚀过程;在第一层结晶半导体薄膜上的硅上面形成第二层非晶半导体薄膜;在惰性气体中让第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
去掉第一层结晶半导体薄膜预定厚度的方式可以是湿腐蚀、干腐蚀和化学机械抛光中的任意一种。如果采用湿腐蚀方法,可以利用包括HNO3、HF、CH3COOH和Br2的腐蚀溶液,或者是包括HNO3、HF、CH3COOH和I2的腐蚀溶液。
与此同时,通过消气处理去掉第一层非晶半导体薄膜结晶的时候使用的催化剂元素。消气处理可以在第二次结晶以后进行,或者在形成第二层结晶半导体薄膜以后进行。
获得的结晶半导体层有:在跟包括硅和锗的第一层结晶半导体薄膜紧密接触的硅的基础之上的第二层结晶半导体薄膜;其中第一层结晶半导体薄膜具有30%或者更大取向比的(101)面,第二层结晶半导体薄膜具有20%或者更大的(101)面取向比。与此同时,第一层结晶半导体薄膜中锗的密度为1×1020/cm3或者更小,第二层结晶半导体薄膜中锗的密度为1×1019/cm3或者更小。还有,获得一层结晶半导体,其中第一层结晶半导体薄膜和第二层结晶半导体薄膜的晶体取向比相同,都是60%或者更高。
与此同时,本发明在基底上形成取向比很高的第一层结晶半导体薄膜,在它上面形成一层非晶硅薄膜,作为第二层半导体。通过激光照射结晶,在第一层结晶半导体高取向比的影响下,获得具有很高取向比的一层半导体。第一层半导体采用硅-锗(Si1-xGex)薄膜。
通过在等离子体CVD工艺形成的Si1-xGex(x=0.001-0.05)薄膜中添加一种催化剂元素,在它上面进行加热,获得在同一个面内具有很高取向比的Si1-xGex薄膜。通过添加催化剂元素和热处理获得的第一层结晶半导体(结晶Si1-xGex薄膜)具有很高的(110)面取向比。
然后,在第一层结晶半导体上形成一层非晶硅薄膜,作为第二层半导体,并且用激光照射它。此时,第一层结晶半导体的取向对第二层半导体(非晶硅薄膜)的晶体取向有影响,从而获得具有很高(110)面取向比的一层结晶半导体薄膜。将第一层结晶半导体用作第二层半导体结晶过程中的种子(核),就能够形成具有很高取向比的结晶半导体层。
由于用于形成第一层结晶半导体,并且留在这层半导体中的催化剂元素有可能对利用这一层半导体制作的TFT的特性具有不良影响,因此要从这层半导体上去掉催化剂元素。
在第二层半导体上形成一个消气处理区。顺便提一句,在形成消气处理区以前,可以采用一层化学氧化物薄膜,利用臭氧溶液对它进行处理,可以将它用作第二层半导体上的隔离层。在隔离层上,通过溅射或者等离子体CVD处理形成一层半导体作为消气处理区。顺便提一句,由于以后要通过腐蚀去掉,消气处理区最好采用低密度的薄膜,比方说非晶硅薄膜,相对于结晶半导体层具有很高的选择余地。
因此,在消气处理区中添加一种惰性气体元素。这种惰性气体元素可以采用He、Ne、Ar、Kr和Xe中的一种或者多种。顺便提一句,形成消气处理区半导体层的时候,惰性气体就能够形成一个消气处理区,如果它被引入这一层半导体。
下一步,通过加热处理将催化剂元素移动到消气处理区。加热方法可以是利用光的热量加热、利用加热了的惰性气体加热以及利用熔炉加热。通过加热进行消气处理,催化剂元素被移动到消气处理区里,从而将这层半导体中催化剂元素的密度减小到1×1017/cm3或者更小。消气处理过程结束以后,去掉消气处理区。
通过这种方式,形成具有很高取向比的第一层结晶半导体,在它上面形成第二层半导体,接下来用激光照射,进行结晶处理。由于这一点,在第一层结晶半导体取向的影响下,可以将第二层半导体做进具有很高取向比的结晶半导体层里。
在本发明的一个方面,提供了一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,形成第一层结晶半导体薄膜;
通过腐蚀降低第一层结晶半导体薄膜的厚度;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中使第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,形成第一层结晶半导体薄膜;
通过腐蚀降低第一层结晶半导体薄膜的厚度;
按顺序多次重复第一结晶处理、第二结晶处理和腐蚀处理;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中让第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,形成第一层结晶半导体薄膜;
通过化学机械抛光降低第一层结晶半导体薄膜的厚度;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中让第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,形成第一层结晶半导体薄膜;
通过化学机械抛光降低第一层结晶半导体薄膜的厚度;
按顺序多次重复第一结晶处理、第二结晶处理和化学机械抛光;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中让第二层非晶半导体薄膜结晶,形成第二层结晶半导体薄膜。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
将催化剂元素添加到第一层半导体中;
通过加热处理让第一层半导体结晶,形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射处理;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;
对第二层半导体进行第二激光照射处理,形成第二层结晶半导体;
在第二层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包括的催化剂元素移动到消气处理区里;和
去掉消气处理区。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
在第一层半导体上形成有开孔的模板绝缘薄膜;
有选择地给第一层半导体添加催化剂;
通过加热处理让第一层半导体结晶,形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射处理;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;
对第二层半导体进行第二激光照射处理,形成第二层结晶半导体;
在第二层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区里;和
去掉消气处理区。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
给第一层半导体添加催化剂;
通过加热处理让第一层半导体结晶,形成第一层结晶半导体;
在氧化气体对第一层结晶半导体进行第一激光照射处理;
在第一层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区里;
去掉消气处理区;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
第一层结晶半导体上形成第二层半导体;和
对第二层半导体进行第二激光照射处理。
在本发明的另一个方面,提供了一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
在第一层半导体上形成有开孔的模板绝缘薄膜;
有选择地给第一层半导体添加催化剂;
通过加热处理让第一层半导体结晶,形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射处理;
在第一层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区里;
去掉消气处理区;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;和
对第二层半导体进行第二激光照射处理。
在本发明的另一个方面,提供了一种半导体器件,包括:
包括锗和硅的第一层半导体;和
包括硅的第二层半导体,位于第一层半导体上;
其中第一层半导体有一个(101)面取向比为30%或者更大的半导体区域。
在本发明的另一个方面,提供了一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括跟第一层结晶半导体薄膜紧密接触的硅的第二层结晶半导体薄膜;
其中第一层结晶半导体薄膜的(101)面取向比为30%或者更大。
在本发明的另一个方面,提供了一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第二层结晶半导体薄膜的(101)面取向比为20%或者更大。
在本发明的另一个方面,提供了一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第一层结晶半导体薄膜的(101)面取向比为30%或者更大,第二层结晶半导体薄膜的(101)面取向比为20%或者更大。
在本发明的另一个方面,提供了一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第一层结晶半导体薄膜包括浓度为1×1020/cm3或者更低的锗。
附图说明
图1是本发明一个实施方案的一个剖面图;
图2A和2B是说明相邻晶核间距的一个的累计频率图;
图3说明添加的GeH4的量跟结晶核密度之间的关系;
图4说明激光退火前后第一层结晶半导体薄膜中锗的密度分布;
图5说明用于本发明的等离子体CVD装置的结构;
图6A-6F说明本发明中结晶半导体薄膜的制作工艺;
图7A-7C说明本发明中结晶半导体薄膜的制作工艺;
图8A-8D说明本发明中结晶半导体薄膜的制作工艺;
图9A-9C说明本发明中结晶半导体薄膜的制作工艺;
图10A-10E说明本发明中TFT的制作工艺;
图11说明有源阵列基底的结构;
图12说明有源阵列基底的电路结构;
图13A和13B说明采用发光元件的有源阵列显示器的像素结构;
图14说明包括锗的结晶半导体薄膜的拉曼谱;
图15A和15B是EBSP结晶半导体薄膜表面的观察结果;
图16A和16B是说明采用发光元件的有源阵列显示器的电路图;
图17A和17B是采用发光元件的有源阵列显示器的顶视图和剖面图;
图18A-18F是电器实例;
图19A-19D是投影仪的一个实例;
图20A-20C是电器的一个实例;
图21A-21E说明本发明的一个实施方案;
图22A-22B说明本发明的一个实施方案;
图23说明EBSP的观察结果;
图24说明EBSP的观察结果;
图25A-25D说明利用本发明如何制作TFT;
图26A-26D说明利用本发明如何制作TFT;
图27A-27C说明利用本发明如何制作TFT;
图28A-28C说明利用本发明如何制作TFT;
图29说明应用本发明的一个实例;
图30说明本发明的一个应用实例;
图31A-31E说明本发明的一个应用实例;
图32A-32B说明本发明的一个应用实例;
图33A-33G说明本发明的一个应用实例;
图34A-34G说明本发明的一个应用实例;
图35说明本发明的一个应用实例;
图36说明发光器件的一个实例;
图37A和37B说明发光器件的一个实例;
图38A-38F说明本发明的一个应用实例;
图39A-39E说明本发明的一个应用实例;
图40A-40F说明本发明的一个应用实例;
图41A-41D说明本发明的一个应用实例。
具体实施方式
实施方案1
本发明中要获得的具有很高(101)面取向比的结晶半导体层的特征在于包括多层硅基半导体薄膜。在典型实施方案中,这层结晶半导体是利用硅上面包括锗的第一层结晶半导体薄膜以及硅上面的第二层半导体薄膜形成的。第一层结晶半导体薄膜是通过在绝缘体表面形成第一层非晶半导体薄膜,然后通过添加催化剂元素加速结晶对它进行结晶处理形成的。第二层结晶半导体薄膜是通过在第一层结晶半导体薄膜上形成第二层非晶半导体薄膜,然后在它上面通过热处理或者激光照射外延生长出晶体来形成的。
图1说明本发明中结晶半导体层的结构。在基底101上形成阻挡层102,在它上面形成第一层结晶半导体薄膜103和第二层结晶半导体薄膜104。它们一起构成一层结晶半导体。第一层和第二层结晶半导体薄膜是聚集了多个晶粒的多晶体。但是,晶粒以30%或者更高,最好是80%或者更高的(101)面取向对齐。根据第一层结晶半导体薄膜中晶粒面的取向,第二层结晶半导体薄膜的面取向以60%或者更高的概率在同一方向上对齐。换句话说,在第一层结晶半导体薄膜的晶体上外延生长出第二层结晶半导体薄膜。图1用不同的阴影说明一颗一颗的晶粒,以便说明第一层和第二层半导体薄膜上晶粒在同一取向上的形成方式。
形成这种结晶半导体层的基底是硼硅酸铝玻璃或者硼硅酸钡玻璃。除了这些以外,这一基底也可以采用在表面上用绝缘薄膜形成的石英、硅、锗、镓或者砷半导体基底。
如果采用玻璃基底,就在半导体薄膜和玻璃基底之间用氮化硅、氧化硅、氮氧化硅形成一个阻挡层。这样就能够防止玻璃基底中包括的碱金属元素之类杂质元素扩散到半导体薄膜中去。在一个优选实例中,阻挡层是利用SiH4、N2O和NH3活性气体通过等离子体CVD工艺形成的氮氧化硅薄膜,或者是利用SiH4、NH3和N2的活性气体形成的氮化硅薄膜。阻挡层的厚度为20-200纳米。
阻挡层表面上形成的第一层非晶半导体薄膜是添加了0.1-10原子百分比,最好是1-5原子百分比锗的硅。锗的含量可以通过混合用作典型活性气体的SiH4和GeH4来加以调整。除了这些以外,可以采用的活性气体包括Si2H6、SiF4、GeF4等等,可以用它们适当的组合。第一层非晶半导体包括氮和密度小于5×1018/cm3的碳,以及密度小于1×1018/cm3的氧。这样做是为了防止在非晶半导体薄膜的结晶过程中,或者形成结晶半导体薄膜的过程中,对电特性产生不利影响。
在形成第一层非晶半导体薄膜的过程中,可以采用各种薄膜形成方法,包括等离子体CVD工艺、低压CVD工艺和溅射工艺。如果将等离子体CVD工艺作为典型的薄膜形成方法,最好是将SiH4和GeH4的活性气体或者SiH4和用GeH4稀释的H2的活性气体引入反应室,在重复频率为10Hz-100kHz的1-200MHz射频放电的间歇放电情况下进行沉积。通过间歇放电,能够在径向生长形成均匀性更好的涂敷层薄膜。非晶半导体薄膜的沉积厚度为20-100纳米。
如果采用低压CVD工艺,就可以采用类似的活性气体。最好用He稀释这一活性气体,在400-500摄氏度的温度下在基底上沉积一层非晶半导体薄膜。无论如何,本发明采用的气体是一种高纯度的气体,以便减少氧、氮、碳这些杂质元素混杂在沉积的非晶半导体薄膜里。
在结晶过程中,将一种加速非晶半导体薄膜结晶的一种元素(催化剂元素)引入第一层非晶半导体薄膜的表面。该元素是Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或者多种元素。在本说明书中描述的本发明的任意一个实施方案中,这些元素都可以用来加速非晶硅薄膜中的结晶。尽管通常都是采用具有相似效应的元素,镍。
将这一元素引入第二层非晶半导体薄膜的整个表面,或者第一层非晶半导体薄膜的整个表面,或者第二层非晶半导体薄膜上适当表面点中的缝隙或者非连续表面。在后一种情形里,最好在非晶半导体薄膜上形成一层绝缘薄膜,从而可以通过在绝缘薄膜中提供开孔来引入这一元素。这个开孔,虽然尺寸有限,但是它的宽度能够达到10-40微米。纵向长度可以任意确定,也就是从几十微米到几十厘米。
对引入这种元素的方法没有特别限制,只要这一技术是用来制作表面或者非晶半导体薄膜中包括这种元素的薄膜。例如,可以采用溅射工艺、沉积工艺、等离子体处理法(包括等离子体CVD工艺)、吸气工艺或者利用金属盐溶液的方法。等离子体处理方法采用惰性气体辉光放电中阴极溅射的元素。与此同时,采用金属盐溶液的方法很简单,因为能够很容易地调整元素密度。
金属盐可以是各种盐。溶剂可以是水、酒精、乙醛、醚,也可以是这些有机溶剂跟水的混合物。还有,金属盐完全溶解的方法也没有限制,但是这种方法可以使金属盐部分或者全部处于悬浮状态。不管采用什么方法,这一元素总是扩散在非晶半导体薄膜的表面上。
采用任意方法引入加速硅结晶的元素以后,利用这一元素让非晶半导体薄膜结晶。除了采用退火熔炉的加热工艺以外,结晶工艺还可以是RTA工艺。RTA工艺中的加热装置可以是卤素灯之类的辐射加热,也可以是利用加热气体加热半导体薄膜的装置。在RTA工艺中,加热温度是600-750摄氏度,因为加热过程只持续很短的时间。与此同时,如果采用退火熔炉,加热处理就是在500-600摄氏度中保持1-12个小时。加热可以在空气中进行,也可以在氢气中进行,但是最好是在氮气或者惰性气体中进行。
然后,通过强光照射,比如激光、紫外射线或者红外射线照射,进一步提高结晶度。只用加热工艺能够获得最好朝向{101}的结晶半导体薄膜。但是,在加热过程以后最好是用激光这样的强光进行照射。加热以后,激光退火能够修复晶粒边界上留下的晶体缺陷。这是提高晶体质量的一种有效措施。
激光退火处理采用气体激光器,比方说激发物或者氩激光器,波长在400纳米或者更短,或者是采用YAG、YVO4、YA1O3和YLF激光器这样的二次到四次谐波固体激光器。例如,在半导体能带间跃变的吸收带内使用Nd:YAG激光器的二次谐波,532纳米。激光器本身可以是脉冲调制激光器,也可以是连续振荡激光器。激光聚焦在光学系统形成的一条直线上或者一个点上,以100-700mJ/cm2的能量密度进行照射。用这样汇聚的激光在基底的预定区域扫描,从而实现这一过程。如果用卤素灯、氙灯、水银灯、金属卤化物灯或者激发物发光灯等光源取代激光,能够获得同样的效果。
连续振荡激光器的实例有连续振荡模式的YVO4激光振荡器。它5-10W的二次谐波(波长为532纳米)输出聚焦成线状激光,光学系统的长宽比为10或者更大。此外还要进行聚焦,从而在长度方向均匀地分布能量密度,以10-200厘米每秒的速度进行扫描,进行结晶处理。均匀能量密度分布不排除恒定分布:允许能量密度分布有±10%的偏差。
按照以上工艺获得(101)面上具有很高取向比的第一层结晶半导体薄膜的机制如下。
在脱氢过程中第一层非晶半导体薄膜中引进的催化剂元素在非晶半导体中迅速扩散。然后出现非均匀晶核。有关元素跟硅发生反应形成硅化物。它最终成为结晶核,在以后的晶体生长过程中起作用。例如,如果采用镍,就形成硅化镍(以后写成NiSi2)。在第一层非晶半导体薄膜里,因为锗在NiSi2固体中不那么容易溶解,所以会形成核,同时将锗排挤到第一层非晶半导体薄膜的边缘。
NiSi2没有特定的取向。但是只允许它在平行于基底表面的方向上生长,在这种情况下第一层非晶半导体薄膜的厚度为20-100纳米。此时,因为界面能量在NiSi2和结晶半导体(111)面之间的界面上最小,所以跟结晶半导体薄膜的表面平行的平面是一个(110)面。在这个晶格面上出现最佳取向。如果晶体在跟形成柱形生长的基底表面平行的方向上生长,在柱形晶体的方向上就有一个自由度。因此,取向并不总是在(110)面上。沉淀也发生在其它晶格面上。
从NiSi2可以看出,只在周围非晶区域里存在,具有很大原子半径的锗会产生很大的应变(张应力)。应力能量使得结晶核的临界半径增大。此外,应变(压应力)大概会限制结晶和取向,从而提高特定晶面上(具体而言就是(101)面)的取向比。
NiSi2具有荧石的结构,其中在钻石结构的硅晶格之间有镍原子。如果NiSi2中的镍原子消失,就留下硅晶体结构。一系列的实验发现这些镍原子向非晶半导体方向挪动。这可以被看成是因为非晶半导体中的固溶度高于结晶半导体中的固溶度。因此可以勾画出一个模型,其中如果将镍从非晶半导体中挪走,就形成结晶半导体。因此,在第一层非晶半导体薄膜中,通过加热工艺在(101)面上生长出具有很高取向比的晶体。
如果非晶半导体包括0.1-10原子百分比的锗,晶体的核密度就下降。图2A和2B是添加GeH4的实验结果,取决于相邻晶核之间的距离,它的累计频率画在垂直轴上。图2A是将具有3ppm镍醋酸纤维的溶液用作加速硅结晶的元素的结果。图2B画出了1ppm的结果。GeH4的添加量意味着相应地提高非晶半导体薄膜中包括的锗的浓度。图2A和2B的结果同时说明相邻结晶核之间的距离随着GeH4添加量的增加而增加。在这一结果的基础之上,图3说明晶核密度随GeH4添加量的变化。这张图说明晶核密度随着GeH4添加量的增加而下降。这一结论正好支持以前的讨论,也就是非晶半导体薄膜中存在锗会增大结晶核的临界半径。
锗的密度是否合适可以从形成的结晶半导体薄膜的特性来评估。图14给出了拉曼谱分析数据,其中在沉积过程中改变了GeH4的流速。通过SIMS发现在GeH4的流速为5SCCM的时候,锗的含量是1.5原子百分比,在10SCCM的时候3原子百分比,30SCCM的时候11原子百分比。但是从拉曼谱可以看出当锗的密度增大的时候,峰的位置朝低频方向移动。单晶硅中520.7cm-1的偏移代表晶体应变,其中的应变随着锗的含量增加而增大。至于没有添加GeH4薄膜的516cm-1,5SCCM的时候515cm-1,10SCCM的时候514cm-1。因此,在30SCCM的时候偏离达到了506cm-1。所以,从晶体应变的角度可以看出,锗的最大含量是10原子百分比或者更小,最好是5原子百分比或者更小。
利用激光退火通过熔融状态固化一次,会提高晶体取向比,熔点较低的锗聚集到薄膜的表面上。图4是固相生长以后以及激光退火以后锗密度分布的SMIS测量结果,它说明激光退火以后锗的密度增大到接近表面密度。因此,锗密度的下降在薄膜中得到证实。可以证实锗似乎聚集到了薄膜表面上。
可以认为,锗能够有效地提高上述晶体中的硅晶体取向比。但是,锗的存在会导致缺陷出现。这些缺陷来源于硅网络的不规则性,还来源于氢没有充分补偿锗本身这一事实。
如图4所示,由于锗在激光退火以后聚集到表面上,这一装置能够用来通过腐蚀去掉高密度层。可以用包括HNO3、HF、CH3COOH和Br2(叫做CP-4)或者HNO3、HF、CH3COOH和I2(叫做CP-8)的腐蚀溶液进行腐蚀。除此以外,还可以采用Secco溶液、达什溶液之类。
与此同时,通过多次重复激光退火和腐蚀过程,可以进一步降低第一层结晶半导体薄膜中锗的密度,同时保持晶体取向不变。当然,第一层结晶半导体薄膜中的厚度会减小。但是,在50纳米厚的薄膜上一刹那间腐蚀掉5纳米能够将剩余锗的密度降低到1×1021/cm3或者更低。
在这以后利用沉积技术,比方说等离子体CVD或者低压CVD工艺,在第一层结晶半导体薄膜上形成第二层非晶半导体薄膜。第二层非晶半导体薄膜是硅上面的半导体薄膜,通常是通过非晶硅薄膜形成的。第二层非晶半导体薄膜的厚度是10-100纳米,最好是30-60纳米。第一层结晶半导体薄膜表面被氟化氢去掉一层氧化物薄膜。但是在这一过程里,氧、碳之类的附着元素由于空气而保留在薄膜表面上。它们维持在界面中。
第二层非晶半导体薄膜通过加热处理或者激光退火而结晶。这一结晶是通过外延生长来完成的,它跟下面的晶体有关。也就是说,能够获得具有很高取向比的结晶半导体层而不影响下面层的取向。
下面给出本发明中形成结晶半导体层的一个方法实例。形成第一层非晶半导体薄膜的活性气体采用被氢稀释到10%的SiH4和GeH4。使用的活性气体被提纯到很高的纯度,以便降低形成的非晶半导体薄膜中包括的氧、氮和碳的杂质的浓度。SiH4的纯度达到99.9999%或者更高,而GeH4中有1ppm或者更少的氮/烃化合物和2ppm或者更少的CO2。如果改变第一层非晶半导体薄膜中锗相对于硅的含量,就改变被H2稀释到10%的SiH4和GeH4的气体流速混合比,而总的流速保持不变。此外,共同的条件是用1-10kHz重复频率调制成脉冲放电的0.2-0.5W/cm2的射频功率(工作比30%)被提供给平行板类型等离子体CVD装置的阴极。反应压力是20-50Pa,最好是33.25Pa,基底温度是300摄氏度,电极间隔是35纳米。
图5说明用于形成第一层和第二层非晶半导体薄膜的时候使用的等离子体CVD装置的结构。等离子体CVD装置是一种平行板结构的装置,在反应室501中,阴极502跟射频功率源505和阳极503连接。阴极502是一种淋浴器似的平板形式,因此,来自供气装置506的活性气体通过淋浴器板进入反应室。阳极503有一个加热装置504,在它上面放置一个基底515。虽然省去了细节,但是供气系统有一个圆柱514,其中充满了SiH4、GeH4之类,还有质量流量控制器512,用于控制气流速度,以及一个顶阀513。排放装置507用一个气阀508、一个自动压力控制阀509、一个涡轮分子泵(或者组合分子泵)510和一个干泵511组成。涡轮分子泵(或者组合分子泵)510和干泵511不使用润滑油,以便完全去除反应室内油扩散造成的污染。对于13升容积的反应室,第一级采用流量为300升每秒的涡轮分子泵,第二级采用流量为40立方米每小时的干泵,以便防止有机物蒸汽从排放系统反向扩散,提高反应室内的真空度。这样,就能够避免形成非晶半导体薄膜的过程中杂质元素混入其中。
要在绝缘表面上形成的第一层非晶半导体薄膜的厚度是5-30纳米。在第一层非晶半导体薄膜上添加原子直径大于硅的锗,从而降低结晶核的密度。利用Ar、Kr或者Xe能够获得相似的效果,它们是不会跟锡和硅化合的惰性气体。在这种情况下,虽然硅很难结晶,但是这个问题可以利用催化剂元素促进结晶来解决。
在第一层非晶半导体薄膜结晶的时候,将镍用作加速硅结晶的元素,在500-600摄氏度的温度下进行热处理。可以在550摄氏度的氮气中进行4个小时的热处理和激光退火。利用浓度为10ppm的乙酸镍溶液用喷嘴喷射镍。与此同时,在激光退火过程中,采用XeCl激发物激光器(波长是308纳米),以90-95%的重叠比,300-600mJ/cm2的照射能量密度进行照射。通过激光退火加热让结晶薄膜的非结晶部分结晶,或者是修补晶粒边界的缺陷。与此同时,这样做是为了让锗集中在薄膜表面上。
从第一层结晶半导体薄膜上去掉表面上的1-10纳米,最好是大约5纳米。通过化学腐蚀来减小厚度,比如湿腐蚀或者干腐蚀,或者采用化学机械抛光技术来做到这一点。去掉聚集了锗的表面层以后,第一层结晶半导体薄膜的厚度被减小,同时降低了锗的浓度。通过重复激光退火和腐蚀过程,能够降低第一层结晶半导体薄膜中剩余锗的浓度。
去掉的是第一层半导体薄膜表面上形成的一层氧化膜。这层氧化膜是利用氟化氢或者缓冲剂氟化氢去掉的。然后,通过等离子体CVD过程形成第二层非晶半导体薄膜。第二层非晶半导体薄膜是利用SiH4,SiH4和氢的一种混合物,或者Si2H6形成的。沉积厚度是10-50纳米。然后利用激光退火或者热处理通过固相生长进行结晶。在这种情况下,可以进行外延晶体生长,具体情况取决于下面第一层结晶半导体薄膜的晶体取向。
通过这种方式能够获得一层结晶半导体,采用玻璃这样的低热阻材料作为基底,相对于(101)面,它具有很高的取向特性。这层半导体包括第一层结晶半导体薄膜和第二层结晶半导体薄膜。通过上述激光退火和腐蚀过程,能够获得取向比很高、锗含量很低的结晶半导体层。这样就能够获得质量跟单晶相同的结晶半导体层。
当然,结晶半导体层不限于两层,而是可以是三层或者更多层的一种叠层结构。在这种情况下,最好是在基底上形成锗含量逐渐降低的多层半导体。这种结构能够形成锗含量逐渐减小,(101)面取向比很高的结晶半导体薄膜。具有很高(101)面取向比的这种结晶半导体薄膜能够被用作沟道区域,决定器件特性,比方说光生伏打器件的沟道区和光电转换层。
实施方案2
如图21A所示,在基底10上形成下面的绝缘薄膜11,在下面的绝缘薄膜11上面形成一层非晶硅-锗(Si1-xGex:x=0.001-0.05)薄膜12作为第一层半导体。下面的绝缘薄膜11利用通过将SiH4、NH3和N2O用作活性气体形成的氮氧化硅薄膜和将SiH4和N2O用作活性气体沉积而成的氮氧化硅薄膜构成的叠层结构。
第一层半导体12是等离子体CVD工艺或者低压CVD工艺形成的一层非晶硅-锗薄膜,跟实施方案1相似。这层非晶半导体薄膜的厚度为20-100纳米。
接下来让第一层半导体进行结晶。在结晶过程中,将跟实施方案1中相似的催化剂元素13添加到第一层半导体12的表面。采用上述任意一种元素都能够获得等价、相似的效果。但是通常采用镍。将这种催化剂元素添加到半导体层上去并不局限于这一种方法,跟实施方案相似(图21A),只要这种技术能够让它在半导体层内或者表面存在。
用上述任意方法在半导体层添加了催化剂元素以后,通过加热处理形成第一层结晶半导体(Si1-xGex:x=0.001-0.005)14。利用光源照射热、利用加热的惰性气体加热和利用熔炉(图21C)加热的任何加热方法都可以。
下一步在氧气或者空气中对第一层结晶半导体(Si1-xGex:x=0.001-0.005)14进行第一次激光照射。在这种情况下,在(101)上面形成最佳取向,获得大尺寸晶粒的第一层结晶半导体15(图21D)。注意,第一层结晶半导体15的表面通过在包括氧气的空气中进行激光照射形成凹凸形状。还形成一层氧化膜16。
将波长为400纳米波长或者更短波长的激发物激光器或者YAG或者YVO4激光器的二次谐波(波长532纳米)到四次谐波(波长266纳米)用作光源。用光学系统将激光聚焦成能量密度为200-500mJ/cm2的线状或者点状。用聚焦以后的激光扫描基底的预定区域,以90-98%的重叠比照射结晶半导体薄膜。
用激光照射完以后,去掉第一层结晶半导体15表面上形成的氧化膜16,在第一层结晶半导体上形成第二层半导体17。通过等离子体CVD工艺利用非晶硅薄膜形成厚度为20-100纳米的第二层半导体17。
随后,如图22A所示,用激光照射第二层半导体,让它在第一层结晶半导体取向的影响下结晶。第二次激光照射是在氮气或者真空中进行的。第二次激光照射将波长为400纳米或者更短的激发物激光器,或者YAG或YVO4激光器的二次谐波(波长532纳米)到四次谐波(波长266纳米)用作光源。用光学系统将激光聚焦成能量密度为400-800mJ/cm2的线状或者点状。用聚焦以后的激光扫描基底的预定区域,以90-98%的重叠比照射结晶半导体薄膜。
通过这种方式形成重叠了第一层结晶半导体(结晶硅-锗薄膜)和第二层结晶半导体18(结晶硅薄膜)的结晶半导体层19。顺便提一句,在第二次激光照射过程中,在获得的结晶半导体层表面没有任何凹凸。
下面说明如何去掉图22B所示半导体层中包括的催化剂元素。在结晶半导体上形成一层隔离层20。虽然对隔离层的厚度没有特别要求,但是它可以通过用包括臭氧的溶液进行处理,用化学氧化膜来替换。与此同时,可以用混合了过氧化氢水的硫酸、酰基氯或者硝酸溶液进行处理,类似地形成一层化学氧化膜。另一种方法是在氧气中通过等离子体处理,或者在包括氧的空气中用紫外线照射产生臭氧来进行氧化。与此同时,可以用清洁的熔炉加热到大约200-350摄氏度,形成很薄的氧化物薄膜用作隔离层。否则,可以通过等离子体CVD工艺、溅射工艺或者沉积工艺沉积大约1-5纳米的氧化膜形成隔离层。
在隔离层上,用等离子体CVD工艺或者溅射工艺形成一层半导体膜用作消气处理区21。一般情况下,通过溅射工艺形成的是包括0.01-20原子百分比Ar的非晶硅薄膜。因为在消气处理过程以后要去掉,这层半导体薄膜应该是一层低密度薄膜,以便提高腐蚀选择余地。如果将惰性气体添加到非晶硅薄膜中,同时混合薄膜中的惰性气体,就可以这样来形成消气处理区。消气处理元素可以是He、Ne、Ar、Kr和Xe中选出来的一个或者多个。
下一步进行加热处理以便进行消气处理。加热处理可以采用熔炉法(在450-600摄氏度的氮气中0.5-12小时)、利用加热光源(薄膜瞬间达到600-1000摄氏度并保持1-60秒)的RTA工艺、利用加热惰性气体(550-700摄氏度1-5分钟)的RTA工艺这些方法中的任何一种方法。加热过程导致催化剂元素通过扩散移到消气处理区。
在这以后有选择地腐蚀掉半导体薄膜21。可以用ClF3进行干腐蚀,而不需要等离子体或者利用包括联氨或者氢氧化四乙铵(化学分子式:(CH3)4NOH)的溶液这样的碱溶液进行湿腐蚀。在这种情况下,隔离层20被用作腐蚀停止剂。可以在稍后用氟化氢去掉隔离层20。
通过利用上面描述的本发明,结晶半导体层中包括的催化剂元素的浓度可以下降到1×1017每立方厘米或者更低。与此同时,通过高取向比的第一层结晶半导体和第一层结晶半导体影响下生长成的第二层结晶半导体叠加起来形成结晶半导体层。这是一层非常好的结晶半导体,它具有很高的取向比,聚集了大尺寸的晶粒。
图中示出的是通过电子后向散射衍射图形(以后叫做EBSP)获得的半导体薄膜的观察结果。
EBSP是这样一种装置,在扫描电子显微镜(SEM)上有一个监测器,用来通过一次电子后向散射分析晶体取向。移动样本的位置,让电子束打中它(绘图测量),以此来分析取向,获得平面样本的晶体取向或者对齐的有关信息。在一个实例中,每个测量点上晶粒表面上的晶体取向可以用颜色表示,就象这个实施方案一样。图23和24上部附注里三个顶端的颜色说明的分别是(111)面、(001)面和(101)面。在这些附注中,当说明晶体取向的颜色接近三个顶点颜色的时候,取向比就很高。在本发明中,(111)面大部分被蓝色区域占据,(001)面大部分被红色区域占据,(101)面大部分被绿色区域占据。与此同时,考虑一个测量点,观察者设置的晶体取向偏离角(允许的偏离角)范围内一个点中的区域能够单独表示出来。
允许的偏离角由观察者自由地设置。将允许的偏离角设置为10度,考虑某个点,叫做晶粒的是相邻点上晶体取向偏离角在10度或者更小的范围内的一个区域,其中多个晶粒聚集起来,在多晶结构中形成一层晶体半导体薄膜。
在图23和24中,相同颜色的区域可以看成一个晶粒。顺便提一句,虽然实际晶粒是由多个晶粒组成的,但是仍然可以在宏观上将它们看成一个晶粒,因为晶体取向允许偏离角在晶粒内很小。
图23是对本发明中的结晶半导体层的观察结果。下面将简短地说明它的制作方法。首先利用CVD工艺形成包括3.5原子百分比锗的硅-锗薄膜,作为第一层半导体,它的薄膜厚度是55纳米。然后在第一层半导体上添加镍作为催化剂元素。用旋涂技术将包括10ppm重量镍的溶液涂在第一层半导体表面。在500摄氏度的温度下加热第一层半导体1小时,吸收其中的氢,然后用熔炉在580摄氏度的温度下加热4小时。这样就使第一层半导体结晶,形成(101)面取向比很高的第一层结晶半导体。
然后去掉第一层结晶半导体表面形成的氧化膜。表面被清理干净以后,用激光进行第一次照射。在氧化气体中进行第一次激光照射。通过这一过程,在第一层结晶半导体表面上形成凹凸形状。接下来再一次去掉第一层结晶半导体表面上形成的氧化膜。清理干净表面以后,形成非晶硅薄膜,作为第二层半导体,它的薄膜厚度是30纳米。然后,对第二层半导体进行第二次激光照射,使第二层半导体结晶。顺便提一句,第二次激光照射可以在包括氮的空气中进行。在这一过程中,第二层半导体在第一层结晶半导体取向的影响下进行晶体生长,从而聚集起取向比很高,尺寸很大的晶粒。用EBSP观察这样一层结晶半导体可以发现,如图23所示,具有(101)面颜色的区域很多,(101)面取向比高达30-40%。为了进行比较,图24给出了结晶半导体薄膜的观察结果,它是通过让非晶硅薄膜结晶用作第一层半导体,通过采用催化剂元素(跟本发明的工艺相似)的结晶方法再一次形成一层非晶硅薄膜作为第二层半导体,然后进行类似的激光照射制作出来的。
比较图23和24可以知道,利用本发明制作的结晶半导体薄膜具有很高的(101)面取向比,并且晶粒很大。这样,结晶半导体薄膜聚集了这样的大颗粒晶粒,具有很高的结晶度。
实例
实例1
下面参考图6A-6F和7A-7C介绍本发明的一个实例。首先,如图6A所示,将SiH4、NH3和N2O用作活性气体形成一层氮氧化硅薄膜,将SiH4和N2O用作活性气体形成一层氮氧化硅薄膜,它们按顺序重叠起来在基底10上形成一层绝缘层作为阻挡层11。在它上面将薄膜用作硅的第一层非晶半导体薄膜12,其中添加了3原子百分比的锗。利用9∶1流速比的SiH4和H2稀释到10%的GeH4通过等离子体CVD工艺形成这一层非晶半导体薄膜。基底加热温度是300摄氏度,反应室压力是33.25Pa,用27MHz,0.35W/cm2的射频功率分解活性气体,从而沉积非晶半导体薄膜。此时,放电是重复频率为10kHz,工作比为30%(电源开关时间比)的间歇放电。
无论如何,用于本发明的气体是高纯度的气体,以便降低氧、氮、碳之类杂质元素的浓度,防止它们混合在沉积的非晶硅-锗薄膜中。沉积的第一层非晶半导体薄膜12的厚度是20-100纳米。
接下来,如图6B所示,在第一层非晶半导体薄膜12上进行结晶处理。在结晶过程中,将镍作为催化剂元素添加到第一层非晶半导体薄膜表面上。添加镍的时候使用镍材料形成的阴极,通过Ar这样的惰性气体进行辉光放电溅射阴极,在第一层非晶半导体薄膜12上沉积少量的镍。在另一项技术中也可以应用金属盐溶液。
添加了催化剂元素以后,进行加热结晶。可以利用光源照射热、加热惰性气体和退火炉进行加热。通过这种方式,形成第一层结晶半导体薄膜14,如图6C所示。
下一步在氧气或者空气中将激光照射在第一层结晶半导体薄膜14上。采用波长为400纳米或者更短的激发物激光器,或者YAG激光器二次谐波(波长532纳米)到四次谐波(波长266纳米)的脉冲或者连续振荡激光器。用光学系统将激光聚焦成200-500mJ/cm2能量密度的线状或者点状。用聚焦以后的激光扫描基底的预定区域,以90-98%的重叠比照射第一层结晶半导体薄膜。顺便提一句,通过在包括氧的空气中进行激光照射,在第一层结晶半导体薄膜15中形成一个突起(也叫做脊)。由于在空气中发生了熔解和固化,在表面上还形成了一层氧化膜(图6D)。
在激光照射完成以后,用缓冲剂氟化氢去掉第一层结晶半导体15表面上形成的氧化膜16。然后用混合了5HNO3、3HF、3CH3COOH和0.1Br2(叫做CP-4)的腐蚀溶液将第一层结晶半导体薄膜15的表面去掉大约5纳米厚。这样能够去掉聚集了锗的一个高密度区域,其中能够将第一层结晶半导体薄膜其余部分锗的密度降低。通过以上过程就能够获得第一层结晶硅-锗薄膜17,具有(101)取向,晶粒尺寸很大,如图6E所示。
然后,在第一层结晶半导体薄膜17上形成第二层非晶半导体薄膜。第二层非晶半导体薄膜18是用等离子体CVD工艺用非晶硅形成的,它的厚度为50纳米(图6F)。
接下来,跟前面一样用激光照射,让第二层非晶半导体薄膜18结晶。从下面的第一层结晶半导体薄膜向同一个方向进行外延晶体生长。这样就能够获得具有很高(101)取向比的第二层结晶半导体薄膜19(图7A)。
由于发生了结晶,因此有可能第一层结晶半导体薄膜中的一部分镍扩散到第二层结晶半导体薄膜中去。无论如何,最好是通过结晶以后对结晶半导体层中剩余的镍进行消气处理。
图7B说明消气处理工艺过程,其中在第二层结晶半导体薄膜的表面上形成一薄层隔离层20。这一薄层隔离层20是用氧化膜形成的,比方说化学氧化物、在臭氧或者空气中提炼的氧化物、通过沉积或者溅射工艺形成的薄层氧化物薄膜等等。厚度大约是1-5纳米。在它上面形成的是包括1×1020/cm3或者更多Ar的一层非晶硅薄膜21。通过包括高浓度的Ar,在非晶硅薄膜上形成一个应变长,用作消气处理区。
消气处理的加热工艺采用气体加热类型的热处理装置在650摄氏度下处理10分钟。在采用退火熔炉的情况下,在550摄氏度下进行4小时热处理。结晶半导体层上剩余的镍可以通过这一过程积聚到非晶硅薄膜21上(图中的箭头方向)。镍的含量可以降低到1×1018/cm3或者更低。
然后,通过腐蚀有选择地去除非晶硅薄膜21。腐蚀方法可以是用ClF3进行干腐蚀而不使用等离子体,或者用包括联氨或者氢氧化四乙铵(化学式:(CH3)4NOH)的溶液这种碱溶液进行湿腐蚀。在这种情况下,很薄的绝缘薄膜20被用作腐蚀停止剂。绝缘薄膜20可以用氟化氢去除。这样就能够获得结晶半导体层的一个清洁表面。
此外,最好是进行热处理来释放结晶半导体层中剩余的应变,如图7C所示。热处理温度是400-500摄氏度,这一热处理是用RTA工艺进行的。通过这种方式,获得的是具有很高取向比的结晶半导体薄膜。
下面利用跟图23和24相同的附注说明图15A和15B。图15A是薄膜上EPSP测量的结果,作为第一层结晶半导体薄膜,包括3.5原子百分比的锗。薄膜厚度是55纳米。用旋涂技术使用包括10ppm重量镍的溶液,在500摄氏度下进行1个小时的热处理,释放出氢。然后,利用退火熔炉在580摄氏度下进行4个小时的热处理,然后是激光退火。用EBSP观察的时候,结晶半导体薄膜有许多颜色跟(101)面一样的区域具有图15A所示的颜色,其中(101)面的取向比大约是60%。
接下来,在第一层结晶半导体薄膜表面上形成的氧化物薄膜被再一次去除,清理干净表面以后,形成30纳米厚的一层非晶硅薄膜,作为第二层非晶半导体薄膜。然后,在580摄氏度下进行4小时的热处理使薄膜结晶,它的EBSP测量结果在图15B中给出。虽然(101)取向比有些下降,但是仍然获得了30-40%的取向比。在第一层结晶半导体薄膜取向的影响下,生长出第二层结晶半导体薄膜。这样就能够获得高取向比的晶体生长,积聚大尺寸的晶粒。
从图15A和15B可以看出,本发明中结晶半导体薄膜的(101)面取向比很高,并且具有大尺寸的晶粒。这样就能够获得高结晶度,积聚了这种大尺寸晶粒的结晶半导体薄膜。
实例2
跟实例1相似,可以在形成第二层结晶半导体薄膜15以后进行消气处理。如图8A所示,通过隔离层30用具有应变场的非晶硅薄膜31形成一个消气处理区。隔离层30可以用于激光退火形成的氧化物薄膜,或者可以采用前面提到过的化学氧化物。
然后,在650摄氏度下在惰性气体中进行30分钟的热处理,完成消气处理。去掉了非晶硅薄膜31和隔离层30以后,将具有HNO3、HF、CH3COOH和I2(叫做CP-8)的腐蚀溶液用于腐蚀第一层结晶半导体薄膜15的表面大约5个纳米,使这个表面平整,去掉聚集了高浓度锗的层。这样能够降低第一层结晶半导体薄膜中锗的密度。
然后,在第一层结晶半导体薄膜32上形成第二层非晶半导体薄膜33。用等离子体CVD工艺利用非晶硅薄膜形成50纳米厚的第二层非晶半导体薄膜33。
然后用激光进行照射,让第二层非晶半导体薄膜33结晶。在第一层结晶半导体薄膜的基础之上,在同一个方向上进行外延晶体生长。利用以上工艺,能够获得高(101)取向比的第二层结晶半导体薄膜34。
实例3
如图9A所示,跟实例1相似,形成基底10、下面的绝缘薄膜11和第一层非晶半导体薄膜12以后,形成100纳米厚的一层模板绝缘薄膜40,在其中获得一个开孔41。然后利用旋涂技术将包括1-100ppm重量的催化剂元素(在这个实例中是镍)(醋酸镍溶液)的溶液形成包括层42的催化剂元素(镍)。在它上面,催化剂元素在开孔41那里跟第一层非晶半导体薄膜12接触。
如图9B所示,下一步进行热处理,以便让第一层非晶半导体薄膜12结晶。热处理可以采用光照射法、惰性气体加热法以及熔炉加热法。在这里,用熔炉在580摄氏度的温度下进行4个小时的热处理,形成第一层结晶半导体薄膜。加热以后,去掉第一层结晶半导体薄膜43上的模板绝缘薄膜40。从这里开始,可以利用实例1或者实例1跟实例2的结合来获得结晶半导体层。
实例4
这个实例参考图31A-31E、32A和32B,说明通过部分地添加催化剂元素给第一层半导体,形成本发明的结晶半导体薄膜。
在基底300上形成下面的氮氧化硅绝缘薄膜301,在它上面形成Si1-xGex(x=0.001-0.05)薄膜作为第一层半导体302。顺便提一句,下面的绝缘薄膜301可以使用1-10纳米厚的氮化硅薄膜。下一步,在第一层半导体302上形成具有一个开孔的氧化硅的一个模板绝缘薄膜303。
下一步,通过旋涂技术利用包括1-100ppm重量催化剂元素(在这个实例中是镍)的溶液,添加包括催化剂元素(镍)的一层305。在模板绝缘薄膜303中的开孔304处,在第一层半导体302上形成包括层305的催化剂元素。与此同时,虽然这一实例采用旋涂技术来添加催化剂元素,但是也可以在第一层半导体302上通过沉积或者溅射工艺(图31A)形成包括催化剂元素的薄膜。
然后进行加热处理,使第一层半导体结晶。加热工艺可以是光照射法、加热惰性气体加热法和熔炉加热法。在这里,用熔炉在580摄氏度加热4小时,在那里形成第一层结晶半导体(图31B)。
在加热处理以后,去掉了第一层结晶半导体306上的模板绝缘薄膜303。然后,第一次用激光照射第一层结晶半导体306。第一次用激光照射可以采用脉冲或者连续振荡类型的激发物激光器或者YAG激光器、YVO4激光器之类。如果使用激光器,需要用光学系统将激光振荡器辐射出来的激光聚焦成线状,照射在半导体薄膜上。激光照射状态可以由做这件事的人来确定。如果使用激发物激光器,脉冲振荡频率就是300Hz,激光能量密度是200-500mJ/cm2。与此同时,在使用YAG激光器的时候,采用它的二次谐波,其中脉冲振荡频率是10-300Hz,激光能量密度是250mJ/cm2。通过第一次激光照射,第一层结晶半导体306成为结晶半导体层307,它的表面有凹凸形状。此外,还形成一层氧化物薄膜308(图31D)。
下一步,对第一层半导体上添加了催化剂元素的消气处理区进行处理。顺便提一句,虽然在第一次激光照射的过程中在第一层结晶半导体上形成一层氧化物薄膜308,但是也可以在氧化物薄膜308上形成隔离层309之前或者在形成隔离层309以后去掉氧化物薄膜308。
用作消气处理区310的半导体层是在隔离层309上形成的。消气处理区是在利用等离子体CVD或者溅射工艺在厚度为25-250纳米的半导体层上形成的。在典型情况下,通过溅射工艺形成包括0.01-20原子百分比Ar的非晶硅薄膜。因为以后要去除掉,所以这个半导体薄膜应该用低密度的薄膜(例如非晶硅薄膜)来制作,以便增加结晶半导体的选择余地,能够通过腐蚀很容易地去除。通过在非晶硅薄膜中添加惰性气体,在薄膜中同时引入Ar作为惰性气体元素,就能够形成一个消气处理区。
下一步进行热处理以便进行消气处理。热处理可以采用熔炉(在450-600摄氏度的氮气中处理0.5-12小时)、利用光的RTA处理(硅薄膜瞬间达到600-1000摄氏度并维持1-60秒)以及加热惰性气体的RTA处理(550-700摄氏度1-5分钟)。加热处理导致催化剂元素移动到消气处理区。第一层结晶半导体薄膜中包括的催化剂元素的密度可以降低到1×1017/cm3或者更低(图31E)。
下面有选择地腐蚀和去掉半导体薄膜310。可以利用ClF3进行干腐蚀来实现腐蚀,而不需要利用等离子体或者利用包括联氨或者氢氧化四乙铵(化学式:(CH3)4NOH)的溶液这种碱溶液进行湿腐蚀。在这种情况下,隔离层309被用作腐蚀阻挡剂。隔离层309可以以后用氟化氢去除。
然后在第一层结晶半导体307上形成非晶硅薄膜311作为第二层半导体。可以采用已知的方法形成20-100纳米厚度的非晶硅薄膜(图32A),比如等离子体CVD工艺或者溅射工艺。
随后用激光照射第二层半导体层311,让第二层非晶半导体在第一层结晶半导体的影响下进行结晶。在第二次激光照射过程中,是在氮气或者真空中进行照射。第二次激光照射采用波长为400纳米或者更短的激发物激光,或者YAG激光器的二次或者三次谐波。与此同时,也可以采用紫外灯发出的光来替代激发物激光。顺便提一句,第二次激光照射的能量密度大于第一次激光照射的能量密度,也就是400-800mJ/cm2。通过这种方式形成的是第一层结晶半导体307(结晶硅-锗薄膜)和第二层结晶半导体312(结晶硅薄膜)(图32B)层叠起来形成的结晶半导体313。
实例5
这个实例是通过在第一层半导体上部分地添加催化剂元素来形成本发明的结晶半导体薄膜,参考图33A-33G。
按照实例4(图31A-31E),形成第一层半导体,然后添加催化剂元素。下面的绝缘薄膜401是用基底上的氮氧化硅形成的,在下面的绝缘薄膜401上形成一层SixGe1-x薄膜作为第一层半导体402。顺便提一句,绝缘薄膜401可以是1-10纳米厚的氮化硅薄膜。
然后在第一层半导体402上用氧化硅形成有开孔404的一个模板绝缘薄膜403。用旋涂技术涂上一层包括1-100ppm重量催化剂元素(在这个实例中是镍)的溶液,增加包括层405的一层催化剂元素(镍)。在第一层半导体402上模板绝缘薄膜403的开孔上有选择地形成包括层405的催化剂元素(图33A)。
接下来,如图33B所示,对第一层半导体进行热处理,形成第一层结晶半导体。加热方法可以是光照射法、加热惰性气体加热法以及熔炉加热法。在这里,利用熔炉在580摄氏度下进行4个小时的加热,形成第一层结晶半导体406(图33C)。
下面,跟实例4相似,进行激光照射,形成表面上有凹凸痕迹的第一层结晶半导体407,在第一层结晶半导体407的表面上形成一层氧化物薄膜408(图33D)。
接下来,去掉第一层结晶半导体表面上形成的氧化物薄膜408,在第一层结晶半导体上形成非晶硅薄膜作为第二层半导体409。通过等离子体CVD工艺(图33E)用非晶硅薄膜形成厚度为20-100纳米的非晶硅薄膜。
接下来对第二层半导体409进行第二次激光照射。在第二次激光照射过程中,去掉第二层半导体(硅层)中的催化剂。在400-500摄氏度下进行1小时加热,释放出非晶硅薄膜中包括的氢。注意,溅射过程中形成的含有少量氢的非晶半导体层不需要释放氢这一过程。然后,对第二层半导体409进行激光照射,让它在第一层结晶半导体的影响下结晶。第二次激光照射可以按照类似于实例4的方式进行。第二次激光照射使第二层半导体结晶,形成具有第一层结晶半导体(Si1-xGex)和第二层结晶半导体(Si)401(图33F)的结晶半导体411。
接下来,为了减少用于第一半导体层上晶化处理中所用的催化剂元素浓度还有一个从结晶半导体层中除去催化剂的处理。
首先在结晶半导体层上形成一个隔离层412。隔离层412不一定需要达到某个厚度。简单的方法有利用臭氧水处理结晶半导体层的表面。这一处理在结晶半导体层表面形成一层化学氧化物。同时可以通过利用混合了过氧化氢水的硫酸、酰基氯或者硝酸溶液进行类似的化学氧化处理。形成隔离层的另一种方法是在氧化气体中通过等离子体处理,或者在包括氧的空气中用紫外线照射产生臭氧来进行氧化,用清洁的熔炉加热到大约200-350摄氏度形成一薄层氧化物薄膜,用等离子体CVD工艺、溅射工艺或者沉积工艺沉积大约1-5纳米厚的氧化物薄膜。
然后在隔离层上,跟实例4相似,形成一层半导体用作消气处理区413。具体而言,可以通过在非晶硅薄膜中添加Ar,同时在薄膜中引入惰性气体元素形成消气处理区413(图33G)。
下一步进行加热处理将结晶半导体层中剩余的催化物元素移动到消气处理区里去。加热处理可以采用利用熔炉(在450-600摄氏度的氮气中0.5-12小时)、利用加热光源(硅薄膜瞬间达到600-1000摄氏度并保持1-60秒)的RTA工艺、利用加热惰性气体(550-700摄氏度1-5分钟)的RTA工艺的任何一种方法。加热过程导致催化剂元素通过扩散移到消气处理区。结晶半导体层中包括的催化剂元素的密度可以下降到1×1017/cm3或者更低。顺便提一句,利用这一加热工艺,包括密度为1×1020/cm3或者更密的惰性气体元素的消气处理区不会结晶。
在这以后,如同实例4一样,有选择地腐蚀掉作为消气处理区413的半导体薄膜21。在这种情况下,隔离层412被用作腐蚀停止剂,保护结晶半导体层不被腐蚀。结束了消气处理区的腐蚀过程以后,可以用氟化氢去除隔离层412。
通过这种方式形成第一层结晶半导体和第二层结晶半导体叠起来的一层结晶半导体,其中的催化剂元素密度下降了,它具有很高的取向比,聚集了大尺寸的晶粒。
实例6
这个实例参考图34A-34G说明本发明如何通过在第一层半导体整个表面添加催化剂元素形成结晶半导体薄膜。
在基底1550上形成下面的绝缘薄膜1551,在下面的绝缘薄膜1551上形成非晶硅-锗(Si1-xGex:x=0.001-0.05)薄膜1552作为第一层半导体。下面的绝缘薄膜1551是利用SiH4、N2O和NH3活性气体的氮氧化硅薄膜,跟利用SiH4和N2O活性气体形成的氮化硅薄膜构成的叠层。
非晶硅-锗薄膜(第一层半导体)1552可以采用等离子体CVD工艺、低压CVD工艺和合适的其它工艺形成。非晶半导体薄膜的厚度为20-100纳米。
接下来在第一层半导体1552上进行结晶处理。在结晶过程中,将镍作为催化剂元素添加到第一层半导体1552表面上,形成包括催化剂元素的层1553(图34A)。
给半导体层添加了催化剂元素以后,进行加热形成第一层结晶半导体(Si1-xGex:x=0.001-0.05)1554。可以采用光照射加热法、加热惰性气体加热法和熔炉加热法(图34B)。
类似于实例4,下一步在氧气或者空气中对第一层结晶半导体1554进行第一次激光照射。以上过程给出第一层结晶半导体1555,它的取向最好是(101),具有大尺寸的晶粒。这样形成的第一层结晶半导体555的表面具有凹凸氧化物薄膜1556。
于是进行消气处理来降低在第一层结晶半导体1555中催化剂元素的密度。在第一层结晶半导体上形成一个隔离层1557。在第一层结晶半导体的表面上形成化学氧化物作为隔离层1557。
下一步在隔离层1557上形成一层半导体薄膜作为消气处理区1558。作为消气处理区,用等离子体CVD工艺或者溅射工艺形成厚度为25-250纳米的一层半导体薄膜。典型情况下,非晶硅薄膜是通过溅射工艺形成的具有0.01-20原子百分比Ar的薄膜(图34E)。
然后,跟实例5一样,进行加热处理,将第一层结晶半导体中剩下的催化剂元素移动到消气处理区里。
下一步有选择地腐蚀掉消气处理区1558中的半导体薄膜。结束了消气处理区上的腐蚀处理以后,利用氟化氢去掉隔离层1557。去掉了第一层结晶半导体表面上形成的氧化物薄膜,清理干净它的表面以后,用等离子体CVD工艺或者溅射工艺在第一层结晶半导体层1555上形成一层非晶硅薄膜作为第二层半导体。
接下来,在第二次激光照射以前进行加热处理,去掉第二层半导体(硅薄膜)中包括的氢。在400-500摄氏度下用接近1小时进行热处理,释放非晶硅薄膜中包括的氢。但是,没有必要在溅射工艺形成的非晶半导体层上进行氢释放处理,因为它的氢含量太低。接下来用激光照射第二层半导体,在第一层结晶半导体取向的影响下进行结晶。可以跟实施方案4一样进行第二次激光照射。第二次激光照射让第二层半导体结晶,形成第一层结晶半导体1555和第二层结晶半导体1560构成的一层结晶半导体1561。
通过第二次激光照射,第二层半导体可以在具有很高(101)面取向比的第一层结晶半导体的影响下结晶。整层结晶半导体的取向比都很高。结果就能够形成聚集了大尺寸晶粒的结晶半导体层。
实例7
下面参考图10A-10E利用实例1-4中制作的结晶半导体层形成TFT。首先在图10A中,在硼硅酸铝玻璃或者硼硅酸钡玻璃基底200上从实例2中制作的半导体薄膜形成岛屿一样分开的半导体层202、203。在基底200和半导体层之间,用氮氧化硅形成厚度为200纳米的一层阻挡层201。通过腐蚀利用实例1-4所示方法形成的结晶半导体层形成半导体层202、203。
此外,形成厚度是80纳米的栅极绝缘薄膜204。这个栅极绝缘薄膜204是用氮氧化硅,将SiH4、N2O和O2作为活性气体,采用等离子体CVD处理形成的。因为这个实例中的结晶半导体层具有很高的(101)面取向比,因此能够减少它上面形成的栅极绝缘薄膜的薄膜质量发生的变化。因此能够减小TFT门限电压的变化。
在栅极绝缘薄膜204上,形成第一层导体薄膜205和第二层导体薄膜206,用于形成栅极电极。第一层导体薄膜是用30纳米厚的氮化钽或者氮化钛形成的。第二层导体薄膜用300纳米厚的导体材料Al、Ta、Ti、W、Mo之类做成。然后,如图10B所示,用干腐蚀形成一个电阻图形207,从而形成栅极电极208、209的第一种形状。还有,虽然没有画出,可以同时形成跟栅极电极的连接。
栅极电极被用作一个模板以自对准方法形成一个n型半导体区。在掺杂的时候,通过离子注入技术或者离子掺杂技术(以后叫做没有质量分离的注入离子法)注入磷。这个区域中磷的密度在1×1020-1×1021/cm3之间。通过这种方式形成第一个杂质区210、211。
然后如图10C所示,通过干腐蚀有选择地腐蚀栅极电极的第二层导体薄膜,形成栅极电极212、213的第二种形状。然后在暴露出第一层导体薄膜的表面区域注入磷离子,形成第二个杂质区214、215。
接下来如图10D所示,形成一个模板216,覆盖一层半导体203,形成第三个杂质区217,这层半导体薄膜203注入了硼原子。以1.5-3倍于磷的密度添加硼杂质,将它翻转为p型半导体。这个区域的硼密度是1.5×1020-3×1021/cm3。
以后,如图10E所示,通过等离子体CVD工艺形成氮化硅薄膜218和氧化硅薄膜219。然后进行热处理,激活第一到第三个杂质区并且恢复其结晶度。适合于激活的温度是450±50摄氏度,热处理可以持续1-10分钟。加热气体可以是氮、氩之类。这一处理可以在添加了氢的减压气体中进行。也可以通过添加的氢同时进行氢化。
下一步形成接触孔,到达半导体层的杂质区。用Al、Ti、Ta之类形成互连220、221。通过这种方式形成n型TFT 222和p型TFT 223。虽然只画出了相应的TFT,但是也可以用TFT形成CMOS电路、NMOS电路和/或PMOS电路。
虽然这个实例说明的是LDD结构的TFT,但是当然可以形成单漏极结构。本发明中形成的具有很高(101)面取向比的结晶半导体层能够减少颗粒边界的缺陷密度,获得很高的场效应迁移率。这样做出来的TFT能够用于制造有源阵列液晶显示器或者采用发光元件的显示器,或者用于形成玻璃基底上的存储器或者微处理器的TFT。
下面参考图11描述一个实例,在这个实例中形成一个TFT基底(用TFT形成的基底),用这样的TFT实现有源阵列驱动类型的显示器。在图11中,在同一基底上形成的是一个驱动电路部分1506,它有一个n沟道TFT 1501、一个p沟道TFT 1502和一个n沟道TFT 1503,以及一个像素部分1507,它有一个n沟道TFT 1504和一个电容元件1505。
驱动电路部分1506中的n沟道TFT 1501有一个沟道区域1262,部分地跟栅极电极1210重叠的第二个杂质区1263以及用作源极或者漏极区的第一个杂质区1264。p沟道TFT 1502有一个沟道区1265、部分地跟栅极电极1211重叠的第四个杂质区1266以及用作源极或者漏极区的第三个杂质区1267。这个n沟道TFT 1503有一个沟道区1268、部分地跟栅极电极1212重叠的第二个杂质区1269以及用作源极区或者漏极区的第一个杂质区1270。利用这种n沟道和p沟道TFT,能够形成移位寄存器、缓冲器电路、电平变换器电路、锁存器电路等等。特别是对于高电压驱动的缓冲器电路,n沟道TFT 1501或者1503的这种结构适合于防止热载流子效应造成损坏。
像素部分1507中的像素TFT 1504有一个沟道区1271、栅极电极1213外面形成的第二个杂质区1272以及用作源极或者漏极区的第一个杂质区1273。与此同时,在半导体薄膜上形成添加了硼的第三个杂质区1276,用作电容元件1505的一个电极。具有绝缘薄膜(同时用作栅极绝缘薄膜)用作电介质的电容元件1505上形成电极1214和半导体薄膜1206。注意,1253-1260是各种互连,1261对应于一个像素电极。
形成这些TFT沟道和杂质区的半导体层具有很高的取向比。因为(101)面具有良好的取向,所以在它上面形成的栅极绝缘薄膜的质量变化很小,从而能够减少TFT门限电压的变化。因此可以用低电压驱动这个TFT,从而降低功耗。还有,因为表面得到了平整,因此电场不会集中在一个凸起的区域上,因此能够抑制漏极端因为热载流子导致的性能变坏。与此同时,虽然源极和漏极之间流动的载流子的密度分布在跟栅极绝缘薄膜的界面附近增大,但是因为比较平整仍然允许载流子平滑地移动,所以能够提高电场迁移率。
图12说明这种有源阵列基底的一个电路结构。用于驱动像素部分701的TFT 700的驱动电路部分有一个X驱动器702和一个Y驱动器703。只要需要,就提供移位寄存器电路、缓冲器电路、电平变换器电路、锁存器电路等等。在这种情况下,将控制器704提供的视频信号和时序信号发生器707提供的X驱动时序信号输入增强视频信号的X驱动器702。将时序信号发生器707提供的Y驱动器的时序信号输入Y驱动器703,输出一个信号给扫描线。微处理器706控制控制器704,将视频信号这样的数据写入存储器705,输入外部接口708并从中输出,并且管理整个系统的工作过程。
构成这些电路的TFT可以用这个实例中的TFT结构来形成。通过提高形成TFT沟道区的结晶半导体层中的取向比,能够提高TFT特性,在玻璃基底之类上形成各种功能电路。
实例8
下面参考图25A-28C介绍利用实例4-6中的结晶半导体层制作的TFT排成有源阵列基底的一个实例。在这里,详细介绍同时制作一个像素部分以及同一基底上像素部分四周一个驱动电路的TFT(n沟道和p沟道TFT)的一种方法。
在图25A中,基底110采用硼硅酸铝玻璃。在基底110上形成下面的绝缘薄膜。在这个实例中形成用SiH4、NH3和N2O作为活性气体沉积起来50纳米厚的第一层氮氧化硅薄膜111a,以及用SiH4和N2O作为活性气体沉积起来100纳米厚的第二层氮氧化硅薄膜111b,重叠起来的这两层。
然后,在下面的绝缘薄膜111上形成非晶半导体薄膜,并进行结晶处理,然后形成半导体层120-123(在这个实例中是第一层半导体120、第二层半导体121、第三层半导体122和第四层半导体123)。
结晶方法如下。在下面的绝缘薄膜111上形成非晶硅-锗薄膜(Si1-xGex:x=0.001-0.05)作为第一层半导体112。第一层非晶半导体薄膜采用硅基非晶半导体薄膜,其中包括0.1原子百分比或者更多但是75原子百分比或者更少的锗(在这个实例中形成的Si1-xGex薄膜包括3.5原子百分比的锗)。锗的含量可以通过用作典型活性气体的SiH4和GeH4的混合比加以调整。
用等离子体CVD工艺或者低压CVD工艺这样的适当方法形成第一层半导体112。在采用等离子体CVD工艺的情况下,将活性气体SiH4和GeH4或者活性气体SiH4和H2稀释过的GeH4引进反应室,通过1-200MHz的射频放电进行分解,在基底上沉积一层非晶半导体薄膜。沉积的第一层半导体112的厚度是20-100纳米(图25A)。
然后将镍作为催化剂元素添加到第一层半导体112中。接下来进行加热处理,让第一层半导体结晶,形成第一层结晶半导体(Si1-xGex)113。加热处理可以利用光加热、加热惰性气体加热和熔炉加热法。在这里用熔炉在580摄氏度的温度下加热4小时,形成第一层结晶半导体(图25b)。
接下来第一次用激光照射第一层结晶半导体113,跟实例4类似。在第一次激光照射过程中,第一层结晶半导体113的表面变成凹凸形状。在表面上形成一层氧化物薄膜114(图25C)。
在第一次激光照射以后,去掉第一层结晶半导体113表面上形成的氧化物薄膜114,形成一层非晶硅薄膜,作为第一层结晶半导体上的第二层半导体115。这层非晶硅薄膜是利用等离子体CVD工艺用20-100纳米厚的非晶硅形成的。顺便提一句,在形成第二层半导体115之前,可以利用TMAH(四甲基氢氧化氨)湿腐蚀工艺、ClF3干腐蚀工艺或者CMP工艺减小第一层结晶半导体113的厚度。因为这样做能够抑制整个半导体层的厚度,所以能够省去形成栅极绝缘薄膜的容易发生问题的步骤。
随后在第二次激光照射处理之前进行加热处理,去掉第二层半导体(硅薄膜)中包括的氢。在400-500摄氏度的温度下加热1小时,然后释放非晶硅薄膜中包括的氢。注意,用溅射工艺形成的含氢量低的非晶半导体薄膜不需要释放氢的步骤。于是,跟实例4相似,用激光照射第二层半导体,在第一层结晶半导体的取向的影响下进行结晶处理。第二次激光照射还使得第二层半导体结晶,形成第一层结晶半导体(Si1-xGex)113和第二层结晶半导体(Si)116构成的一层结晶半导体117(图26A)。
接下来为了降低第一层半导体结晶过程中使用的结晶半导体层中包含的催化剂元素的密度,对它进行处理将催化剂元素从结晶半导体层中去除。首先,在结晶半导体层上形成一个隔离层118。对隔离层118的厚度没有特别要求。也就是说,作为一种简单的形成方法,可以采用臭氧水对结晶半导体层的表面进行处理。这一处理在结晶半导体层的表面形成一层化学氧化物。形成隔离层的另一种方法可以是氧化气体中的等离子体处理、在包括氧气的气体中用紫外线照射产生臭氧进行氧化处理、用干净的烤箱加热到大约200-350摄氏度形成一薄层氧化物薄膜、通过等离子体CVD工艺、溅射工艺或者沉积工艺沉积大约1-5纳米厚的一层氧化物薄膜。
然后在隔离层上形成一层半导体119作为消气处理区。对于消气处理区119,通过等离子体CVD工艺或者溅射工艺形成厚度是25-250纳米的一层半导体薄膜。在典型情况下,通过溅射工艺形成包括0.01-20原子百分比的氩的一层非晶硅薄膜。
然后进行加热处理,将结晶半导体层中剩余的催化剂元素移到消气处理区里。加热方法可以是熔炉法(在氮气中加热到450-600摄氏度并维持0.5-12小时)、利用光的RTA工艺(一瞬间将硅薄膜加热到600-1000摄氏度并维持1-60秒)以及利用加热气体的RTA工艺(550-700摄氏度下1-5分钟)。由于扩散作用,加热过程导致催化剂元素移动到消气处理区里。结晶半导体层中包括的催化剂元素的密度可以降低到1×1017/cm3或者更低。顺便提一句,利用加热处理,包括密度为1×1020/cm3或者更浓的惰性气体元素的消气处理区不会结晶。
消气处理工艺结束以后,跟实例5一样,有选择地腐蚀掉消气处理区119里的半导体薄膜。结束了消气处理区上的腐蚀过程以后,可以用氟化氢去掉隔离层118。
通过这种方式形成第一层结晶半导体和第二层结晶半导体构成的一层结晶半导体,其中的催化剂元素密度得到了降低,具有很高的取向比,聚集了大尺寸的晶粒。顺便提一句,在结晶以后,作为受体类型杂质的硼被离子掺杂技术添加到半导体薄膜中,以便控制TFT的门限电压。添加密度可以由实践者适当地加以确定。
通过腐蚀划分这样形成的多晶硅薄膜,形成半导体薄膜120-123。形成要用SiH4和N2O通过等离子体CVD工艺制作的一层氮氧化硅薄膜110,作为110纳米厚的一层栅极绝缘薄膜124(图26C)。
此外,通过溅射工艺在栅极绝缘薄膜124上形成30纳米厚的一层氮化钽薄膜,作为第一层导体薄膜125,进一步形成300纳米厚的钨薄膜作为第二层导体薄膜126(图26D)。
下面利用光敏电阻材料形成模板127-130,如图27A所示。然后在第一层导体薄膜125和第二层导体薄膜126上进行第一次腐蚀处理。这一腐蚀处理利用ICP(电感耦合等离子体)腐蚀技术。腐蚀W薄膜或者氮化钽薄膜的时候,腐蚀气体可以是CF4、Cl2和O2。通过提供500W的射频(13.56MHz)功率给一个线圈形状的电极,在1Pa的压力和25∶25∶10的气体流速比下进行腐蚀处理。在这种情况下,同时将150W的射频(13.56MHz)功率提供给基底端(样本级),给的基本上是一个负的自偏压。在第一种方式处理中,将W薄膜腐蚀成预先确定的形状。
然后将腐蚀气体换成CF4和Cl2,气体流速比是30∶30。在1Pa的压力下,将500W的射频(13.56MHz)功率提供给线圈一样的电极,产生等离子体,腐蚀大约30秒。还将20W的射频(13.56MHz)功率提供给基底一端(样本级),基本上采用负的自偏压。CF4和Cl2的混合气体以及相同的速率腐蚀氮化钽薄膜和W薄膜。通过这种方式形成第一种形状的栅极电极,它有锥形的第一电极131a-134a和第二电极131b-134b。锥形的锥角是45-75度。顺便提一句,第一种形状的栅极电极131-134没有覆盖的表面区域上的栅极绝缘薄膜124被腐蚀掉大约20-50纳米,形成较薄的一个区域(图27A)。
下一步进行第一次腐蚀处理,而不去掉模板127-130,如图27B所示。腐蚀气体是CF4、Cl2和O2,气体流速比为20∶20∶20。在1Pa的压力下,将500W的射频(13.56MHz)功率提供给线圈一样的电极,产生等离子体,进行腐蚀。将20W的射频(13.56MHz)功率提供给基底端(样本级),施加比第一次腐蚀过程中低的自偏压。在这种情况下,腐蚀用作第二层导体薄膜的钨薄膜。通过这种方式形成第二种形状具有第三电极135a-138a和第四电极135b-138b的栅极电极135-138。第二种形状的栅极电极135-138没有覆盖的表面区域上,栅极绝缘薄膜124被腐蚀掉大约20-50纳米的厚度。为了方便起见,第三电极和第四电极也叫做电极(A)和电极(B)。
随后进行第一次掺杂处理,给半导体层提供n型(n型杂质元素)杂质元素。通过离子掺杂技术注入离子进行第一次掺杂处理而没有质量分离。在掺杂过程中,将第一种形状的电极135-138用作模板。利用用氢稀释过的磷化氢(PH3)气体或者惰性气体稀释过的磷化氢气体,在半导体薄膜120-123中形成包括第一密度的n型杂质元素的n型杂质区139-142。通过这样掺杂,做成包括第一密度n型杂质元素的n型杂质区,其中磷的密度为1×1016-1×1017/cm3(图27B)。
然后形成一个模板143覆盖第二层半导体121,将第三层半导体122的一部分暴露出来的一个模板144以及覆盖第四层半导体123的一个模板145,进行第二次掺杂。在第二次掺杂过程中,通过第三个电极(电极(A))135a,在第一层半导体120中形成包括第二密度的n型杂质元素的一个n型杂质区146。通过这样掺杂,在磷的密度为1×1017-1×1019/cm3的情况下做成包括第二密度的n型杂质元素的n型杂质区。
随后不去移动模板143、144、145,进行第三次掺杂。通过栅极绝缘薄膜124将一种n型杂质元素添加到第一层半导体120中和第三层半导体122中,形成包括第三密度n型杂质元素的n型杂质区147、148。这样掺杂以后,在磷的密度为1×1020-1×1021/cm3的情况下,做成包括第三种密度n型杂质元素的n型杂质区(图27C)。
顺便提一句,虽然在这个实例中通过控制栅极绝缘薄膜或者形成栅极电极的第三电极的薄膜厚度,或者通过调整掺杂的加速电压,分成两次进行掺杂,但是仍然能够通过一次掺杂处理形成包括第二密度的n型杂质元素的n型杂质区以及包括第三密度的n型杂质元素的n型杂质区。
下一步,如图28A所示,形成模板149、150,覆盖第一层半导体120和第三层半导体122,进行第四次掺杂处理。这一掺杂过程利用氢稀释过的乙硼烷气体(B2H6)或者惰性气体稀释过的乙硼烷气体,在第二层半导体121中形成第一密度的p型杂质区152和第二密度的p型杂质区151。还在形成像素部分中保持电容的第四层半导体123中形成第一密度的p型杂质区154和第二密度的p型杂质区153。在重叠电极(A)136a、138a的一个区域内形成第一密度的p型杂质区152、154,在它上面添加密度为1×1018-1×1020/cm3的硼。第二密度的p型杂质区151、153中添加密度为2×1020-3×1021/cm3的硼。
在到此为止的处理过程中,在相应的半导体薄膜中形成添加了磷或者硼的区域。将第二种形状的栅极电极135-137做成栅极电极。与此同时,将第二种形状的电极138做成构成像素部分保持电容的一个电容电极。
然后,如图28B所示,用YAG激光器的二次谐波(532纳米)照射这些半导体薄膜,以便激活添加到相应半导体薄膜中的杂质元素。顺便提一句,激活半导体层中添加的杂质元素的方法可以是用熔炉加热到550摄氏度并维持4小时,或者是利用RTA进行加热(包括利用气体或者光作为热源的RTA)。
如此同时,通过结合消气处理工艺和加热工艺进行激活,让半导体薄膜结晶的过程中使用的催化剂元素可以被移到TFT源极或者漏极区(添加了高浓度磷的区域),从而降低沟道区里催化剂元素的浓度。
然后,如图28B所示,通过等离子体CVD工艺用氮化硅或者氮氧化硅形成厚度为50纳米的第一层层间绝缘薄膜155。利用清洁的熔炉,在410摄氏度下进行加热处理,利用氮化硅薄膜或者氮氧化硅薄膜中释放的氢对半导体薄膜进行氢化。
接下来,在第一层层间绝缘薄膜155上用丙烯形成第二层层间绝缘薄膜156。然后形成接触孔。在腐蚀过程中,在外部输入端中去掉第一层层间绝缘薄膜和第三层层间绝缘薄膜。然后用钽薄膜和铝薄膜形成互连157-164(图28C)。
通过这种方式,在同一个基底上形成了具有n沟道TFT 81和p沟道TFT 82的驱动电路85,以及具有TFT 83和保持电容84的像素部分86。保持电容84是用半导体123、栅绝缘薄膜124和电容互连168形成的。
驱动电路205的n沟道TFT 81具有沟道区165、包括第二密度的n型杂质元素跟形成栅极电极重叠的电极(A)135a的n型杂质区146(L0V区域)以及包括第三密度n型杂质元素作为源极或者漏极区域的一个n型杂质区147。L0V区域是用纵向长度为0.5-2.5微米的沟道形成的,最好是用1.5微米的沟道形成的。L0V的区域结构主要是为了防止TFT因为热载流子效应而损坏。这样的n沟道和p沟道TFT可以形成移位寄存器电路、缓冲器电路、电平变换电路、锁存器电路等等。特别是对于驱动电压很高的缓冲器电路,n沟道的TFT 81的结构适合用于防止因为热载流子效应造成损坏。
驱动电路85的p沟道TFT 82有一个沟道区166,在形成栅极电极的电极(A)136a外面的第二密度p型杂质元素的一个p型杂质区151(用作源极或者漏极区域的区域),以及包括第一密度p型杂质元素跟电极(A)136a重叠的一个p型杂质区152。
像素部分86的TFT(像素TFT)83有一个沟道区167,包括沟道区域外面形成的第一密度n型杂质元素的一个n型杂质区141,以及包括用作源极或者漏极区域的第三密度n型杂质元素的一个n型杂质区148。还在半导体层123形成p型杂质区153、154,用作保持电容214的一个电极。
通过这种方式,本发明能够适应不同操作状况下的电路,例如驱动电路部分和像素部分。
图29中的电路框图说明有源阵列基底的一个电路结构实例。结合TFT,形成像素部分601、数据信号线驱动电路602和扫描信号线驱动电路606。数据信号线驱动电路602有一个移位寄存器603、锁存器604、605以及缓冲器电路等等。将时钟信号和开始信号输入移位寄存器603,而锁存器则被输入数字数据和锁存信号。扫描信号线驱动电路606有移位寄存器、缓冲器电路等等。像素部分601有任意数量的像素,其中对于XGA有1024×768个像素。
利用这样一个有源阵列基底,可以形成一个显示器用于有源阵列驱动。由于要形成反光材料的像素电极,如果用于液晶显示器,这个实例能够形成反射式显示器。从这样一个基底能够形成液晶显示器或者发光器件,形成具有有机发光元件的像素部分。这样,可以按照反射式显示器制作有源阵列基底。
从有源阵列基底制作有源阵列液晶显示器的过程如下。
首先,在图28C所示的状态中制作出有源阵列基底以后,在有源阵列基底上形成对准薄膜180,并进行摩擦处理。下一步准备计数器基底181,在计数器基底180上形成彩色层182、183和平面薄膜184。通过红色层182跟蓝色层183部分地重叠,将它们用作阴影薄膜。注意,虽然图30中没有画出,但是有一些区域,其中的红色和绿色层互相重叠,被用作阴影薄膜。
然后,在像素部分中形成计数器电极185以后,在整个表面形成一层对准薄膜186,进行摩擦处理。然后,用密封材料187粘合在一起的是用像素部分和驱动电路形成的有源阵列基底,以及用彩色层和像素电极形成的计数器基底。密封材料187混合了一种填充剂,从而使这些填充剂和圆柱间隔,能够用均匀的间隔粘合这两种基底。然后,将液晶材料188倒进粘合的基底之间,用密封剂完全密封(没有画出)。这种液晶材料188可以采用已知的液晶材料。通过这种方式,有源阵列液晶显示器完全如图30所示。
实例9
不管TFT的形式如何都可以应用本发明。在这个实例中,将本发明用于制造底部栅极TFT,参考图38A-38F和39A-39E。
在基底50上形成一层绝缘薄膜,比方说氧化硅薄膜、氮化硅薄膜或者氮氧化硅薄膜(没有画出)。形成一层导体薄膜,从而形成栅极电极,构成需要的图案,获得栅极电极51。导体薄膜可以采用从Ta、Ti、W、Mo、Cr和Al中选择出来的一个或者多个制作出来的导体薄膜。
然后形成一层栅极绝缘薄膜52。这层栅极绝缘薄膜可以是单层的氧化硅薄膜、氮化硅薄膜或者氮氧化硅薄膜,或者是这些薄膜的重叠结构。用硅-锗53形成非晶半导体薄膜作为第一层半导体。用SiH4和GeH4作为活性气体,通过等离子体CVD工艺、低压CVD工艺等等可以形成20-100纳米厚的薄膜。
接下来将催化剂元素添加到第一层半导体中形成包括催化剂元素的层54。进行加热处理形成第一层结晶半导体。加热工艺可以是光照射法、加热惰性气体加热法以及熔炉加热法(图38C)。
接下来类似于实例4,对第一层结晶半导体进行第一次激光照射。第一次激光照射将波长为400纳米或者更短的激发物激光或者YAG激光器或YVO4激光器的二次谐波(波长532纳米)到四次谐波(波长266纳米)。用光学系统将激光汇聚成线状或者点状,提供460mJ/cm2的能量密度。用这样聚集起来的激光扫描基底的预定区域,用90-98%的重叠比照射第一层结晶半导体,形成它表面上有凹凸形状的第一层结晶半导体55。与此同时,在第一层结晶半导体55的表面上形成一层氧化物薄膜56(图38D)。
下一步,在去掉氧化物薄膜56以后,形成一层非晶硅薄膜57作为第二层半导体。可以利用等离子体CVD工艺形成20-100纳米的薄膜(图38E)。
接下来,类似于实例4,对第二层半导体57进行第二次激光照射,让第二层半导体57结晶。第二层半导体受到第一层结晶半导体55的高取向影响,形成的第二层结晶半导体58具有很高的取向比。顺便提一句,第二次激光照射的能量密度高于第一次激光照射的能量密度。在这个实例中是553mJ/cm2。通过第二次激光照射,第二层半导体结晶形成具有第一层结晶半导体(Si1-xGex)55和第二层结晶半导体(Si)58的一层结晶半导体59(图38F)。
然后将第一层半导体结晶过程中使用的催化剂元素移动到吸气区。在结晶半导体层59上形成一个隔离层60。在隔离层60上形成吸气区61。对隔离层60的厚度没有特殊要求。有一种简单的方法,利用臭氧水来处理结晶半导体的表面。因为这一过程会在结晶半导体层的表面形成一层化学氧化物,因此可以使用这一薄膜。用等离子体CVD工艺或者溅射工艺在包括0.01~50原子百分比氩,厚度为25~250纳米的非晶硅薄膜上形成吸气区的半导体层61。这层半导体薄膜,因为以后要去除掉,应该采用低密度的薄膜(例如非晶硅薄膜),增大结晶半导体层的选择余地,方便将它腐蚀去除。
接下来进行加热处理,将催化剂元素移动到吸气区中。可以采用辐射加热法、加热惰性气体加热法和熔炉加热法中的任意一种方法。由于进行了加热处理,催化剂元素因为扩散被移动到吸气区中,从而将结晶半导体层中包括的催化剂元素的浓度降低到1×1017/cm3或者更低(图39A)。
结束了吸气处理以后,可以按顺序去掉吸气区61和隔离层60。这样就形成一层结晶半导体,它是由第一层结晶半导体和第二层结晶半导体层叠而成的,其中催化剂元素的浓度得以将低,具有很高的取向比,积聚了大尺寸的晶粒。
结束了结晶处理以后,形成厚度为100~400纳米的绝缘薄膜26,用于在后面的掺杂过程中保护结晶硅薄膜(沟道区域)。然后用一个电阻模板在以后的n沟道TFT有源层区域内的结晶硅薄膜中添加浓度为1×1020~1×1021/cm3的n型杂质元素,在以后的p沟道TFT有源层区域内的结晶硅薄膜中添加浓度为1×1020~5×1021/cm3的p型杂质元素,以及浓度为1×1019~1×1022/cm3的惰性气体元素,从而形成源极、漏极和LDD区域(图39B)。
下面去掉结晶硅薄膜上的绝缘薄膜,将结晶硅薄膜做成需要的形状,然后形成层间绝缘薄膜63。层间绝缘薄膜是利用氧化硅薄膜、氮化硅薄膜或者氮氧化硅薄膜这样的绝缘薄膜形成的,厚度为500~1500纳米。然后形成接触孔,到达TFT的源极或者漏极区域,形成连接TFT的电互连64~67。
顺便提一句,虽然这个实例中在进行消气处理降低第一层半导体中包括的催化剂元素的含量以前先形成第二层半导体,但是这一制造过程可以结合实例4-6中的任何工艺。通过这种方式,可以应用本发明而不管TFT是什么形状。
实例10
这个实例参考图40A-40F和41A-41D,说明如何将本发明用于制造半导体层夹在一堆栅极连线中间的TFT。
跟实例6相似,在基底1000上形成氧化硅薄膜、氮化硅薄膜或者氮氧化硅薄膜这样的绝缘薄膜(图中没有画出)。为了形成栅极电极,形成一个导体薄膜,做成预定形状的图案,获得第一个栅极互连1001。
然后形成下面的绝缘薄膜1002。下面的绝缘薄膜可以是单层氧化硅薄膜、氮化硅薄膜或者氮氧化硅薄膜或者这些薄膜形成的层状结构。形成一层硅-锗薄膜1003,作为第一层半导体。将SiH4和GeH4用作活性气体,采用等离子体CVD工艺或者低压CVD工艺形成厚度为20-100纳米的一层薄膜。
随后将催化剂元素添加到第一层半导体中,形成包括催化剂元素的层54。进行加热处理,形成第一层结晶半导体。加热方法可以是光照射法、加热惰性气体加热法以及熔炉加热法(图40C)。
下面,跟实例6相似,对第一层结晶半导体进行第一次激光照射,形成表面上有凹凸形状的第一层结晶半导体1004。还在第一层结晶半导体1004的表面形成一层氧化物薄膜1005(图40D)。
然后,在去掉了氧化物薄膜1005以后,形成一层非晶硅薄膜1006,作为第二层半导体。可以用等离子体CVD工艺形成20-100纳米厚的薄膜。
接下来跟实例6相似,对第二层半导体1006进行第二次激光照射,让第二层半导体1006结晶。在第一层结晶半导体1004高取向比的影响下,让第二层半导体变成高取向比的第二层结晶半导体1007。这样就形成一层结晶半导体1008,它有第一层结晶半导体(Si1-xGex)1004和第二层结晶半导体(Si)1007(图38F)。
然后将第一层半导体1003结晶过程中使用的催化剂元素移动到消气处理区里去。在结晶半导体层1008上形成一层隔离层1009,构成隔离层1009上的消气处理区1010。消气处理区的半导体层1010是利用包括0.01-20%原子百分比氩,厚度为25-250纳米的非晶硅薄膜形成的。因为以后要去除掉,所以这一层半导体薄膜应该用低密度薄膜制作(例如非晶硅薄膜),以增加结晶半导体层的选择余地,使腐蚀去除更加容易。
在这以后进行加热处理,将催化剂元素移动到消气处理区中去,如同实例6一样(图41A)。
结束了消气处理以后,可以按顺序去掉消气处理区1010和隔离层1009。通过这种方式形成一层结晶半导体,这层结晶半导体由第一层结晶半导体和第二层结晶半导体构成,降低了其中的催化剂元素浓度,具有很高的取向比,聚集了大尺寸的晶粒。
接下来形成一层栅极绝缘薄膜1011,覆盖结晶半导体层1008。栅极绝缘层1011是用包括硅的绝缘体采用CVD工艺或者溅射工艺形成的,它的厚度是40-150纳米。在它上面形成第二个栅极互连1012、1013。虽然对形成第二个栅极互连的材料没有限制,但是它可以具有分层结构,第一层用高熔点金属,比方说钼或者钨,以及高熔点金属或者低电阻金属,比方说铝或者铜,或者它上面形成的多晶硅,形成。
然后利用离子注入法将用于导电的杂质元素添加到半导体薄膜中去,为将来的源极、漏极和LDD区形成杂质区。此外还进行加热处理,进行激活和氢化。下一步,用丙烯、聚酰亚胺这样的有机树脂材料形成层间绝缘薄膜1014。层间绝缘薄膜的表面用CMP平整。然后形成接触孔,到达结晶半导体层1008,形成互连1015-1018。
顺便提一句,虽然这个实例在进行消气处理降低第一层半导体中催化剂元素的含量之前形成了第二层半导体,但是这一制造过程可以跟实例4-6中的任意一样组合。
实例11
图35说明本发明能够使用的激光处理装置的一种形式。这个装置有激光器1400、光学系统1401、基底平台1402、基底输送装置1404、鼓风机1410等等。与此同时,还有一些附件,包括暗盒1408用于储存基底1411、暗盒支架1407和喷嘴1409,用于利用鼓风机提供的气体替换基底上的激光照射区。
采用激发物激光器这样的气体激光器在400纳米或者更短的波长上振荡,或者在用YAG或者YLF激光器这样的固体激光器。除了基波(1060纳米)以外,YAG激光器还可以使用二次谐波(532纳米)和三次谐波(353.3纳米)等等。至于激光器,将采用脉冲振荡类型的,采用大约5-300赫兹的振荡频率。
光学系统1401用于将激光器1400发射的激光聚焦,将断面形状很小的线状激光照射在照射表面。虽然不是任意的,但是这一结构可以采用圆柱形透镜阵列1412、圆柱形透镜1413、反射镜1414、片状圆柱形透镜1415等等。虽然依赖于透镜大小,但是仍然能够产生长度方向100-400毫米,宽度方向100-500微米的线状激光。
支架1402用于支撑基底1411进行处理,并且移动它使它跟激光同步。从暗盒1408拉出基底1411,用输送装置1404移动它供激光进行处理。输送装置1404有一个臂1405。这个臂1405抓住基底1411的一端,朝一个方向移动,让线状激光照射基底的整个表面。
这种结构的激光照射装置在处理一面超过1000毫米,厚度为1毫米或者更薄的玻璃基底的时候特别有用。例如,可以处理大小为1200毫米×160毫米或者2000毫米×2500毫米,厚度为0.4-0.7毫米的玻璃基底。
利用氧化气体或者惰性气体通过喷嘴喷出,将这个实例中的激光照射装置应用于实例1-5所示的工艺。这个激光照射装置的结构不需要激光照射气体控制室。即使基底尺寸增大,激光发射装置也能够缩小。这个实例能够用于实例1-10。
实例12
下面参考附图描述利用发光元件的一个显示器实例,作为使用TFT基底的另一个实例。图13A和13B是一个像素一个像素地排列TFT形成的显示器的像素结构顶视图。顺便提一句,图13A和13B所示的n沟道TFT 1600、1602和p沟道TFT 1601在结构上类似于实例5,因此省去了详细说明。
图13A说明通过阻挡层1102在像素基底1101上形成n沟道TFT1600和p沟道TFT 1601的一种结构。在这种情况下,n沟道TFT 1600是一个开关TFT,而p沟道TFT 1601则是一个电流控制TFT,它的漏极跟发光元件1605的一个电极连接。p沟道TFT 1602的目的是控制流经发光元件的电流。当然,一个像素上要采用的TFT的数量是没有限制的,可以按照显示器驱动方案提供适当的任意电路结构。
图13A所示的发光元件1605是利用上面形成钝化层1114的阳极层1111、包括磷的有机化合物层1112和阴极层113形成的。有机化合物层包括发光层、空穴注入层、电子注入层、空穴输运层、电子输运层等等。与此同时,有机化合物上的发光层包括从单一激励态返回基态的时候的光辐射(荧光)以及从三重激励态返回基态的时候的光辐射(磷光)。可以包括其中的任意一样或者全部。
阳极形成材料采用逸出功很高的材料。阴极采用逸出功很低的材料,用MgAg、AlMg、Ca、Mg、Li、AlLi或者AlLiAg这样的碱金属或者碱土金属形成。与此同时,阴极可以用厚度1-20纳米的氟化锂层和Al层或者一薄层铯跟Al层的结合来形成。阳极跟p沟道TFT 1601的漏极互连1110连接,形成的分区层1103覆盖着阳极1111的一段。
在发光元件1605上面形成一层钝化薄膜1114。钝化层1114是用对氧气或者水汽具有良好隔离作用的材料做成的,例如氮化硅、氮氧化硅或者钻石一样的炭(DLC)材料。这种结构使得发光元件发射的光能够照射在阳极一侧。
另一方面,图13B说明通过基底1101上的阻挡层1102如何在像素中形成n沟道的TFT 1600和n沟道的TFT 1602。在这种情况下,n沟道TFT 1600是一个开关TFT,n沟道TFT 1602是一个电流控制TFT,它的漏极跟发光元件1606的一个电极连接。
用逸出功很高的薄膜材料形成发光元件1606,比方说氧化铟、氧化锡或者氧化锌,作为互连1115上的阳极材料,跟n沟道TFT 1602的漏极一侧连接。要在它上面形成的有机化合物层的结构类似于图13A的有机化合物层1112。
阴极是用逸出功很低,1-2纳米厚的材料用第一个阴极层1118形成的,第二个阴极层1119用于减小阴极层1118的阴极电阻。除了铯以外,第一个阴极层是用铯银合金或者氟化锂、碱金属或者碱土金属形成的,比方说MgAg、AlMg、Ca、Mg、Li、AlLi或者AlLiAg,通常是一种镁化合物。第二个阴极层1119是用一种金属材料形成的,它具有10-20纳米的厚度,包括Al、Ag等等,或者是用10-100纳米氧化铟、氧化锡或者氧化锌这样的透明导体薄膜形成的。在发光元件1606上形成一层钝化薄膜1120。利用这种结构就能够让发光元件发出的光照射到阴极一侧。
与此同时,图13B所示的发光元件1606可以具有另一种形式,除了铯以外,还有阴极材料形成的一个阴极层1116,铯和银的合金或者氟化锂,MgAg、AlMg、Ca、Mg、Li、AlLi或者AlLiAg这样的碱金属或者碱土金属,通常是镁化合物,有机化合物层1117,厚度大约是1-2纳米的第一个阳极层1118,跟n沟道TFT 1602漏极一侧连接的互连1115上,透明导体薄膜形成的第二个阳极层1119。第一个阳极层是用逸出功很大的金属通过真空沉积形成的,比如镍、铂或者铅。
通过这种方式,可以用有源阵列驱动的发光元件形成显示器。由于具有很高的(101)面取向比,用本发明获得的结晶半导体层中晶体边界缺陷密度较低,从而能够获得很高的场效应迁移率。因为需要跟发光元件连接的电流控制TFT需要很高的电流驱动能力,所以这一显示器适合于这一应用。与此同时,虽然这里没有画出,但是像素部分周围提供驱动电路部分的结构可以用类似于实例6的方法制作。
实例13
图16A和16B说明采用具有电压补偿电路的发光元件的显示器的一个像素结构。如图16A所示,跟平常一样有开关TFT 1301、驱动TFT 1302、发光元件1304、源信号线(S)、栅极信号线(G)和电流源线(电流)。像素结构的特征在于在开关TFT 1301的输出电极和驱动TFT 1302的栅极电极之间的电压补偿电路。
图16B是一个电路图,它包括电压补偿电路1310。电压补偿电路1310有第一个TFT 1351、第二个TFT 1352、第三个TFT 1353、第一个电容1354和第二个电容1355。与此同时,G(m)是要作为第m条线扫描的一根栅极信号线,G(m-1)是要作为第(m-1)根线扫描的一根栅极信号线。
第一个电容1354和第二个电容1355串联。第一个电容1354的第一个电极跟开关TFT 1301的一个输出电极连接。第一个电容1354的第二个电极跟第二个电容1355的第一个电极连接。第二个电容1355的第二个电极跟电流源线连接。
第一个TFT 1351的栅极电极跟栅极信号线G(m-1)连接,输出电极跟栅极信号线G(m)连接,输出电极跟开关TFT 1301的输出电极连接。第二个TFT 1352有一个栅极电极跟栅极信号线G(m-1)连接,输入电极跟栅极信号线G(m)连接,输出电极跟第一个电容1354的第二个电极连接,还跟第二个电容1355的第一个电极连接。第三个TFT 1353的栅极电极跟开关TFT 1351的一个输出电极连接,输入电极跟电流源信号线连接,输出电极跟第一个电容1354的第二个电极连接,还跟第二个电容1355的第一个电极连接。
顺便提一句,构成像素的TFT 1301、1302、1351-1353全都采用同一种极性的TFT,这种极性可以是n沟道类型的,也可以是p沟道类型的。如果这种TFT是在本发明的结晶半导体层上形成的,因为(101)面取向比很高,所以晶粒边界的缺陷密度得到了降低,能够获得很高的场效应迁移率。发光元件可以用很高的速度工作,具有很高的电流驱动能力。
与此同时,第一个电容1354在输出端和第三个TFT 1353的栅极电极之间,用于利用它的电容耦合提高驱动TFT 1302的栅极电位。第二个电容1355跟第一个电容1354串联,用于耦合稳压电流源线和驱动TFT 1302之间的电容,从而保持驱动TFT 1302栅极电极上的电位。
第二个电容1355的另一个功能是作为一个负载,总是作为电压补偿电路的自举元件。如果没有这个负载,当第三个TFT 1353的栅极电极上的电位因为源极信号线输入了数字视频信号而开始上升的时候,第三个TFT 1353输出电极上的电位因为这一电容耦合而立即上升。如果发生这种情况,自举有可能无法工作。因此,利用第二个电容1355,第三个TFT 1353输出电极上电位的上升相对于第三个TFT 1353栅极电位的上升因为电容耦合而延迟。因此,第三个TFT输出电极上电位的上升由于第三个TFT 1353的导通而被漏极电流所主宰,从而使正常的自举成为可能。
通过以上方法,栅极信号选择脉冲,通常需要大于要输入源极信号线的数字视频信号电压幅度的电压幅度,能够降低到等于数字视频信号的电压幅度。因此能够降低栅极信号驱动电路一侧的功耗。顺便提一句,对于这里的操作,因为电源线上的电位应该很高,因此发光元件1304在电极方向上应该使得引用数字1305表示阳极,引用数字1306表示阴极。此时,跟传统实例相反,在n沟道TFT中光发射是在较低的面上,而p沟道TFT中的光发射则是在较高的面上。
实例14
在这个实例中,图17A和17B中的显示器有实例6或者7中描述的有机发光元件。图17A是显示器的顶视图,图17B是沿着图17A中线段A-A’的剖面图。在拥有绝缘表面的基底250上(例如玻璃基底、结晶玻璃基底、或者塑料基底),形成像素252、源极一侧的驱动器电路251以及栅极一侧的驱动器电路253。还有,在像素电极262的两端形成分区墙265,在发光元件的电极262上形成有机化合物层266和有机发光元件的阴极267。
引用数字268指的是密封膜,269指的是DLC薄膜。像素区和驱动器电路覆盖了密封膜268,密封膜覆盖了保护膜269。此外,通过粘合剂用盖子270密封它。应该利用跟基底250一样的材料形成盖子270,例如用玻璃基底,以便抵抗热、外力之类导致的形变。通过喷沙使盖子270有一个凹形(深度为3-10微米),如图17B所示。需要对盖子270进行进一步处理,形成一个凹形部分(深度为50-200微米),其中可以放进干燥剂271。顺便提一句,引用数字258表示输入源极一侧驱动器电路251和栅极一侧驱动器电路的发射信号的导线,这根导线从外部输入端FPC(柔性印刷电路)259接收视频信号和时钟信号。
下一步参考图17B描述剖面结构。在基底250上有绝缘薄膜260,在绝缘薄膜260上形成像素区域252和栅极一侧驱动器电路253。像素区域252有多个像素,包括电流控制TFT 261以及跟电流控制TFT 261漏极连接的发光元件的一个电极262。此外,用结合了n沟道TFT 263和p沟道TFT 264的CMOS电路形成栅极驱动器电路253。可以按照已知技术制造这些TFT(包括261、263和264)。
像素电极262作为有机发光元件的阳极。还在像素电极262的两端形成分区墙265,在发光元件电极262上形成有机化合物层266和有机发光元件的阴极267。有机化合物层267可以通过自由地结合空洞注入层、发光层、电子注入层之类形成。有机化合物层也可以用喷墨打印或者结合旋涂和喷墨法来形成。
例如,包括PEDOT的第一层有机化合物可以作为空洞注入层,可以利用本发明的喷墨打印装置在它上面形成线状或者条状第二层有机化合物层。在这种情况下,第二层有机化合物成为发光层。可以采用聚合物或者中间分子重量的有机化合物材料。
阴极267还被用作所有像素的公共导线,通过连接导线258跟FPC259连接。此外,像素区252和栅极一侧驱动器电路253中包括的所有元件都被阴极267、密封膜268和保护膜269覆盖。利用密封膜268完全覆盖了有机发光元件以后,最好在密封膜268表面(暴露表面)上至少提供钻石一样的炭(DLC)薄膜之类的保护膜269,如图17A和17B所示。还有,可以在包括基底后表面的整个表面上提供保护膜。在这里,必须注意不在外部输入端(FPC)部分形成这样的保护膜。不能用模板形成保护薄膜。另外,不能用屏蔽带覆盖外部输入端部分。
用上述结构的密封膜268和保护膜密封有机发光元件,有机发光元件能够完全跟外界隔离。这样就能够防止由于有机化合物层发生氧化,比如由于湿气和氧气,而使性能变坏的基底,在整个有机发光元件中发生。因此能够获得高可靠性的显示器。另外,可以采用这种结构,其中的像素电极是阴极,有机化合物层和阳极被分层,以便在图17B所示方向的相反方向传输光。
实例15
在这个实例中用实例8所示的有源阵列基底形成发光元件。发光元件指的是在基底和盖子之间的一个基底上密封的显示器面板跟发光元件,以及显示器面板上跟IC一起安装的显示模块。顺便提一句,发光元件的一层中有有机化合物,施加了电场以后,能够发出电光(EL层)。与此同时,有机化合物上的光包括从单激励态返回基态的时候的光辐射(荧光),以及从三激励态返回基态的时候的光辐射(磷光)。可以包括它们中间的任意一种,或者将它们全包括。
EL层肯定有一个发光层、一个空穴注入层、一个电子注入层、一个空穴输运层和一个电子输运层等等。发光元件的结构按顺序是阳极、发光层和阴极。除了这一结构以外,它也可以是阳极层、空穴注入层、发光层和阴极层,或者阳极层、空穴注入层、发光层、电子输运层和阳极层等等。
图36是这个实例中发光元件的一个剖面图。在图36中,用图28C上的像素TFT 83形成基底上的开关TFT 73。因此,这一结构可能指的是对像素TFT的说明。用图28C所示的驱动电路形成基底1650上的驱动电路。因此,n沟道TFT 71和p沟道TFT 72的结构可能指的是n沟道TFT 81和p沟道TFT 82。用图28C所示的p沟道TFT 82形成电流控制TFT 74。因此,这个结构可以是指对p沟道TFT 82的说明。
与此同时,互联1658是电流控制TFT的源极互连(对应于电流源线)。引用数字1657指的是跟电流控制TFT的像素电极1660重叠,从而跟像素电极1660有电连接的互连。顺便提一句,像素电极1660是用透明导体薄膜形成的一个像素电极(发光元件的阳极)。透明导体薄膜可以采用氧化铟和氧化锡的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡或者氧化铟。与此同时,透明导体薄膜可以采用添加了镓的透明导体薄膜。在形成互连之前在平坦的层间绝缘薄膜1659之间形成像素电极。后面要形成的EL层非常薄,从而能够因为台阶的存在而出现反常光辐射。因此,在形成像素电极之前需要平整,从而能够使EL层成为尽可能平的表面。
形成互联1651-1658之后,形成一个堤岸1661,如图36所示。堤岸1661可以通过在100-400纳米的绝缘薄膜或者有机树脂薄膜上做上图形来形成。注意,因为堤岸1661是一个绝缘薄膜,因此在形成薄膜的时候要特别注意防止静电击穿元件。在这个实例中,将碳粒或者金属颗粒引入绝缘薄膜,作为堤岸1661的材料,以便降低电阻,抑制静电。在这种情况下,引入碳粒或者金属颗粒的量可以调整为使电阻达到1×106-1×1012欧姆米(最好是1×108-1×1010欧姆米)。
在像素电极1660上形成发光层1662。虽然图36中只画出了一个像素,但是发光层可以分别用R(红)、G(绿)和B(蓝)制作。具体而言,用铜酞菁(CuPc)薄膜做成厚度为20纳米的空穴注入层,在它上面用70纳米厚的三(8-羟基喹啉)(tris-8-quinilinolato)铝配合物(Alq3)薄膜作为发光层。光的颜色可以通过引入Alq3、二羟基喹啉并吖啶、二萘嵌苯或者DCM1这样的荧光颜料来加以控制。
但是,以上实例中采用的是有机发光材料,用作发光层,但是并不限于它。可以通过将发光层、电荷输运层和电荷注入层自由地结合起来形成。例如,虽然在这个实例中采用的是低分子有机发光材料,但是也可以采用中分子或者高分子有机发光材料。此外,提供有机发光材料作为中分子有机发光材料,这种有机发光材料没有上限,但是分子数在20或者更小,或者链接在一起的分子的长度为10微米或者更短。与此同时,作为采用高分子发光材料的一个实例,可以用20纳米厚作为空穴注入层利用旋涂技术形成的多噻吩(PEDOT)薄膜、在它上面作为发光层的大约100纳米厚的对三联苯1,2亚乙烯基(PPV)薄膜构成分层结构。与此同时,还可以将碳化硅这样的无机材料用做电荷输运层或者电荷注入层。这些有机发光材料和无机材料可以是已知材料。
下一步在EL层1662上提供铝和锂的合金作为阴极1663。形成阴极1663的时候就形成了发光元件1664。发光元件1664由像素电极1660、EL层1662和阴极1663构成。
让钝化薄膜1665完全覆盖发光元件1664。钝化薄膜1665是用包括碳薄膜、氮化硅薄膜或者氮氧化硅薄膜的绝缘薄膜形成的。绝缘薄膜是单独的一层或者结合了多层。具体而言,采用DLC(钻石一样的碳)薄膜是有效的。因为可以在室温到100摄氏度或者更低的范围内形成DLC薄膜,可以在热阻很低的EL层1662上很容易地形成。对氧气具有很强阻挡效应的DLC薄膜能够抑制EL层1662的氧化。因此,可以防止EL层1662在以后的密封过程中发生氧化。
此外,在钝化薄膜1665上有一层密封膜1666,用于跟盖子1667粘合起来。密封薄膜1666可以采用紫外固化树脂,其中有吸湿或者抗氧化物质。盖子1667采用玻璃基底、合成石英玻璃基底或者相应表面上用碳薄膜(最好是钻石一样的碳薄膜)形成的塑料基底(包括塑料薄膜)。
通过这种方式得到的是具有图36所示结构的发光元件。顺便提一句,在形成堤岸1661以后直到形成钝化薄膜1665连续地利用多腔方案(成一条直线)沉积装置而不暴露在空气中是非常有效的。此外,还可以连续地粘合盖子1667,而不暴露在空气中。通过这种方式,在基底上形成n沟道TFT 71、p沟道TFT 72、开关TFT(n沟道TFT)73和电流控制TFT(p沟道TFT)74。
虽然这个实例只是说明像素部分和驱动电路的结构,但是有可能在同一个绝缘体上形成逻辑电路,比如信号除法电路、D/A变换器、运算放大器和γ校正电路。此外还可以形成存储器或者微处理器。
此外将参考图37A和37B说明完成保护发光元件的密封处理以后这个实例中的发光元件。顺便提一句,需要的时候要参考图36。
图37A是已经密封好的发光元件的一个顶视图。图37B是图37A中沿着直线C-C’的一个剖面图。用虚线说明的引用数字801是一个源极驱动电路,引用数字806是一个像素部分,引用数字807表示栅极驱动电路。引用数字901表示一个盖子,引用数字902表示第一个密封膜,引用数字901表示第二个密封膜。用第一个密封膜902包围密封剂716。顺便提一句,引用数字904是跟输入源极驱动电路801和栅极驱动电路807的发射信号的一个互连,用来从FPC(柔性印刷电路)905接收视频和时钟信号作为外部输入端。顺便提一句,虽然在这里只画出了FPC,但是这个FPC也可以是一个印刷导线板(PWB)。
下一步参考图37B描述剖面结构。在基底700上形成像素部分806和栅极驱动电路807。像素部分806是用包括跟电流控制TFT1604和它的漏极连接的像素电极710的多个像素形成的。用CMOS电路结合n沟道TFT 1601和p沟道TFT 1602形成栅极驱动电路807(参考图36)。
像素电极710被用作发光元件的阳极。在像素电极710两端形成一个堤岸711。在像素电极710上形成发光元件的EL层712和阴极713。阴极713同时被用作跟所有像素的公共互连,通过互联904跟FPC905连接。此外,包括在像素部分806和栅极驱动电路807中的元件被阴极713和钝化薄膜715覆盖。
与此同时,用第一层密封膜902粘合盖子901。顺便提一句,可以用一个树脂薄膜垫片保证盖子901和发光元件之间的距离。将密封剂716填充在第一层密封膜902内部。第一层密封膜902和密封剂716最好是环氧树脂。第一层密封膜902应该尽可能地不能透过水和氧气。此外,密封剂716还可以包括吸湿或者抗氧化材料。
用于覆盖发光元件的密封剂716被用作粘合剂来粘合盖子901。与此同时,这个实例可以使用FRP(光纤玻璃增强型塑料)、PVF(聚乙烯氟)、miler、聚酯或者丙烯,作为构成盖子901的塑料基底901a。还有,用密封剂716粘合好盖子901以后,用第二层密封薄膜903覆盖密封剂907的侧表面(暴露的表面)。第二层密封膜903可以将同样的材料用作第一层密封膜902。
利用以上结构,通过用密封剂716密封发光元件,就能够将发光元件跟环境完全隔离,防止外界水汽和氧气的侵入,从而避免EL层因为氧化而性能变坏。这样就能够获得可靠的发光器件。这样的发光器件可以被用作各种电气的一部分。这个实例可以跟实例1-13一起应用。
实例16
半导体器件和显示器可以应用于各种电器。这些电器包括摄像机、数码相机、投影仪(背投式投影仪和正投式投影仪)、头戴式显示器(眼镜一样的显示器)、个人电脑、便携式信息终端(移动计算机、便携式电话、电子记事本等等)。图18A-20C给出了它们的实例。
图18A中的个人电脑包括主体2001、图像输入部分2002、显示部分2003、键盘2004等等。可以将本发明中有源阵列驱动的显示器应用于个人电脑的显示部分2003。
图18B画出了一台摄像机,它包括主体2101、显示部分2102、语音输入部分2103、操作开关2104、电池2105、图像接收部分2106等。可以将本发明中有源阵列驱动的显示器用于摄像机的显示部分2102。
图18C画出了一台移动计算机,它包括主体2201、摄像部分2202、图像接收部分2203、操作开关2204、显示部分2205等等。可以将本发明中有源阵列驱动的显示器用于移动计算机的显示部分。
图18D画出了一个眼镜一样的显示器,它包括主体2301、显示部分2302、腿部分2303等等。可以将本发明中有源阵列驱动的显示器用于眼镜一样的显示器的显示部分2302。
图18E画出了一个播放机,它采用记录了程序的记录媒介(在这里叫做记录媒介),包括主体2401、显示部分2402、扬声器部分2403、记录媒介2404、操作开关2405等等。播放器用DVD(数字多功能盘)、CD之类作为记录媒介,能够用来欣赏音乐、观看电影、玩游戏和上网。可以将本发明中有源阵列驱动的显示器用于播放器的显示部分2402。
图18F画出了一个数码相机,它包括主体2501、显示部分2502、眼睛接触部分2503、操作开关2504、图像接收部分(没有画出)等等。可以将本发明中有源阵列驱动的显示器用于数码相机的显示部分2502。
图19A画出了一个正投式投影仪,它包括投影设备2601、屏幕2602等等。图19B画出了一个背投式投影仪,它包括主体2701、投影设备2702、镜子2703、屏幕2704等。
此外,图19C说明图19A和19B所示投影设备2601和2702的结构。投影设备2601或者2702包括光源光学系统2801、反射镜2802和2804-2806、分色镜2803、棱镜2807、液晶显示设备2808、相差板2809和投影光学系统2810。投影光学系统2810包括投影透镜。虽然在这个实例中只画出了三个板,但是它并不限于此,而是还可以采用单板类型的。此外,实践这一实例的人也可以象图19C的箭头所示一样在光学路径中采用光学透镜这样的光学系统、极化薄膜、调整相差的薄膜或者红外薄膜。
此外,图19D说明的是图19C所示光源光学系统2801的结构。在这个实例中,光源光学系统2801包括反射镜2811、光源2812、透镜阵列2813和2814、极化转换元件2815和聚焦透镜2816。此外,图19D中的光源光学系统只是一个实例,光源光学系统并不限于此。例如,实践这一实例的人可以在光源光学系统中采用光学透镜、极化膜、相差调节膜或者红外薄膜之类的光学系统。但是,图19所示的投影仪中采用了透光类型的电光装置,而反光类型的电光装置在这里没有画出。
图20A画出的是一个便携式电话,它包括显示板3001、操作板3002。显示板3001和操作板3002通过连接部分3003互相连接。在连接板3003中,显示板3001显示部分3004跟操作板3002操作按键3006之间的角度可以任意改变。此外还有语音输入部分3005、操作键3006、电源开关3007和声音输入部分3008。可以将本发明中有源阵列驱动的显示器用于个人便携式电话的显示部分3004。
图20B画出了一本便携式书(电子笔记本),它包括主体3101、显示部分3102和3013、记录媒介3104、操作开关3105、天线3106等等。便携式书可以利用本发明中有源阵列驱动的显示器。
图20C画出了一台电视机,它包括主体3201、底座3202、显示部分3203等等。本发明的显示器最好是采用大屏幕,它的对角线长度为10英寸或者更长(最好是30英寸或者更长)。电视机的显示部分3203可以采用本发明中有源阵列驱动的显示器。
如上所述,本发明的应用范围很广,可以应用于所有领域中的电子设备。
本发明采用包括锗的硅薄膜作为第一层非晶半导体薄膜,以便形成具有很高取向比的第一层结晶半导体薄膜。利用催化剂元素让第一层非晶半导体薄膜结晶,就能够形成(110)面取向比很高的第一层结晶半导体薄膜。此外,通过激光照射,提高了结晶度,消除非晶区,去掉锗含量很高的区域。
因此,在第一层结晶半导体上形成一层硅薄膜作为第二层半导体。通过加热或者激光处理,在第一层结晶半导体薄膜上形成第二层结晶半导体薄膜作为结晶种子(核)。在第一层结晶半导体薄膜取向的影响之下,第二层结晶半导体薄膜晶体以很高的取向比生长。
通过这种方式,高取向比的晶体生长能够减少相邻不同取向晶核导致的晶体生长之间的晶体边界,从而增大晶粒尺寸。与此同时,形成第一层结晶半导体的催化剂元素被消气处理过程移动到消气处理区,从而降低结晶半导体层中包括的催化剂元素的浓度。如上所述,本发明中的结晶半导体薄膜中催化剂元素浓度很低,取向比很高,聚集了大尺寸的晶粒。
此外,本发明将硅-锗薄膜用作第一层半导体,以便形成取向比很高的第一层半导体。通过利用催化剂元素让硅-锗薄膜结晶,就能够获得(110)面取向比很高的第一层结晶半导体。此外,通过激光照射能够提高结晶度,消除非晶区。在第一层结晶半导体上形成一层硅薄膜作为第二层半导体。通过激光照射,第二层半导体将第一层结晶半导体作为结晶种子(晶核)进行晶体生长。顺便提一句,在第一层结晶半导体取向的影响下,第二层半导体生长出来的晶体具有很高的取向比。
通过这种方式,高取向比的晶体生长会减少相邻不同取向晶核导致的晶体生长之间的边界,增大晶粒尺寸。与此同时,形成第一层结晶半导体的时候使用的催化剂元素被消气处理过程移动到消气处理区,从而降低结晶半导体层中催化剂元素的浓度。如上所述,本发明能够提供良好的结晶半导体薄膜,它的催化剂元素浓度很低,取向比很高,聚集了大尺寸的晶粒。
Claims (61)
1.一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,以形成第一层结晶半导体薄膜;
通过腐蚀处理降低第一层结晶半导体薄膜的厚度;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中使第二层非晶半导体薄膜结晶,以形成第二层结晶半导体薄膜。
2.权利要求1中制造半导体器件的方法,其中的腐蚀处理通过湿腐蚀来进行。
3.权利要求1中制造半导体器件的方法,其中的腐蚀处理通过干腐蚀来进行。
4.权利要求2中制造半导体器件的方法,其中的湿腐蚀是利用包括HNO3、HF、CH3COOH和Br2的腐蚀溶液进行的。
5.权利要求2中制造半导体器件的方法,其中的湿腐蚀是利用包括HNO3、HF、CH3COOH和I2的腐蚀溶液进行的。
6.权利要求1中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是利用熔炉退火或者快速热退火进行的。
7.权利要求1中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是通过激光照射进行的。
8.权利要求1中制造半导体器件的方法,其中在第二结晶处理以后进行消气处理。
9.权利要求1中制造半导体器件的方法,其中在形成第二层结晶半导体薄膜以后进行消气处理。
10.权利要求1中制造半导体器件的方法,其中第一层结晶半导体薄膜的表面是在形成第二层非晶半导体薄膜之前用包括氟化氢的溶液进行处理的。
11.一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,以形成第一层结晶半导体薄膜;
通过腐蚀处理降低第一层结晶半导体薄膜的厚度;
按顺序多次重复第一结晶处理、第二结晶处理和腐蚀处理;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中使第二层非晶半导体薄膜结晶,以形成第二层结晶半导体薄膜。
12.权利要求11中制造半导体器件的方法,其中的腐蚀处理通过湿腐蚀来进行。
13.权利要求11中制造半导体器件的方法,其中的腐蚀处理通过干腐蚀来进行。
14.权利要求12中制造半导体器件的方法,其中的湿腐蚀是利用包括HNO3、HF、CH3COOH和Br2的腐蚀溶液进行的。
15.权利要求12中制造半导体器件的方法,其中的湿腐蚀是利用包括HNO3、HF、CH3COOH和I2的腐蚀溶液进行的。
16.权利要求11中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是利用熔炉退火或者快速热退火进行的。
17.权利要求11中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是通过激光照射进行的。
18.权利要求11中制造半导体器件的方法,其中在第二结晶处理以后进行消气处理。
19.权利要求11中制造半导体器件的方法,其中在形成第二层结晶半导体薄膜以后进行消气处理。
20.权利要求11中制造半导体器件的方法,其中第一层结晶半导体薄膜的表面是在形成第二层非晶半导体薄膜之前用包括氟化氢的溶液进行处理的。
21.一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,以形成第一层结晶半导体薄膜;
通过化学机械抛光降低第一层结晶半导体薄膜的厚度;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中使第二层非晶半导体薄膜结晶,以形成第二层结晶半导体薄膜。
22.权利要求21中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是利用熔炉退火或者快速热退火进行的。
23.权利要求21中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是通过激光照射进行的。
24.权利要求21中制造半导体器件的方法,其中在第二结晶处理以后进行消气处理。
25.权利要求21中制造半导体器件的方法,其中在形成第二层结晶半导体薄膜以后进行消气处理。
26.权利要求21中制造半导体器件的方法,其中第一层结晶半导体薄膜的表面是在形成第二层非晶半导体薄膜之前用包括氟化氢的溶液进行处理的。
27.一种制造半导体器件的方法,包括:
形成第一层非晶半导体薄膜,其中锗占硅的比例为0.1-10原子百分比;
在第一层非晶半导体薄膜中添加具有催化作用的金属元素用于结晶;
在惰性气体中通过加热处理进行第一结晶处理;
在氧化气体中通过激光照射进行第二结晶处理,以形成第一层结晶半导体薄膜;
通过化学机械抛光降低第一层结晶半导体薄膜的厚度;
按顺序多次重复第一结晶处理、第二结晶处理和化学机械抛光;
在第一层结晶半导体薄膜上形成包括硅的第二层非晶半导体薄膜;和
在惰性气体中使第二层非晶半导体薄膜结晶,以形成第二层结晶半导体薄膜。
28.权利要求27中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是利用熔炉退火或者快速热退火进行的。
29.权利要求27中制造半导体器件的方法,其中第二层非晶半导体薄膜的结晶是通过激光照射进行的。
30.权利要求27中制造半导体器件的方法,其中在第二结晶处理以后进行消气处理。
31.权利要求27中制造半导体器件的方法,其中在形成第二层结晶半导体薄膜以后进行消气处理。
32.权利要求27中制造半导体器件的方法,其中第一层结晶半导体薄膜的表面是在形成第二层非晶半导体薄膜之前用包括氟化氢的溶液进行处理的。
33.一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
将催化剂元素添加到第一层半导体中;
通过加热处理使第一层半导体结晶,以形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;
对第二层半导体进行第二激光照射,以形成第二层结晶半导体;
在第二层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包括的催化剂元素移动到消气处理区;和
去掉消气处理区。
34.权利要求33中制造半导体器件的方法,其中第一激光照射步骤是在包括氧气的氧化气体中或者在空气中进行的。
35.权利要求33中制造半导体器件的方法,其中第二激光照射步骤是在氮气中或者真空中进行的。
36.权利要求33中制造半导体器件的方法,其中的催化剂元素是从Fe、Co、Ni、Al、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Au、Sn和Sb这一组中选择出来的一种或者多种元素。
37.权利要求33中制造半导体器件的方法,其中在氧化气体中通过对第一层结晶半导体进行第一激光照射,而在第一层结晶半导体的表面上形成突起。
38.一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
在第一层半导体上形成有开孔的模板绝缘薄膜;
有选择地给第一层半导体添加催化剂;
通过加热处理使第一层半导体结晶,以形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;
对第二层半导体进行第二激光照射,以形成第二层结晶半导体;
在第二层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区;和
去掉消气处理区。
39.权利要求38中制造半导体器件的方法,其中第一激光照射步骤是在包括氧气的氧化气体中或者在空气中进行的。
40.权利要求38中制造半导体器件的方法,其中第二激光照射步骤是在氮气中或者真空中进行的。
41.权利要求38中制造半导体器件的方法,其中的催化剂元素是从Fe、Co、Ni、Al、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Au、Sn和Sb这一组中选择出来的一种或者多种元素。
42.权利要求38中制造半导体器件的方法,其中在氧化气体中通过对第一层结晶半导体进行第一激光照射,而在第一层结晶半导体的表面上形成突起。
43.一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
给第一层半导体添加催化剂;
通过加热处理使第一层半导体结晶,以形成第一层结晶半导体;
在氧化气体对第一层结晶半导体进行第一激光照射;
在第一层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区;
去掉消气处理区;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
第一层结晶半导体上形成第二层半导体;和
对第二层半导体进行第二激光照射。
44.权利要求43中制造半导体器件的方法,其中第一激光照射步骤是在包括氧气的氧化气体中或者在空气中进行的。
45.权利要求43中制造半导体器件的方法,其中第二激光照射步骤是在氮气中或者真空中进行的。
46.权利要求43中制造半导体器件的方法,其中的催化剂元素是从Fe、Co、Ni、Al、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Au、Sn和Sb这一组中选择出来的一种或者多种元素。
47.权利要求43中制造半导体器件的方法,其中在氧化气体中通过对第一层结晶半导体进行第一激光照射,而在第一层结晶半导体的表面上形成突起。
48.一种制造半导体器件的方法,包括:
在绝缘表面上形成包括锗的第一层半导体;
在第一层半导体上形成有开孔的模板绝缘薄膜;
有选择地给第一层半导体添加催化剂;
通过加热处理使第一层半导体结晶,以形成第一层结晶半导体;
在氧化气体中对第一层结晶半导体进行第一激光照射;
在第一层结晶半导体上形成消气处理区;
进行加热处理,以将第一层结晶半导体中包含的催化剂元素移动到消气处理区;和
去掉消气处理区;
去掉第一层结晶半导体表面上形成的氧化物薄膜;
在第一层结晶半导体上形成第二层半导体;和
对第二层半导体进行第二激光照射。
49.权利要求48中制造半导体器件的方法,其中第一激光照射步骤是在包括氧气的氧化气体中或者在空气中进行的。
50.权利要求48中制造半导体器件的方法,其中第二激光照射步骤是在氮气中或者真空中进行的。
51.权利要求48中制造半导体器件的方法,其中的催化剂元素是从Fe、Co、Ni、Al、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Au、Sn和Sb这一组中选择出来的一种或者多种元素。
52.权利要求48中制造半导体器件的方法,其中在氧化气体中通过对第一层结晶半导体进行第一激光照射,而在第一层结晶半导体的表面上形成突起。
53.一种半导体器件,包括:
包括锗和硅的第一层半导体;和
包括硅的第二层半导体,位于第一层半导体上;
其中第一层半导体有一个(101)面取向比为30%或者更大的半导体区。
54.一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第一层结晶半导体薄膜的(101)面取向比为30%或者更大。
55.权利要求54的半导体器件,其中第一层结晶半导体薄膜和第二层结晶半导体薄膜的晶体取向比相同,都是60%或者更高。
56.一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第二层结晶半导体薄膜的(101)面取向比为20%或者更大。
57.权利要求56的半导体器件,其中第一层结晶半导体薄膜和第二层结晶半导体薄膜的晶体取向比相同,都是60%或者更高。
58.一种半导体器件,包括:
包括硅和锗的第一层结晶半导体薄膜;和
包括硅的第二层结晶半导体薄膜,位于第一层结晶半导体薄膜上并与其接触;
其中第一层结晶半导体薄膜的(101)面取向比为30%或者更大,第二层结晶半导体薄膜的(101)面取向比为20%或者更大。
59.权利要求58的半导体器件,其中第一层结晶半导体薄膜包括浓度为1×1020/cm3或者更低的锗。
60.权利要求58的半导体器件,其中第二层结晶半导体薄膜包括浓度为1×1019/cm3或者更低的锗。
61.权利要求58的半导体器件,其中第一层结晶半导体薄膜和第二层结晶半导体薄膜的晶体取向比相同,都是60%或者更高。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209877 | 2001-07-10 | ||
| JP209877/01 | 2001-07-10 | ||
| JP209877/2001 | 2001-07-10 | ||
| JP2001234302 | 2001-08-01 | ||
| JP234302/01 | 2001-08-01 | ||
| JP234302/2001 | 2001-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1396626A CN1396626A (zh) | 2003-02-12 |
| CN1294619C true CN1294619C (zh) | 2007-01-10 |
Family
ID=26618470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021409307A Expired - Fee Related CN1294619C (zh) | 2001-07-10 | 2002-07-10 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6828179B2 (zh) |
| JP (1) | JP4267266B2 (zh) |
| KR (1) | KR100889509B1 (zh) |
| CN (1) | CN1294619C (zh) |
| TW (1) | TW579602B (zh) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331457B1 (en) * | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JP4376979B2 (ja) | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| US6855584B2 (en) | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4854866B2 (ja) | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW558861B (en) * | 2001-06-15 | 2003-10-21 | Semiconductor Energy Lab | Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device |
| TW550648B (en) * | 2001-07-02 | 2003-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JPWO2003043070A1 (ja) * | 2001-11-12 | 2005-03-10 | ソニー株式会社 | レーザアニール装置及び薄膜トランジスタの製造方法 |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7936338B2 (en) * | 2002-10-01 | 2011-05-03 | Sony Corporation | Display unit and its manufacturing method |
| US6709910B1 (en) * | 2002-10-18 | 2004-03-23 | Sharp Laboratories Of America, Inc. | Method for reducing surface protrusions in the fabrication of lilac films |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| KR100947180B1 (ko) * | 2003-06-03 | 2010-03-15 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| TWI290768B (en) * | 2003-06-05 | 2007-12-01 | Au Optronics Corp | Method for manufacturing polysilicon film |
| KR100753568B1 (ko) * | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| US7348222B2 (en) * | 2003-06-30 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device |
| US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| US7247527B2 (en) * | 2003-07-31 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and laser irradiation apparatus |
| US20050104072A1 (en) * | 2003-08-14 | 2005-05-19 | Slater David B.Jr. | Localized annealing of metal-silicon carbide ohmic contacts and devices so formed |
| US7396779B2 (en) * | 2003-09-24 | 2008-07-08 | Micron Technology, Inc. | Electronic apparatus, silicon-on-insulator integrated circuits, and fabrication methods |
| KR101054340B1 (ko) * | 2003-12-30 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP4082400B2 (ja) * | 2004-02-19 | 2008-04-30 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置および電子機器 |
| ATE546824T1 (de) * | 2004-06-08 | 2012-03-15 | Dichroic Cell S R L | System zur plasmaunterstützten chemischen aufdampfung bei niedrigen energien |
| KR100578787B1 (ko) | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
| US7504327B2 (en) * | 2004-06-14 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
| US20060024870A1 (en) * | 2004-07-27 | 2006-02-02 | Wen-Chun Wang | Manufacturing method for low temperature polycrystalline silicon cell |
| US7148122B2 (en) * | 2004-08-24 | 2006-12-12 | Intel Corporation | Bonding of substrates |
| US7459406B2 (en) * | 2004-09-01 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing unit, laser processing method, and method for manufacturing semiconductor device |
| KR101223197B1 (ko) * | 2004-09-24 | 2013-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| US7041520B1 (en) * | 2004-10-18 | 2006-05-09 | Softpixel, Inc. | Method for fabricating liquid crystal displays with plastic film substrate |
| US20060091397A1 (en) * | 2004-11-04 | 2006-05-04 | Kengo Akimoto | Display device and method for manufacturing the same |
| US20060286004A1 (en) * | 2005-06-15 | 2006-12-21 | Jacobs Merrit N | Containers for reducing or eliminating foaming |
| WO2007021757A2 (en) * | 2005-08-15 | 2007-02-22 | Massachusetts Institute Of Technology | Fluorescent sensor and methods |
| DE102005047081B4 (de) * | 2005-09-30 | 2019-01-31 | Robert Bosch Gmbh | Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2 |
| JP4542492B2 (ja) | 2005-10-07 | 2010-09-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 |
| JP4947954B2 (ja) * | 2005-10-31 | 2012-06-06 | スタンレー電気株式会社 | 発光素子 |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| TW200824003A (en) * | 2006-11-17 | 2008-06-01 | Chunghwa Picture Tubes Ltd | Semiconductor device and manufacturing method thereof |
| US7972943B2 (en) * | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5152827B2 (ja) * | 2007-03-22 | 2013-02-27 | 株式会社日立製作所 | 薄膜トランジスタ及びそれを用いた有機el表示装置 |
| US8698697B2 (en) | 2007-06-12 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7851343B2 (en) * | 2007-06-14 | 2010-12-14 | Cree, Inc. | Methods of forming ohmic layers through ablation capping layers |
| JP5395415B2 (ja) * | 2007-12-03 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| TWI521712B (zh) * | 2007-12-03 | 2016-02-11 | 半導體能源研究所股份有限公司 | 薄膜電晶體,包括該薄膜電晶體的顯示裝置,和其製造方法 |
| JP5527966B2 (ja) * | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| CN101926007B (zh) * | 2008-01-25 | 2013-04-17 | 夏普株式会社 | 半导体元件及其制造方法 |
| US20090189159A1 (en) * | 2008-01-28 | 2009-07-30 | Atmel Corporation | Gettering layer on substrate |
| US8192806B1 (en) * | 2008-02-19 | 2012-06-05 | Novellus Systems, Inc. | Plasma particle extraction process for PECVD |
| KR101282897B1 (ko) * | 2008-07-08 | 2013-07-05 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 |
| KR101000941B1 (ko) * | 2008-10-27 | 2010-12-13 | 한국전자통신연구원 | 게르마늄 광 검출기 및 그 형성방법 |
| KR101049805B1 (ko) * | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| KR101049806B1 (ko) | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101056428B1 (ko) | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| KR101041147B1 (ko) | 2010-04-07 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치 |
| KR101926646B1 (ko) * | 2010-04-16 | 2018-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치용 전극 및 그 제작 방법 |
| US9546416B2 (en) | 2010-09-13 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming crystalline oxide semiconductor film |
| KR101763052B1 (ko) | 2010-12-03 | 2017-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20120107762A (ko) | 2011-03-22 | 2012-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP5901048B2 (ja) * | 2011-08-19 | 2016-04-06 | 国立大学法人東京工業大学 | 半導体基材およびその製造方法 |
| US8647439B2 (en) | 2012-04-26 | 2014-02-11 | Applied Materials, Inc. | Method of epitaxial germanium tin alloy surface preparation |
| CN103219228B (zh) * | 2013-03-11 | 2016-05-25 | 京东方科技集团股份有限公司 | 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法 |
| CN104253026A (zh) * | 2013-06-27 | 2014-12-31 | 上海和辉光电有限公司 | 制备多晶硅层的方法 |
| KR102629466B1 (ko) * | 2016-09-21 | 2024-01-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| KR20180045964A (ko) | 2016-10-26 | 2018-05-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| US10103280B1 (en) | 2017-04-13 | 2018-10-16 | International Business Machines Corporation | Rapid melt growth photodetector |
| CN111564520A (zh) * | 2019-07-18 | 2020-08-21 | 国家电投集团西安太阳能电力有限公司 | 一种用于太阳能电池制作的掺杂方法 |
| KR20220033596A (ko) * | 2020-09-08 | 2022-03-17 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법 |
| JP7223941B2 (ja) * | 2020-12-18 | 2023-02-17 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316485A (ja) * | 1995-05-12 | 1996-11-29 | Fuji Xerox Co Ltd | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 |
| JPH0982639A (ja) * | 1995-09-19 | 1997-03-28 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH11204435A (ja) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPH11284199A (ja) * | 1998-03-27 | 1999-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000114172A (ja) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| TW241377B (zh) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JPH06349735A (ja) | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW264575B (zh) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| JP2873669B2 (ja) | 1993-12-24 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3540012B2 (ja) * | 1994-06-07 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5789284A (en) | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| JP3138169B2 (ja) * | 1995-03-13 | 2001-02-26 | シャープ株式会社 | 半導体装置の製造方法 |
| TW448584B (en) | 1995-03-27 | 2001-08-01 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
| JP3544280B2 (ja) * | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3090201B2 (ja) * | 1997-06-04 | 2000-09-18 | 日本電気株式会社 | 多結晶シリコン膜及び半導体装置 |
| US6326226B1 (en) * | 1997-07-15 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method of crystallizing an amorphous film |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| AU9649498A (en) * | 1997-11-10 | 1999-05-31 | Kaneka Corporation | Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method |
| US6388270B1 (en) * | 1998-03-27 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing same |
| US6559036B1 (en) | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6534826B2 (en) * | 1999-04-30 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4307635B2 (ja) * | 1999-06-22 | 2009-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001318627A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| TWI263336B (en) * | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2002083974A (ja) * | 2000-06-19 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6828587B2 (en) * | 2000-06-19 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| US6624051B1 (en) * | 2000-08-25 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| JP4045731B2 (ja) * | 2000-09-25 | 2008-02-13 | 株式会社日立製作所 | 薄膜半導体素子の製造方法 |
| US6815278B1 (en) * | 2003-08-25 | 2004-11-09 | International Business Machines Corporation | Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations |
-
2002
- 2002-07-08 JP JP2002199191A patent/JP4267266B2/ja not_active Expired - Fee Related
- 2002-07-09 TW TW091115218A patent/TW579602B/zh not_active IP Right Cessation
- 2002-07-09 US US10/190,550 patent/US6828179B2/en not_active Expired - Fee Related
- 2002-07-10 CN CNB021409307A patent/CN1294619C/zh not_active Expired - Fee Related
- 2002-07-10 KR KR1020020039925A patent/KR100889509B1/ko not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/835,077 patent/US7196400B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316485A (ja) * | 1995-05-12 | 1996-11-29 | Fuji Xerox Co Ltd | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 |
| JPH0982639A (ja) * | 1995-09-19 | 1997-03-28 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH11204435A (ja) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPH11284199A (ja) * | 1998-03-27 | 1999-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000114172A (ja) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6828179B2 (en) | 2004-12-07 |
| CN1396626A (zh) | 2003-02-12 |
| KR100889509B1 (ko) | 2009-03-19 |
| JP4267266B2 (ja) | 2009-05-27 |
| US20030010980A1 (en) | 2003-01-16 |
| TW579602B (en) | 2004-03-11 |
| US7196400B2 (en) | 2007-03-27 |
| KR20030007093A (ko) | 2003-01-23 |
| JP2003115457A (ja) | 2003-04-18 |
| US20040201023A1 (en) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1294619C (zh) | 半导体器件及其制造方法 | |
| CN1294618C (zh) | 半导体器件及剥离方法以及半导体器件的制造方法 | |
| CN1153256C (zh) | 薄膜半导体、半导体器件以及薄膜晶体管的制造方法 | |
| CN1055784C (zh) | 半导体器件及其制造方法 | |
| CN1180457C (zh) | 半导体器件的制造方法和电子设备的制造方法 | |
| CN1242489C (zh) | 半导体器件及其制造方法 | |
| CN1263153C (zh) | 半导体器件及其制作方法 | |
| CN1193403C (zh) | 半导体器件 | |
| CN1409374A (zh) | 剥离方法以及制造半导体器件的方法 | |
| CN1677645A (zh) | 显示装置及其制造方法,以及电视机接收器 | |
| CN1389900A (zh) | 制造半导体器件的方法 | |
| CN1620215A (zh) | 显示器件及其制作方法 | |
| CN1409373A (zh) | 剥离方法及半导体器件的制造方法 | |
| CN101047207A (zh) | 半导体器件及其制造方法 | |
| CN1421901A (zh) | 半导体制造装置 | |
| CN1767159A (zh) | 显示装置的生产方法 | |
| CN1518128A (zh) | 半导体器件及其制造方法 | |
| CN1877799A (zh) | 半导体器件以及其制作方法 | |
| CN1890698A (zh) | 显示器件及其制造方法和电视装置 | |
| CN1906650A (zh) | 显示装置及其制造方法 | |
| CN101079397A (zh) | 制造半导体器件的方法 | |
| CN1744283A (zh) | 半导体器件的制造方法 | |
| CN1542909A (zh) | 半导体器件及其制造方法 | |
| CN1909751A (zh) | 发光装置及其制造方法 | |
| CN101043026A (zh) | 晶体半导体薄膜,半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070110 Termination date: 20180710 |