[go: up one dir, main page]

CN1282233C - 双栅极场效应晶体管及其制造方法 - Google Patents

双栅极场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1282233C
CN1282233C CN200310121550.0A CN200310121550A CN1282233C CN 1282233 C CN1282233 C CN 1282233C CN 200310121550 A CN200310121550 A CN 200310121550A CN 1282233 C CN1282233 C CN 1282233C
Authority
CN
China
Prior art keywords
gate
back gate
field effect
effect transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310121550.0A
Other languages
English (en)
Other versions
CN1523649A (zh
Inventor
O·H·多库马奇
B·B·多里斯
S·G·赫格德
M·莱昂
E·C·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1523649A publication Critical patent/CN1523649A/zh
Application granted granted Critical
Publication of CN1282233C publication Critical patent/CN1282233C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H10D30/0516—Manufacture or treatment of FETs having PN junction gates of FETs having PN heterojunction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种具有与前栅极对准的背栅极的平面双栅极场效应晶体管器件的制造方法。通过在部分背栅极中产生载流子耗尽区，本发明的方法实现了这种对准。载流子耗尽区降低了源/漏区和背栅极之间的电容，由此提供了高性能的自对准的平面双栅极场效应晶体管。本发明也提供了具有与前栅极对准的后栅极的平面双栅极场效应晶体管器件。通过在部分背栅极中提供载流子耗尽区实现了前栅极与背栅极的对准。

Description

双栅极场效应晶体管及其制造方法
技术领域
本发明涉及双栅极场效应晶体管(DGFET)器件，特别涉及具有自对准的前栅极和背栅极的平面双栅极场效应晶体管。
背景技术
为了制造比目前可用的集成密度更高的集成电路，如：存储器、逻辑及其它器件，需要找到一种能进一步缩小其中存在的场效应晶体管器件尺寸的途径。
随着FET尺寸的缩小，FET存在几个问题。特别是，FET的源和漏之间的相互作用降低了栅极控制器件是否开或关的能力。随着器件尺寸的降低，FET的源和漏之间的距离减小，导致了与沟道的相互作用增加，由此降低了栅极控制。该现象称做“短沟道效应”。本领域技术人员公知的短沟道效应是由于栅极和源/漏区之间共享的两维静电电荷，短沟道器件，即：亚0.1微米沟道器件中阈值电压Vt的降低。
CMOS器件的进一步发展是通过应用双栅极结构获得的，其中沟道定位在前栅极和背栅极之间。将沟道设置在两个栅极结构之间能够从沟道的任意一侧控制栅极，从而减小短沟道效应。除了改善了短沟道效应之外，双栅极结构的其它优点包括，但不限于：较高的跨导和较低的寄生电容。采用双栅极结构，以前的CMOS(互补金属氧化物半导体)可以缩小到常规单栅极结构的沟道长度的一半。双栅极结构是新一代高性能CMOS器件的极好候选结构。
目前，正在积极地开发垂直和水平双栅极结构。由于与现有的CMOS器件的目前状态类似，水平即平面栅极结构与垂直栅极结构相比具有几个优点。制造平面双栅极器件的一个主要和强大挑战是使背栅极与前栅极对准。
在一个现有技术的方法中，平面双栅极结构是通过前栅极与背栅极对准和界定之后再生长沟道而形成的。目前用于制造对准的双栅极结构的另一现有技术方法是使用前栅极作为蚀刻掩模来蚀刻背栅极。蚀刻步骤之后，借助选择性外延Si生长再生长源/漏区。
制造双栅极器件的这些现有技术方法由于难以对目前制造双栅极FET器件使用的复杂的制造技术进行参数控制，因此具有许多缺点。鉴于以上提到的制造自对准平面DGFET器件的现有技术方法的不足，仍然需要提供一种新的改进的制造方法。所开发的方法需要避免现有技术工艺的制造的复杂性。
发明内容
本发明提供了一种具有与前栅极对准的背栅极的平面DGFET的制造方法。本发明的方法获得了这种对准，同时不存在与现有技术的前栅极和背栅极对准有关的任何问题。本发明的方法也提供了降低源/漏区和背栅极之间电容的手段。
广义而言，本发明的方法包括以下步骤：
提供叠置的双栅极结构，该结构包括至少背棚极、位于背栅极之上的背栅极介质、位于背栅极介质之上的沟道层、沟道层上的前栅极介质以及位于前栅极介质之上的前栅极；
对叠置的双栅极结构的前栅极构图；
在构图的前栅极的露出侧壁上形成侧壁间隔层；以及
在背栅极的一部分中形成载流子耗尽区，其中所述载流子耗尽区使前栅极和背栅极对准，并包括非晶区或气泡层。
除了使前栅极和背栅极对准之外，载流子耗尽区通过降低源/漏区和背栅极之间的电容提高了器件性能。
在本发明的一个实施例中，载流子耗尽区为位于背栅极/背栅极介质界面的非晶区。在该实施例中，采用了能够形成这种非晶区的离子注入。非晶区以容易结合到常规工艺流程内的自对准方式定义了背栅极。
在本发明的另一实施例中，载流子耗尽区为位于背栅极/背栅极介质界面的气泡层。通过离子注入和退火产生气泡层。气泡层也以容易结合到常规工艺流程内的自对准方式定义了背栅极。
本发明的另一方面涉及自对准的平面DGFET器件。具体地说，本发明的DGFET器件包括：
位于背栅极之上的背栅极介质；
位于背栅极介质之上的沟道层；
位于沟道层之上的前栅极介质；以及
位于沟道区一部分之上的构图的前栅极，其中背栅极含有使前栅极和背栅极对准的载流子耗尽区，所述载流子耗尽区包括非晶区或气泡层。
本发明的自对准的平面DGFET还包括与背栅极的表面部分接触的背栅极接触。
附图说明
图1A-1F示出了本发明一个实施例中采用的基本工艺步骤(剖面图)，在示出的实施例中，载流子耗尽区为非晶区；
图2为本发明的另一实施例(剖面图)，在本实施例中，载流子耗尽区为气泡层；
图3为含有隔离区的最终结构的图示(剖面图)，在该图中示出了图2的实施例。
具体实施方式
现在参照附图更详细地描述提供了自对准平面的DGFET的制造方法以及由该方法形成的DGFET结构的本发明。应当注意，在附图中，相同的参考数字用于表示相同和相应的元件。
首先参见图1A-1F中所示的实施例。在所示的实施例中，载流子耗尽区为非晶层。图1A示出了可以在本发明中使用的初始叠置的双栅极结构。初始的叠置双栅极结构包括其上具有底绝缘体12的衬底10。初始的叠置双栅极结构也包括位于底绝缘体12上的背栅极14、位于背栅极14上的背栅极介质16、位于背栅极介质16上的沟道层18、位于沟道层18上的前栅极介质20以及位于前栅极介质20上的前栅极22。
通过首先提供包括沟道层18的转移晶片(未示出)制造图1A所示的结构。沟道层可以形成在转移晶片上或者可以是转移晶片的一部分。在本发明中使用的沟道层18包括任何半导体材料，例如Si、SiGe、SiGeC、InAs、GaAs、InP以及其它III/V化合物半导体。这里也考虑了这些应变或不应变的半导体材料的组合。本发明该处使用的转移晶片可以是体Si晶片或包括绝缘体上硅的其它类型的半导体晶片。当沟道层18不是转移晶片的一部分时，可以通过常规的淀积工艺形成，例如：化学汽相淀积(CVD)、等离子体辅助的CVD、蒸镀或化学溶液淀积。当沟道层为转移晶片的一部分时，不需要在转移晶片上形成单独的沟道层。首先当第一次施加到转移晶片时，沟道层18可以具有任何厚度。通常，沟道层18具有从约1到约100nm的初始厚度，进行随后的键合(bonding)工艺之后变薄。
然后，利用常规的淀积工艺在沟道层18上形成背栅极介质16，或者可选地，通过热生长工艺形成背栅极介质16。背栅极介质16可以由氧化物、氮化物或氮氧化物构成，优选氧化物介质。可以用做背栅极介质16的氧化物的合适例子包括，但不限于：SiO2、Al2O3、ZrO2、HfO2、Ta2O3、TiO2、钙钛矿型氧化物及其组合物和多层。背栅极介质16的厚度可以改变，但通常背栅极介质16具有从约0.5到约20nm的厚度。
利用如CVD的常规淀积工艺在背栅极介质16的上面形成背棚极14，成背栅极14是由如多晶硅的导电材料组成的。背栅极14具有从约50到约300nm的厚度。接下来，利用常规的淀积工艺或常规的热生长工艺，在背栅极14上形成底部绝缘体12。底部绝缘体12可以是氧化物、氮化物或氮氧化物，但优选的是氧化物，如：SiO2。底部绝缘体12的厚度可以改变，但通常具有从约10到约200nm的厚度。
提供含有层18、16、14和12的转移晶片之后，使用本领域技术人员公知的常规键合工艺，将底部绝缘体12的露出表面键合到衬底10。键合之后，从键合的结构上除去转移晶片(或没有含沟道层的部分)，留下露出的沟道层18。具体地说，可以通过研磨和蚀刻除去转移晶片或其一部分。研磨和蚀刻工艺期间，沟道层18可以减薄到小于10nm的厚度。该减薄的沟道层18的一部分在本发明中用做FET的体区或沟道区。
除去转移晶片和减薄沟道层18之后，利用常规的淀积工艺或利用常规的热氧化工艺，在减薄的沟道层18上形成衬垫氧化物(未示出)。无论采何种技术，沉淀氧化物通常具有从约5到约30nm的厚度，更优选从约10到约20nm的厚度。
然后，利用本领域技术人员熟知的常规淀积工艺，在衬垫氧化物上形成可由氮化物和/或氮氧化物组成的抛光终止层(没有专门示出)。抛光终止层的厚度可以改变，并且对本发明不是至关重要的。
通过首先利用淀积工艺，如：CVD或旋转涂覆，将常规的光致抗蚀剂施加在抛光终止层的表面，在结构内形成隔离沟槽开口(这些图中未示出)。然后，通过常规的光刻(包括曝光和显影)对光致抗蚀剂构图以含有制造浅沟槽开口的图形。利用构图的光致抗蚀剂，使用如反应离子蚀刻(RIE)、离子束蚀刻或等离子体蚀刻等蚀刻工艺将沟槽图形转移到结构内。该蚀刻期间，除去部分沟道层18、背栅极介质16以及背栅极14，停止在底部绝缘体12的表面上。
蚀刻步骤之后，利用常规的剥离工艺，除去构图的光致抗蚀剂，借助热氧化工艺形成沟槽氧化物衬底(未示出)以覆盖沟槽开口的至少露出侧壁。然后，用介质沟槽材料，如：CVD氧化物或原硅酸四乙酯(TEOS)，填充含沟槽氧化物衬里的隔离沟槽开口并平面化到抛光停止层，提供所示的平面结构。包括沟槽填充材料和沟槽氧化物衬里的隔离区50被例如显示在图3中，隔离区50在所述构图的前栅极两侧形成。
形成隔离区之后，利用蚀刻工艺从结构上除去抛光停止层，与氧化物相比，该蚀刻工艺在除去抛光停止层中是可以选择的。本发明的该蚀刻步骤从结构上除去了抛光停止层，并露出了下面的沉淀氧化物。例如，磷酸可以用于从结构上选择性地除去抛光停止层。从结构上除去抛光停止层之后，选择性地除去露出的衬垫氧化层，以露出沟道层18。可以采用与半导体材料相比高度选择性的除去氧化物的任何常规蚀刻工艺。例如，可以使用氢氟酸从结构上选择性地除去衬垫氧化物。
选择性除去衬垫氧化物之后，在沟道层18的露出表面上形成前栅极介质20。前栅极介质20可以由与背栅极介质16相同或不同的介质材料组成。此外，可以利用任何常规淀积工艺，如：CVD，形成前栅极介质20。前栅极介质20的厚度可以改变，但通常具有从约0.5到约3.0nm的厚度。
利用常规的淀积工艺在结构上形成由导电材料组成前栅极22，如：多晶硅、导电金属、硅化物或它们的任何组合包括多层，提供如图1A所示的结构。用于前栅极22的优选材料为多晶硅。
接下来，例如如图1B所示，借助常规的淀积工艺，在前栅极22上形成掩模24，如：氧化物、氮化物或氮氧化物。此外，可以通过热生长工艺形成掩模24。然后，对掩模24和前栅极22构图，提供例如图1C所示的构图结构。利用构图的抗蚀剂掩模(未示出)和蚀刻实现构图。蚀刻对前栅极介质20具有选择性，因此，蚀刻停止在前栅极介质20的上表面。
在本发明的这一点，可以通过常规的离子注入和退火形成源/漏扩展区和晕圈(这里没有专门示出)。还可以在本发明方法的后面一步形成源/漏扩展区和晕圈。
绝缘间隔层26被形成在至少构图的前栅极22和部分构图的掩模24的露出侧壁上，提供如图1D所示的结构。绝缘间隔层26可以由任何绝缘材料组成，例如：氧化物、氮化物、氮氧化物或它们的任何组合。可以通过淀积绝缘材料和蚀刻形成绝缘间隔层26。该步骤之后，可以形成选择性的epi源/漏区(未示出)。
在本发明的该步骤，并且如果以前没有形成，将扩展区28和晕圈(未示出)形成到沟道区18内，此后，邻接扩展区28形成源/漏区30。包括扩展区28和源/漏区30的所得结构例如显示在图1E中。在本图中，箭头指示离子被注入到沟道层18内。如果以前没有形成，扩展区28和晕圈首先被离子注入到沟道区18内，此后，通过第二离子注入工艺形成源/漏区30。离子注入之后，对结构退火以激活注入区。这里源/漏区之间的区域被称做沟道区。
图1F示出了在部分背栅极14中形成载流子耗尽区之后的所得结构。在所示的实施例中，载流子耗尽区32为非晶注入区，由通过注入能够使部分背栅极14非晶化的离子形成。在背栅极14中能够形成载流子耗尽区32，即非晶区的离子的例子包括，但不限于：N、F、Ar、Si、Ge等。然而，离子应这样选择，使得在后续的退火步骤，如：硅化退火，线退火的中间端和后端期间，背栅极14内的非晶区不会完全再生长。N、F和Ar显著减慢了非晶层的再生长。因此，N、F、Ar和以及其它任何减慢非晶层生长的元素是产生非晶层的优选元素。还可以用除非晶层生长减慢元素之外的其它元素并随后将非晶层生长减慢元素注入到非晶层内产生非晶层。利用能够在背栅极14中形成非晶区的常规离子注入条件进行注入。非晶层可以初始含有与背栅极介质16相邻的源/漏区30。优化选择注入条件，埋置的非晶层的源/漏部分可以最小或者在随后的退火期间可以生长回。硅化步骤之后也可以进行注入步骤。
利用能够在背栅极14中形成非晶区的常规离子注入条件进行注入。如图所示，载流子耗尽区32形成在背栅极介质18和背栅极14之间的界面处。载流子耗尽区32以自对准方式限定背栅极14。此外，载流子耗尽区降低了源/漏区30和背栅极14之间的电容，提供了高性能的器件。
图2示出了本发明的第二实施例，其中载流子耗尽区32为形成到部分背栅极14内的气泡层。在本发明的该实施例中，通过能在背栅极14内形成气泡层的离子注入形成载流子耗尽区32。在本发明的该实施例中使用的合适离子包括：氢、Ar、He、Ne、Kr、Xe等。形成气泡层的注入条件为本领域技术人员公知的常规条件。通常在注入步骤之后立即进行退火以生长气泡。由于该退火具有高热聚集，因此，优选在扩展/晕圈和源/漏形成步骤之前进行气泡形成步骤(注入和退火)。在约900°到约1200℃的升高温度进行约1s到约60分钟时间的气泡形成退火。
图3示出了包括隔离区50的本发明的最终的自对准的平面DFET结构。如上所述形成隔离区50。形成该结构之后，进行包括背棚极接触形成的通常中间端和后端线工艺。
虽然本发明示出了一个双栅极FET结构的形成，但是本发明考虑了在单个衬底上形成多个这种双栅极FET结构。多个双栅极FET都可以包括作为载流子耗尽区的非晶区或作为载流子耗尽区的气泡层。多个双栅极FET也可以包括具有作为载流子耗尽区的非晶区的一些DGFET和具有作为载流子耗尽区的气泡层的一些DGFET。
虽然参考优选实施例专门示出和描述了本发明，但本领域的技术人员应该理解，在不脱离本发明的精神和范围的情况下，可以对形式和细节作出以上和其它改变。因此，本发明不限于这里介绍和示出的确切的形式和细节，它由所附权利要求书所限定。

Claims (16)

1.一种双栅极场效应晶体管的制造方法，包括以下步骤：
提供叠置的双栅极结构，该结构包括至少背栅极、位于背栅极之上的背栅极介质、位于背栅极介质之上的沟道层、沟道层上的前栅极介质以及位于前栅极介质之上的前栅极；
构图叠置的双栅极结构的前栅极；
在构图的前栅极的露出侧壁上形成侧壁间隔层；以及
在背栅极的一部分中形成载流子耗尽区，其中所述载流子耗尽区使前栅极和背栅极对准，并包括非晶区或气泡层。
2.根据权利要求1的方法，其中所述载流子耗尽区减小了源/漏区和背栅极之间的电容。
3.根据权利要求1的方法，还包括注入离子。
4.根据权利要求3的方法，其中所述离子包括N、F、Ar、Si或Ge。
5.根据权利要求3的方法，其中所述离子包括非晶层生长减慢元素。
6.根据权利要求1的方法，还包括注入离子和退火。
7.根据权利要求6的方法，其中所述离子包括氢、Ar、He、Ne、Kr或Xe。
8.根据权利要求1的方法，其中所述叠置的双栅极结构通过键合和减薄形成。
9.一种双栅极场效应晶体管器件包括：
位于背栅极之上的背栅极介质；
位于背栅极介质之上的沟道层；
位于沟道层之上的前栅极介质；以及
位于部分沟道层之上的构图的前栅极，其中背栅极含有使前栅极和背栅极对准的载流子耗尽区，所述载流子耗尽区包括非晶区或气泡层。
10.根据权利要求9的双栅极场效应晶体管器件，还包括所述构图的前栅极侧壁上的绝缘间隔层。
11.根据权利要求9的双栅极场效应晶体管器件，还包括与所述源/漏区邻接的扩展注入区。
12.根据权利要求9的双栅极场效应晶体管器件，其中所述沟道层包括Si、SiGe、SiC、SiGeC、InAs、GaAs、InP以及其它III/V化合物半导体或它们的组合。
13.根据权利要求9的双栅极场效应晶体管器件，还包括在所述构图的前栅极两侧形成的隔离区。
14.根据权利要求9的双栅极场效应晶体管器件，其中所述背栅极介质和所述前栅极介质包括氧化物。
15.根据权利要求9的双栅极场效应晶体管器件，其中所述背栅极和所述前栅极由多晶硅组成。
16.根据权利要求9的双栅极场效应晶体管器件，其中所述载流子耗尽区降低了源/漏区和背栅极之间的电容。
CN200310121550.0A 2002-12-23 2003-12-18 双栅极场效应晶体管及其制造方法 Expired - Fee Related CN1282233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/328,234 2002-12-23
US10/328,234 US6833569B2 (en) 2002-12-23 2002-12-23 Self-aligned planar double-gate process by amorphization

Publications (2)

Publication Number Publication Date
CN1523649A CN1523649A (zh) 2004-08-25
CN1282233C true CN1282233C (zh) 2006-10-25

Family

ID=32594404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310121550.0A Expired - Fee Related CN1282233C (zh) 2002-12-23 2003-12-18 双栅极场效应晶体管及其制造方法

Country Status (4)

Country Link
US (1) US6833569B2 (zh)
JP (1) JP4426833B2 (zh)
CN (1) CN1282233C (zh)
TW (1) TWI250639B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012071822A1 (zh) * 2010-12-03 2012-06-07 中国科学院微电子研究所 Mosfet及其制造方法
US8933512B2 (en) 2010-12-03 2015-01-13 Institute of Microelectronics, Chinese Academy of Science MOSFET and method for manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
US7205185B2 (en) * 2003-09-15 2007-04-17 International Busniess Machines Corporation Self-aligned planar double-gate process by self-aligned oxidation
US6888199B2 (en) * 2003-10-07 2005-05-03 International Business Machines Corporation High-density split-gate FinFET
TWI248681B (en) * 2004-03-29 2006-02-01 Imec Inter Uni Micro Electr Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel
CN100342550C (zh) * 2004-10-15 2007-10-10 中国科学院上海微系统与信息技术研究所 一种双栅金属氧化物半导体晶体管的结构及其制备方法
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
JP4231909B2 (ja) * 2005-07-22 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
US20070105320A1 (en) * 2005-08-31 2007-05-10 Xiao ("Charles") Yang Method and Structure of Multi-Surface Transistor Device
JP2008177273A (ja) * 2007-01-17 2008-07-31 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
DE102007022533B4 (de) * 2007-05-14 2014-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
US8324031B2 (en) * 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
CN102544097B (zh) * 2010-12-31 2015-01-07 中国科学院微电子研究所 半导体结构及其制造方法
US8716800B2 (en) * 2010-12-31 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
CN102867750B (zh) * 2011-07-07 2015-03-25 中国科学院微电子研究所 Mosfet及其制造方法
CN102569091B (zh) * 2011-08-29 2014-07-23 上海华力微电子有限公司 一种后栅极单晶体管动态随机存储器的制备方法
CN102631957B (zh) * 2012-04-13 2014-06-25 北京大学 带有栅压调制功能的超薄封装微流体系统及其制备方法
US20150214339A1 (en) * 2014-01-24 2015-07-30 Varian Semiconductor Equipment Associates, Inc. Techniques for ion implantation of narrow semiconductor structures
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
DE102018127447B4 (de) * 2017-11-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Anti-Reflexionsbeschichtung durch Ionenimplantation für lithographische Strukturierung
FR3097367B1 (fr) * 2019-06-17 2021-07-02 Commissariat Energie Atomique Procede de realisation de transistors mis en œuvre a faible temperature
KR102891676B1 (ko) * 2025-03-18 2025-11-25 국민대학교산학협력단 수직 이중 게이트 구조 기반의 탄소나노튜브 트랜지스터 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131743A (ja) * 1997-05-14 1999-02-02 Sony Corp 半導体装置及びその製造方法
US6004837A (en) 1998-02-18 1999-12-21 International Business Machines Corporation Dual-gate SOI transistor
US6074920A (en) * 1998-08-26 2000-06-13 Texas Instruments Incorporated Self-aligned implant under transistor gate
US6365465B1 (en) 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6403981B1 (en) * 2000-08-07 2002-06-11 Advanced Micro Devices, Inc. Double gate transistor having a silicon/germanium channel region
US6372559B1 (en) 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET
US6396108B1 (en) 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6686630B2 (en) 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
US6593192B2 (en) 2001-04-27 2003-07-15 Micron Technology, Inc. Method of forming a dual-gated semiconductor-on-insulator device
US6611023B1 (en) 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6433609B1 (en) 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6610576B2 (en) 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
US6580132B1 (en) 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
JP2003332582A (ja) 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012071822A1 (zh) * 2010-12-03 2012-06-07 中国科学院微电子研究所 Mosfet及其制造方法
US8933512B2 (en) 2010-12-03 2015-01-13 Institute of Microelectronics, Chinese Academy of Science MOSFET and method for manufacturing the same

Also Published As

Publication number Publication date
TW200421594A (en) 2004-10-16
US20040121549A1 (en) 2004-06-24
JP2004207705A (ja) 2004-07-22
JP4426833B2 (ja) 2010-03-03
US6833569B2 (en) 2004-12-21
CN1523649A (zh) 2004-08-25
TWI250639B (en) 2006-03-01

Similar Documents

Publication Publication Date Title
CN1282233C (zh) 双栅极场效应晶体管及其制造方法
CN1296991C (zh) 体半导体的鳍状fet器件及其形成方法
CN100337334C (zh) 双栅极场效应晶体管及其制造方法
CN1272855C (zh) 双栅极晶体管及其制造方法
CN100541797C (zh) 有部分或全包围栅电极的非平面半导体器件及其制造方法
US6924178B2 (en) Oxide/nitride stacked in FinFET spacer process
JP4071951B2 (ja) 電界効果トランジスタの製造方法
US6974738B2 (en) Nonplanar device with stress incorporation layer and method of fabrication
TWI222711B (en) Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor
CN1674239A (zh) 场效应晶体管及其制造方法
CN101065840A (zh) 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法
JP2000277745A (ja) ダブルゲート集積回路及びその製造方法
CN1822338A (zh) 三栅极器件及其加工方法
CN1691294A (zh) 鳍片场效应晶体管半导体结构及其制造方法
CN1591838A (zh) 混合平面和FinFET CMOS器件
CN1643697A (zh) 应变翅片式场效应晶体管的结构和方法
TW200414543A (en) Novel field effect transistor and method of fabrication
CN1641846A (zh) 一种mosfet半导体及其制造方法
CN1828908A (zh) 半导体结构及制造半导体结构的方法
US20080265362A1 (en) Building fully-depleted and bulk transistors on same chip
US20070102756A1 (en) FinFET transistor fabricated in bulk semiconducting material
US7648880B2 (en) Nitride-encapsulated FET (NNCFET)
US6657261B2 (en) Ground-plane device with back oxide topography
CN111276442A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171102

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171102

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20191218

CF01 Termination of patent right due to non-payment of annual fee