[go: up one dir, main page]

CN1282246C - 可阻断寄生损失电流的高功率射频集成电路及其制造方法 - Google Patents

可阻断寄生损失电流的高功率射频集成电路及其制造方法 Download PDF

Info

Publication number
CN1282246C
CN1282246C CNB031507115A CN03150711A CN1282246C CN 1282246 C CN1282246 C CN 1282246C CN B031507115 A CNB031507115 A CN B031507115A CN 03150711 A CN03150711 A CN 03150711A CN 1282246 C CN1282246 C CN 1282246C
Authority
CN
China
Prior art keywords
integrated circuit
electric current
high power
parasitic loss
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031507115A
Other languages
English (en)
Other versions
CN1591865A (zh
Inventor
高荣正
林大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CNB031507115A priority Critical patent/CN1282246C/zh
Priority to US10/922,981 priority patent/US20050045985A1/en
Publication of CN1591865A publication Critical patent/CN1591865A/zh
Priority to US11/335,758 priority patent/US7338853B2/en
Application granted granted Critical
Publication of CN1282246C publication Critical patent/CN1282246C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10W20/497—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs

Landscapes

  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种可阻断寄生损失电流的高功率射频集成电路及其制造方法，其是在高功率射频组件完成包括电感组件在内的半导体基底正面工艺步骤后，基底背面须经过研磨处理至一定厚度，之后可进行背面沟槽式接触窗的显影蚀刻步骤，并进行一背面氧化绝缘层的沉积，使此氧化绝缘层配置在基底中且正位于电感组件下方，以阻断电感组件在该基底中因电磁感应产生的损失寄生电流，并改进电感组件在高频操作下的效能。

Description

可阻断寄生损失电流的高功率射频集成电路及其制造方法
技术领域
本发明涉及一种高功率射频集成电路(RF IC)的技术，特别是关于一种可阻断内建电感组件产生的寄生损失电流的高功率射频集成电路及其制造方法。
背景技术
目前，射频集成电路组件广泛应用在各式无线通讯设备上，随着无线通讯的快速成长，射频半导体产业包含着快速变迁的技术，且因无线通讯设备变得越来越复杂，功能越来越多，这也就代表着需要更高的功率，换言之，随着无线通讯的应用日趋成熟，射频组件的功率也随之向上攀升。
现有的具有内建电感组件的硅芯片的剖视图如图1所示，其是在一硅基底10上形成有场氧化晶体管的有源组件，包括场氧化层12、栅极氧化层14、多晶硅层16、栅极间隙物(Spacer)18及源/漏极区域20；在有源组件形成后，接着在硅基底10上沉积一二氧化硅介电层22，并在该二氧化硅介电层22上方，以内建方式将电感组件24配置于硅基底10的场氧化层12的正上方，且此电感组件24包含多层的电感线圈242，各层电感线圈242之间以介电层作244为电性绝缘，且各层电感线圈242间以插塞246形成电性连接。
然而，内建电感组件24会因电磁感应而在硅基底10沿着电感线圈242的轴方向有寄生电流的流失，导致其Q值将会流失下降，进而影响到电感组件24在高频高功率操作下的表现，造成电感组件24的效能相对降低。
发明内容
本发明所要解决的技术问题是提供一种高功率射频集成电路及其制造方法，其在电感组件正下方形成氧化绝缘层，使电感组件下方的半导体基底均为绝缘层，以有效阻断电感组件因电磁感应而在基底中产生的寄生损失电流，同时可避免造成电感组件的Q值下降，进而改进电感组件在高频操作下的效能。
为了解决上述技术问题，本发明提供的高功率射频集成电路结构是：在一半导体基底上设置复数有源组件与用以隔离该等有源组件的复数隔离结构；至少一介电层位于该半导体基底上，使其覆盖该有源组件及隔离结构；并在该隔离结构上方的介电层表面配置数电感组件；及一沟槽式绝缘层，其配置在该电感组件下方的半导体基底中，使该沟槽式绝缘层直接连接隔离结构。
本发明还提供一种上述高功率射频集成电路结构的制造方法，首先，在一半导体基底上依序形成隔离结构、有源组件与介电层，并有数电感组件形成于该隔离结构上方的介电层表面；接着，在半导体基底上形成一保护层，以覆盖保护上述各组件；然后将半导体基底背面研磨至一定厚度后，利用光刻蚀刻工艺，在半导体基底背面形成一图案化光刻胶层；再以此图案化光刻胶层为掩模，蚀刻半导体基底背面直至该隔离结构为止，以形成一沟槽式接触窗，而后移除该图案化光刻胶；最后，在该沟槽式接触窗内进行气相绝缘层的沉积及平坦化，以形成一沟槽式绝缘层，使此沟槽式绝缘层能够直接连接至该隔离结构且位于电感组件正下方。
本发明可有效阻断电感组件因电磁感应而在基底中产生的寄生损失电流。以及可避免造成电感组件的Q值下降，进而改进电感组件在高频操作下的效能。
下面通过具体实施例配合附图进行详细说明，以进一步了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1是现有的具有内建电感组件的硅芯片的结构剖视图。
图2是本发明具有内建电感组件的射频集成电路组件的结构剖视图。
图3及图4是本发明在进行半导体基背面工艺的结构剖视图。
图5是本发明具有内建电感组件的射频集成电路组件的结构俯视图。
标号说明：
10   硅基底            12   场氧化层
14   栅极氧化层        16   多晶硅层
18   栅极间隙物        20   源/漏极区域
22   二氧化硅介电层    24   电感组件
242  电感线圈          244  介电层
246  插塞
30   半导体基底        302  有源区域
304  隔离区域          32   有源组件
34   栅极氧化层        36   多晶硅层
38   栅极间隙物        40   源/漏区域
42   场氧化隔离结构    44   介电层
46   电感组件          462  电感线圈
464  介电层            466   插塞
48   沟槽式绝缘层      50   保护层
52   图案化光刻胶层    54   沟槽式接触窗
具体实施方式
本发明高功率的射频集成电路(RF IC)组件是以沟槽式绝缘层的简单方式来阻断其内建电感组件在半导体基底内所产生的寄生损失电流。
图2是本发明具有内建电感组件的射频集成电路组件的结构剖视图，如图所示，一半导体基底30，通常为硅晶片，其上具有一有源区域302及一隔离区域304；在有源区域302内配置有多个有源组件32，有源组件32为由栅极氧化层34、多晶硅层36、栅极间隙物38和源/漏区域40所形成的场氧化晶体管结构，且该有源组件32除了场氧化晶体管之外，亦可是双偶极晶体管或二种晶体管的组合；并在半导体基底30上的隔离区域304内配置有如图所示的场氧化隔离结构42，用以隔离该等有源组件32，其中该隔离结构42亦可为浅沟槽隔离结构。
接着，在该半导体基底30上的有源区域302与隔离区域304上方沉积形成一介电层44，此介电层44为经过平坦化的二氧化硅或其它低介电常数(low K)的材质，使该介电层44覆盖该有源组件32及场氧化隔离结构42，并在该场氧化隔离结构42上方的介电层44表面形成多个电感组件46，其包含多层围绕如线圈结构的电感线圈462，各层电感线圈462之间以介电层464作为电性绝缘，且各层电感线圈462间并以插塞466形成电性连接，并通过介电层44绝缘隔离下方的有源区域302与隔离区域304和上方的电感组件46；最后，有一沟槽式绝缘层48形成于该电感组件46下方的半导体基底30中，使该沟槽式绝缘层48直接连接场氧化隔离结构42，且此沟槽式绝缘层48的材质是硅氧化物、硅氮化物或其它化学沉积绝缘物质。
其中，在高功率的RF IC组件依序完成场氧化隔离结构42、有源组件32、介电层44与电感组件46的前段工艺步骤之后，通常需要经过一基底背面研磨步骤。在进行研磨之前，先在该半导体基底30上形成一保护层50，如图3所示，使其覆盖上述各组件，避免破坏到基底30表面的各组件；接着将半导体基底30背面研磨至一定厚度后，其厚度约为100微米左右，再利用光刻蚀刻工艺，在半导体基底30背面形成一图案化光刻胶层52，并以该图案化光刻胶层52为光刻，蚀刻该半导体基底30背面直至场氧化隔离结构42为止，以形成一沟槽式接触窗54，而后移除该图案化光刻胶52。接续参阅图4所示，在该沟槽式接触窗54内进行气相绝缘层的沉积及平坦化的工艺，先利用化学气相沉积方式，沉积包含硅氧化物、硅氮化物或其它各类的化学沉积绝缘物质，沉积填充于沟槽式接触窗54内，再经由化学干蚀刻方式或化学机械研磨方式进行全面性平坦化处理，直至沉积绝缘物质仅填充于电感组件46下方的沟槽式接触窗54内，以形成一沟槽式绝缘层48，其直接连接至场氧化隔离结构42且正位于该电感组件46下方。
本发明在半导体基底中正位于电感组件及场氧化隔离结构下方配置一沟槽式绝缘层，使电感组件正下方于基底中均为非导电的绝缘体，将可阻断半导体基底中因电磁感应所产生的寄生损失电流，避免造成电感组件的Q值下降，进而改进电感组件在高频操作的效能。
图5为本发明的一个较佳实施例，其为具有内建电感组件的射频集成电路组件的结构俯视图，如图所示，其中位于电感组件46的下方，且位于半导体基底30中直接连接于氧化隔离结构42下方的沟槽式绝缘层48，使其可有效阻断因电感组件46因电磁感应所产生在X轴方向的寄生损失电流。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在于使本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能仅以此来限定本发明的专利范围，即凡依本发明所揭示的精神所作的同等变化或修饰，均应涵盖在本发明的专利范围内。

Claims (16)

1、一种可阻断寄生损失电流的高功率射频集成电路，其特征在于，其结构包括：
一半导体基底，其上具有一有源区域及一隔离区域；
多个有源组件，其配置在该半导体基底的有源区域内；
多个隔离结构，其设置在该隔离区域内，且用以隔离所述有源组件；
至少一介电层，其位于该半导体基底上，使其覆盖在该有源组件及该隔离结构上，以绝缘其上和其下的组件；
数个电感组件，其形成于该隔离结构上方的该介电层表面；及
一沟槽式绝缘层，其配置在该电感组件下方的所述半导体基底中，使该沟槽式绝缘层直接连接该隔离结构。
2、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中所述有源组件包括场氧化晶体管、双偶极晶体管或二种晶体管的组合。
3、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该有源组件为由栅极氧化层、多晶硅层、栅极间隙物和源/漏区域形成的晶体管组件结构。
4、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该隔离结构为场氧化隔离结构或浅沟槽隔离结构。
5、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该介电层的材质是由二氧化硅或其它具有低介电常数的材质构成的。
6、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该电感组件包括多层的电感线圈，各层电感线圈之间以介电层作为电性绝缘，且各层电感线圈间以插塞形成电性连接。
7、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该沟槽式绝缘层的材质选自硅氧化物、硅氮化物及其它化学沉积绝缘物质所组成的群组。
8、根据权利要求1所述的可阻断寄生损失电流的高功率射频集成电路，其特征在于，
其中该沟槽式绝缘层先利用背面微影蚀刻工艺而形成一沟槽式接触窗，再利用化学气相沉积方法形成该沟槽式绝缘层。
9、一种可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其包括下列步骤：
提供一半导体基底；
在该半导体基底表面上依序形成隔离结构、有源组件与介电层，使该介电层覆盖该有源组件及该隔离结构上，以绝缘其上和其下的组件，并有数个电感组件形成于该隔离结构上方的该介电层上；
在该半导体基底上形成一保护层，以覆盖保护上述各组件；
将该半导体基底背面研磨至一定厚度后，在该半导体基底背面形成一图案化光刻胶层；
以该图案化光刻胶层为掩模，蚀刻该半导体基底背面直至该隔离结构，以形成一沟槽式接触窗，而后移除该图案化光刻胶；及
在该沟槽式接触窗内进行气相绝缘层的沉积及平坦化，以形成一沟槽式绝缘层，其直接连接至该隔离结构且位于该电感组件下方。
10、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该隔离结构为场氧化隔离结构或浅沟槽隔离结构。
11、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其中该有源组件包括场氧化晶体管、双偶极晶体管或二种晶体管的组合。
12、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该有源组件为由栅极氧化层、多晶硅层、栅极间隙物和源/漏区域形成的晶体管组件结构。
13、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该介电层的材质由二氧化硅或其它具有低介电常数的材质构成的。
14、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该电感组件包括多层的电感线圈，各层电感线圈之间以介电层作为电性绝缘，且各层电感线圈间以插塞形成电性连接。
15、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该沟槽式绝缘层的材质选自硅氧化物、硅氮化物及其它化学沉积绝缘物质所组成的群组。
16、根据权利要求9所述的可阻断寄生损失电流的高功率射频集成电路的制造方法，其特征在于，其中该气相绝缘层的沉积是利用化学气相沉积方式形成的。
CNB031507115A 2003-09-01 2003-09-01 可阻断寄生损失电流的高功率射频集成电路及其制造方法 Expired - Fee Related CN1282246C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB031507115A CN1282246C (zh) 2003-09-01 2003-09-01 可阻断寄生损失电流的高功率射频集成电路及其制造方法
US10/922,981 US20050045985A1 (en) 2003-09-01 2004-08-23 High power radio frequency integrated circuit capable of impeding parasitic current loss
US11/335,758 US7338853B2 (en) 2003-09-01 2006-01-20 High power radio frequency integrated circuit capable of impeding parasitic current loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031507115A CN1282246C (zh) 2003-09-01 2003-09-01 可阻断寄生损失电流的高功率射频集成电路及其制造方法

Publications (2)

Publication Number Publication Date
CN1591865A CN1591865A (zh) 2005-03-09
CN1282246C true CN1282246C (zh) 2006-10-25

Family

ID=34201019

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031507115A Expired - Fee Related CN1282246C (zh) 2003-09-01 2003-09-01 可阻断寄生损失电流的高功率射频集成电路及其制造方法

Country Status (2)

Country Link
US (2) US20050045985A1 (zh)
CN (1) CN1282246C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738468B2 (en) * 2005-03-22 2010-06-15 Logitech Europe S.A. Method and apparatus for packet traversal of a network address translation device
US20100327406A1 (en) * 2009-06-26 2010-12-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate
US8264065B2 (en) * 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
CN102110589A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 提高半导体螺旋电感q值的隔离方法
WO2017105471A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Backside isolation for integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593922A (en) * 1996-06-07 1997-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Method for buried contact isolation in SRAM devices
US6664616B2 (en) * 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP3104699B1 (ja) * 1999-06-01 2000-10-30 株式会社ニコン 細溝付き成形基板の製造方法
US6265302B1 (en) * 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
US6258651B1 (en) * 1999-12-21 2001-07-10 United Microelectronics Corp. Method for forming an embedded memory and a logic circuit on a single substrate
US6358820B1 (en) * 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
JP3898025B2 (ja) * 2001-10-19 2007-03-28 Ｎｅｃエレクトロニクス株式会社 集積回路及びその製造方法
JP4355128B2 (ja) * 2002-07-04 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器

Also Published As

Publication number Publication date
US20050045985A1 (en) 2005-03-03
CN1591865A (zh) 2005-03-09
US20060118906A1 (en) 2006-06-08
US7338853B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
KR100522655B1 (ko) 기판 내에 매립된 패러데이 차폐와 유전체 웰을 갖는 높은ｑ 값의 인덕터
US6258688B1 (en) Method to form a high Q inductor
CN1751367A (zh) 电容器及制造电容器的方法
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
US20240097027A1 (en) Semiconductor structure
KR20070118626A (ko) 고전압 요소를 갖는 트렌치 절연 집적 ｓｏｉ 회로에서의캐리어 웨이퍼 콘택 형성방법
US10008560B2 (en) Capacitors in integrated circuits and methods of fabrication thereof
CN1303673C (zh) 高压元件的周边
CN1282246C (zh) 可阻断寄生损失电流的高功率射频集成电路及其制造方法
US12463136B2 (en) Integrated circuit devices including backside power rail and methods of forming the same
TW202123311A (zh) 積體電路及其形成的方法
JP2007535162A (ja) 半導体デバイスおよびかかるデバイスを製造する方法
KR100345516B1 (ko) 고주파 집적회로 장치 및 그 제조 방법
CN116779457A (zh) 嵌入半导体晶片中的密封腔
KR100644525B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법
US6855617B1 (en) Method of filling intervals and fabricating shallow trench isolation structures
US6777295B1 (en) Method of fabricating trench power MOSFET
JP7545503B2 (ja) 半導体デバイス
US20240113217A1 (en) Trench shielded transistor
US20240170578A1 (en) Semiconductor device
US20230411309A1 (en) Rf substrate comprising depletion regions induced by field effect
US20250038047A1 (en) Cavity with negative sloped sidewall over gate and related method
KR100485158B1 (ko) 반도체 소자의 트렌치 및 트렌치 제조방법
JP5986361B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20100901