CN1277301C - 浅沟渠隔离结构的制造方法 - Google Patents
浅沟渠隔离结构的制造方法 Download PDFInfo
- Publication number
- CN1277301C CN1277301C CN 03101848 CN03101848A CN1277301C CN 1277301 C CN1277301 C CN 1277301C CN 03101848 CN03101848 CN 03101848 CN 03101848 A CN03101848 A CN 03101848A CN 1277301 C CN1277301 C CN 1277301C
- Authority
- CN
- China
- Prior art keywords
- layer
- trench
- mask
- insulating layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 18
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007799 cork Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟渠隔离结构的制造方法,此方法提供一基底,并于基底上已依序形成有垫氧化层、罩幕层与第一沟渠,接着于第一沟渠内与基底上形成绝缘层以填满第一沟渠,且在第一沟渠上方的绝缘层具有第二沟渠。然后,于绝缘层上形成共形的帽盖层,且在第二沟渠上方的帽盖层具有第三沟渠,再于帽盖层上形成反转罩幕以覆盖第三沟渠,接着移除反转罩幕之外的帽盖层与绝缘层至暴露出罩幕层表面,再移除反转罩幕。其后移除残留的帽盖层与沟渠外的残留的绝缘层至暴露出罩幕层表而,再移除罩幕层及垫氧化层。
Description
技术领域
本发明是有关于一种电性绝缘(Electrically insulating)结构的制造方法,且特别是有关于一种浅沟渠隔离(Shallow Trench Isolation,STI)结构的制造方法。
背景技术
随着半导体元件集成度的日益提高,元件的设计规则日益缩小,在0.18微米以下的制作工艺中,存储单元内的电性绝缘结构,例如是氧化硅绝缘层,已经无法使用区域氧化法(Local Oxidation,LOCOS)来制造,现今应用最广泛的方法之一,即是利用形成浅沟渠隔离结构的方法以制造电性绝缘结构。
一般而言,在制造浅沟渠隔离结构的制作工艺中,使用高密度电浆化学气相沉积(High Density Plasma Chemical Vapor Deposition,HDPCVD)法以将氧化硅填入沟渠中,由于高密度电浆化学气相沉积法具有均匀覆盖性(Conformity)不佳的问题,因此必须将过量的氧化硅填入沟渠中,再以化学机械研磨(Chemical Mechanical Polishing,CMP)法将氧化硅层回磨至适当的厚度,然而,沟渠在基底上的分布会因应实际状况而具有疏密不同的图案,当在以化学机械研磨法回磨时,会因为图案密度(Pattem density)的效应,而在密度高的地区移除速率较快,进而造成此地区的碟化效应(Dishing effect)较密度低的地区严重,严重影响元件的均匀度。
公知以一种使用反转罩幕(Reverse mask)的制作工艺以解决此均匀度的问题,请参照图1,于图1中仅表示图案疏松的部分。其中于具有垫氧化层102、罩幕层104层与沟渠106的基底100上,以高密度电浆化学气相沉积法形成氧化硅层108,接着,于氧化硅层108上形成一层光阻层(未绘示),再利用一黄光制作工艺,以定义光阻层覆盖图案密度较高的区域,并在图案密度低的区域中的沟渠110上方形成反转罩幕112。
然后,以光阻层以及反转罩幕112为罩幕,蚀刻氧化硅层108至暴露出罩幕层104表面,之后,去除光阻层以及反转罩幕112,以使原本图案密度低的区域反转成图案密度高的区域,再以化学机械研磨法去除氧化硅层至露出氮化硅层的表面。其后,去除氮化硅层以及垫氧化层以形成浅沟渠隔离结构。
然而,随着元件的持续缩小化,在上述以反转罩幕法制造浅沟渠隔离结构的制作工艺中,由于形成反转罩幕的制作工艺裕度较为狭窄,并且容易产生对不准的情形,使得在反转罩幕112形成在沟渠110中的斜边上,并进而造成了凹陷处(recess)114的产生。在后续以罩幕层104为蚀刻停止层蚀刻氧化硅层108时,于凹陷处114可能会蚀穿罩幕层104而继续向下蚀刻,进而造成过蚀刻(over etching)的现象而对硅基底产生伤害。
另一方面,在反转罩幕的制作工艺中,反转罩幕必须设计为超过沟渠开口的两侧,以确保上述因产生凹陷处而导致对硅基底过蚀刻的情形不会发生。然而,随着元件的缩小化,沟渠间间距亦随之缩小,而覆盖于沟渠上的反转罩幕宽度又大于沟渠宽度,因而使得反转罩幕间间距更形缩小,当反转罩幕间的间距缩小至小于曝光的临界尺寸时,则反转罩幕间之间距部分的轮廓无法由曝光制作工艺正确的转移,从而无法形成正确的反转罩幕图案。
发明内容
因此,本发明的目的在提供一种浅沟渠隔离结构的制造方法,能够提高反转罩幕的黄光制作工艺的制作工艺裕度。
本发明的另一目的在提供一种浅沟渠隔离结构的制造方法,能够避免在蚀刻绝缘层时因为过蚀刻而伤害到硅基底。
本发明提出一种浅沟渠隔离结构的制造方法,此方法提供一基底,并于基底上已依序形成有垫氧化层、罩幕层与第一沟渠,接着于第一沟渠内与基底上形成绝缘层以填满第一沟渠,且在第一沟渠上方的绝缘层具有第二沟渠。然后,于绝缘层上形成共形的帽盖层,且在第二沟渠上方的帽盖层具有第三沟渠,其中第三沟渠的宽度小于第二沟渠的宽度,再于帽盖层上形成反转罩幕以覆盖第三沟渠,接着移除反转罩幕之外的帽盖层与绝缘层至暴露出罩幕层表面,再移除反转罩幕。其后移除残留的帽盖层与第一沟渠外的残留的绝缘层至暴露出罩幕层表面,再移除罩幕层及垫氧化层。
由上述可知,由于在绝缘层上形成一层共形的帽盖层,使得绝缘层上的沟渠宽度能够通过帽盖层所形成的沟渠缩小,因而使得在沟渠上形成反转罩幕的制作工艺裕度得以变宽,进而使得反转罩幕能够完全覆盖沟渠,以避免在反转罩幕与沟渠的交界处产生凹陷。
而且,由于所形成的反转罩幕在与沟渠的交界处并不会产生凹陷,因此,在进行绝缘层的蚀刻制作工艺时能够使绝缘层的蚀刻停止在罩幕层,不会因为凹陷处导致过蚀刻现象的产生而伤害到基底。
而且,由于在绝缘层上形成一层略共形的薄帽盖层,使得在绝缘层上的沟渠间间距较窄的区域,此沟渠间间距的宽度能够通过帽盖层所形成的沟渠而扩大,经过配合帽盖层上的沟渠而对反转罩幕宽度作适当的调整,能够使得形成在沟渠上的反转罩幕间的间距得以变宽,从而能够避免反转罩幕间间距过小而无法正确曝光的情形。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明。
附图说明
图1所绘示为公知一种于浅沟渠隔离结构制作工艺中,在绝缘层上形成反转罩幕的剖面示意图。
图2A至图2G所绘示为依照本发明一较佳实施例的一种浅沟渠隔离结构的制造流程的剖面示意图。
标示说明:
100、200:基底
102、202:垫氧化层
104、112、204、218:罩幕层
106、110、206、212、216:沟渠
108:氧化硅层
114:凹陷处
208:榇层
214、219:帽盖层
222:绝缘填塞物
具体实施方式
图2A至图2G所绘示为依照本发明一较佳实施例的一种浅沟渠隔离结构的制造流程的剖面示意图。
首先,请参照图2A,提供一半导体基底200,于基底200上依次形成有垫氧化层202、罩幕层204。其中形成垫氧化层202的方法例如是利用热氧化法。且罩幕层204的材质例如是氮化硅,形成罩幕层204的方法例如是使用化学气相沉积法(chemical vapor deposition,CVD)形成一氮化硅层于垫氧化层202上。
接着,去除部份的罩幕层204、垫氧化层202以及基底200以形成沟渠206。其中形成沟渠206的方法例如是在罩幕层204上形成图案化的光阻层(未图标)。再以光阻层为罩幕,以非等向性蚀刻法去除罩幕层204、垫氧化层102与部分基底200以形成沟渠206。其后再于沟渠206的内表面形成榇层208。其中形成榇层208的方法例如是利用热氧化法形成氧化硅层。
接着,请参照图2B,于基底200上形成一层绝缘层210以填满沟渠206并覆盖整个基底200,其中绝缘层210的材质例如是氧化硅,形成此绝缘层的方法例如是使用高密度电浆化学气相沉积法(high density plasmachemical vapor deposition,HDPCVD),并以硅烷(SiH4)、氧、氩(Ar为反应气体源,于基底200上形成一氧化硅层。由于高密度电浆化学气相沉积法的均匀覆盖性不佳,因此在沟渠206上方的绝缘层210会形成沟渠212。
接着,请参照图2C,在绝缘层210上形成薄的帽盖层(cap layer)214以全面覆盖绝缘层210,并于使绝缘层210上的沟渠212成为帽盖层214上的沟渠216,其中沟渠216的宽度将会小于沟渠212的宽度。且帽盖层214的材质例如是二氧化硅,形成此帽盖层214的方法例如是使用化学气相沉积法以在绝缘层210上沉积一层略共形的氧化层。
于上述图2C的步骤中,帽盖层214的沉积可以使用与沉积绝缘层210相同的沉积反应室,其例如是将高密度电浆化学气相沉积法中施加于晶圆的射频偏压降低甚或是关闭,即可以在绝缘层210上形成一层略共形的帽盖层214。然而本发明并不限定使用相同的沉积机台,也可以使用另外的沉积机台形成帽盖层214。尚且,除了使用沉积机台之外,此帽盖层214还可以使用热炉管的方式形成。
接着,请参照图2D,在帽盖层214上形成图案化的罩幕层218以作为反转罩幕,并且此罩幕层218宽度至少大于沟渠216上部的宽度以完全覆盖沟渠216。其中罩幕层218的材质例如是光阻,形成此罩幕层218的方法例如是于帽盖层214上形成光阻层(未绘示),再经由曝光显影制作工艺以形成图案化的罩幕层218。
由于在图2C中,经过形成帽盖层214所形成的沟渠216能够缩小原先沟渠212的宽度,因而使得罩幕层218的制作工艺裕度变宽,从而使得罩幕层218能够较容易的覆盖沟渠216而不至于产生凹陷。
再者,经过形成帽盖层214所形成的沟渠216除了能够缩小原先沟渠212的宽度之外,亦能够使沟渠216之间的间距增加,因此,在沟渠212的图案较为紧密的地区(未图标),能够通过形成沟渠216以增加沟渠间的间距,并配合沟渠216而适当的调整反转罩幕的尺寸,而能够避免反转罩幕间的间距过小而无法正确形成图案的问题。
接着,请参照图2E,移除罩幕层218覆盖区域之外的帽盖层214与绝缘层210至露出罩幕层204表面为止,以形成帽盖层219与绝缘层220。其方法例如是以罩幕层218为蚀刻罩幕,并以罩幕层204为蚀刻停止层,以非等向性蚀刻法移除罩幕层218覆盖区域之外的帽盖层214与绝缘层210。由于在反转罩幕218与沟渠216的交界处并不会产生凹陷,因此绝缘层220的蚀刻能够停止在罩幕层204,不至于产生过蚀刻而伤害到基底。
接着,请参照图2F,移除帽盖层219上的罩幕层218,然后移除帽盖层219与沟渠206之外的绝缘层220至露出罩幕层204的表面为止,以形成一平坦的绝缘填塞物222。其中移除帽盖层219与部分绝缘层210的方法例如是以罩幕层204为研磨终止层,以化学机械研磨法移除帽盖层219与沟渠206之外的绝缘层220。
接着,请参照图2G,依序去除罩幕层204以及垫氧化层202,以形成浅沟渠隔离结构。其中,去除罩幕层204的方法例如是使用热磷酸浸蚀的湿式蚀刻法。去除垫氧化层202的方法例如是以氢氟酸(HF)浸蚀的湿式蚀刻法。
综上所述,本发明至少具有下述的优点:
1、由于本发明在绝缘层上形成一层略共形的薄帽盖层,使得绝缘层上的沟渠宽度能够通过帽盖层所形成的沟渠缩小,因而使得在沟渠上形成反转罩幕的制作工艺裕度得以变宽,即使发生对不准等情形,亦能够使反转罩幕完全覆盖沟渠,而能够避免在反转罩幕与沟渠的交界处产生凹陷。
2、由于本发明所形成的反转罩幕在与沟渠的交界处并不会产生凹陷,因此,在进行绝缘层的蚀刻制作工艺时,能够使所有欲去除部分的绝缘层停止在罩幕层,不会因为凹陷处导致过蚀刻现象的产生而伤害到基底。
3、本发明的制作工艺简单易行,并且适用于现行的浅沟渠隔离结构中的绝缘膜沉积制作工艺,因此,能够在不增加制作工艺困难度的情形下,有效的增加反转罩幕的黄光制作工艺的制作工艺裕度。
4.由于本发明在绝缘层上形成一层略共形的薄帽盖层,使得在绝缘层上的沟渠间间距较窄的区域,沟渠间间距的宽度能够通过帽盖层所形成的沟渠而扩大,经过配合帽盖层上的沟渠而对反转罩幕宽度作适当的调整,能够使得在形成在沟渠上的反转罩幕间间距得以变宽,从而能够避免反转罩幕间间距过小而无法正确曝光的情形。
虽然本发明已以一较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许之更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (9)
1、一种浅沟渠隔离结构的制造方法,其特征在于:
提供一基底,于该基底上已依序形成有一垫氧化层、一罩幕层与一第一沟渠;
于该第一沟渠内与该基底上形成一绝缘层以填满该第一沟渠,且在该第一沟渠上方的该绝缘层具有一第二沟渠;
于该绝缘层上形成一帽盖层,且在该第二沟渠上方的该帽盖层具有一第三沟渠,其中该第三沟渠的沟渠宽度小于该第二沟渠的沟渠宽度;
于该帽盖层上形成一反转罩幕以覆盖该第三沟渠;
移除该反转罩幕之外的该帽盖层与该绝缘层至暴露出该罩幕层表面;
移除该反转罩幕;
移除残留的该帽盖层与该第一沟渠外的残留的该绝缘层,直至暴露出该罩幕层表面;以及
移除该罩幕层及该垫氧化层。
2、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:该帽盖层的材质包括氧化硅。
3、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:形成该帽盖层的方法包括化学气相沉积法。
4、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:形成该绝缘层的方法包括以高密度化学气相沉积法形成一氧化硅层。
5、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:该帽盖层与该绝缘层于相同的反应室沉积形成。
6、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:该帽盖层与该绝缘层于不同的反应室沉积形成。
7、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:该反转罩幕的材质包括光阻材料。
8、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:移除残留的该帽盖层与该第一沟渠外的残留的该绝缘层,直至暴露出该罩幕层表面的方法包括化学机械研磨法。
9、如权利要求1所述的浅沟渠隔离结构的制造方法,其特征在于:在该第一沟渠内与该基底上形成该绝缘层以填满该第一沟渠的步骤之前,更于该第一沟渠的内表面形成衬层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03101848 CN1277301C (zh) | 2003-01-22 | 2003-01-22 | 浅沟渠隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03101848 CN1277301C (zh) | 2003-01-22 | 2003-01-22 | 浅沟渠隔离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1519909A CN1519909A (zh) | 2004-08-11 |
| CN1277301C true CN1277301C (zh) | 2006-09-27 |
Family
ID=34281480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03101848 Expired - Fee Related CN1277301C (zh) | 2003-01-22 | 2003-01-22 | 浅沟渠隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1277301C (zh) |
-
2003
- 2003-01-22 CN CN 03101848 patent/CN1277301C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1519909A (zh) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1110081C (zh) | 在半导体器件中形成隔离沟槽的方法 | |
| CN100375264C (zh) | 形成浅沟槽隔离结构的方法 | |
| US20120270380A1 (en) | Method for forming isolation layer in semiconductor device | |
| CN1858898A (zh) | 浅渠沟隔离结构的制造方法以及半导体结构 | |
| US6331472B1 (en) | Method for forming shallow trench isolation | |
| CN1129179C (zh) | 浅沟槽隔离方法 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| JPH0661204A (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| CN117747535B (zh) | 浅沟槽隔离结构、半导体结构及制备方法 | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| CN1277301C (zh) | 浅沟渠隔离结构的制造方法 | |
| CN1185080C (zh) | 化学机械研磨的监控测量方法 | |
| CN1218379C (zh) | 浅沟槽隔离的制造方法 | |
| CN100339971C (zh) | 浅沟槽隔离结构的制造方法 | |
| CN1444264A (zh) | 微浅绝缘沟槽结构制备法 | |
| CN117423610B (zh) | 一种半导体制程中的刻蚀方法 | |
| CN1324672C (zh) | 浅沟渠隔离结构及其制造方法 | |
| TW200412644A (en) | Method of fabricating shallow trench isolation structure | |
| CN1801473A (zh) | 无应力浅沟渠隔离结构的形成方法 | |
| US6716720B2 (en) | Method for filling depressions on a semiconductor wafer | |
| KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TW445571B (en) | Manufacturing method for shallow trench isolation | |
| CN1286161C (zh) | 浅沟渠隔离区的制造方法 | |
| KR100743619B1 (ko) | 반도체장치의 트렌치 형성방법 | |
| CN119297079A (zh) | 一种金属栅极的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060927 Termination date: 20210122 |