[go: up one dir, main page]

CN1274005C - 光电子器件集成 - Google Patents

光电子器件集成 Download PDF

Info

Publication number
CN1274005C
CN1274005C CNB028130979A CN02813097A CN1274005C CN 1274005 C CN1274005 C CN 1274005C CN B028130979 A CNB028130979 A CN B028130979A CN 02813097 A CN02813097 A CN 02813097A CN 1274005 C CN1274005 C CN 1274005C
Authority
CN
China
Prior art keywords
chip
substrate
electronic chip
optical
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028130979A
Other languages
English (en)
Other versions
CN1526156A (zh
Inventor
格雷格·杜德夫
约翰·特雷泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New 3d Technologies Ltd
Cufer Asset Ltd LLC
Cubic Wafer Inc
Original Assignee
Xanoptix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/896,983 external-priority patent/US6790691B2/en
Priority claimed from US09/896,189 external-priority patent/US6620642B2/en
Priority claimed from US09/897,158 external-priority patent/US6753197B2/en
Priority claimed from US09/897,160 external-priority patent/US6724794B2/en
Application filed by Xanoptix Inc filed Critical Xanoptix Inc
Publication of CN1526156A publication Critical patent/CN1526156A/zh
Application granted granted Critical
Publication of CN1274005C publication Critical patent/CN1274005C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H10P72/74—
    • H10W72/0198—
    • H10W90/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H10P72/743—
    • H10P72/7432—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

制造一种含有至少一个耦合到一个电学芯片(1518)的底有源器件(1504)的混合芯片的方法包括组合一个底有源光器件和一个电子芯片，其时至少一些底有源光学器件接触点与至少一些电子芯片接触点不对准。该方法包括向底有源光学器件添加一个绝缘层(1506)，该绝缘层有一定的厚度和一个第一面一个第二面，将绝缘层的第一表面粘贴于底有源光学器件的和衬底相对的表面上，在绝缘层上与光学器件和电子芯片的有源接触点基本重合的点形成从第二面向第一面延伸的开口)，使侧壁导电以及用导电材料将这些点与底有源光学器件接触点和电子芯片接触点相连接。

Description

光电子器件集成
                            技术领域
本发明涉及光电子器件集成，特别是高成品率、高密度光电子器件的集成。
                            背景技术
图1和2图解说明了在先有技术中所采用的附接多个底发射(或探测)器件(也可称做背发射或探测器件)形成集成光电子器件的方法。
根据图1的方法，采用传统方式在晶片衬底102上形成了多个激光器，对于多个探测器(这里可交换地指光探测器)，在其自己的或和激光器共同的晶片衬底上，方法也一样。一般来讲，衬底102上最靠近光电子器件106、108与衬底102之间连接的部分104采用对该光电子器件工作波长光学透明的材料制成。然后采用传统技术加工器件106，108，比如说采用湿法或干法刻蚀，在器件106，108之间形成沟槽112，利用此沟槽将106，108分成一系列的单个分立的激光器106或探测器108器件。取决于采用的具体技术，刻蚀的沟槽可能在到达衬底102前停止，也有可能部分延伸入衬底102。刻蚀后，将衬底102及相关器件翻转，和硅电子晶片114上的适当位置对准，然后采用传统的倒装片键合技术键合到硅电子晶片上。键合后，利用传统的机械抛光技术或刻蚀技术或二者的某些组合，整体极端减薄衬底102到5微米左右的数量级或更小，从而达到对该器件的光学接近并形成一个集成光电子晶片116。
接下来的步骤可选择，采用传统技术对集成电子光学晶片116形成图形，以保护分立的激光器和给探测器涂覆上一层抗反射涂层118。
图2中显示了图1中技术的相关替代方案。在此方案中，形成激光器和探测器的方法与上述一致。但在应用图2的技术时，沟槽112被刻蚀进入衬底102。然后将衬底102及相关器件翻转，和硅电子晶片114上的适当位置对准，然后采用传统的倒装片键合技术键合到硅电子晶片上。键合后，利用传统的机械抛光技术或刻蚀技术或二者的某些组合去除整个衬底112，从而达到对该器件的紧密的光学接近并形成一个光电子集成晶片116。
接下来的步骤可选择，对集成光电子晶片116形成图形，以保护分立的激光器和给探测器涂覆上一层抗反射涂层。
图1和2采用的技术使光纤或光学透镜与器件之间的距离足够接近以捕获适当的光线，不使光离开或进入相邻的器件而影响任何该相邻的器件，也即避免了所谓的“串话”问题。一般来讲，要避免“串话”，要求器件与光纤或微光学透镜之间的分隔距离应小于100微米。
另外，两种技术都确保了器件有源区上方没有将阻挡光逃逸的明显的吸收层，因为图1的减薄技术将整个衬底102的厚度减到约5微米或更小，图2的方法将衬底102完全去除，留下了多个完全独立的光学器件。
然而，采用这两种技术特征性地制作的光电子芯片在使用时有热发散的问题，同时，单个器件对制造过程中产生的热应力或机械应力很敏感，因而降低了单个器件的寿命，相应地，降低了成品率和整个芯片的寿命。
另外，对于图1(衬底极薄)和图2(衬底完全去除)的方法，器件经受到的应力主要传给了器件中结构最薄弱的部分的非常薄的光学器件层。
因而，有必要发明一种制造集成光电子芯片的方法。用此方法得到的光电子芯片对工艺过程和/或使用过程产生的热和/或结构应力不敏感。
另外，光电子器件制造商有两条获得光学和电子晶片的途径-他们可以自己制造这两种晶片或只制造一种，或者从第三方那里获得一种或全部两种。通过制造光学晶片(可互换地简称之为“光学芯片”)和电子晶片(可互换地简称之为“电子芯片”)，制造商可以设法保证当光学芯片置于电子芯片之上时，两种晶片上的键合区正确就位而相互对齐。然而，一般来讲，即使由同一组织设计制造，电子和光学芯片也往往不是同时设计的。因而，即使对于单个的制造商来说，除非组织内部关于两种电子和光学芯片的设计有高度一致，否则，每种芯片的接触键合区之间缺乏一致性可以很容易发生，特别在当计划中设计其中一种或两种晶片是为了卖给其它用户或者与其它来源的器件集成时更是如此。而且，每种芯片设计上后续的改进或变化往往会改变接触键合区的位置，因而会在原来对准的地方产生键合区的不对准。
更糟糕的是，如果电子芯片是为了与各种不同的光学芯片一起使用而设计的，但光学芯片是从第三方那里获得的库存(例如，光学芯片包括：顶面发射垂直腔激光器，底发射垂直腔激光器，分布反馈(DFB)或分布布拉格反射(DBR)激光器(在长距离的应用中，两者都具有更好的线性调频脉冲特性和线宽特性)，顶面接收探测器或底接收探测器)，这些产品是大规模制造的而提供给不相关的用户的，因此即使在其它方面这些芯片与电子芯片兼容，也不可能保证每个光学芯片的键合区的位置完全相同。
例如，如图3所示，单个底有源光学器件300具有置于其制造商制造时确定好的位置上的键合区302，304。一个电子晶片的一部分也具有置于其制造商制造时确定好的位置上的底有源光学器件可连接到其上的键合区308，310。如果翻转底有源光学器件，采用倒装片技术与电子晶片键合，每一个接触键合区302，304，308，310都将不对齐，如图4所示。
这样就存在一个限制了“混合和匹配”器件的能力的问题。另外，如果一个芯片计划中是相关于另一个特定的芯片设计的，而后继的事件又产生了使用有不同接触点位置的不同器件的需要，则为最初器件所作的所有计划和协调对新器件都将是不适用的。因此，就有了对一种工艺的进一步需求，该工艺促进了混合和匹配器件的能力，不需要在任何器件的设计者之间有任何协调，或不需要使用标准的或通用的接触点位置方案。
另外，在某些情况下，给某些器件特别是探测器涂覆抗反射涂层有时是很理想的。
抗反射涂层用于防止光撞击探测器表面，并由于探测器-空气界面的折射率的变化而在该面产生反射。这一点对于探测器来讲很重要，因为，被反射的光是没有进入探测器本身的光，因此就不能被转换成电信号(从系统的观点来讲，这是“丢失的光”)。因而，因为抗反射涂层防止了光在界面的反射，因此优化了探测器的收集效率。
但激光器在工作时需要一个具有很高反射率的顶部镜。激光器上的抗反射涂层会改变顶部镜的反射率。结果，如果不全部阻止，至少也会对激光器的激光发射作用产生有害影响。
如果一个晶片同时具有形成阵列的激光器和探测器，为了仅给探测器涂覆上抗反射涂层，传统方法都是在晶片上形成特殊图形，以便在抗反射涂层涂覆的淀积阶段保护激光器，保证激光器器件不被抗反射涂层覆盖。
这种对晶片上各种不同器件的保护或完全不同的处理需要额外的工艺步骤，既费时又因此提高了工艺成本。而且也产生损坏受保护的器件的可能性。最后，迫使电接触键合区也要受到保护。
另外，当对在相同区域具有电接触键合区的芯片进行工艺处理时，对器件的完全不同处理会带来其它的工艺问题。例如，如果芯片上器件附近有电接触点，在利用电镀，化学镀，热蒸发，电子束蒸发或溅射技术在接触键合区上放置焊料时，焊料堆的高度会使区域形成图形以保护激光器免受抗反射涂覆难于进行，因为焊料堆比光学器件高得多。
先有技术缺少一种办法，该办法既消除在激光器上形成保护层图形的需要，同时又允许在整个晶片(即激光器和探测器)上进行抗反射涂覆。
因而，有更深入的需求开发一种方法，该方法允许在一个电子芯片上集成多种类型的器件，以便各种额外的工艺步骤，例如抗反射涂覆可以在器件集成后不需形成特殊保护图形一次性地在整个晶片上进行。
                                发明内容
我们已经设计了一种制造光学电子芯片的方法，在各种具体实现方式的变型中，该方法克服了先有技术的上述一种或多种缺点，可得到更高的成品率，更长寿命(即可靠性更高)的器件。特别地，我们已经设计了一种制造光电子芯片的方法，在一些变型中，该方法提供了一个或多个以下优点：允许使用更小的工作电流，从而降低功耗和产生的热量；对所产生的热提供了更好的散热方式，这一方式允许激光器更低的温度下工作，从而增加激光器的使用寿命并且(或者)提供更好的波长控制；并且(或者)拥有更高的结构完整性，从而使器件的缺陷更少，同时增加器件寿命。
我们进一步设计了一种集成光学芯片和电学芯片以制造集成光电器件的方法，这一方法与器件的组成部分是否是用同等的方法制造或者器件上是否有相匹配的电学接触点无关。
我们还进一步设计了制造光电器件的方法，该方法在整个晶片上的器件完全不同时仍可实施AR覆盖，而无需额外的工艺过程来保护激光器，或者对激光器发射能力造成影响。
第一点，使光纤或光学镜头足够贴近以使无串扰地捕捉光线成为可能。第二点，器件有源区上方必须没有任何将阻止光逃逸或进入特定器件的吸收层，第三点，应该有附着到器件上的足够大的散区，用以有效率地散热。第四点，工艺过程中必须保证结构的完整，以保证器件经受的应力或张力不影响器件性能。
如上面所提，图1和图2的方法满足前两个属性，但没有一个满足第三或第四个属性，因为没有一个方法能产生足够大的附着到器件上的散热区，或降低器件上的应力。
虽然申请人不清楚先有技术中存在任何这样的情形，或通过在器件上留下厚一些的衬底可使图1的方法潜在地满足属性四。然而，这只有在特定器件的工作波长对该器件的工作波长非常透明时才可行。另外，在许多情况下，这样做如果没有破坏也会降低器件满足属性一的能力，同时这也会负面影响激光器的工作，除非将激光器重新设计成将激光发射入例如半导体材料而不是设计成发射入空气。而且，留下较厚的衬底，又必须对结构进行抗反射涂覆以防激光返回激光器。另外，这种技术很可能妨碍利用市售的预先制好的各种半导体光学器件，比如大多数第三方提供的垂直腔表面发射激光器(VCSELs)，分布反馈(DFB)或分布布拉格反射(DBR)激光器。
总之，我们已经设计了一种集成光学器件和电子器件以制造可以满足所有四个属性的光电子芯片的方法。而且，在需要的时候，我们可以采用从第三方获得的器件做到这一点。更进一步的是，按照以更低的成本进行生产，我们可以提供优于先有技术的优点，提供更高的成品率和更长的器件寿命。
本发明的第一个实施例包括一种通过将底有源光学器件和电子芯片结合制造一种混合芯片的方法，该光学器件一面是衬底，相对衬底的表面有有源器件接触点，该电子芯片有电子芯片接触点，至少一些有源光学器件接触点与至少一些电子芯片接触点不对准，至少一些有源器件接触点中的每一个接触点都有一个电子芯片上相应的电气接触点。本方法包括向底有源光学器件添加一个绝缘层，绝缘层具有一定的厚度和一个第一面和一个第二面，将绝缘层的第一面粘贴于表面上，在与有源器件接触点基本重合的点形成限定绝缘层上从第二面延伸到第一面的开口的侧壁，使侧壁导电，并用导电材料将重合的点与电子芯片的接触点相连接。
本发明的第二个实施例包括一种混合芯片，此芯片有至少一个耦合到电子芯片的底有源光学器件，该混合芯片用已描述方法制造。
本发明的第三个实施例包括连接两个芯片的方法，每一个芯片都有将被连接在一起的相对应的电气接触点，但实体位置不匹配。本方法包括在绝缘体上制作导电通路，每条导电通路都在两个芯片中的一个芯片的接触点的实体位置和该两个芯片中的另一个芯片的相应的电气接触点的实体位置之间延伸。
本发明的第四个实施例包括一个模块，此模块包括两个根据已描述的方法中的一个方法连接在一起的芯片。
本文描述的以及利用本文包括的技术产生的实施例以及其它实施例提供了优于先有技术的优点和优势。
本文描述的优点和特征仅仅是可以从代表性实施例得到的众多优点和特征中的一小部分，描述这些优点和特征仅仅是为了有助于理解本发明。应该这样理解，这些优点和特征不应被理解为如权利要求限定的对本发明的限制，或对权利要求的等价物的限制。例如，某些优点相互矛盾，它们不可能在一个单个的实施例中同时出现。相似地，某些优点可应用于本发明的一个实施例，但不可应用于其它实施例。因而，在确定等价物时，此关于优点和特征的概述不应当被认为是否定性的。有关本发明的其它特征和优点将会在下面的描述中，从附图和权利要求中变得更明显。
                                附图说明
图1说明了在先有技术中所采用的附着多个底发射器件以形成一个集成光电子芯片的方法；
图2说明了在先有技术中所采用的附着多个底发射器件以形成一个集成光电子芯片的方法；
图3说明了一个带有置于由其制造商规定的位置上的接触键合区的单个的光学器件和带有置于由其制造商规定的位置上的接触键合区的电子晶片的一部分；
图4说明了一个带有置于由其制造商规定的位置上的接触键合区的单个的光学器件和带有置于由其制造商规定的位置上的但每个都不对准的接触键合区的电子晶片的一部分；
图5以一个简化的高水平概观说明了根据本发明的技术的一个示范方法；
图6和7说明了几种不同的光学接近进路的变型示例；
图8说明了一个光学阵列，阵列中光纤由衬底支撑；
图9说明了一个光学阵列，阵列中容纳一个微透镜阵列；
图10说明了一个根据所描述的技术制造一个光电子芯片变型的工艺示例；
图11说明了一个根据所描述的技术制造一个光电子芯片变型的工艺示例；
图12说明了一个根据所描述的技术制造一个光电子芯片变型的工艺示例；
图13说明了一个根据所描述的技术制造一个光电子芯片的变型的工艺示例；
图14说明了另一个用与制造图10-12中的器件相似的方法制造的光电子器件；
图15说明了一个用于底有源器件的工艺；
图16A说明了一个用于顶面有源器件的工艺；
图16B说明了这样一个工艺，此工艺中，接触孔已经加好涂层，但未填满，能有助于对准；
图16C说明了一个带有其接触点的光学芯片，该接触点通过在衬底上形成图形而重定路线，以便能和其它芯片的接触点相匹配；
图16D说明了一个电子芯片的接触点，该接触点通过在衬底上形成图形而重定路线，以便能和光学芯片的接触点相匹配；
图17说明了一个与16A所显示的相似的工艺过程，只不过没有采用载体；
图18说明了一个用于连接不同器件的连接芯片或适配器芯片；
图19说明了另一种替代实施，这是一种适配器芯片或连接芯片的变型的另一种变型，用于顶面有源器件；
图20A说明了利用根据本发明的技术的两个或更多个器件的堆叠；
图20B说明了利用根据本发明的技术堆叠在一个激光器顶部的模块；
图21说明了一个利用根据本发明的技术之一制造的例如100个激光器的阵列；
图22说明了利用根据本发明的技术制造一个用于DWDN用途的阵列的步骤；
图23是图22中工艺过程的顶视图；
                            具体实施方式
图5以一个简化的高水平概观说明了根据本发明的技术的一个示范方法。这个工艺过程在克服先有技术的缺点的同时，允许有紧密的光学接近，去除了吸收区，提供了更高的结构完整性，并有更好的热发散特性。
在图5的方法中，利用传统的技术制造或从某个第三方购买而获得激光器晶片502(由与衬底102集成在一起的激光器构成)或探测器晶片504(由与衬底102集成在一起的探测器构成)。或者也可制造或购买按照某种图形或分组由和一个共同衬底集成在一起的激光器和探测器构成的混合晶片。
刻蚀出的沟槽506将一个晶片加工成单个分立器件(通过刻蚀进衬底)或在某些情况中加工成合适的器件组，例如，如题为冗余器件阵列的和本文同时申请的共同转让申请(该申请通过引用而结合在本文中)中所显示的，通过在某些地方刻蚀进衬底，而在其它地方，刻蚀在到达衬底前就停止来实现。
既然本发明不是关于制造光学晶片本身(即晶片制造，器件生长，或经刻蚀形成分立器件等)，因此如果是通过购买而非制造获得光学器件，上面所述内容可以全部跳过。
接下来翻转光学器件晶片，对准在电子晶片508上面并利用例如传统的倒装片键合技术或其它适当的完成将光学晶片键合到电子晶片的专用技术以一种合适的可靠的方式键合到电子晶片508上。
或者，在某些情况下有利的是，如接下来所要描述的，对衬底102的进一步加工可以在将光学晶片键合到电子晶片前完成，或在键合后完成，只要对衬底102的加工工序是在将器件放在超过以后可能会有的由器件工作引起的极端工作温度的温度环境下循环的工序之前进行的就可以。这个工艺过程对于上述和图1和2有关的先有技术不适用，因为假如采用此技术的话，如果衬底完全被去除，需要对每个分立器件分别键合，从而极大地增加生产器件的成本，或者由于衬底非常薄，应力或张力问题会大幅度地降低成品率。
取决于采用的具体晶片或光学器件，可能有不同的工艺变型。
第一种变型中，衬底减薄到50微米以上的厚度，一般减薄到通常紧密的光学接近要求的在50到100微米的范围之内。
第二种变型中，衬底减薄到约100微米和约为晶片上光学器件部分厚度之间的厚度。
第三种变型中，衬底减薄到约20到约50微米之间。
第四种变型中，衬底厚度与晶片的光学器件部分的厚度大致相等，衬底不用减薄。
第五种变型中，衬底减薄到约等于晶片上光学器件部分的厚度。
正如下面的描述，根据本发明，整个衬底的厚度也可保持得比紧密光学接近所必须的厚度大，例如，在制造(制造方法在下面描述)光学接近进路的地方，允许将光纤或微透镜插入此光学接近进路，距器件的间距在紧密光学接近的范围之中。然而，这是非典型情况。
也是利用传统的刻蚀或钻孔技术，在光被发射或探测的光学器件部分的上方的衬底中刻蚀或打钻沟槽型或孔型的光学接近进路510，同时最好留下一些完整的衬底。取决于具体的衬底和器件可用不同的技术，这些技术包括激光钻孔，刻蚀或其某些组合。另外，取决于所用的具体技术的不同衬底，不同器件和不同钻孔技术，光学接近进路可以有直的侧壁，倾斜的侧壁或二者的某些组合。
例如，为了制作接近衬底外表面侧壁是直的，靠近衬底和器件相遇处的侧壁是倾斜的光学接近进路510，比如，在带有一个混合到一个ASIC(集中称之为“样品”)的AlGaAs阻挡层(支撑光学器件如VCSELs和/或光探测器(本文可互换地称之为探测器)等)的GaAs衬底中，可采用如下的方法：
首先，在衬底上形成光学接近进路510的图形。
然后，把样品放到13.56MHz的平行板反应离子刻蚀器中，为了减少或消除残留水蒸汽，在引入反应气体之前，将容器抽真空至3×10-5Torr的压力以下。当达到该基础气压时，第一部分刻蚀按表1中的工艺条件开始：
表1
  SiCl4   14sccm
  SF6   7sccm
  压力   20mTorr
  夹盘温度   30℃
  RF功率   129watts
  偏压   -245Vdc
  时间   5min
这生成了一个直侧壁，此直侧壁从衬底表面向器件方向延伸到衬底内一段距离。
然后优化工艺条件，生成光学接近进路510的一部分，在这个实例的情况中，GaAs对AlGaAs的选择性趋近于无穷大，对器件的损害达到最小。具体工艺条件见表2
表2
  SiCl4   14sccm
  SF6   7sccm
  压力   70mTorr
  夹盘温度   30℃
  RF功率   92watts
  偏压   -190Vdc
  时间   30min
然后优化工艺条件，从AlGaAs阻挡层中吸除剩余的Cl。这是为了防止样品从反应腔中取出后进一步形成HCl(例如实施湿法刻蚀)。这部分的工艺参数见表3：
表3
  SF6   7sccm
  压力   70mTorr
  夹盘温度   30℃
  射频功率   50watts
  偏置   -20Vdc
  时间   3min
最简单的情况中，光学接近进路尽可能小，使留在器件上的衬底最多。保留的衬底提供坚固的支架，此支架防止单个器件例如在附着到电子晶片时受到应力影响。但取决于所使用的具体器件和衬底，可以进一步进行去除衬底，例如在制作光学接近进路的时候，或者在某个时刻，例如附着到电子晶片后通过对衬底形成图形进行。
然而应该注意到，如果去除衬底没有得到很好的规划，如过多的衬底被去除，热发散的优势可能降低甚至消失。另外，取决于去除多少和/或从哪里去除额外的衬底，都可能导致承受应力和张力的能力降低。然而，可以理解，在某些情况下，采用选择性去除衬底，通过增加衬底的全部表面积而如果有的话不过多牺牲结构优势，热发散还可以被改进。这样，应该理解的是，去除衬底的重要方面是在器件上保留足够多的衬底，从而保证达到所需的热学和结构性能。
另外，取决于所使用的技术，在一些情况下，光学接近进路的设置可有利地在键合进行前也可以在键合进行后进行，例如在分离单个器件的沟槽刻蚀前，刻蚀后或刻蚀中进行。
任选地，如果需要，可在探测器上涂覆AR涂层。
前面提到了三个变型，取决于使用哪一个变型，这将产生不同的工艺过程。图6、7表示不同的光学接近进路的实例。例如，如果用到第一个变型，光学接近进路可以贯穿整个衬底延伸(如图6a，6b，7a，7c，7e所示)。或者，光学接近进路可以从衬底的外表面延伸到衬底的一定深度，在该深度保留在光被发射或被探测的光学器件部分的正上方的衬底被减少但并没有被完全去除，例如如图6c，6d，7b，7d，7f所示。一般来讲，，保留在发射或探测光的光学器件部分的正上方的衬底将减少到约100微米或更小的厚度，以便形成到器件的紧密光学接近进路。其它情况下，此厚度可降到约50微米或更小，虽然典型的厚度大致在20微米到50微米的范围内，某些情况下，可以比20微米更小。
另外，取决于所形成的具体光学接近进路，光学接近进路可以进一步有利地被用来容纳光纤，例如，如图6a，6c，7b所示；或者容纳微透镜，例如，如图6b，6d，7a，7c所示。
这样，利用上述方法中的一种，可制造一个光学阵列，此阵列中，光纤末端由衬底支撑(诸如如图8所示)，可制造一个容纳由衬底支撑的一个或多个各别放置的微透镜的光学阵列(诸如如图6b，6d，7a，7c，7e所示)，或制造一个容纳一个微透镜阵列的光学阵列(诸如如图9所示)。
如上所述，也可对衬底形成图形以粗糙化衬底的表面，从而增加暴露的表面积，以有更好的热发散。
应该理解的是，通过应用本文描述的技术，即留下附着的衬底，应力将基本不会传递到底有源光学器件，而将由连接媒介或电子芯片吸收，而它们两者能较好地承受这样的应力。
图10-13的每一个都是对根据上面描述的技术制造光电子芯片的工艺的实例说明。
图10a是一个单个的底表面发射激光器1002的简化图，它是激光器件阵列的一部分，其余的没有显示。
隔离槽1004把器件1002和其它邻近器件隔离了开来，用合适的材料，例如，Si，SiGe，GaAs或InP制成的衬底1006支撑着器件1002。尽管衬底所用的具体材料很有可能由与本发明无关的因素决定，值得注意的是，由热因素产生的应力可以通过尽可能接近地匹配光学器件衬底和电子晶片的膨胀系数来减少。理想情况下，两者应该是相同的材料，这样它们的膨胀系数相同。
激光激发和控制用到的电接触点1008，1010每一个都被放置在用作支撑的支座1012，1014上。每个电接触点的一端1016，1018都作为激光器件的电极，每个接触点的另一端是键合区1020，1022，导电材料1024诸如焊料被淀积在该键合区1022上，用于将器件1002键合到电子晶片上。
图10b显示已经翻转了激光器阵列并将其放置在电子晶片1030的相应键合区1026，1028上面以后的图10a中的激光器件1002。
图10c显示已经通过各自的键合区1020，1022，1026，1028之间的焊料键合1032附着到电子晶片1030上以后的激光器1002。
图10d显示衬底1006被减薄到介于大约20微米到50微米之间的激光器件。
图10e显示本情况中通过刻蚀而不是钻孔在衬底1006中制作了光学接近进路1034以后的器件。注意本例中光学接近进路从衬底1036的表面延伸到器件覆盖层1038。
图10f显示任选的诸如例如低粘度(因此能很好地流动而达到良好覆盖)固化时有良好热传导率的热环氧树脂的热导材料1040被施加到器件以后的图10e中的器件。
虽然上面是相关于激光器件阐述的，但对于探测器型的器件工艺与之相同，只不过探测器器件也可以涂覆抗反射涂层。
图11a-11f显示了用与图10a-10f所示之一相似的方法制造的另一个光电子器件，除了该激光器用器件的半导体材料作为支座1102，1104以外。
图12a-12f显示了用与制作前述器件相似的方法制作的另一个光电子器件。如图所示，在这种类型的器件中没有用器件半导体材料制作支座。另外，这种光电子器件的激光器被分组，这样它们可以用到冗余方式中。如上所述，题为“冗余光学器件阵列”的通过引用而结合的专利申请中叙述了有冗余激光器的阵列的制造。尤其是，图13显示了阵列中两个相邻的激光器，阵列中除了制作了光学接近进路1034之外，还在保留衬底1006上用已知刻蚀技术将分组沟1302、1304刻蚀到将分组沟1302，1304和一些隔离沟1004连接起来的深度。在这种方法中，两个或更多的激光器可安排成共用一根共同的光纤，其中一个或多个激光器作为备用激光器，如通过引用而结合在本文中的题为冗余光学器件阵列的共同转让申请中叙述的那样。
以这种方法分组激光器的一个优点是单个晶片上成品率增加，因为，例如，对于一个分组的激光器，如果其中一个损坏，另外一个可以代替它使用。这样做的另一个潜在优点是可以增加光电子器件寿命，例如，如果激光器设置为外部独立可选，当一对中的一个激光器最后失效时，可以选择另外一个代替坏掉的那只工作。
还有一个可获得的优点是为取得上述两个优点中一个或两个而付出的成本减小。由于一个晶片上激光器数目的增加引起的成本增加可以忽略，成品率、可靠度的提高、寿命的延长事实上是免费的。
图13也显示了应用图12a-12f中的技术制造的示例阵列1306的功能描述。从器件的顶部说明阵列1306，这样可以清楚看到每个激光器上的光学接近进路1304和保留衬底1006。如图13所示，激光器被分成四个一组，组1308被分组沟1302、1304限定，保证在组1308中相邻激光器之间没有通过可导电的衬底1006的电流路径。为了便于说明的目的，图中标出了一些隔离沟1004，尽管这些隔离沟实际上从这个观察位置并不能看到。
图14a-14f显示了用与图10-12中相似的制造器件的方法制作的光电子器件。如图所示，这种器件是用器件半导体材料制作支座1402，1404的类型。另外，除了是成对分组以外(其中一个没有显示)，这种光电子器件的激光器也以图12和13所示的方式分组，这点从分组沟可看得比较明显。
如上所述，上面描述的类型的光电子器件的制造商有两种途径获得光学器件，他们可以自己制造，或者通过第三方获得。通过制造光学器件(以后简称“光学芯片”)和电子晶片(以后简称“电子芯片”)，制造商可以采取措施保证每个芯片上的键合区正确设置位置，以确保当光学芯片放置在电子芯片上时，键合区相互之间对准。然而，通常电子芯片和光学芯片并不同时设计，即使在同一公司设计和制造也往往如此。这样，即便是单个制造商，除非设计团队对于光学芯片和电子芯片的设计有紧密的配合协调，否则每个芯片上的接触键合区之间很容易发生缺少一致性，尤其计划中当设计出的其中之一或两者都卖给第三方或者要用从别的途径得到的器件进行集成时更是如此。即便在同一家机构，任何一个芯片设计上的后续改进和变化也可能迫使接触键合区位置发生改变，从而在原来不存在不对准的位置上也发生接触键合区的不对准。
更糟糕的是，如果电子芯片是设计出与各种不同的光学芯片一起使用的，但光学芯片是从第三方那里获得的库存(例如，芯片包括：顶面发射腔激光器，底发射腔激光器，DFB或DBR激光器，顶面接受探测器或底接受探测器)，这些都是大规模制造为分配给不相关的用户的，这样，即使在其它方面和电子芯片相一致，光学器件上的键合区也不可能完全定位在同一位置上。
例如，如上述相关图3中所示，单个光学器件有置于由它自己的制造商规定位置的接触键合区，并且电子晶片也有置于由它自己的制造商规定位置的光学器件可以连接到其上的接触键合区。当翻转光学器件与电子晶片进行倒装片方式的键合时，每个器件的接触键合区将不对准。然而，通过改变上面所述的技术，本发明也可以和本文到此为止在实例中涉及的底发射激光器之外的激光器一起使用，以及和具有不同接触键合区排列的底发射激光器，顶和底接收探测器一起使用。
有利的是，这样做允许选择和使用具有最佳独特应用性能的“最优秀种类的”芯片，避免仅仅因为他们不能或不大可能符合布置电接触点位置的要求或者标准而将这样的卖主排除在外。
通常，取决于光学器件是底发射/接收还是顶面发射/接收类型，使用不同的工艺。
为了方便解释，术语“底有源”用来指底发射器件(激光器)和底接收器件(探测器)。同样的，“顶有源”或“顶面有源”用来指顶发射激光器和顶接收探测器。
底有源器件工艺
这个工艺适用于底发射/接收器件(即底有源器件)参考图15，现在作一解释。为了便于解释，假设光学晶片1502加工成上面所述的光学芯片1504。或者可从某第三方获得光学芯片1504。
首先，用已知技术把绝缘层1506加到光学芯片1504的表面；
然后在绝缘层1506中制作允许接近光学芯片接触键合区的开口或通道1508。再次用激光钻孔或刻蚀完成，例如用在晶片上制造通孔时用到的方法，这种方法在和本文同时申请并通过引用而结合在本文中的题为多束光纤光学元件和制造技术的共同转让申请中描述。
或者，如果已经提前知道接触键合区的位置，开口或通道1508可以在附着之前在绝缘层中预先形成。
然后，通过向开口或通道1508的侧壁施加导电材料1510(可任选地事先涂覆一层绝缘体)，或用材料1510填充开口或通道，使开口或通道导电。
有利的是，如果开口和通道没有完全填满，它们可以用来帮助对准。这可以这样做，如果开口或通道足够宽可以使另一芯片上的焊料突起“纳入”孔中，从而提供两者之间的初步对准。并且，在某些情况下，毛细作用将使焊料熔化时部分吸入开口或通道内，更有利于连接和进一步帮助对准。
或者，可任选地，如果开口或通道在附着之前预先形成，对开口或通道(依据要求)的涂覆或填充也可在将绝缘层附着到光学晶片上之前进行。
接下来，在绝缘体暴露的一面形成电迹线1512的图形，以制作一个从(现在已涂覆或填充的)开口或通道到绝缘体表面上和电子晶片的接触键合区对准的位置的导电路径。任选地，取决于光学芯片要与其紧密配合的具体电子芯片，如果可能有几个不同的排列，如果在将要紧密配合的接触点互相之间有稍许偏斜，但都在可控的限定区域内，则单条电迹线可形成两个或多个可选择的连接点或连接区域。
在上面的一个变型中，如果光学芯片将连结到其上的芯片是一个电子芯片(而不是另一个光学芯片，如调制器或该光学芯片对之光学透明的另一个激光器)，在电学芯片上可以形成电迹线的图形，因为通常来说大部分的电子芯片都有一绝缘层，这层绝缘层能用来进行接触点的重定路线。
一旦这步完成，工艺按上面所述的进行，把两个芯片1514连接在一起(这个实例中，用倒装片技术)，在具体情况下，接下来使衬底减薄，整个去除衬底，或者保留衬底原来的厚度。此后，按要求或需要完成制作光学接近进路1516，形成芯片衬底的图形，流动设置热导体，或涂覆AR涂层。
顶面有源器件工艺
本工艺适用于顶面发射/接收器件(即顶面有源器件)，结合图16说明这个工艺。为了方便解释，先假设光学芯片从某第三方获得，制造光学芯片本身的工艺和本发明是无关的。
另外，两个任选步骤的其中之一或两个可在开始工艺之前预先完成。第一，在光学芯片顶部表面粘附一个载体。制备这个载体的材料不限，它仅仅起到提高刚性的作用并在接下来的工艺中保持光学芯片。第二包括减薄光学芯片衬底。这可以减少必须经过刻蚀或钻孔而接近在光学芯片正面的接触点要除去的材料的量。
在这点上，进行的工艺和图15中的工艺方法相似如下：
通过刻蚀或钻孔得到穿过光学芯片衬底到达光学芯片正面的接触点的孔或通道。
这些孔或通道用一种导电材料涂覆或填充(可以在下面涂覆一层绝缘层)，将接触点引向外到达光学芯片的背面。
又如，如果接触点有这样的位置，直接从芯片背面穿过衬底的接近通道将损坏芯片或者出现某些其它的问题，则可以在适当的位置刻蚀或钻出孔或通道，并在正面添加电导体以将接触键合区与涂覆或填充通道或孔的导体连接起来。
有利的是，如果开口和通道没完全填满，则可以用来帮助对准。这可以这样做，如果开口或通道足够宽以至于另外一个芯片上的的焊料突起可以“纳入”孔中(图16B)，就可以在两者之间提供最初的对准。并且，一些情况下，毛细作用将使焊料熔融时被部分吸进开口或通道，从而有更好的连接和进一步帮助对准。
或者，如果通道或孔可定位到能与电子芯片相互紧密配合对准的适当的位置重合，这也是可以做到的，就可以用传统的技术把通道或孔连接到正面的接触键合区。
对于背发射/接收器件集成工艺，如果通道或孔不能和电子芯片的接触键合区重合时，就在光学晶片(图16C)或另一个芯片(图16D，这里是电子芯片)的衬底上制作电迹线的图形，以提供通道或孔和另外一个芯片上的接触点位置之间的连接。
这时，两个芯片就可以放在一起并按照上面的叙述连接。
如果执行了一个添加载体的任选步骤，现在可以去除载体。如果这层载体厚到以至于引起光学接近问题或有不相容的复杂折射率，这个折射率可能对透过载体的激光传输起到负面作用，这层载体应该去掉。在替代的变型中，尽管可能也会引起光学接近问题或者不相容的复杂折射率，但可以通过最好在连接到光学芯片之前在载体中形成光学接近进路或通孔的图形，而可以留下这层载体。
另外，如果需要，可以把一个或多个光学元件如微透镜或光波导放在这层载体的顶部。
图17显示了一个和图16相似的工艺，只不过没有用载体。
连接芯片和适配器芯片替代
在一个可用的替代变型中，例如，当光学芯片和另一个芯片都是从不同的厂家购买的时候，或者两个甚至更多不同的芯片在考虑中，它们有不同的接触键合区布置，但每块芯片上接触键合区布置是知道的，则用本文讲解的原理可以以直接的方式容易地制造一个“适配器”或者连接芯片，使得设计和/或制造仍然得以进行。
参考图18，图18显示连接不同的器件时用到的连接芯片或者适配器芯片，在共同晶片1800的顶面1802和底面1804上形成图形以便在每面上制作电迹线1806，1808，1810，这些电迹线是从每个芯片上规定的接触键合区位置1812，1814，1816，1818通到每个芯片上的一些公共点。
然后制作通孔，并用导电材料装填或填充通孔来连接相应的一对，例如，顶面的一个接触点和底面其相适应的接触点，这时就把二者放在一起连接起来。
图19显示另外一种实施方法，这是适配器或连接芯片的变型的另一种变型，适用于顶有源器件。如图所示，适配器或连接芯片1902只有一面上有电接触点1904，这些接触点可以通过连接键合区1908直接连接到光学芯片1906，也可以通过例如支座1912，跨接线，引线，引线带或者其它已知的附接器件连接到电子芯片1910。在这样的安排中，因为器件是顶发射/接收器件，适配器放置在顶面，适配器中也设置一条“光学通路”1914，从而允许光线从中通过。
然后光学芯片可以放在电子芯片的顶部，连接芯片可以放置在两个芯片的顶部，从而提供光学和电子芯片之间的连接。
如在一边的注解，虽然讲述了有关光学芯片和电子芯片的紧密配合，但相同的基本工艺(例如，用连接芯片或适当形成绝缘层或衬底的图形来补偿键合区的不匹配)能用来以一种直接的方式来补偿在任何光学，电学，电子或者电气机械晶片的组合之间的键合区不对准。
其它变型
如上面提到，一些情况下，有时用AR涂层涂覆一些器件，特别是探测器是很理想的。然而，上面介绍的光电子芯片由两种(或者可能更多)不同类型的底有源光学器件组成。AR涂层对激光器产生坏的影响是不能被接受的。
有利的是，在上面的工艺中的一个进一步可选的变型中，需要AR涂覆的器件不必和那些通常不需AR涂覆的器件区别开来。
工艺大部分符合上面提到的结合图5的工艺流程，图5中制造激光器晶片和探测器晶片，翻转晶片，并用“倒装片”键合技术附着到电子芯片上。
衬底减薄，但对激光器衬底，只减薄到衬底相对于激光器腔的厚度仍然被认为比较厚的程度。尽管不同类型的激光器要求不同的特定厚度，在DFB和DBR情况中，衬底的厚度应至少是激光器腔厚度的几倍；在VCSEL情况中，衬底的厚度应至少是镜面之间的距离的几倍。由于各种器件之间该精确的距离不同，一个很好的经验规则是用因子10X乘以激光器腔的厚度。然而，如果厚度可以精确控制，该因子应该比10X小，具体的最小厚度根据经验确定为AR涂层不影响激光器发射激光能力的最小厚度。
一个类似的方法能用到顶面有源器件中。在顶面有源器件的情况中，衬底(也可能是上面提到的载体，在去除载体后，或如果接触点重定路线不必要或在其它芯片上进行时代替载体涂敷的一个分离的衬底)被附接在激光器的顶部。衬底可在涂敷后减薄到上面提到的厚度，可减薄到涂敷之前的厚度。
一旦做到这些，激光器和探测器就可同时进行抗反射涂布。这样，没有必要形成特殊的图形，或在AR涂布工艺过程中在激光器和探测器之间进行另外区分。
这样，应该理解的是，上面的工艺可以应用到各种不同的器件中。例如，应用本发明的技术，可用与阵列兼容的格式在激光器顶部堆叠调制器。事实上，调制器在激光器的顶部或者下面都可以做到。并且，不管在单步外延步骤中是否制造了两个(或多个)器件都可以这样做。相似的，可以进行在顶面或背面有源器件的顶部堆叠顶面有源器件，就像在顶面有源器件或背面有源器件的顶部堆叠背面有源器件一样，如图20A所示以及图20B中对在背面发射激光器上安装的调制器的更详尽的说明。
晶格不匹配的器件同样可以相似地堆叠，而不必考虑单个器件运行的功能如何。
在进一步的应用中，来自不同外延衬底上的器件能在晶片的规模上集成在同一块芯片上。这样，为双波长分路多路复用(DWDM)或者多波长分路多路复用(MWDM)的用途，不同波长的激光器可以互相混合，如图21所示。
图21显示一百个不同波长的激光器阵列以一个晶片的规模集成到一个芯片上。这样做，并且使每个激光器都可以选择，就可选择某个特定的波长(或波长的组合)。从而不必再用可调激光器，这种可调激光器依赖于实体部件的模拟移动或显示出热变化或热效应，速度被限制在微秒级，且其精度受到限制。
另外，波长的转换可以按与传送数据的速率相同的速率进行，从而形成一个多路复用在该比特率上的不同波长的各种数据流的系统结构。这样，转换可在约100PS内达到(每秒数十个千兆比特)。
另外，可互相混合不同类型的不同器件(激光器，激光器和探测器的不同类型)，如图22的侧剖视图中所示。
如图22所示，制造了两种不同波长的激光器带2202，2206，还有两种不同互补波长的光探测器带2204，2208。用本文讲述的工艺附接第一器件带(表示为激光器2202(λ1))，。以相似的方式附接下一个器件带(表示为探测器2204(Δλ1))。下一个第三器件带(表示为激光器2206(λ2))也以相似的方法附接。最后，以相似的方法附接最后一个器件带(表示为探测器2204(Δλ2))。
取决于具体情况，衬底或载体可以从所有器件中立即去除或减薄，例如如果它们不干扰下一个器件的集成，也可在每组器件都附接后再去除或减薄。
图23显示图22的器件集成的顶视图。如图所示，附接所有第一波长的激光器。然后，附接所有第一波长光探测器。接下来附接第二波长激光器，再下来是附接第二波长光探测器，最后结果是双波长收发器芯片，图23右边以放大形式显示该芯片的一部分。
当然，虽然上面的例子中用到了两个激光器和两个探测器，因为这个工艺的一个优点是混合和匹配的能力，尤其在晶片规模上，不考虑器件的数目，不管是顶有源还是底有源，是否分组，所有的激光器，所有的探测器等等，工艺本质上是相同的。
在这些情况下，可以容易地进行以分立的器件(或器件类型)为基础，或进行例如成带状(如图)的或分组的集成，根据带2202，2204，2206，2208或组的限定留下衬底。
进而，通过将一种波长和其它波长的冗余激光器组集成在一起，可以制造低成本的极为可靠的DWDM或MWDM模块。
这样，因为先有技术中没有用于DWDM系统的单个器件和集成发射器阵列，因此，通过在一个单个芯片上集成大量的激光器，封装尺寸能减小。通过将十个乃至更多两种或多种不同波长的激光器件阵列集成到一个单个芯片上，然后例如用一种光纤基组合器/反分离器，一种全息透镜阵列，或应用题为“多束光纤光学元件和制造工艺”的通过引用而结合的申请中的技术将阵列组耦合进一个单根光纤，可在输出光纤中得到多种波长的多路复用，某些情况下，不需要光电机械或电光学元件进行转换(光学交互连接)。
在这种技术的进一步应用中，可构造不同时或者同时作为泵浦激光器和通信激光器的大规模阵列。
应该理解的是，上面的叙述只是对说明性实施例的描述。为方便读者，上面重点讲述了所有可能实施例中的一个有代表性的实例，一个阐明本发明原理的实例。描述中没有试图穷举所有可能的变化。对本发明的特定的部分可能并未提出替代的实施例，而对某些部分可能存在没有进一步说明的实施例，但这不能被认为是对这些替代实施例的弃权。本领域的普通熟练技术人员会理解，很多那些没有说明的实施例都结合本发明的相同的原理，其它的也都是同等的。

Claims (11)

1、一种通过结合一个底有源光学器件和一个电子芯片制造混合芯片的方法，该底有源光学器件一面有衬底，与衬底相对的底有源光学器件一个表面上有底有源光学器件接触点，电子芯片有电子芯片接触点，至少一些底有源光学器件接触点和至少一些电子芯片接触点不对准，所述至少一些底有源光学器件接触点中的每一个接触点都有一个电子芯片上相应的电气接触点，其特征在于，该方法包括：
绝缘层具有一定厚度、第一面和第二面，将该绝缘层的第一面黏附到所述底有源光学器件的所述表面；
在绝缘层的与底有源光学器件接触点基本重合的点形成限定绝缘层中从第二面延伸到第一面的开口的绝缘层侧壁；
在形成绝缘层侧壁之后，使所述侧壁导电；和
用导电材料连接这些与底有源光学器件接触点基本重合的所述点和电子芯片接触点。
2、如权利要求1所述的方法，其特征在于，使侧壁导电的方法包括：在所述开口中至少对那些需要与电子芯片接触点连接的开口填充导电材料。
3、如权利要求1所述的方法，其特征在于，使侧壁导电的方法包括：在所述开口中至少在那些需要与电子芯片接触点连接的侧壁上淀积导电材料。
4、如权利要求3所述的方法，其特征在于，使侧壁导电的方法进一步包括：在淀积导电材料前在至少一些侧壁上淀积绝缘体。
5、如权利要求1所述的方法，其特征在于，其中连接包括：在这些点和电子芯片接触点之间形成电连接图形，
使电连接图形导电。
6、如权利要求5所述的方法，其特征在于，形成电连接图形的方法包括：在所述绝缘层的第二面上形成电连接图形。
7、如权利要求5所述的方法，其特征在于，形成电连接图形的方法包括：在电子芯片上形成电连接图形。
8、如权利要求1所述的方法进一步包括：去除衬底。
9、如权利要求1所述的方法进一步包括：减薄衬底。
10、如权利要求9所述的方法，其特征在于，减薄后的衬底有一个大于最小激光发射厚度的减薄后的厚度，该方法进一步包括：向衬底涂覆一层抗反射涂层。
11、一种用权利要求1-10所述方法中任意一种方法所制造的混合芯片，其特征在于，所述混合芯片包括至少一个耦合到一个电子芯片的底有源光学器件。
CNB028130979A 2001-06-29 2002-06-28 光电子器件集成 Expired - Lifetime CN1274005C (zh)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US09/896,983 US6790691B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,189 2001-06-29
US09/896,189 US6620642B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,983 2001-06-29
US09/897,158 US6753197B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,160 2001-06-29
US09/897,160 US6724794B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,158 2001-06-29
US36599802P 2002-03-19 2002-03-19
US36599602P 2002-03-19 2002-03-19
US36603202P 2002-03-19 2002-03-19
US60/365,998 2002-03-19
US60/366,032 2002-03-19
US60/365,996 2002-03-19

Publications (2)

Publication Number Publication Date
CN1526156A CN1526156A (zh) 2004-09-01
CN1274005C true CN1274005C (zh) 2006-09-06

Family

ID=27569722

Family Applications (4)

Application Number Title Priority Date Filing Date
CNA028130901A Pending CN1579002A (zh) 2001-06-29 2002-06-28 光电子器件集成
CNB028130979A Expired - Lifetime CN1274005C (zh) 2001-06-29 2002-06-28 光电子器件集成
CNB028130898A Expired - Lifetime CN100367584C (zh) 2001-06-29 2002-06-28 光电器件及其集成方法
CNB028131002A Expired - Lifetime CN1285098C (zh) 2001-06-29 2002-06-28 光电子器件集成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA028130901A Pending CN1579002A (zh) 2001-06-29 2002-06-28 光电子器件集成

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB028130898A Expired - Lifetime CN100367584C (zh) 2001-06-29 2002-06-28 光电器件及其集成方法
CNB028131002A Expired - Lifetime CN1285098C (zh) 2001-06-29 2002-06-28 光电子器件集成

Country Status (7)

Country Link
EP (3) EP1399953B1 (zh)
KR (5) KR100964927B1 (zh)
CN (4) CN1579002A (zh)
AT (1) ATE358333T1 (zh)
CA (4) CA2447345A1 (zh)
DE (1) DE60219161T2 (zh)
WO (4) WO2003003420A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2407394A (en) * 2003-10-23 2005-04-27 Dow Corning Ltd Optical waveguide with two differently dimensioned waveguiding layers on substrate
JP2005134755A (ja) * 2003-10-31 2005-05-26 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
CN1977394A (zh) * 2004-06-29 2007-06-06 皇家飞利浦电子股份有限公司 发光二极管模块
CN100372086C (zh) * 2005-05-26 2008-02-27 宏齐科技股份有限公司 具有控制芯片的光电芯片双片式基材封装构造的制造方法
GB2442991A (en) * 2006-07-11 2008-04-23 Firecomms Ltd Optical emitter assembly and mounting of surface-emitting optical devices
US11294135B2 (en) 2008-08-29 2022-04-05 Corning Optical Communications LLC High density and bandwidth fiber optic apparatuses and related equipment and methods
US20100259823A1 (en) * 2009-04-09 2010-10-14 General Electric Company Nanostructured anti-reflection coatings and associated methods and devices
CN102460260A (zh) * 2009-06-19 2012-05-16 康宁光缆系统有限责任公司 高密度和带宽光纤装置以及相关设备和方法
CN102200612A (zh) * 2011-04-27 2011-09-28 中国科学院微电子研究所 嵌入光纤的玻璃板及其制造方法
CN104422987B (zh) * 2013-09-03 2018-06-22 中国科学院微电子研究所 互连结构
US20150153524A1 (en) * 2013-12-03 2015-06-04 Forelux Inc. Integrated optoelectronic module
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
JP2016076543A (ja) * 2014-10-03 2016-05-12 株式会社東芝 固体撮像装置の製造方法
CN104362196A (zh) * 2014-11-25 2015-02-18 苏州矩阵光电有限公司 一种铟镓砷红外探测器及其制备方法
DE102015106712A1 (de) * 2015-04-30 2016-11-03 Osram Opto Semiconductors Gmbh Anordnung mit einem Substrat und einem Halbleiterlaser
US10267988B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10833483B2 (en) * 2017-12-07 2020-11-10 Lumentum Operations Llc Emitter array having structure for submount attachment
JP7021618B2 (ja) * 2018-08-10 2022-02-17 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置
KR102563570B1 (ko) * 2018-10-24 2023-08-04 삼성전자주식회사 반도체 레이저 장치
EP4182747B1 (en) * 2020-07-20 2025-06-18 Apple Inc. Photonic integrated circuits with controlled collapse chip connections
WO2023283294A1 (en) 2021-07-08 2023-01-12 Apple Inc. Light source modules for noise mitigation
US11977256B2 (en) 2022-02-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package comprising optically coupled IC chips
US12111207B2 (en) 2022-09-23 2024-10-08 Apple Inc. Despeckling in optical measurement systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
EP0076054B1 (en) * 1981-09-21 1986-06-04 Peter Mansfield Nuclear magnetic resonance methods
US5070596A (en) * 1988-05-18 1991-12-10 Harris Corporation Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
JPH0831617B2 (ja) * 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
US5408319A (en) * 1992-09-01 1995-04-18 International Business Machines Corporation Optical wavelength demultiplexing filter for passing a selected one of a plurality of optical wavelengths
JPH06237016A (ja) * 1993-02-09 1994-08-23 Matsushita Electric Ind Co Ltd 光ファイバモジュールおよびその製造方法
US5488504A (en) * 1993-08-20 1996-01-30 Martin Marietta Corp. Hybridized asymmetric fabry-perot quantum well light modulator
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
JPH08111559A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd 半導体発受光素子及び装置
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3334584B2 (ja) * 1997-11-21 2002-10-15 イビデン株式会社 多層電子部品搭載用基板及びその製造方法
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP3202192B2 (ja) 1998-05-20 2001-08-27 松下電器産業株式会社 液晶表示装置、及びその製造方法
JPH11307869A (ja) * 1998-04-22 1999-11-05 Furukawa Electric Co Ltd:The アレイ光素子モジュール
DE19838430C2 (de) * 1998-08-24 2002-02-28 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Arrays von Photodetektoren
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2000307025A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Ind Co Ltd 電子部品とその製造方法および電子部品実装体
US6153927A (en) * 1999-09-30 2000-11-28 Intel Corporation Packaged integrated processor and spatial light modulator
JP2001117509A (ja) * 1999-10-14 2001-04-27 Nippon Hoso Kyokai <Nhk> 有機ｅｌ表示装置
US6580031B2 (en) * 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US7205400B2 (en) * 2000-07-31 2007-04-17 Agilent Technologies, Inc. Array fabrication
JP2002189447A (ja) * 2001-10-01 2002-07-05 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法

Also Published As

Publication number Publication date
CN100367584C (zh) 2008-02-06
CN1522459A (zh) 2004-08-18
KR20090082274A (ko) 2009-07-29
DE60219161T2 (de) 2007-12-13
CA2447365A1 (en) 2003-01-09
WO2003003420A1 (en) 2003-01-09
KR20040015284A (ko) 2004-02-18
WO2003003427A1 (en) 2003-01-09
KR100964927B1 (ko) 2010-06-25
CN1579002A (zh) 2005-02-09
KR100918512B1 (ko) 2009-09-24
ATE358333T1 (de) 2007-04-15
EP1410424A1 (en) 2004-04-21
CN1526156A (zh) 2004-09-01
EP1399953A4 (en) 2004-09-01
EP1399953A1 (en) 2004-03-24
KR20040064219A (ko) 2004-07-16
EP1399952A4 (en) 2007-03-21
KR100936525B1 (ko) 2010-01-13
EP1410424A4 (en) 2007-03-21
DE60219161D1 (de) 2007-05-10
KR20040015748A (ko) 2004-02-19
KR20040060855A (ko) 2004-07-06
CA2447345A1 (en) 2003-01-09
EP1399953B1 (en) 2007-03-28
CA2447369A1 (en) 2003-01-09
CN1285098C (zh) 2006-11-15
WO2003003426A1 (en) 2003-01-09
CN1522460A (zh) 2004-08-18
EP1399952A1 (en) 2004-03-24
WO2003003425A1 (en) 2003-01-09
CA2447368A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
CN1274005C (zh) 光电子器件集成
US6620642B2 (en) Opto-electronic device integration
US6956244B2 (en) Opto-electronic device integration
JP3990846B2 (ja) 面型光素子、その製造方法、およびこれを用いた装置
US20190363520A1 (en) Vertical Emitters Integrated on Silicon Control Backplane
HK1049705A1 (zh) 硅板上有源与无源光学部件的混合集成
CN1943086A (zh) 半导体发光元件及其制造方法
CN1639837A (zh) 借助于通孔的光学芯片封装
CN1266500C (zh) 光学安装基板、光学模块、光发送接收装置、光发送接收系统以及光学安装基板的制造方法
US20030013230A1 (en) Opto-electronic device integration
CN1292280C (zh) 光学装置及其制造方法、光学模块和光传输系统
EP1417712B1 (en) Integrated arrays of modulators and lasers on electronics
CN1636263A (zh) 顶面活性光学器件装置和方法
US6753197B2 (en) Opto-electronic device integration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHURFIL ASSETS CO., LTD.

Free format text: FORMER OWNER: QUEBI WEIHUA CO., LTD.

Effective date: 20090731

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: NEW 3D TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: MEISHA NUOPU CO., LTD.

Owner name: QUEBI WEIHUA CO., LTD.

Free format text: FORMER NAME: NEW 3D TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: New Hampshire

Patentee after: New 3D Technologies Ltd.

Address before: New Hampshire

Patentee before: XANOPTIX, Inc.

Address after: New Hampshire

Patentee after: CUBIC WAFER, Inc.

Address before: New Hampshire

Patentee before: New 3D Technologies Ltd.

TR01 Transfer of patent right

Effective date of registration: 20090731

Address after: Wilmington, Delaware, USA

Patentee after: CUFER ASSET LTD.,LLC

Address before: New Hampshire

Patentee before: CUBIC WAFER, Inc.

CX01 Expiry of patent term

Granted publication date: 20060906

CX01 Expiry of patent term