[go: up one dir, main page]

CN1248155C - 数据处理设备以及操作所述设备的方法 - Google Patents

数据处理设备以及操作所述设备的方法 Download PDF

Info

Publication number
CN1248155C
CN1248155C CNB011012455A CN01101245A CN1248155C CN 1248155 C CN1248155 C CN 1248155C CN B011012455 A CNB011012455 A CN B011012455A CN 01101245 A CN01101245 A CN 01101245A CN 1248155 C CN1248155 C CN 1248155C
Authority
CN
China
Prior art keywords
password operations
coprocessor
integrated circuit
cpu
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011012455A
Other languages
English (en)
Other versions
CN1304116A (zh
Inventor
T·维勒
W·哈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1304116A publication Critical patent/CN1304116A/zh
Application granted granted Critical
Publication of CN1248155C publication Critical patent/CN1248155C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明涉及一种具有集成电路的数据处理设备，特别是芯片卡或智能卡，以及一种操作该种设备的方法，所述集成电路包括一个中央处理单元(CPU)(10)和一个或者多个协处理器(12)。所述集成电路包括一个控制单元(18，30)，其这样控制处理器，CPU(10)和协处理器(12)，使得在密码操作的情况下，至少两个处理器同时和并行地执行该密码操作。

Description

数据处理设备以及操作所述设备的方法
本发明涉及操作一个具有集成电路的数据处理设备的方法，特别是操作一个芯片卡或智能卡的方法，所述集成电路包括一个中央处理单元(CPU)和一个或者多个协处理器，其中，该集成电路执行密码操作，其在权利要求1的前序部分定义。本发明还涉及一个具有集成电路的数据处理设备，特别是芯片卡或智能卡，所述集成电路包括一个中央处理单元(CPU)和一个或者多个协处理器，其在权利要求10的前序部分定义。
在许多具有集成电路的数据处理设备中，密码操作例如用于保护这些设备的运行或保护存储在该设备中的数据。为此目的所需要的计算操作由标准处理单元(CPU)和专用密码处理单元(协处理器)执行。典型的例子是芯片卡或IC卡，诸如智能卡。数据或者在这方面所使用的中间结果通常是与安全相关的信息，诸如密码键字或操作数。
在由集成电路执行的处理操作中，例如为计算密码算法，在操作数和中间结果之间执行逻辑组合。取决于使用的技术，这些运算，特别是给空的或者先前删除的存储器或寄存器加载数据，会导致数据处理设备较高的电流消耗。在诸如CMOS技术的互补逻辑电路中，较高的电流消耗发生在位存储器单元的值改变时，亦即当其值从“0”变为“1”时。增加的功耗依赖于存储器或寄存器中改变的位位置的数目。换句话说，加载先前删除的寄存器所增加的电流消耗与写入该空寄存器的操作数的哈明权重(其值为“1”的位数)成正比。通过相应分析这一电流变化有可能提取有关计算操作的信息，使得能够成功地进行密码分析秘密的操作数，诸如密码键字。通过执行数据处理设备内的多个电流测量，能够例如以非常小的信号变化抽取足够信息。另一方面，多个电流测量能使一个或许需要的扣除成为可能。这一类密码分析也称为“差分功率分析(Differential Power Analysis)”，通过该种分析，局外人可以在未授权的情况下成功地执行密码操作、操作数和数据的密码分析，只需通过观察数据处理设备的电流消耗中的变化即可。这样，“差分功率分析”提供在其纯粹功能外附带获取集成电路内部信息的可能性。
使用上述智能卡的一个典型领域例如是使用智能卡作为安全信息存储器的应用。密码操作能安全地访问这些应用，在于智能卡独立地执行为验证目的的加密运算。这一点只有通过使用由适合的软件控制的特殊的智能卡控制器(微控制器)才可能。在智能卡控制器和智能卡终端之间的通信通道借助密码方法直接保护，所述密码方法的安全等级基本依赖于所用的密码算法。
为能够伪造对智能卡的验证过程，必须能够通过复制模拟验证协议。在安全协议下，这只有通过分析存储在智能卡上的秘密的密码键字才可能。
因为智能卡控制器是可重复操作的机器，因此通过分析在操作期间智能卡的间接辐射，例如通过使用上述差分功率分析测量电流消耗的时间变化，可以决定智能卡控制器中的内部处理器，并最终可以发现秘密键字。然后分析为一个智能卡控制电路的相等程序序列的可重复的确定性的电流曲线。
US 4,813,024公开一种存储和处理秘密数据的集成电路，其中存储器包括一个模拟存储器单元，其具有和迄今未被编程的存储器单元相同的电流消耗。从而只为存储器单元消除了电流和电压波动，而并未为处理该数据消除电流和电压波动。
本发明的一个目的是提供一种改进的方法和一种改进的上述类型的数据处理设备，它消除了上述缺点，并尽可能使差分功率分析复杂化。
这一目的通过在权利要求1中定义的上述类型的方法和在权利要求10中定义的上述类型的数据处理设备解决。
根据本发明，在上述类型的方法中，至少两个处理器，CPU和协处理器，在执行集成电路中的密码操作时同时和并行地执行密码操作。
其优点是，在操作时，数据处理设备的电流消耗从在密码操作期间至少两个并行操作的处理器的每一电流消耗求和得出，使得单个电流变化不再可重构造。从而不再能成功地执行差分功率分析。
本方法另外的实施例的优点在权利要求2到9中定义。
在一个优选实施例中，只有一个处理器(CPU或协处理器)的密码操作是有用的操作，所有其它的密码操作都是虚操作(dummyoperation)其结果被拒绝，而随意选择哪一个处理器，是CPU还是协处理器，执行有用操作是随机控制的。
在另一个可选的优选的实施例中，密码操作在电流消耗的意义上分为两个相互互补的操作。当两个相同的协处理器同时执行该互补密码操作时，把电流变化也互补地加上，使得DPA不再能被成功执行或者必须更精心制作。
为对在差分功率分析中所用的电流曲线进行非常好的加密，以及为补偿在相同构造的协处理器内可能的不对称，把密码操作分成两个子操作。选择哪一个协处理器互补地或非互补地执行哪一个操作是随机控制的。
在另一个可选的实施例中，密码操作分成至少两个子操作，由处理器(CPU和协处理器)同时和并行地执行该两个子操作，同时随后把相应子结果组合为总密码操作的一个总结果。另外可选，分割密码操作为子操作是随机控制的。例如，子操作是按照DES(数据加密标准)的一种加密的一部分。
在根据本发明的数据处理设备中，集成电路包括一个控制单元，其以下述方式控制处理器(CPU和协处理器)即在密码操作的场合，至少两个处理器同时和并行地执行该密码操作。
其优点是，数据处理设备的电流消耗从在密码操作期间至少两个并行操作的处理器的相关电流消耗求和得出，使得单个电流变化不再可重构造。因此不再能成功执行差分功率分析。
该数据处理设备的另外优选的实施例在权利要求11到14中定义。
在一个优选的实施例中，控制单元包括一个分割器，它把密码操作分割为至少两个子操作，并为同时处理而将其提供给该集成电路的两个分开的处理器，CPU和协处理器，控制单元另外包括一个重组合器，其重组合由处理器同时执行的子操作的每一子结果。
为防止在密码操作期间成功分析电流消耗曲线，以下述方式形成分割器，即至少一个子操作是虚操作，和重组合器以这样一种方式形成，即它拒绝曾执行虚操作的处理器的有关结果。
通过使集成电路另外包括一个随机发生器，该随机发生器以随机控制的方式连接到分割器，获得电流消耗曲线的一个非常好的加密。
参考下面说明的实施例，本发明的这些以及其它方面将十分明显并且得以说明。
附图中：
唯一的附图是根据本发明的数据处理装置的一部分集成电路的方框图。
唯一的附图表示一个数据处理设备的一部分集成电路(未进一步表示)，该数据处理设备例如是一个智能卡或芯片卡。所述集成电路包括一个中央处理单元(CPU)或一个协处理器A10、一个协处理器B12、一个数据输入14和一个数据输出16。在由该集成电路执行一个密码操作的情况下，一个分割器18安排在数据输入14和CPU或者协处理器A10或协处理器B12之间，分割该操作为第一和第二子操作，其形式为第一数据部分20和第二数据部分22。第一数据部分20施加在CPU或者协处理器A10上，而第二数据部分22施加在协处理器B12上，由借助预定密码操作进行处理。分割器18还有一个随机输入24，通过它随机控制分割成数据部分20、22。
CPU或者协处理器A10和协处理器B12同时和并行地执行密码操作。从而使相应电流消耗曲线(相对于时间的电流消耗振幅)彼此叠加，使得各个设备10、12的各个曲线和在处理器10、12中分开执行的各个处理不再能被分析。
第一结果26来自CPU或者协处理器A10，第二结果28来自协处理器B12，它们在重组合器30中重新组合成一个总结果，并施加在数据输出16上。分割器18通过连接32通知重组合器30以什么方式重组合子结果26、28。这是必需的，因为分割器18的分割总是由于随机输入24而以随机不同的方式执行。
箭头或时间轴34表示相对于时间通过按照本发明的设备的数据流。数据到达数据输入14，在附图中在该设备的左侧，通过两条平行的数据路径20、22到达处理器10、12，进一步在处理器10、12中处理，并经由路径26、28重新组合，之后，它们通过数据输出16在图的右侧离开该设备。在数据输入14一侧，这些数据包括例如密码键字或为验证目的递交给处理器10、12中的密码操作的操作数，同时只当一个预定结果到达数据输出16时才认为一个验证是成功或肯定的。
为加密在密码操作期间电流消耗的时序波动，该种电流消耗能够允许导出密码操作或在差分功率分析中的正确的密码键字，使用由分割器18和重组合器30形成的控制单元以下述方式控制处理器，即两个处理器10、12同时和并行地执行密码操作，使得它们的电流消耗曲线彼此叠加，不再能够被单独分析。换句话说，不再可能分开总电流的外部可测量的时间变化。
密钥被分割成例如两个在处理器10、12中受单独密码操作的数据部分20，22，并将各个结果重新组合。另外可选的方案为，在两个处理器10、12中执行完全同样的密码操作，但是只有一个处理器10或12例如CPU或协处理器A10接收正确的键字，而其它处理器，例如协处理器B12接收错误的键字。分割器18通过连接32通知重组合器30它必须拒绝第二结果29而应该只把第一结果26从CPU或协处理器A10传递到数据输出16。当施加到协处理器B12的错误键字是施加到CPU或协处理器A10的正确键字的补时，于是在执行密码操作时在两个处理器10、12中得到使差分功率分析实际不可能的互补电流消耗值。
以下述方式执行分割密码操作到两个处理器10、12，亦即使单一电路部分10、12的密码操作的典型电流消耗特征在没有并行操作另一电路部分10、12亦即CPU或协处理器A10或协处理器B12的话永远不可见。
控制单元18、30执行分割成部分的操作，例如在于以随机控制方式决定哪一个电路部分10、12执行相关的密码操作。此刻不相关的电路部分10、12与之并行地执行一个适当的密码操作(虚操作)，其表示为在电流特征上完全等价但对总计算是必需的。
DES(数据加密标准)加密的部分例如连续交换，或者只有左或右的部分加密在两个电路部分10、12内仅部分地以随机选择循环交换。
另外可选的方案为当计算三重DES(多级加密)时在两个电路部分10和12之间随机分布有关的DES操作，使得永远不能预测哪一个电路部分10或12在执行有关密码操作的过程中。在两个电路部分10、12的控制中，应该注意，它们典型的频率谱应该至少部分相同，使得两电流消耗曲线的叠加不能通过富里叶变换在频率空间内分开。

Claims (14)

1.一种操作一个具有集成电路的数据处理设备-特别是芯片卡或智能卡的方法，所述集成电路包括一个中央处理单元CPU和一个或者多个协处理器，其中，该集成电路执行密码操作，其特征在于，在所述集成电路中执行密码操作的过程中，至少有两个处理器-分别是CPU和协处理器，同时且并行地执行密码操作。
2.如权利要求1所述方法，其特征在于，只有一个处理器-CPU或协处理器的密码操作才是一个有用的操作，而所有其它密码操作都是其结果被拒绝的虚操作。
3.如权利要求2所述方法，其特征在于，对于选择哪一个处理器-CPU或协处理器来执行一个有用的操作进行随机控制。
4.如前述权利要求中任何一个权利要求所述方法，其特征在于，一个密码操作被分割为至少两个子操作，至少有两个处理器来同时且并行地执行所述子操作。
5.如权利要求4所述方法，其特征在于，在电流消耗的意义上，一个密码操作被分割为两个互补的操作。
6.如权利要求5所述方法，其特征在于，对于选择哪一个处理器来互补地执行所述操作或非互补地执行所述操作进行随机控制。
7.如权利要求1所述方法，其特征在于，一个密码操作被分割为至少两个子操作，由处理器-CPU和协处理器来同时且并行地执行所述子操作，随后把相应的子结果组合为总体密码操作的总体结果。
8.如权利要求7所述方法，其特征在于，对于把所述密码操作分割为子操作进行随机控制。
9.如权利要求7或8所述方法，其特征在于，所述子操作是根据DES(数据加密标准)的加密部分。
10.一种具有集成电路的、特别是用于执行前述权利要求中任何一个权利要求所述的方法的数据处理设备-特别是芯片卡或智能卡，所述集成电路包括一个中央处理单元CPU(10)和一个或者多个协处理器(12)，其特征在于，所述集成电路包括控制单元(18，30)，该控制单元采用如下的方式来控制处理器-CPU(10)和协处理器(12)，采用所述方式，在密码操作的情况下，使得至少两个处理器能够同时且并行地执行密码操作。
11.如权利要求10所述数据处理设备，其特征在于，所述控制单元包括分割器(18)，所述分割器把一个密码操作分割成至少两个子操作(20，22)，并且为了进行同时处理而把它们提供给所述集成电路的两个相互独立的处理器-CPU(10)和协处理器(12)。
12.如权利要求11所述数据处理设备，其特征在于，所述控制单元另外还包括重组合器(30)，所述重组合器重新组合由处理器(10，12)同时执行的子操作(20，22)的每一个子结果(26，28)。
13.如权利要求12所述数据处理设备，其特征在于，所述分割器(18)采用如下方式来构造，在方式下，使至少一个子操作(20，22)是虚操作，所述重组合器(30)采用如下方式来构造，在该方式下，使所述重组合器拒绝已执行了一个虚操作的处理器(10，12)的相关结果(26，28)。
14.如权利要求11到13中任何一个权利要求所述数据处理设备，其特征在于，所述集成电路另外还包括一个随机发生器(24)，所述随机发生器采用如下的方式连接到分割器(18)，在该方式下，能使所述随机发生器以随机受控的方式而工作。
CNB011012455A 2000-01-08 2001-01-04 数据处理设备以及操作所述设备的方法 Expired - Fee Related CN1248155C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10000503A DE10000503A1 (de) 2000-01-08 2000-01-08 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
DE10000503.9 2000-01-08

Publications (2)

Publication Number Publication Date
CN1304116A CN1304116A (zh) 2001-07-18
CN1248155C true CN1248155C (zh) 2006-03-29

Family

ID=7626969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011012455A Expired - Fee Related CN1248155C (zh) 2000-01-08 2001-01-04 数据处理设备以及操作所述设备的方法

Country Status (6)

Country Link
US (1) US7500112B1 (zh)
EP (1) EP1115094A3 (zh)
JP (1) JP2001230771A (zh)
KR (1) KR100743804B1 (zh)
CN (1) CN1248155C (zh)
DE (1) DE10000503A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
JP4651212B2 (ja) * 2001-03-22 2011-03-16 大日本印刷株式会社 携帯可能情報記憶媒体およびその認証方法
DE10129241B4 (de) * 2001-06-18 2008-04-30 Infineon Technologies Ag Multifunktionaler Rechner
DE10136335B4 (de) 2001-07-26 2007-03-22 Infineon Technologies Ag Prozessor mit mehreren Rechenwerken
DE10202726B4 (de) * 2002-01-24 2004-05-06 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb der integrierten Schaltung
KR100456599B1 (ko) * 2002-11-12 2004-11-09 삼성전자주식회사 병렬 디이에스 구조를 갖는 암호 장치
DE10304900A1 (de) * 2003-02-06 2004-09-09 Infineon Technologies Ag Schaltung mit Schutz vor manipulativen Angriffen und Verfahren
JP2006524387A (ja) * 2003-04-22 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 暗号アプリケーションに対する電子回路装置
JP2005056413A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 複数の同じ計算の保護
KR100574945B1 (ko) * 2003-08-08 2006-04-28 삼성전자주식회사 겹침 연산 방식과 변동 클럭 방식을 이용한 암호화 방법
JPWO2005027403A1 (ja) * 2003-09-11 2006-11-24 株式会社ルネサステクノロジ 情報処理装置
JP4072503B2 (ja) * 2004-02-04 2008-04-09 シャープ株式会社 補助演算用コプロセッサ内蔵型ｉｃカード及びその制御方法
CN101099327B (zh) * 2004-11-11 2011-08-24 塞尔蒂卡姆公司 用于通用密钥导出函数支持的安全接口
JP2008524901A (ja) * 2004-12-20 2008-07-10 エヌエックスピー ビー ヴィ データ処理装置及びその動作方法
US20060265583A1 (en) * 2005-05-20 2006-11-23 Tamar Eilam Method, system, and product for identifying provisioning operations via planning methods
EP1755267B1 (en) * 2005-08-04 2008-10-15 Dibcom Process, device and computer program for data decryption
US20070288740A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for secure boot across a plurality of processors
US7594104B2 (en) * 2006-06-09 2009-09-22 International Business Machines Corporation System and method for masking a hardware boot sequence
US20070288738A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for selecting a random processor to boot on a multiprocessor system
US20070288761A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for booting a multiprocessor device based on selection of encryption keys to be provided to processors
US7774616B2 (en) * 2006-06-09 2010-08-10 International Business Machines Corporation Masking a boot sequence by providing a dummy processor
DE102006062649B4 (de) * 2006-12-22 2010-10-07 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verschlüsselungseinheit
US8781111B2 (en) * 2007-07-05 2014-07-15 Broadcom Corporation System and methods for side-channel attack prevention
US8165286B2 (en) * 2008-04-02 2012-04-24 Apple Inc. Combination white box/black box cryptographic processes and apparatus
JP5146156B2 (ja) * 2008-06-30 2013-02-20 富士通株式会社 演算処理装置
JP5206866B2 (ja) 2009-03-30 2013-06-12 富士通株式会社 光伝送システム及び光伝送方法
KR101047103B1 (ko) 2009-10-06 2011-07-07 고려대학교 산학협력단 고속 차분 전력 분석 방법 및 그 기록 매체
US8583944B1 (en) * 2010-08-04 2013-11-12 Xilinx, Inc. Method and integrated circuit for secure encryption and decryption
US8413906B2 (en) 2011-05-22 2013-04-09 King Saud University Countermeasures to secure smart cards
US9773111B2 (en) * 2012-08-14 2017-09-26 Empire Technology Development Llc Software-based side-channel attack prevention
DE102012018924A1 (de) 2012-09-25 2014-03-27 Giesecke & Devrient Gmbh Seitenkanalgeschützte Maskierung
DE102012219205A1 (de) * 2012-10-22 2014-05-08 Robert Bosch Gmbh Vorrichtung und Verfahren zur Ausführung eines kryptographischen Verfahrens
US9378063B2 (en) * 2013-10-15 2016-06-28 Qualcomm Incorporated Mobile coprocessor system and methods
TWI712915B (zh) 2014-06-12 2020-12-11 美商密碼研究公司 執行一密碼編譯操作之方法，以及電腦可讀非暫時性儲存媒體
US9871651B2 (en) * 2014-06-16 2018-01-16 Cisco Technology, Inc. Differential power analysis countermeasures
JP6365076B2 (ja) * 2014-07-31 2018-08-01 大日本印刷株式会社 データ変換装置
US9735953B2 (en) * 2015-03-06 2017-08-15 Qualcomm Incorporated Side channel analysis resistant architecture
US10615959B2 (en) * 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system
CN106709329B (zh) * 2015-11-12 2020-07-03 意法半导体(鲁塞)公司 由处理单元处理期间对经加密的信息的保护
CN106919860B (zh) * 2015-12-25 2020-06-23 上海华虹集成电路有限责任公司 用于实现物理不可克隆函数的电路以及相应的运行方法
US10536441B2 (en) 2016-08-23 2020-01-14 Texas Instruments Incorporated Thread ownership of keys for hardware-accelerated cryptography
FR3060809A1 (fr) * 2016-12-20 2018-06-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de chiffrement par calcul massivement parallele
EP3419005A1 (en) * 2017-06-22 2018-12-26 Gemalto Sa Computing device processing expanded data
US11863304B2 (en) * 2017-10-31 2024-01-02 Unm Rainforest Innovations System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration
KR102628010B1 (ko) * 2018-10-05 2024-01-22 삼성전자주식회사 가상 암호화 연산을 수행하는 암호화 회로

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600183B1 (fr) 1986-06-13 1990-10-12 Eurotechnique Sa Circuit integre pour la memorisation et le traitement d'informations de maniere confidentielle comportant un dispositif anti-fraude
DE3705736A1 (de) * 1987-02-23 1988-09-01 Nixdorf Computer Ag Verfahren zum sichern von programmen und zur integritaetskontrolle gesicherter programme
US5590199A (en) * 1993-10-12 1996-12-31 The Mitre Corporation Electronic information network user authentication and authorization system
US5930363A (en) * 1995-03-17 1999-07-27 Transmo Limited Card charging systems
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
JPH1173375A (ja) * 1997-08-29 1999-03-16 Dainippon Printing Co Ltd Ｉｃカード
JPH11110504A (ja) * 1997-09-30 1999-04-23 Toppan Printing Co Ltd Ｉｃカード
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
EP2280502B1 (en) * 1998-06-03 2018-05-02 Cryptography Research, Inc. Using unpredictable information to Resist Discovery of Secrets by External Monitoring
DE19837808A1 (de) * 1998-08-20 2000-02-24 Orga Kartensysteme Gmbh Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
ES2207285T3 (es) * 1998-09-22 2004-05-16 Infineon Technologies Ag Procedimiento para la utentificacion de al menos un abonado durante un intercambio de datos.
US6490353B1 (en) * 1998-11-23 2002-12-03 Tan Daniel Tiong Hok Data encrypting and decrypting apparatus and method
JP2000165375A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、ｉｃカード
FR2787900B1 (fr) * 1998-12-28 2001-02-09 Bull Cp8 Circuit integre intelligent
FR2789535B1 (fr) * 1999-02-04 2001-09-28 Bull Cp8 Procede de securisation d'un ensemble electronique de cryptographie a cle secrete contre les attaques par analyse physique
US6804782B1 (en) * 1999-06-11 2004-10-12 General Instrument Corporation Countermeasure to power attack and timing attack on cryptographic operations
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry

Also Published As

Publication number Publication date
EP1115094A3 (de) 2004-03-03
US7500112B1 (en) 2009-03-03
CN1304116A (zh) 2001-07-18
KR100743804B1 (ko) 2007-07-30
DE10000503A1 (de) 2001-07-12
KR20010070409A (ko) 2001-07-25
JP2001230771A (ja) 2001-08-24
EP1115094A2 (de) 2001-07-11

Similar Documents

Publication Publication Date Title
CN1248155C (zh) 数据处理设备以及操作所述设备的方法
EP2207087B1 (en) Method for protecting a cryptographic device against SPA, DPA and timing attacks
DE69936856T2 (de) Ausgewogene kryptographische rechenmethode und apparat zur schlupfminimierung in smartcards und anderen kryptosystemen
EP1342154B1 (de) Kryptographieprozessor
EP1342148B1 (de) Kryptographieprozessor
EP1248409B1 (en) Attack-resistant cryptographic method and apparatus
Coron et al. On boolean and arithmetic masking against differential power analysis
KR100805286B1 (ko) 정보처리장치 정보처리방법 및 카드부재
US6615354B1 (en) Information processing equipment
US7254718B2 (en) Tamper-resistant processing method
CN107104785A (zh) 测试电路对侧信道分析的抵抗力的方法
CN102970132B (zh) 一种防止对分组算法进行功耗分析和电磁辐射分析的防护方法
US9544130B2 (en) Protection of a calculation against side-channel attacks
US20090228717A1 (en) System for making program difficult to read, device for making program difficult to read, and method for making program difficult to read
CN107547195A (zh) 免受侧信道分析的保护方法和设备
CN105406957B (zh) 保护密码设备对抗实现攻击
US10341085B2 (en) Software protection against differential fault analysis
CN111817842B (zh) 一种针对rsa-crt运算的能量分析攻击测试装置和方法
CN102063586B (zh) 用于检测故障攻击的方法和装置
US6820814B1 (en) Countermeasure method in an electric component using a secret key cryptographic algorithm
KR101061906B1 (ko) 전력분석공격에 안전한 기본 연산 장치 및 방법
CN102970131A (zh) 一种防止对分组算法进行功耗攻击的电路结构
CN106487510A (zh) 模幂计算的保护
KR100718352B1 (ko) 데이터 처리 장치 및 그 작동 방법
Arumugam et al. Quantum Computing for Next-Generation Artificial Intelligence–Based Blockchain

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1063751

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20130104