CN1139209C - 脉冲串同步校正及错误检测装置及方法 - Google Patents
脉冲串同步校正及错误检测装置及方法 Download PDFInfo
- Publication number
- CN1139209C CN1139209C CNB001304518A CN00130451A CN1139209C CN 1139209 C CN1139209 C CN 1139209C CN B001304518 A CNB001304518 A CN B001304518A CN 00130451 A CN00130451 A CN 00130451A CN 1139209 C CN1139209 C CN 1139209C
- Authority
- CN
- China
- Prior art keywords
- error detection
- bit sequence
- syndrome
- module
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 13
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 72
- 230000001360 synchronised effect Effects 0.000 claims description 73
- 230000001502 supplementing effect Effects 0.000 claims 1
- 238000004904 shortening Methods 0.000 abstract 1
- 125000004122 cyclic group Chemical group 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000003550 marker Substances 0.000 description 7
- 230000003190 augmentative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009183 running Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- LOHSJZLQNKMZMK-QWHCGFSZSA-N methyl (2r)-2-[[(2s)-2-amino-3-(4-hydroxyphenyl)propanoyl]amino]-5-(diaminomethylideneamino)pentanoate Chemical compound NC(N)=NCCC[C@H](C(=O)OC)NC(=O)[C@@H](N)CC1=CC=C(O)C=C1 LOHSJZLQNKMZMK-QWHCGFSZSA-N 0.000 description 1
- 108010077537 tyrosylarginine methyl ester Proteins 0.000 description 1
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种脉冲串同步校正及错误检测装置，其可先于脉冲串同步校正及错误检测装置的同步校正模组中产生一与错误检测模组共用的校正子，以减少校正子的计算时间，而达到缩短错误检测的处理时间。此外，本发明亦提供一种脉冲串同步校正及错误检测方法。
Description
技术领域
本发明涉及一种脉冲串同步校正及错误检测装置及其方法，特别涉及一种用于使用TDM(Time-Division Multiplexing)/TDMA(Time-DivisionMultiplex Access)技术的通讯系统(如PACS系统)中的脉冲串同步校正及错误检测装置及其方法。
背景技术
在一TDM/TDMA数字通讯系统中，为进行讯号(传输数据)的同步校正与错误检测，其接收装置中大多会设计有一脉冲串同步校正及错误检测装置，以便于脉冲串(burst)产生漂移(slippage)或产生错误时，能加以校正及侦错。
上述脉冲串同步校正及错误检测装置在进行同步校正与错误检测时，最常使用的技术即是循环码技术，有关利用循环码技术来进行脉冲串同步校正及错误检测的文献相当多，例如Tavares et al，“Synchronizationof cyclic codes in the presence of burst errors”Information and Control，vol.14，1969，PP.423-441.
由于在无线数字传输中，脉冲串漂移情况较为严重，为解决此一问题，近来则有“Technique for jointly performing bit synchronization and errordetection in a TDM/TDAM system”U.S.Patent 5,084,891，Jan.1992.、以及台湾专利申请案号84113269号专利的提出。在美国专利所披露的系统中，如图1所示，其同步校正及错误检测装置大致包含有一同步校正模组(回路)91及错误检测模组92，其中，该同步校正模组91与错误检测模组92系分别由一加法器911、921来产生一加注标记位序列(bit-sequence)，且分别以一g(x)除法器912、922(divider)来分别计算出校正子(syndrome)。如该专利所述，其虽能解决脉冲串漂移问题、以及检测出错误，但由于该同步校正模组91与错误检测模组92均需分别利用一除法器来进行同步校正与错误检测处理，因此必须花费较长的计算时间，以致接收装置中的微处理器无多余时间处理其他运作。此外，台湾专利第84113269号亦有相同问题。因此，如何缩短脉冲串的同步校正与错误检测处理时间，以便使接收装置中的微处理器有较多时间处理其他运作，实为一重要的课题。
发明内容
鉴于上述问题，本发明的主要目的在于提供一种可有效地进行脉冲串同步校正与错误检测，且可缩短脉冲串的同步校正与错误检测处理时间的脉冲串同步校正及错误检测装置。
而本发明的主要特征是先于脉冲串同步校正及错误检测装置的同步校正模组中产生一与错误检测模组共用的校正子，据以减少校正子的计算时间，而达到缩短错误检测的处理时间的目的。
为达到上述目的，本发明的脉冲串同步校正及错误检测装置包含一码字区分模组、一讯息增补模组、一第一校正子产生模组、一第二校正子产生模组、一脉冲串同步校正位产生模组、一注记模组、一错误检测移位模组、及一误标产生模组，其中该码字区分模组用以接收n位码字，并将该n位的码字区分成k位及n-k位序列，其中n＞k；该讯息增补模组用以接收上述码字区分模组所输出的k位序列，并于上述k位序列(k-bits sequence)之后增加n-k位的“0”，以产生一n位的讯息增补位序列；该第一校正子产生模组用以接收上述讯息增补位序列，并计算出该讯息增补位序列所属的第一校正子；该第二校正子产生模组依据上述第一校正子与上述n-k位序列来产生一第二校正子；该脉冲串同步校正位产生模组依据上述第二校正子来输出一经过同步校正处理的脉冲串同步校正位序列；该注记模组用以接收上述同步校正位序列，并产生一加注标记的同步校正位序列；该错误检测移位模组用以接收上述同步校正位序列，并据以产生一错误检测用的n-k位错误检测位序列；而该误标产生模组依据上述错误检测位序列与上述第一校正子来产生一误标值，并将该误标值输出，以供判断所接收到的码字是否有误。
由于本发明的脉冲串同步校正及错误检测装置的第一校正子产生模组所产生的第一校正子可直接提供误标产生模组使用，而无须再经过计算，因此，本发明可缩短错误检测的处理时间。
附图说明
图1为已有技术中的脉冲串同步校正及错误检测装置的电路框图；
图2为本发明的脉冲串同步校正及错误检测装置的较佳实施例的构成框图；
图3为本发明的脉冲串同步校正及错误检测装置的较详细的构成框图；
图4表示本发明的校正子样本与漂移值关系的查询表；
图5表示加注标记的位序列的说明图；
图6表示本发明的错误检测移位模组的构成框图；
图7为本发明的脉冲串同步校正及错误检测方法的流程图；以及
图8为本发明的脉冲串同步校正及错误检测方法的另一流程图。
具体实施方式
以下，依据附图来具体说明本发明的较佳实施例。由于本发明主要利用二进位循环码的特性以及多项式运算的概念，因此在具体说明本发明的较佳实施例前，乃先针对二进位循环码的特性、以及多项式运算的概念加以说明，以便于后面的说明。
循环码(yclic code)为一种重要的线性区块码，它具有严谨的代数结构，其性能易于分析，且其编码电路易于实现。若C表示一线性区块码，则C中的码字(codeword)可表示为c＝(c0，c1，……，cn-1)，此时，将c作任意次的循环移位c′＝(cn-1，c0，c1，……，cn-2)，c′是属于C中的码字，此时则称C为一循环码。
如上所述，一长度为n位(n-bits)的码字c＝(c0，c1，……，cn-1)可被表示为n-1次多项式的系数，其如下所示：
c(x)＝c0+c1x+……+cn-1xn-1我们称c(x)为码字多项式(code word polynomial)或码多项式(codepolynomial)。在以下说明中有很多的运算概念是以多项式的乘除法概念来进行，由于多项式的乘除法概念为公知概念，因此在以下说明中除非必要，否则将会省略其详细说明。
请参阅图2所示，本发明的脉冲串同步校正及错误检测装置包含一同步校正模组1及一错误检测模组2，其中该同步校正模组1包含有一码字区分模组11、一讯息增补模组12、一第一校正子产生模组13、一第二校正子产生模组14、一脉冲串同步校正位产生模组15；而该错误检测模组2包含一注记模组21、一错误检测移位模组22、及一误标产生模组23。
如图2所示，该码字区分模组11用以接收n位码字，并将该n位码字区分成k位序列(n＞k)及n-k位序列，而该k位序列及n-k位序列分别以rE、rL表示，亦即rE＝(r0，r1，…，rk-1)，rL＝(rk，rk+1，…，rn-1)，在本实施例中，该码字区分模组11是接收105位的码字，并将其区分成90位及15位，简而言之，即是rE是一90位的数据、而rL是一15位的数据。
该讯息增补模组12用以接收上述码字区分模组11所输出的k位序列，并于上述k位序列(k-bits sequence)之后增加n-k位的“0”，以产生一n位的讯息补增位序列，换言之，该讯息补增位序列可表示为：(rE，0n-k)，在本实施例中，0n-k表示共有n-k个“0”。
该第一校正子产生模组13用以接收上述讯息补增位序列(rE，0n-k)，并计算出该讯息补增位序列所属的第一校正子SE，在本实施例中，该第一校正子SE的产生由一生成多项式(generator polynomial)g(x)来除上述讯息补增位序列(rE，0n-k)，其所得余数即为第一校正子SE，上述g(x)为一15(n-k)次方的多项式。
该第二校正子产生模组14依据上述第一校正子SE与上述n-k位序列rL来产生一第二校正子Sn，请参考图3所示，在本实施例中，该第二校正子产生模组14实际上可为一加法器，该加法器将上述第一校正子产生模组13所输出的SE与码字区分模组11所输出的rL相加，以产生第二校正子Sn，若以数学式表示，则为Sn＝SE+rL。在此值得一提的是，由于rL为(n-k-1)次方，小于g(x)的(n-k)次方，故rL的校正子即为rL本身。
该脉冲串同步校正位产生模组15依据上述第二校正子Sn，来输出一经过同步校正处理的脉冲串同步校正码字，请参考图3所示，在本实施例中，该脉冲串同步校正位产生模组15包含一延迟单元151、一移位暂存单元152、一选择多工单元153、及一脉冲串同步校正逻辑单元154，其中，该延迟单元151、移位暂存单元152与选择多工单元153的作用与已知技术相似，则不再赘述，另外，图3中的延迟器的作用也已知，亦不再赘述，此外，该脉冲串同步校正逻辑单元154依据上述第二校正子Sn，并利用图4所示的查询表(详述于后)来求出该第二校正子Sn所对应的漂移值S，该漂移值S用以控制上述选择多工单元153的输出，在本实施中，漂移值S表示所接收码字比预估的早到S位，亦即图5所示的(r-S，r-S+1，…r-2，r-1)。
该注记模组21用以接收上述脉冲串同步校正位序列，并产生一已加注标记的脉冲串同步校正码字，在本实施例中，如图3所示，该注记模组21实质上由一加法器所构成，其将所接收到的脉冲串同步校正位序列(r-S，r-S+1，…r-2，r-1，r0，r1，…，rn-S-1)与由外部所输入的注记讯号相加，进而产生一加注有标记的脉冲串同步校正位序列(
r-S+1，…r-2，r-1，r0，r1，…，
)(请参照图5所示)。
该错误检测移位模组22用以接收上述注记模组21所输出的加注标记同步校正位序列，并据以产生一错误检测用的n-k位的错误检测位序列rer，在本实施例中，如图6所示，该错误检测移位模组22包含一第一错误检测移位单元221、一第二错误检测移位单元222、及一错误检测组合单元223，该第一错误检测移位单元221由上述加注有标记的同步校正位序列(
r-S+1，…r-2，r-1，r0，r1，…，
)移位S位，以获得一第一错误检测位序列rS(
r-S+1，…r-2，r-1)；该第二错误检测移位单元222亦移位S位，而由rL获得一第二错误检测位序列rL，(rk，rk+1，…，
)；该错误检测组合单元223用以将上述rS、rL′加以组合(combine)，以产生一n-k位的错误检测位序列rer，换言之，rer＝(rL′，rS)。
该误标产生模组23依据上述错误检测位序列rer与上述第一校正子SE来产生一误标值，在本实施例中，若rer＝SE，则表示无误，此时该误标产生模组23则输出一代表无误的误标值，若rer+SE不为0，则输出另一代表错误的误标值，以供下一级的装置进行运作。
在此须进一步说明的是，为何rer＝SE，则表示无误。请再参考图5所示，若(rS，rE，rL′)为一无误的码字(codeword)时，其校正子应为0n-k，又依据循环码的特性，(rE，rL′，rS)亦为一无误的码字，其校正子亦应为0n-k；由于(rE，rL′，rS)的校正子系为SE+rer，因此SE+rer＝0，由于SE+rer系为二进位相加的运算，因此rer＝SE。
由上述可知，由于本发明的脉冲串同步校正及错误检测装置系将同步校正模组1中所计算出的SE直接提供至错误检测模组2中使用，因此无须重新计算，故省下许多计算时间。
以上系本发明的脉冲串同步校正及错误检测装置的详细说明。
以下，依据图7、图8来说明本发明的脉冲串同步校正及错误检测方法。由于本发明的脉冲串同步校正及错误检测方法的技术思想大致与上述脉冲串同步校正及错误检测装置相同，因此有关技术的说明在此则予以省略。
如图7所示，本发明的脉冲串同步校正及错误检测方法包含一码字区分步骤31、一讯息增补步骤32、一第一校正子产生步骤33、一第二校正子产生步骤34、及一脉冲串同步校正位产生步骤35。
该码字区分步骤31将所接收n位的码字区分成k位序列(n＞k)及n-k位序列；该讯息增补步骤32是于上述k位序列(k-bits′sequence)之后增加n-k位的“0”，以产生一n位的讯息增补位序列；该第一校正子产生步骤33是依据上述讯息增补位序列计算出该讯息增补位序列所属的第一校正子；该第二校正子产生步骤34是依据上述第一校正子与上述n-k位序列来产生一第二校正子；而该脉冲串同步校正位产生步骤35是依据上述第二校正子来输出一经过同步校正处理的同步校正位序列。
如图8所示，本发明的脉冲串同步校正及错误检测方法还包含一注记步骤36、一错误检测移位步骤37、及一误标产生步骤38，其中该注记步骤36是将上述同步校正位序列加注标记，以产生一已加注标记的同步校正位序列；该错误检测移位步骤37依据于上述注记步骤中所产生的同步校正位序列，产生一错误检测用的n-k位的错误检测位序列；而该误标产生步骤38是依据上述错误检测位序列与上述第一校正子来产生一误标值，并将该误标值输出，以供判断所接收到的码字是否有误。
在较佳实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，在不超出本发明的精神及以下权利要求范围的情况下，可作种种变化实施。
Claims (12)
1.一种脉冲串同步校正及错误检测装置，包含：
一码字区分模组，用以接收n位的码字，并将该n位的码字区分成k位及n-k位序列，其中n＞k；
一讯息增补模组，用以接收上述码字区分模组所输出的k位序列，并于上述k位序列增加n-k位的“0”，以产生一n位的讯息增补位序列；
一第一校正子产生模组，用以接收上述讯息增补位序列，并计算出该讯息增补位序列所属的第一校正子；
一第二校正子产生模组，依据上述第一校正子与上述n-k位序列来产生一第二校正子；
一脉冲串同步校正位产生模组，依据上述第二校正子来输出一经过同步校正处理的脉冲串同步校正位序列；
一注记模组，用以接收上述脉冲串同步校正位序列，并产生一加注标记的同步校正位序列；
一错误检测移位模组，用以接收上述注记模组所输出的加注标记的脉冲串同步校正位序列，并据以产生一错误检测用的n-k位的错误检测位序列；及
一误标产生模组，依据上述错误检测位序列与上述第一校正子来产生一误标值，并将该误标值输出，以供判断所接收到的码字是否有误。
2.如权利要求1所述的脉冲串同步校正及错误检测装置，其中该第一校正子产生模组包含一除法器。
3.如权利要求1所述的脉冲串同步校正及错误检测装置，其中该第二校正子产生模组包含一加法器。
4.如权利要求1所述的脉冲串同步校正及错误检测装置，其中该脉冲串同步校正位产生模组包含一延迟单元、一移位暂存单元、一选择多工单元及一脉冲串同步校正逻辑单元，该脉冲串同步校正逻辑单元依据上述第二校正子来求出该第二校正子所对应的漂移值，并藉由该漂移值来控制上述选择多工单元的输出。
5.如权利要求1所述的脉冲串同步校正及错误检测装置，其中该注记模组包含一加法器。
6.如权利要求1所述的脉冲串同步校正及错误检测装置，其中该错误检测移位模组包含一第一错误检测移位单元、一第二错误检测移位单元及一错误检测组合单元，该错误检测组合单元依据该第一错误检测移位单元及第二错误检测移位单元所产生的第一、第二错误检测位序列来产生一错误检测位序列。
7.如权利要求1所述的脉冲串同步校正及错误检测装置，其中，n等于105。
8.如权利要求1所述的脉冲串同步校正及错误检测装置，其中，k等于90。
9.一种脉冲串同步校正及错误检测装置，其包含一同步校正模组及一错误检测模组，其中该同步校正模组包含：
一码字区分模组，用以接收n位的码字，并将该n位的码字区分成k位及n-k位序列，其中n＞k；
一讯息增补模组，用以接收上述码字区分模组所输出的k位序列，并于上述k位序列增加n-k位的“0”，以产生一n位的讯息增补位序列；
一第一校正子产生模组，用以接收上述讯息增补位序列，并计算出该讯息增补位序列所属的第一校正子；以及
一第二校正子产生模组，依据上述第1校正子与上述n-k位序列来产生一第二校正子；
该同步校正模组由上述第二校正子来进行同步校正处理，而该错误检测模组由上述第一校正子来进行错误检测。
10.如权利要求9所述的脉冲串同步校正及错误检测装置，其中，该错误检测模组包含：
一注记模组，用以接收上述同步校正位序列，并产生一已加注标记的同步校正位序列；
一错误检测移位模组，用以接收上述注记模组所输出的同步校正位序列，并据以产生一错误检测用的n-k位的错误检测位序列；以及
一误标产生模组，依据上述错误检测位序列与上述第一校正子来产生一误标值，并将该误标值输出，以供判断所接收到的码字是否有误。
11.一种脉冲串同步校正及错误检测方法，包含：
一码字区分步骤，用来将所接收n位的码字区分成k位及n-k位序列，其中n＞k；
一讯息增补步骤，用来在上述k位序列中增加n-k位的“0”，以产生一n位的讯息增补位序列；
一第一校正子产生步骤，用来依据上述讯息增补位序列计算出该讯息增补位序列所属的第一校正子；
一第二校正子产生步骤，用来依据上述第一校正子与上述n-k位序列来产生第二校正子；及
一脉冲串同步校正位产生步骤，用来依据上述第二校正子来输出一经过同步校正处理的同步校正位序列。
12.如权利要求11所述的脉冲串同步校正及错误检测方法，其中，该方法还包含：
一注记步骤，用来将上述同步校正位序列加注标记，以产生一已加注标记的同步校正位序列；
一错误检测移位步骤，用来依据上述注记步骤中所产生的同步校正位序列，产生一错误检测用的n-k位的错误检测位序列；以及
一误标产生步骤，用来依据上述错误检测位序列与上述第一校正子来产生一误标值，并将该误标值输出，以供判断所接收到的码字是否有误。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001304518A CN1139209C (zh) | 2000-10-13 | 2000-10-13 | 脉冲串同步校正及错误检测装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001304518A CN1139209C (zh) | 2000-10-13 | 2000-10-13 | 脉冲串同步校正及错误检测装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1348273A CN1348273A (zh) | 2002-05-08 |
| CN1139209C true CN1139209C (zh) | 2004-02-18 |
Family
ID=4594190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001304518A Expired - Fee Related CN1139209C (zh) | 2000-10-13 | 2000-10-13 | 脉冲串同步校正及错误检测装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1139209C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI521491B (zh) * | 2014-04-07 | 2016-02-11 | 友達光電股份有限公司 | 應用於顯示器的資料傳輸系統及操作方法 |
-
2000
- 2000-10-13 CN CNB001304518A patent/CN1139209C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1348273A (zh) | 2002-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234130B2 (ja) | 誤り訂正符号復号化方法およびこの方法を用いる回路 | |
| EP0280013B1 (en) | Device for verifying proper operation of a checking code generator | |
| JP3046988B2 (ja) | データストリームのフレーム同期検出方法及び装置 | |
| CN1040698A (zh) | 错误校正电路 | |
| EP0600380B1 (en) | Method and device for detection and correction of errors in ATM cell headers | |
| EP2426822A1 (en) | Method and device for fast cyclic redundancy check coding | |
| CN115567164A (zh) | 向量信令码信道的流水线式前向纠错方法和装置 | |
| CN101507120A (zh) | 并行剩余运算器和并行剩余运算方法 | |
| CN1679267A (zh) | 接收移动无线信号时的译码及循环冗余校验的并行处理 | |
| JPH0575479A (ja) | データ流における誤りの識別、補正修整回路装置 | |
| EP0328977A2 (en) | Word synchronization system | |
| CN1113474C (zh) | Crc/edc校验器系统和方法 | |
| CN101779379A (zh) | 使用通用级联码(gcc)进行编码和解码 | |
| US5878061A (en) | Providing serial data clock signal transitions with parity bits | |
| US6374384B1 (en) | Reed Solomon error correcting circuit and method and device for Euclidean mutual division | |
| JPH07170200A (ja) | 巡回冗長検査同期装置 | |
| CN1139209C (zh) | 脉冲串同步校正及错误检测装置及方法 | |
| JP3279624B2 (ja) | Ｃｒｃ演算に基づく１ビット誤り訂正回路 | |
| EP0262944B1 (en) | Error correction apparatus | |
| CN1093844A (zh) | 用于检测维特比译码器中同步的方法和电路 | |
| CN103401566A (zh) | 参数化的bch纠错码的并行编码方法及装置 | |
| CN114205052A (zh) | 基于RS编码盲同步的bit位移处理方法和装置 | |
| JP3579039B2 (ja) | 巡回符号を用いた誤り訂正回路 | |
| CN100344068C (zh) | 同步代码恢复电路及方法 | |
| JPH0855066A (ja) | エラー訂正及び変換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040218 Termination date: 20091113 |