[go: up one dir, main page]

CN113903802A - 基于阵列条的增强型开关晶体管及其制作方法 - Google Patents

基于阵列条的增强型开关晶体管及其制作方法 Download PDF

Info

Publication number
CN113903802A
CN113903802A CN202111150830.9A CN202111150830A CN113903802A CN 113903802 A CN113903802 A CN 113903802A CN 202111150830 A CN202111150830 A CN 202111150830A CN 113903802 A CN113903802 A CN 113903802A
Authority
CN
China
Prior art keywords
gan
barrier layer
strip
array
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111150830.9A
Other languages
English (en)
Inventor
毛维
裴晨
杨翠
杜鸣
马佩军
张鹏
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111150830.9A priority Critical patent/CN113903802A/zh
Publication of CN113903802A publication Critical patent/CN113903802A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于阵列条的增强型开关晶体管及其制作方法，主要解决现有氮化镓基增强型开关晶体管存在电流崩塌问题，其自下而上包括：衬底(1)、过渡层(2)、势垒层(3)，势垒层(3)上从左到右依次设有源极(6)、P‑GaN栅(4)、调制电极(5)、漏极(7)，P‑GaN栅(4)上部淀积有栅金属(8)；调制电极(5)由下部的阵列条(51)与上部的条金属(52)构成，该阵列条(51)由m个等间距且平行排列的隔离条组成，每个隔离条的厚度均小于或等于P‑GaN栅(4)的厚度；该条金属(52)与漏极(7)电气连接。本发明能有效抑制电流崩塌，且制作工艺简单，可作为功率开关器件。

Description

基于阵列条的增强型开关晶体管及其制作方法
技术领域
本发明属于微电子技术领域，特别涉及一种基于阵列条的增强型开关晶体管，可用于作为电力电子系统的基本器件。
技术背景
当前，大力研发高性能、高可靠性的功率开关器件，以显著提升电力电子系统的效率和整体性能，是助力节能减排和绿色发展战略实施的有效途径之一。传统的硅基功率开关器件由于受到硅材料本身的限制，其性能已趋近理论极限，不能满足下一代电力电子系统对高温、高压、高频、高效和高功率密度的要求。而氮化镓基功率开关器件，特别是基于P型帽层GaN基异质结结构的高电子迁移率晶体管，即GaN基增强型开关晶体管，凭借氮化镓材料的大禁带宽度、高饱和电子漂移速度、强击穿电场、化学性质稳定等特点，可实现更低导通电阻、更快开关速度、更高击穿电压等特性，从而显著提升电力电子系统的性能和可靠性。因此，高性能、高可靠性GaN基增强型开关晶体管在国民经济与军事领域具有非常广阔和特殊的应用前景。
传统GaN基增强型开关晶体管是基于GaN基异质结结构，其包括：衬底1、过渡层2、势垒层3、P-GaN栅4、源极5、漏极6、栅金属7；势垒层3上部左侧淀积有源极5，势垒层3上部右侧淀积有漏极6，势垒层3上部中间部分淀积有P-GaN栅4，P-GaN栅4上部淀积有栅金属7，如图1所示。
然而，在传统GaN基增强型开关晶体管中，器件表面和体内往往存在大量缺陷，容易导致器件开关工作时，产生严重的电流崩塌，进而导致器件可靠性和输出功率特性退化，参见Effects of hole traps on the temperature dependence of current collapsein a normally-OFF gate-injection transistor,Japanese Journal of AppliedPhysics,55(5),2016。在传统GaN基增强型开关晶体管中，采用场板技术可以抑制器件开关工作时的电流崩塌，参见Reducing dynamic on-resistance of p-GaN gate HEMTs usingdual field plate configurations,2020 IEEE International Symposium on thePhysical and Failure Analysis of Integrated Circuits(IPFA),pp.1-4,2020。但采用场板技术的GaN基增强型开关晶体管的制造工艺较为复杂，器件制造成品率较低，导致制造成本较高。此外，采用场板技术还会增加器件的寄生电容，从而衰减器件的频率特性。因此，研发工艺简单且抑制电流崩塌能力强的高性能GaN基增强型开关晶体管非常必要、迫切。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种基于阵列条的增强型开关晶体管及其制作方法，以有效抑制电流崩塌现象，显著提高器件的可靠性和功率特性。
为实现上述目的，本发明的技术方案是这样实现的：
1.一种基于阵列条的增强型开关晶体管，自下而上包括：衬底1、过渡层2和势垒层3，势垒层3上部设有P-GaN栅4，P-GaN栅4上部淀积有栅金属8，势垒层3的上部左、右侧边缘分别设有源极6和漏极7，其特征在于：
所述P-GaN栅4与漏极7之间的势垒层3上设有调制电极5，该调制电极5由下部的阵列条51与上部的条金属52构成；
所述阵列条51由m个等间距的隔离条组成，这m个隔离条在势垒层3上水平放置且平行排列，相邻两隔离条的间距w为0.5μm～1000μm，各隔离条掺杂浓度均为5×1015～1×1022cm-3，各隔离条厚度c相等且均小于或等于P-GaN栅4的厚度b，且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下势垒层3与过渡层2之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加，第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离均为u；其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm。
所述条金属52与漏极7电气连接。
进一步，所述衬底1可采用蓝宝石或碳化硅或硅或石墨烯或其他材料。
进一步，所述势垒层3的厚度a为1～25nm。
进一步，所述P-GaN栅4的厚度b为5～400nm，掺杂浓度为5×1015～1×1022cm-3。
进一步，所述阵列条51的右端与漏极7的左端之间的水平距离d≥0μm。
进一步，所述漏极7的最底层金属选用与势垒层3功函数相接近的金属，确保漏极7与势垒层3之间形成良好的欧姆接触。
2.制作上述基于阵列条的增强型开关晶体管的方法，给出如下两种制备方案：
制备方案1：制作基于阵列条的增强型开关晶体管的方法，其特征在于，包括如下：
A)在衬底1上外延GaN基宽禁带半导体材料，形成厚度为0.5～50μm的过渡层2；
B)在过渡层2上外延GaN基宽禁带半导体材料，形成厚度a为1～25nm的势垒层3；
C)在势垒层3上外延P型GaN半导体材料，形成厚度b为5～400nm、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
D)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀至势垒层3的上表面为止，形成左侧1个厚度为b的P-GaN栅4和右侧厚度为b的m个等间距且平行排列的P-GaN块，且相邻两P-GaN块的间距w为0.5μm～1000μm；
E)在势垒层3、P-GaN栅4和m个P-GaN块上第二次制作掩膜，利用该掩膜对P-GaN块进行刻蚀，刻蚀深度f大于或等于0μm且小于P-GaN栅4的厚度，形成右侧厚度为c的m个等间距的隔离条，即f+c＝b，且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加；第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离相等，即均为u，这m个隔离条构成了阵列条51，其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm；
F)在势垒层3、P-GaN栅4和阵列条51上第三次制作掩模，利用该掩膜在左右两侧的势垒层3上部淀积金属，并进行快速热退火，完成源极6和漏极7的制作，该漏极7左端和阵列条51右端的水平距离d≥0μm；
G)在势垒层3、P-GaN栅4、阵列条51、源极6和漏极7上第四次制作掩膜，利用该掩膜在P-GaN栅4上部淀积金属，完成栅金属8的制作；
H)在势垒层3、P-GaN栅4、阵列条51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜在阵列条51中的每个隔离条上部淀积金属，形成条金属52，并将该条金属52与漏极7电气连接，完成整个器件的制作。
制备方案2：制作基于阵列条的增强型开关晶体管的方法，其特征在于，包括如下：
1)在衬底1上外延GaN基宽禁带半导体材料，形成厚度为0.5～50μm的过渡层2；
2)在过渡层2上外延GaN基宽禁带半导体材料，形成厚度a为1～25nm的势垒层3；
3)在势垒层3上外延P型GaN半导体材料，形成厚度b为5～400nm、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
4)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀深度f大于或等于0μm且小于P型GaN层的厚度b，形成左侧一个P-GaN块；
5)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜对步骤4)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成左侧1个厚度为b的P-GaN栅4和右侧厚度为c的m个等间距的隔离条，即f+c＝b，且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加；且相邻两隔离条的间距w为0.5μm～1000μm，第1个隔离条与器件上边界的距离和第m个隔离条距离器件下边界的距离相等，即均为u，这m个隔离条共同构成了阵列条51，其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm；
6)在势垒层3、P-GaN栅4和阵列条51上第三次制作掩模，利用该掩膜在左右两侧的势垒层3上部淀积金属，并进行快速热退火，完成源极6和漏极7的制作，该漏极7左端和阵列条51右端的水平距离d≥0μm；
7)在势垒层3、P-GaN栅4、阵列条51、源极6和漏极7上第四次制作掩膜，利用该掩膜在P-GaN栅4上部淀积金属，完成栅金属8的制作；
8)在势垒层3、P-GaN栅4、阵列条51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜在阵列条51中的每个隔离条上部淀积金属，形成条金属52，并将该条金属52与漏极7进行电气连接，完成整个器件的制作。
本发明器件与传统GaN基增强型开关晶体管比较，具有以下优点：
第一，本发明器件由于采用了与漏极电气连接的调制电极5，可在器件开关工作时通过调制其与势垒层组成的p-n结，有效抑制器件表面和体内缺陷的充放电，从而抑制电流崩塌现象；同时由于阵列条51与P-GaN栅4所采用材料为同一层P型GaN层材料，简化了制造工艺。
第二，本发明器件所采用的调制电极5由m个隔离条与其上部的条金属构成，与其他方法诸如场板结构相比，在保证器件良好输出特性的情况下，由于几乎不增加器件的寄生电容，因此具有很好的频率特性。
仿真结果表明，本发明器件具有良好可靠性和输出功率特性，可提升器件的制造成品率，降低器件的制造成本。
附图说明
图1是传统GaN基增强型开关晶体管的结构图；
图2是本发明基于阵列条的增强型开关晶体管的结构图；
图3是本发明基于阵列条的增强型开关晶体管的三维立体图；
图4是本发明基于阵列条的增强型开关晶体管的俯视图；
图5是本发明制备基于阵列条的增强型开关晶体管方案1的实现流程图；
图6是本发明制备基于阵列条的增强型开关晶体管方案2的实现流程图；
图7是对传统器件及本发明器件仿真所得的电流崩塌特性曲线图。
具体实施方式
以下结合附图的实施例和效果作进一步详细描述。
参照图2、图3和图4，本实例的基于阵列条的增强型开关晶体管包括：衬底1、过渡层2、势垒层3、P-GaN栅4、调制电极5、源极6、漏极7、栅金属8。其中：
所述衬底1采用蓝宝石或碳化硅或硅或石墨烯或其他材料；
所述过渡层2位于衬底1的上部，它由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为0.5～50μm；
所述势垒层3位于过渡层2的上部，它由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为1～25nm；
所述P-GaN栅4位于势垒层3的上部，其厚度b为5～400nm，掺杂浓度为5×1015～1×1022cm-3；
所述调制电极5由阵列条51与条金属52组成，该阵列条51位于P-GaN栅4的右侧、势垒层3的上部，其由m个等间距的隔离条组成，这m个隔离条在势垒层3上水平放置且平行排列，相邻两隔离条的间距w为0.5μm～1000μm，各隔离条掺杂浓度均为5×1015～1×1022cm-3，各隔离条厚度c相等且均小于或等于P-GaN栅4的厚度b，且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加，第1个隔离条与器件上边界的距离等于第m个隔离条与器件下边界的距离等于u；其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm；条金属52位于阵列条51上部；
所述源极6和漏极7分别位于P-GaN栅4的左侧和阵列条51的右侧，且均位于势垒层3的上部，其最底层金属均采用Al或Ti或Ta或其他可与势垒层3形成欧姆接触的金属，且漏极7与条金属52电气连接。
所述栅金属8位于P-GaN栅4的上部，其宽度小于P-GaN栅4的宽度。
参照图5，本发明制备基于阵列条的增强型开关晶体管的方案1给出如下三种实施例。
实施例一：在蓝宝石衬底上制作势垒层3厚度为1nm，阵列条51中含有2个隔离条，各个隔离条厚度为1nm、掺杂浓度为5×1015cm-3，相邻两个隔离条的间距w为0.5μm，第1个隔离条与器件上边界的距离和第2隔离条与器件下边界的距离u均为0μm，阵列条51的右端与漏极7的左端之间的水平距离d＝0μm的基于阵列条的增强型开关晶体管。
步骤1.在蓝宝石衬底1上外延GaN材料制作过渡层2。
使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为30nm的GaN材料，其金属有机物化学气相淀积的工艺条件为：温度为500℃，压强为46Torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为21μmol/min；
1b)使用金属有机物化学气相淀积技术在GaN材料上外延厚度为0.47μm的GaN材料，形成未掺杂过渡层2，其金属有机物化学气相淀积的工艺条件为：温度为960℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
步骤2.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为1nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其金属有机物化学气相淀积工艺条件为：温度为990℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
步骤3.在势垒层3上制作P-GaN栅4。
3a)使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为5nm、掺杂浓度为5×1015cm-3的p型GaN半导体材料，形成P型GaN层。
采用金属有机物化学气相淀积进行外延的工艺条件为：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min；
3b)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成1个左侧的P-GaN栅4和2个右侧的P-GaN块，这2个P-GaN块的间距w为0.5μm，且P-GaN栅4与这2个P-GaN块的厚度均为5nm；
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤4.在势垒层3上制作阵列条51。
在势垒层3，P-GaN栅4、和2个P-GaN块上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术对这2个P-GaN块进行刻蚀，刻蚀深度f为4nm，形成厚度c为1nm的2个隔离条，第1个隔离条与器件上边界的距离等于第2个隔离条与器件下边界的距离等于0μm，这2个隔离条构成了阵列条51；
刻蚀采用的工艺条件为：Cl2流量为18sccm，压强为14mTorr，功率为120W。
步骤5.在势垒层3上制作源极6和漏极7。
在势垒层3、P-GaN栅4和阵列条51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Ti/Al/Au，其厚度分别为0.018μm/0.045μm/0.052μm，并在N2气氛中进行快速热退火，完成源极6和漏极7的制作，此时漏极7左端和阵列条51右端的水平距离d＝0μm；
电子束蒸发技术的工艺条件为：真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
Figure BDA0003286996520000071
快速热退火采用的工艺条件为：温度为870℃，时间为35s。
步骤6.在P-GaN栅4上制作栅金属8。
在势垒层3、P-GaN栅4、阵列条51、源极6和漏极7上第四次制作掩膜，利用该掩膜采用电子束蒸发技术在P-GaN栅4上部淀积W/Au金属组合，即下层为W、上层为Au，其厚度分别为0.045μm/0.20μm，完成栅金属8的制作；
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
Figure BDA0003286996520000072
步骤7.在阵列条51上制作条金属52。
设置真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
Figure BDA0003286996520000073
的工艺条件，在势垒层3、P-GaN栅4、阵列条51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜采用电子束蒸发技术在阵列条51中的2个隔离条上部淀积多层金属，该多层金属为Ni和Pt、Au金属组合，即自下而上分别为Ni、Pt和Au，其厚度为0.012μm/0.053μm/0.035μm，形成条金属52，并将该条金属52与漏极7电气连接，完成整个器件的制作。
实施例二：在硅衬底上制作势垒层3厚度为25nm，阵列条51中含有1个隔离条，这个隔离条厚度为5nm、掺杂浓度均为1×1022cm-3，这个隔离条与器件上边界的距离和器件下边界的距离u均为1μm，阵列条51的右端与漏极7的左端之间的水平距离d＝2μm的基于阵列条的增强型开关晶体管。
步骤一.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2。
1.1)使用金属有机物化学气相淀积技术在温度为820℃，压强为42Torr，氢气流量为4300sccm，氨气流量为4300sccm，铝源流量为21μmol/min的工艺条件下，在硅衬底1上外延厚度为300nm的AlN材料；
1.2)使用金属有机物化学气相淀积技术在温度为970℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，在AlN材料上外延厚度为19.7μm的GaN材料，形成过渡层2。
步骤二.在未掺杂GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3。
使用金属有机物化学气相淀积技术在温度为990℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件下，在GaN过渡层2上淀积厚度为25nm，且铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3。
步骤三.在势垒层3上制作P-GaN栅4。
3.1)使用分子束外延技术，在1.0×10-10mbar，射频功率为440W，反应剂采用N2、高纯Ga源的工艺条件下在势垒层3上外延厚度为400nm、掺杂浓度为1×1022cm-3的p型GaN半导体材料，形成P型GaN层；
3.2)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成1个左侧的P-GaN栅4和1个右侧的P-GaN块，且P-GaN栅4与该P-GaN块的厚度均为400nm。
步骤四.在势垒层3上制作阵列条51。
在势垒层3、P-GaN栅4和右侧的P-GaN块上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为18sccm，压强为14mTorr，功率为120W工艺条件下，对该P-GaN块进行刻蚀，刻蚀深度f为395nm，形成厚度c为5nm的隔离条，且该隔离条与器件上边界的距离和该隔离条与器件下边界的距离等于1μm，该隔离条即为阵列条51。
步骤五.在势垒层3上制作源极6和漏极7。
在势垒层3、P-GaN栅4和阵列条51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
Figure BDA0003286996520000091
的工艺条件下，淀积多层金属，该多层金属自下而上分别为Ta、Pt和Au，其厚度分别为0.122μm/0.317μm/0.161μm，并在温度为870℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端与阵列条51右端的水平距离d＝2μm。
步骤六.在P-GaN栅4上制作栅金属8。
在势垒层3、P-GaN栅4、阵列条51、源极6和漏极7上第四次制作掩膜，利用该掩膜采用电子束蒸发技术在真空度为1.7×10-3Pa，功率为900W，蒸发速率
Figure BDA0003286996520000092
的工艺条件下，在P-GaN栅4上部淀积Ti/Au金属组合，即下层为Ti、上层为Au，其厚度分别为0.25μm/0.30μm，完成栅金属8的制作。
步骤七.在阵列条51上制作条金属52。
在势垒层3、P-GaN栅4、阵列条51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜采用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为530W，蒸发速率小于
Figure BDA0003286996520000093
的工艺条件下，在阵列条51上部淀积多层金属，该多层金属为Al/Ti/Au金属组合，即自下而上分别为Al、Ti和Au，其厚度为0.211μm/0.528μm/0.261μm，形成条金属52；并将该条金属52与漏极7电气连接，完成整个器件的制作。
实施例三：在碳化硅衬底上制作势垒层3厚度为20nm，阵列条51中含有四个隔离条，各个隔离条厚度为100nm、掺杂浓度为1×1018cm-3，相邻两个隔离条的间距w为1000μm，第1个隔离条与器件上边界的距离和第四个隔离条与器件下边界的距离u均为150μm，阵列条51的右端与漏极7的左端之间的水平距离d＝3μm的基于阵列条的增强型开关晶体管。
步骤A.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2。
A1)设置温度为1050℃，压强为46Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为6μmol/min的工艺条件，使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为90nm的AlN材料；
A2)设置温度为1050℃，压强为46Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术在AlN材料上外延厚度为29.01μm的GaN材料，形成过渡层2。
步骤B.在未掺杂GaN过渡层2上-淀积未掺杂的Al0.1Ga0.9N制作势垒层3。
设置温度为970℃，压强为46Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为37μmol/min，铝源流量为7μmol/min的工艺条件，使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为20nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3。
步骤C.在势垒层3上制作P-GaN栅4和阵列条51。
C1)设置温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min的外延工艺条件，使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为100nm、掺杂浓度为1×1018cm-3的p型GaN半导体材料，形成P型GaN层；
C2)设置Cl2流量为15sccm，压强为11mTorr，功率为120W的刻蚀工艺条件，在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧的P-GaN栅4和右侧的四个等间距的隔离条，且P-GaN栅4与四个隔离条的厚度均为100nm，相邻两个隔离条的间距w为1000μm，第一个隔离条与器件上边界的距离等于第四个隔离条与器件下边界的距离等于150μm，这四个隔离条构成了阵列条51。
步骤D.在势垒层3上制作源极6和漏极7。
在势垒层3、P-GaN栅4和阵列条51上第二次制作掩膜，设置真空度小于1.8×10- 3Pa，功率为400W，蒸发速率小于
Figure BDA0003286996520000101
的工艺条件，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Al/Ni/Au，其厚度分别为0.132μm/0.061μm/0.058μm，并在N2气氛中在温度为840℃下进行35s的快速热退火，形成源极6和漏极7，且漏极7左端与阵列条51右端的水平距离d＝3μm。
步骤E.在P-GaN栅4上制作栅金属8。
在势垒层3、P-GaN栅4、阵列条51、源极6和漏极7上第三次制作掩膜，设置真空度小于1.8×10-3Pa，功率为570W，蒸发速率为
Figure BDA0003286996520000102
的工艺条件，利用该掩膜采用电子束蒸发技术在P-GaN栅4上部淀积Pt/Au金属组合，即下层为Pt，上层为Au，其厚度分别为0.021μm/0.35μm，完成栅金属8的制作。
步骤F.在阵列条51上制作条金属52。
在势垒层3、P-GaN栅4、阵列条51、源极6、漏极7和栅金属8上第四次制作掩膜，设置真空度为1.7×10-3Pa，功率为530W，蒸发速率
Figure BDA0003286996520000103
的工艺条件，利用该掩膜在阵列条51中的四个隔离条上部淀积Ti/Mo/Au多层金属，即自下而上分别为Ti、Mo和Au，其厚度为0.136μm/0.198μm/0.126μm，形成条金属52；并将条金属52与漏极7电气连接，完成整个器件的制作。
参照图6，本发明制备基于阵列条的增强型开关晶体管的方案2给出如下三种实施例。
实施例四：在蓝宝石衬底上制作势垒层3厚度为20nm，阵列条51中含有5个隔离条，各个隔离条厚度为50nm、掺杂浓度为1×1019cm-3，相邻两个隔离条的间距w为1000μm，第1个隔离条与器件上边界的距离和第5个隔离条与器件下边界的距离u均为100μm，阵列条51的右端与漏极7的左端之间的水平距离d＝2μm的基于阵列条的增强型开关晶体管。
第1步.在蓝宝石衬底1上外延GaN材料制作过渡层2。
本步骤的具体实现与实施例一的步骤1相同。
第2步.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为20nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其金属有机物化学气相淀积工艺条件为：温度为970℃，压强为46Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为37μmol/min，铝源流量为8μmol/min。
第3步.在势垒层3上制作P型GaN层。
以高纯Mg源为掺杂剂，氨气流量为4200sccm，镓源流量为120μmol/min，设置温度为960℃，压强为42Torr，氢气流量为4200sccm的外延工艺条件，使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为50nm、掺杂浓度为1×1019cm-3的p型GaN半导体材料，形成P型GaN层。
第4步.在势垒层3上制作P-GaN栅4和阵列条51。
在P型GaN层上第一次制作掩膜，设置Cl2流量为15sccm，压强为12mTorr，功率为90W的工艺条件，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀至势垒层上表面为止，形成1个左侧厚度b为50nm的P-GaN栅4和右侧厚度c为50nm的5个等间距的隔离条，且相邻两个隔离条的间距w为1000μm，第1个隔离条与器件上边界的距离等于第5个隔离条与器件下边界的距离等于100μm，这5个隔离条构成了阵列条51。
第5步.在势垒层3上制作源极6和漏极7。
在势垒层3、P-GaN栅4和阵列条51上第二次制作掩膜，设置真空度小于1.8×10- 3Pa，功率为500W，蒸发速率小于
Figure BDA0003286996520000121
工艺条件，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Al、Ti和Au，其厚度分别为0.132μm/0.016μm/0.051μm，并在温度为860℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端与阵列条5右端的水平距离d为2μm。
第6步.在P-GaN栅4上制作栅金属8。
本步骤的具体实现与实施例一的步骤6相同。
第7步.在阵列条51上制作条金属52。
本步骤的具体实现与实施例一的步骤7相同。
实施例五：在硅衬底上制作势垒层3厚度为1nm，阵列条51中含有3个隔离条，各个隔离条厚度为1nm、掺杂浓度为5×1015cm-3，相邻两个隔离条的间距w为0.5μm，第1个隔离条与器件上边界的距离和第3个隔离条与器件下边界的距离u均为2.2μm，阵列条51的右端与漏极7的左端之间的水平距离d＝1μm的基于阵列条的增强型开关晶体管。
第一步.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2。
本步骤的具体实现与实施例二的步骤一相同。
第二步.在未掺杂GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为1nm，且铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3，其金属有机物化学气相淀积工艺条件为：温度为960℃，压强为48Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为34μmol/min，铝源流量为6μmol/min。
第三步.在势垒层3上制作P型GaN层。
使用分子束外延技术，在1.0×10-10mbar，射频功率为440W，反应剂采用N2、高纯Ga源的工艺条件下在势垒层3上外延厚度为5nm、掺杂浓度为1×1017cm-3的p型GaN半导体材料，形成P型GaN层。
第四步.在势垒层3上制作P-GaN栅4和阵列条51。
4a)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为15sccm，压强为12mTorr，功率为90W的工艺条件下对P型GaN层进行刻蚀，刻蚀深度f为4nm，形成左侧1个P-GaN块。
4b)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为20sccm，压强为13mTorr，功率为130W的工艺条件下，对步骤4a)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成1个左侧厚度b为5nm的P-GaN栅4和右侧厚度c为1nm的3个等间距的隔离条，且相邻两个隔离条的间距w为0.5μm，第1个隔离条与器件上边界的距离等于第3个隔离条与器件下边界的距离等于2.2μm，这3个隔离条构成了阵列条51。
第五步.在势垒层3上制作源极6和漏极7。
在势垒层3、P-GaN栅4和阵列条51上第三次制作掩膜，利用该掩膜使用电子束蒸发技术在真空度为1.6×10-3Pa，功率为540W，蒸发速率
Figure BDA0003286996520000131
的工艺条件下，在势垒层3上部左右两侧淀积多层金属，该多层金属自下而上分别为Ti、Ni和Au，其厚度分别为0.016μm/0.175μm/0.051μm，并在温度为850℃的N2气氛中进行快速热退火，退火时间为35s，形成源极6和漏极7，且漏极7左端与阵列条51右端的距离d＝1μm。
第六步.在P-GaN栅4上制作栅金属8。
本步骤的具体实现与实施例二的步骤六相同。
第七步.在阵列条51上制作条金属52。
本步骤的具体实现与实施例二的步骤七相同。
实施例六：在碳化硅衬底上制作势垒层3厚度为25nm，阵列条51中含有4个隔离条，各个隔离条厚度为5nm、掺杂浓度为1×1022cm-3，相邻两个隔离条的间距w为20μm，第1个隔离条与器件上边界的距离和第4个隔离条与器件下边界的距离均为4.2μm，阵列条51的右端与漏极7的左端之间的水平距离d＝0μm的基于阵列条的增强型开关晶体管。
§1.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2。
本步骤的具体实现与实施例三的步骤A相同。
§2.在未掺杂GaN过渡层2上淀积未掺杂的Al0.1Ga0.9N制作势垒层3。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为25nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3，其金属有机物化学气相淀积工艺条件为：温度为970℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为36μmol/min，铝源流量为6μmol/min。
§3.在势垒层3上制作P型GaN层。
设置外延工艺条件为温度为940℃、压强为44Torr、氢气流量为4800sccm，以高纯Ga源为掺杂剂，氨气流量为4800sccm，镓源流量为100μmol/min，使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为400nm、掺杂浓度为1×1022cm-3的p型GaN半导体材料，形成P型GaN层。
§4.在势垒层3上制作P-GaN栅4和阵列条51。
4-1)设置刻蚀采用的工艺条件为：Cl2流量为15sccm、压强为12mTorr、功率为90W，
在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀深度为395nm，形成左侧1个P-GaN块。
4-2)设置刻蚀采用的工艺条件为：Cl2流量为23sccm、压强为29mTorr、功率为175W，在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术对步骤4-1)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成1个左侧厚度b为400nm的P-GaN栅4和右侧厚度c为5nm的4个等间距的隔离条，且相邻两个隔离条的间距w为20μm，第1个隔离条与器件上边界的距离等于第4个隔离条与器件下边界的距离等于4.2μm，这4个隔离条构成了阵列条51。
§5.在势垒层3上制作源极6和漏极7。
设置电子束蒸发技术的工艺条件为：真空度小于1.8×10-3Pa、功率为400W、蒸发速率小于
Figure BDA0003286996520000141
在势垒层3、P-GaN栅4和阵列条51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Ta/Ni/Au，其厚度分别为0.016μm/0.177μm/0.058μm，并在温度为840℃的N2气氛中进行快速热退火35s，形成源极6和漏极7，且漏极7左端与阵列条51右端的水平距离d＝0μm；
§6.在P-GaN栅4上制作栅金属8。
本步骤的具体实现与实施例三的步骤E相同。
§7.在阵列条51上制作条金属52。
本步骤的具体实现与实施例三的步骤F相同。
本发明的效果可通过以下仿真进一步说明。
仿真：对传统器件和本发明实施例二的器件分别进行电流崩塌特性仿真，结果如图7所示，其中图7(a)为传统器件的电流崩塌特性仿真结果，图7(b)为本发明实施例二的器件电流崩塌特性仿真结果。
由图7(a)与图7(b)的对比可以看出，传统器件存在显著的电流崩塌现象，与传统器件相比，本发明制作的基于阵列条的增强型开关晶体管的脉冲输出电流更接近于直流测试结果，说明本发明制作的基于阵列条的增强型开关晶体管能有效抑制电流崩塌效应，具有良好特性。
以上描述仅是本发明的六个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于阵列条的增强型开关晶体管，自下而上包括：衬底(1)、过渡层(2)和势垒层(3)，势垒层(3)上部设有P-GaN栅(4)，P-GaN栅(4)上部淀积有栅金属(8)，势垒层(3)的上部左、右侧边缘分别设有源极(6)和漏极(7)，其特征在于：
所述P-GaN栅(4)与漏极(7)之间的势垒层(3)上设有调制电极(5)，该调制电极(5)由下部的阵列条(51)与上部的条金属(52)构成；
所述阵列条(51)由m个等间距的隔离条组成，这m个隔离条在势垒层(3)上水平放置且平行排列，相邻两隔离条的间距为w，各隔离条掺杂浓度均为5×1015～1×1022cm-3，第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离均为u；其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm。
2.根据权利要求1所述的器件，其特征在于，衬底(1)采用蓝宝石或碳化硅或硅或石墨烯或其他材料。
3.根据权利要求1所述的器件，其特征在于，阵列条(51)中各隔离条厚度相等且均小于或等于P-GaN栅(4)的厚度。
4.根据权利要求1所述的器件，其特征在于，所述阵列条(51)的右端与漏极(7)的左端之间的水平距离d≥0μm。
5.根据权利要求1所述的器件，其特征在于，所述条金属(52)与漏极(7)电气连接。
6.根据权利要求1所述的器件，其特征在于，所述漏极(7)的最底层金属选用与势垒层(3)功函数相接近的金属，确保漏极(7)与势垒层(3)之间形成良好的欧姆接触。
7.一种基于阵列条的增强型开关晶体管制作方法，其特征在于，包括如下步骤：
A)在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；
B)在过渡层(2)上外延GaN基宽禁带半导体材料，形成厚度为a的势垒层(3)；
C)在势垒层(3)上外延P型GaN半导体材料，形成厚度为b、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
D)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀至势垒层(3)的上表面为止，形成1个左侧厚度为b的P-GaN栅(4)和右侧厚度为b的m个等间距且平行排列的P-GaN块，且相邻两P-GaN块的间距为w；
E)在势垒层(3)、P-GaN栅(4)和m个P-GaN块上第二次制作掩膜，利用该掩膜对P-GaN块进行刻蚀，刻蚀深度f大于或等于0μm且小于P-GaN栅(4)的厚度，形成右侧厚度为c的m个等间距的隔离条，即f+c＝b；且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加；第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离相等，即均为u，这m个隔离条构成了阵列条(51)，其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm；
F)在势垒层(3)、P-GaN栅(4)和阵列条(51)上第三次制作掩模，利用该掩膜在左右两侧的势垒层(3)上部淀积金属，并进行快速热退火，完成源极(6)和漏极(7)的制作，该漏极(7)左端和阵列条(51)右端的水平距离d≥0μm；
G)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)和漏极(7)上第四次制作掩膜，利用该掩膜在P-GaN栅(4)上部淀积金属，完成栅金属(8)的制作；
H)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)、漏极(7)和栅金属(8)上第五次制作掩膜，利用该掩膜在阵列条(51)中的每个隔离条上部淀积金属，形成条金属(52)，并将该条金属(52)与漏极(7)电气连接，完成整个器件的制作。
8.一种基于阵列条的增强型开关晶体管制作方法，其特征在于，包括如下步骤：
1)在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；
2)在过渡层(2)上外延GaN基宽禁带半导体材料，形成厚度为a的势垒层(3)；
3)在势垒层(3)上外延P型GaN半导体材料，形成厚度为b、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
4)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀深度f大于或等于0μm且小于P型GaN层的厚度b，形成左侧一个P-GaN块；
5)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜对步骤4)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层(3)上表面为止，形成左侧厚度为b的P-GaN栅(4)和右侧厚度为c的m个等间距的隔离条，即f+c＝b；且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用，而当c>5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加；且相邻两隔离条的间距为w，第1个隔离条与器件上边界的距离和第m个隔离条距离器件下边界的距离相等，即均为u，这m个隔离条共同构成了阵列条(51)，其中m为正整数，且满足m＝1时u>0μm，m>1时u≥0μm；
6)在势垒层(3)、P-GaN栅(4)和阵列条(51)上第三次制作掩模，利用该掩膜在左右两侧的势垒层(3)上部淀积金属，并进行快速热退火，完成源极(6)和漏极(7)的制作，该漏极(7)左端和阵列条(51)右端的水平距离d≥0μm；
7)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)和漏极(7)上第四次制作掩膜，利用该掩膜在P-GaN栅(4)上部淀积金属，完成栅金属(8)的制作；
8)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)、漏极(7)和栅金属(8)上第五次制作掩膜，利用该掩膜在阵列条(51)中每个隔离条上部淀积金属，形成条金属(52)，并将该条金属(52)与漏极(7)进行电气连接，完成整个器件的制作。
9.根据权利要求7所述的方法，其特征在于：步骤A)、B)、C)中使用的外延技术，包括：金属有机物化学气相淀积方法、氢化物气相外延方法、分子束外延方法。
10.根据权利要求7所述的方法，其特征在于：步骤F)、G)、H)中使用的金属淀积工艺，包括：电子束蒸发工艺、溅射工艺。
CN202111150830.9A 2021-09-29 2021-09-29 基于阵列条的增强型开关晶体管及其制作方法 Pending CN113903802A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111150830.9A CN113903802A (zh) 2021-09-29 2021-09-29 基于阵列条的增强型开关晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111150830.9A CN113903802A (zh) 2021-09-29 2021-09-29 基于阵列条的增强型开关晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN113903802A true CN113903802A (zh) 2022-01-07

Family

ID=79189175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111150830.9A Pending CN113903802A (zh) 2021-09-29 2021-09-29 基于阵列条的增强型开关晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN113903802A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678415A (zh) * 2022-03-28 2022-06-28 江苏晶曌半导体有限公司 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
CN114937704A (zh) * 2022-05-25 2022-08-23 西安电子科技大学 分布式凹槽电极功率器件及其制作方法
CN115000063A (zh) * 2022-05-23 2022-09-02 西安电子科技大学 基于沟道电导增强的场效应开关器件
CN115498023A (zh) * 2022-08-30 2022-12-20 杭州云镓半导体科技有限公司 一种具有P-GaN场板的GaN器件及制作方法
CN115714126A (zh) * 2022-10-08 2023-02-24 西安电子科技大学 栅极阵列结构一体化器件及其制备方法
CN117790538A (zh) * 2024-02-23 2024-03-29 深圳天狼芯半导体有限公司 GaN HEMT器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160035853A1 (en) * 2013-04-25 2016-02-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN107004705A (zh) * 2014-11-14 2017-08-01 香港科技大学 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
CN207664048U (zh) * 2016-11-17 2018-07-27 半导体元件工业有限责任公司 半导体器件
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
US20200287033A1 (en) * 2019-03-06 2020-09-10 Texas Instruments Incorporated GALLIUM NITRIDE (GaN) BASED TRANSISTOR WITH MULTIPLE p-GaN BLOCKS
US10833159B1 (en) * 2020-04-30 2020-11-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN112768505A (zh) * 2020-12-31 2021-05-07 西安电子科技大学 异质结功率器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160035853A1 (en) * 2013-04-25 2016-02-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US20180040706A1 (en) * 2013-04-25 2018-02-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN107004705A (zh) * 2014-11-14 2017-08-01 香港科技大学 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
CN207664048U (zh) * 2016-11-17 2018-07-27 半导体元件工业有限责任公司 半导体器件
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
US20200287033A1 (en) * 2019-03-06 2020-09-10 Texas Instruments Incorporated GALLIUM NITRIDE (GaN) BASED TRANSISTOR WITH MULTIPLE p-GaN BLOCKS
US10833159B1 (en) * 2020-04-30 2020-11-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN112768505A (zh) * 2020-12-31 2021-05-07 西安电子科技大学 异质结功率器件及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678415A (zh) * 2022-03-28 2022-06-28 江苏晶曌半导体有限公司 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
CN115000063A (zh) * 2022-05-23 2022-09-02 西安电子科技大学 基于沟道电导增强的场效应开关器件
CN115000063B (zh) * 2022-05-23 2026-01-13 西安电子科技大学 基于沟道电导增强的场效应开关器件
CN114937704A (zh) * 2022-05-25 2022-08-23 西安电子科技大学 分布式凹槽电极功率器件及其制作方法
CN115498023A (zh) * 2022-08-30 2022-12-20 杭州云镓半导体科技有限公司 一种具有P-GaN场板的GaN器件及制作方法
CN115714126A (zh) * 2022-10-08 2023-02-24 西安电子科技大学 栅极阵列结构一体化器件及其制备方法
CN117790538A (zh) * 2024-02-23 2024-03-29 深圳天狼芯半导体有限公司 GaN HEMT器件及其制备方法
CN117790538B (zh) * 2024-02-23 2024-06-21 深圳天狼芯半导体有限公司 GaN HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
CN113903802A (zh) 基于阵列条的增强型开关晶体管及其制作方法
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN111834455B (zh) 增强型高电子迁移率晶体管及其制作方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN112768505A (zh) 异质结功率器件及其制作方法
CN114361121A (zh) 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法
CN111863951A (zh) 增强型复合栅晶体管及其制作方法
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN114944388B (zh) 低阻逆导型垂直功率器件及其制作方法
CN107170798B (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN113871480A (zh) 常关型沟道调制器件及其制作方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
CN114121945B (zh) 复合调制功率开关器件
CN107170821B (zh) 浮空型漏场板电流孔径器件及其制作方法
CN111863953B (zh) 功率开关器件及其制作方法
CN111863961B (zh) 异质结场效应晶体管
CN115000063B (zh) 基于沟道电导增强的场效应开关器件
CN111863952A (zh) 常关型氮化镓基器件及其制作方法
CN115000064B (zh) 多路控制复合功能器件
CN118213399A (zh) P型混合栅氮化镓hemt功率晶体管及制造方法
CN114944387B (zh) 共源型功率器件及其制作方法
CN115000062B (zh) 基于阻挡块调制结构的功率晶体管及其制作方法
CN114823851A (zh) 氮化镓反向导通晶体管
CN106328701A (zh) 基于双层盖帽层结构的ⅲ族氮化物hemt器件及其制作方法
CN114141872B (zh) 增强型GaN基复合开关器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220107

WD01 Invention patent application deemed withdrawn after publication