[go: up one dir, main page]

CN113903286B - 显示面板、显示面板的驱动方法、制备方法及显示装置 - Google Patents

显示面板、显示面板的驱动方法、制备方法及显示装置 Download PDF

Info

Publication number
CN113903286B
CN113903286B CN202111164725.0A CN202111164725A CN113903286B CN 113903286 B CN113903286 B CN 113903286B CN 202111164725 A CN202111164725 A CN 202111164725A CN 113903286 B CN113903286 B CN 113903286B
Authority
CN
China
Prior art keywords
initialization
signal line
transistor
voltage
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111164725.0A
Other languages
English (en)
Other versions
CN113903286A (zh
Inventor
上官修宁
王铁钢
姜海斌
刘法景
郑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202111164725.0A priority Critical patent/CN113903286B/zh
Publication of CN113903286A publication Critical patent/CN113903286A/zh
Application granted granted Critical
Publication of CN113903286B publication Critical patent/CN113903286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开一种显示面板、显示面板的驱动方法、制备方法及显示装置。该显示面板包括像素电路以及与像素电路连接的初始化信号线；初始化信号线用于为像素电路提供初始化信号；初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。本发明提供的技术方案减少像素电路的存储电容的电压漏电至初始化信号线，并减少发光元件的阳极漏电至初始化信号线，降低驱动晶体管的黑态电压，进而降低阈值电压的漂移，改善显示面板的残影现象。

Description

显示面板、显示面板的驱动方法、制备方法及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板、显示面板的驱动方法、制备方法及显示装置。
背景技术
随着显示技术的发展以及人们生活水平的提高，对显示面板的显示效果要求越来越高。现有的显示面板在显示过程会出现残影的问题，影响用户体验。
发明内容
本发明实施例提供一种显示面板、显示面板的驱动方法、制备方法及显示装置，以解决现有的显示面板显示时存在残影的问题，提高显示效果。
为实现上述技术问题，本发明采用以下技术方案：
第一方面，本发明实施例提供一种显示面板，包括：
像素电路以及与像素电路连接的初始化信号线；初始化信号线用于为像素电路提供初始化信号；初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
可选的，像素电路包括：第一初始化晶体管、驱动晶体管和存储电容，存储电容连接驱动晶体管的栅极，第一初始化晶体管的第一极连接驱动晶体管的栅极，第一初始化晶体管的第二极连接初始化信号线，
初始化信号线被配置为在有效显示阶段向驱动晶体管的栅极传输第一初始化电压，并在无效显示阶段向第一初始化晶体管的第二极传输第二初始化电压。
可选的，显示面板还包括：与像素电路连接的发光元件，像素电路还包括第二初始化晶体管，第二初始化晶体管的第一极连接发光元件的阳极，第二初始化晶体管的第二极连接初始化信号线；
初始化信号线被配置为在有效显示阶段向发光元件的阳极传输第一初始化电压，并在无效显示阶段向第二初始化晶体管的第二极传输第二初始化电压。
可选的，显示面板还包括：与像素电路连接的发光元件，
像素电路包括：第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，存储电容连接驱动晶体管的栅极，第一初始化晶体管的第一极连接驱动晶体管的栅极，第一初始化晶体管的第二极连接初始化信号线，
初始化信号线作为第一初始化信号线，第一初始化信号线被配置为在有效显示阶段向驱动晶体管的栅极传输第一初始化电压，并在无效显示阶段向第一初始化晶体管的第二极传输第二初始化电压；
显示面板还包括第二初始化信号线；第二初始化晶体管的第一极连接发光元件的阳极，第二初始化晶体管的第二极连接第二初始化信号线；
第二初始化信号线被配置为在有效显示阶段向发光元件的阳极传输第三初始化电压，并在无效显示阶段向第二初始化晶体管的第二极传输第四初始化电压，其中，第四初始化电压大于第三初始化电压。
可选的，显示面板还包括：与所述像素电路连接的发光元件，
像素电路包括：第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，存储电容连接驱动晶体管的栅极，第一初始化晶体管的第一极连接驱动晶体管的栅极，第一初始化晶体管的第二极连接初始化信号线，
初始化信号线作为第一初始化信号线，第一初始化信号线被配置为在有效显示阶段向驱动晶体管的栅极传输第一初始化电压；
显示面板还包括第二初始化信号线；第二初始化晶体管的第一极连接发光元件的阳极，第二初始化晶体管的第二极连接第二初始化信号线；
在第一刷新频率下，第二初始化信号线被配置为在有效显示阶段向发光元件的阳极传输第五初始化电压；在第二刷新频率下，第二初始化信号线被配置为在有效显示阶段向发光元件的阳极传输第六初始化电压；
其中，第一刷新频率大于第二刷新频率；第六初始化电压小于第五初始化电压。
可选的，显示面板还包括数据信号线；
数据信号线被配置为在第一刷新频率下传输的黑态电压与在第二刷新频率下传输的黑态电压不同。
第二方面，本发明实施例提供一种显示面板的驱动方法，包括：
初始化信号线为像素电路提供初始化信号；
初始化信号线在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；
其中，第二初始化电压大于所述第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
第三方面，本发明实施例提供一种显示面板的制备方法，包括：
在衬底上制备像素电路和初始化信号线；
其中，像素电路与初始化信号线连接；初始化信号线用于为像素电路提供初始化信号；初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
可选的，像素电路包括晶体管；晶体管包括依次层叠设置的半导体层、绝缘层以及栅极层；
形成像素电路中的晶体管的制备方法包括：
在衬底上依次层叠设置半导体层、绝缘层以及栅极层；
对半导体层和绝缘层进行退火处理，并采用臭氧离子轰击经退火处理后的半导体层。
第四方面，本发明实施例提供一种显示装置，包括：第一方面任意实施例的显示面板。
本发明实施例提供的显示面板，通过设置初始化信号线传输的电压可调节，初始化信号线在有效显示阶段传输第一初始化电压，使得在有效显示阶段，像素电路得到复位，进而可以使得在有效显示阶段后各像素电路的初始状态一致，使得由不同灰阶向同一灰阶切换时，像素电路可以产生相同的驱动电流，则发光元件的发光亮度基本一致；通过在无效显示阶段，设置初始化信号线传输电压较大的第二初始化电压，可以减少像素电路包括的存储电容的电压漏电至初始化信号线，并减少发光元件的阳极漏电至初始化信号线，使得驱动晶体管的栅极电压较高，可以降低驱动晶体管的黑态电压，进而减小驱动晶体管的阈值电压的漂移，从而改善显示面板的残影现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。
图1是本发明实施例提供的一种显示装置的结构示意图；
图2是本发明实施例提供的一种像素电路的结构示意图；
图3是本发明实施例提供的一种像素电路的有效显示阶段与无效显示阶段切换的时序图；
图4是本发明实施例提供的另一种像素电路的结构示意图；
图5是本发明实施例提供的一种显示面板的刷新频率的时序图；
图6是本发明实施例提供的一种显示面板的不同刷新频率下有效显示阶段与无效显示阶段的显示行数示意图；
图7是本发明实施例提供的一种显示面板的剖面示意图；
图8是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的现有的显示面板在较长时间显示同一画面时存在残影的问题，残影是指显示面板显示一种画面一段时间后，当切换到另一画面时，先前的画面会有残留，经过一段时间后方可消失的现象。发明人经过研究发现，由于像素电路中的驱动晶体管存在迟滞效应，驱动晶体管的阈值电压发生漂移，导致显示面板存在残影现象。
基于上述技术问题，本实施例提出了以下解决方案：
图1是本发明实施例提供的一种显示装置的结构示意图。图1示例性的示出了显示面板100在显示装置200中设置的情况。图2是本发明实施例提供的一种像素电路的结构示意图。结合图1和图2，显示面板100包括多个发光单元，发光单元包括发光元件D1及其对应的像素电路1。显示面板100还包括第一电源信号线ELVDD、第二电源信号线ELVSS和初始化信号线Vref。每个像素电路1分别连接至第一电源信号线ELVDD、第二电源信号线ELVSS和初始化信号线Vref。在每个发光单元中，像素电路1包括多个薄膜晶体管和存储电容，薄膜晶体管可以包括驱动晶体管T1和开关晶体管，驱动晶体管T1和发光元件D1依次连接于第一电源信号线ELVDD和第二电源信号线ELVSS之间。驱动晶体管T1可以产生驱动电流，驱动像素电路1所连接的发光元件D1发光，开关晶体管则主要起到开关作用。
参见图1，显示面板100还可以包括多条扫描信号线Scan 1-Scan n、多条数据信号线Vdata 1-Vdata n、多条发光控制信号线EM 1-EM n以及驱动芯片300，像素电路1设置于扫描信号线Scan与数据信号线Vdata交叉设置限定的区域，通过扫描信号线Scan向对应的像素电路1输入扫描信号，像素电路1在与之电连接的扫描信号线Scan输入的扫描信号的作用下，连通与之对应电连接的数据信号线Vdata，驱动芯片300通过数据信号线Vdata向对应的像素电路1输入数据信号，数据信号的电压对应驱动电压，决定发光元件D1的发光亮度，即决定发光元件D1的显示灰阶。需要说明的是驱动晶体管、开关晶体管和存储电容可以多种连接关系形成多种形式的像素电路1。图2所示的像素电路1只是一种示例，还可以是其他形式的像素电路，例如3T1C像素电路，7T1C像素电路和8T2C像素电路等，其中，T代表晶体管，C代表电容。图2示例性的示出7T1C像素电路的情况，并非对像素电路1的限定。
结合图1和图2，第一电源信号线ELVDD可用于传输第一电源信号，第二电源信号线ELVSS用于传输第二电源信号。第一电源信号线ELVDD上的电压通常为高电平电压，第二电源信号线ELVSS上的电压通常为低电平电压。在发光阶段，第一电源信号线ELVDD上的第一电源信号施加至驱动晶体管T1的第一极，第二电源信号线ELVSS上的第二电源信号施加至发光元件D1的第二极，例如第二极为阴极，第一电源信号和第二电源信号作为驱动晶体管T1产生驱动电流的电源，以使驱动晶体管T1产生驱动电流驱动发光元件D1发光。第一电源信号线ELVDD可以是直接连接至像素电路1中的驱动晶体管T1的一极(例如漏极或源极)的信号线，或者是通过开关晶体管(例如发光控制晶体管)间接连接至像素电路1中的驱动晶体管T1的一极的信号线，第二电源信号线ELVSS可以是连接至发光元件D1的阴极的信号线。初始化信号线Vref可用于向像素电路1传输初始化信号，例如，初始化信号线Vref可以通过开关晶体管连接至驱动晶体管T1的栅极和存储电容，通过初始化信号线Vref及其连接的开关晶体管将初始化信号写入驱动晶体管T1的栅极和存储电容Cst，对驱动晶体管T1的栅极和存储电容Cst进行初始化，以清除上一帧显示画面的残留电荷，避免对下一帧显示画面产生影响。初始化信号线Vref也可以通过开关晶体管连接至发光元件D1的阳极，通过初始化信号线Vref及其连接的开关晶体管将初始化信号写入发光元件D1的阳极，对发光元件D1的阳极的电位进行初始化，以清除上一帧显示画面的残留电荷，避免对下一帧显示画面产生影响。
结合图1和图2，本发明实施例提供的显示面板100包括像素电路1以及与像素电路1连接的初始化信号线Vref；初始化信号线Vref用于为像素电路1提供初始化信号；初始化信号线Vref被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
具体的，驱动芯片300可以根据图像数据进行图像扫描，显示面板可以根据图像扫描信号进行图像显示，显示面板包括多个像素行，驱动芯片300可以扫描显示面板包括的像素行，显示面板会对应显示画面，即有效显示阶段。驱动芯片300可以在预设刷新频率下，根据预设频率在显示上一帧画面之后，且显示下一帧画面之前进行空扫，形成Blank(无效)区段，即无效显示阶段。
显示面板100可以包括多个像素电路1，像素电路1用于驱动发光元件D1发光，像素电路1通过控制流过发光元件D1的驱动电流来控制发光元件D1的发光亮度。一帧内，在有效显示阶段，驱动芯片300扫描显示面板包括的像素行时，每一像素行的驱动过程包括初始化阶段、数据写入阶段以及发光阶段。初始化信号线Vref可以为像素电路1提供初始化信号，一帧内，通过在有效显示阶段，初始化信号线Vref向像素电路1传输第一初始化电压，使得在有效显示阶段的初始化阶段，像素电路1得到复位，进而可以使得在有效显示阶段各像素电路1的初始状态一致，可以实现对像素电路1复位。因此在包括多个像素电路1的显示面板中，各个像素电路1在有效显示阶段都可以被恢复为相同的状态。在不同帧中进行灰阶切换时，无论上一帧显示灰阶是否相同，在本帧的有效显示阶段，像素电路1都会恢复到相同的初始状态，进而使得由不同灰阶向同一灰阶切换时，像素电路1可以产生相同的驱动电流，则发光元件D1的发光亮度基本一致，进而减轻残影现象。
需要说明的是，在有效显示阶段的初始化阶段，由于像素电路1的第一初始化晶体管T2和第二初始化晶体管T3导通，初始化信号线Vref传输的第一初始化电压可以将像素电路1复位。在有效显示阶段的数据写入阶段和发光阶段，由于第一初始化晶体管T2和第二初始化晶体管T3关断，初始化信号线Vref的电位保持第一初始化电压。
参见图2，本发明实施例提供的像素电路可以对应于图1所示显示面板100中的像素电路1的一种具体化电路结构，如7T1C像素电路。结合图1和图2，该像素电路1包括驱动晶体管T1、第一初始化晶体管T2、第二初始化晶体管T3、第三晶体管T4、第四晶体管T5、第五晶体管T6、第六晶体管T7和存储电容Cst。其中，在初始化阶段，第一扫描信号线Scan1输入的扫描信号可以控制第一初始化晶体管T2导通，以将初始化信号线Vref输入的初始化信号写入存储电容Cst和驱动晶体管T1的栅极。在数据写入阶段，第二扫描信号线Scan2输入的扫描信号可以控制第二初始化晶体管T3导通，以将初始化信号线Vref输入的初始化信号传输至发光元件D1的阳极，以使发光元件D1的阳极初始化。第二扫描信号线Scan2输入的扫描信号可以控制第三晶体管T4和T7导通，以将数据电压信号线Vdata输入的数据电压信号写入驱动晶体管T1的栅极，并为存储电容Cst充电。在发光阶段，发光控制信号线EM输入的发光控制信号可以控制第四晶体管T5和第五晶体管T6导通，第一电源信号和第二电源信号作为驱动晶体管T1产生驱动电流的电源，以使驱动晶体管T1产生驱动电流驱动发光元件D1发光。
在像素电路工作过程中，存在存储电容Cst的电压会通过第一初始化晶体管T2漏电至初始化信号线Vref，发光元件D1的阳极会通过第二初始化晶体管T3漏电至初始化信号线Vref的问题。
图3是本发明实施例提供的一种像素电路的有效显示阶段与无效显示阶段切换的时序图。撕裂效应(Tearing Effect,TE)信号是用于防止图像显示过程中画面刷新时的撕裂问题，用于帧频监测的信号。图3示例性的示出，显示面板在有效显示阶段，TE信号的电压可以为低电平电压，在无效显示阶段，TE信号的电压可以为高电平电压的情况。一帧显示画面可以包括列向有效行数(Vact)、列向前延间隔(VFP)和列向后延间隔(VBP)。有效显示阶段为Vact对应的时间段。无效显示阶段包括VFP和VBP。需要说明的是，VBP可以位于一帧显示画面的Vact对应的时间段之前，VFP可以位于一帧显示画面的Vact对应的时间段之后。
在无效显示阶段，发光元件D1由亮态切换至黑态，发光元件D1不显示画面。在无效显示阶段，第一初始化晶体管T2和第二初始化晶体管T3关断，初始化信号线Vref传输电压较大的第二初始化电压，例如，初始化信号线Vref上传输的电压为高电平电压，可以减少像素电路1的存储电容Cst的电压通过第一初始化晶体管T2漏电至初始化信号线Vref，并减少发光元件D1的阳极通过第二初始化晶体管T3漏电至初始化信号线Vref。
在无效显示阶段，减少像素电路1的存储电容Cst的电压通过第一初始化晶体管T2漏电至初始化信号线Vref，由于像素电路1的存储电容Cst的电压波动会引起驱动晶体管T1的栅极电压变化，通过降低像素电路1的存储电容Cst的电压向初始化信号线Vref的漏电，可以使得驱动晶体管T1的栅极电压较高。根据饱和区电流公式：Id＝1/2*W/L*Cox(VGS-Vth)^2，其中，Id为驱动晶体管T1的输出电流，W和L分别为驱动晶体管T1沟道的宽度和长度，Cox为栅氧层单位面积电容，VGS为驱动晶体管T1的栅源极电压差，Vth为驱动晶体管T1的阈值电压。若存储电容Cst经过第一初始化晶体管T2向初始化信号线Vref的漏电越多，驱动晶体管T1的栅电压VG电压会越低，驱动晶体管T1的栅源极电压差VGS更负，则|VGS|更大，根据饱和区电流公式可知，驱动晶体管T1的输出电流Id会更大，发光元件D1的亮度会越高，就需要较高的黑态电压，才能关断驱动晶体管T1。而存储电容Cst经过第一初始化晶体管T2向初始化信号线Vref的漏电越少，驱动晶体管T1的栅电压VG电压会越高，驱动晶体管T1的栅源极电压差|VGS|会越小，根据饱和区电流公式可知，驱动晶体管T1的输出电流Id会更小，发光元件D1的亮度会越低，需要较低的黑态电压，就能关断驱动晶体管T1。
因此，在无效显示阶段，降低存储电容Cst经过关断的第一初始化晶体管T2向初始化信号线Vref的漏电，可以使得驱动晶体管T1的栅极电压较高，进而降低驱动晶体管T1的黑态电压。由于降低驱动晶体管T1的黑态电压，可以降低施加在驱动晶体管T1栅极的正向偏压或者负向偏压，从而降低半导体层与绝缘层间载流子被捕获或者释放，使得载流子被捕获的几率降低，能减少驱动晶体管T1阈值电压的漂移，改善显示面板的残影现象。
在无效显示阶段，减少像素电路1的发光元件D1的阳极经过关断的第二初始化晶体管T3至初始化信号线Vref的漏电，可以使得发光元件D1的阳极的电位较好的保持。发光元件D1的阳极经过第二初始化晶体管T3向初始化信号线Vref的漏电流越小，驱动晶体管T1需要输出的电流就越小，驱动晶体管T1的输出电流越小，发光元件D1的亮度会越低，需要较低的黑态电压，就能关断驱动晶体管T1。由于降低驱动晶体管T1的黑态电压，可以降低施加在驱动晶体管T1栅极的正向偏压或者负向偏压，进而降低半导体层与绝缘层间载流子被捕获或者释放，使得载流子被捕获的几率降低，从而减小驱动晶体管T1阈值电压的漂移，进一步改善显示面板的残影现象。
本实施例提供的显示面板通过设置初始化信号线传输的电压可调节，初始化信号线在有效显示阶段传输第一初始化电压，使像素电路得到复位，使得在初始化阶段后各像素电路的初始状态一致，由不同灰阶向同一灰阶切换时，像素电路可以产生相同的驱动电流，则发光元件的发光亮度基本一致；通过在无效显示阶段，设置初始化信号线传输电压较大的第二初始化电压，可以减少像素电路的存储电容的电压漏电至初始化信号线，并减少发光元件的阳极漏电至初始化信号线，可以使得驱动晶体管的栅极电压较高，降低驱动晶体管的黑态电压，进而减少驱动晶体管的阈值电压的漂移，从而改善显示面板的残影现象。
可选的，在上述实施例的基础上，结合图1至图3，本发明实施例提供的显示面板100的像素电路1可以包括第一初始化晶体管T2、驱动晶体管T1和存储电容Cst，存储电容Cst连接驱动晶体管T1的栅极，第一初始化晶体管T2的第一极连接驱动晶体管T1的栅极，第一初始化晶体管T2的第二极连接初始化信号线Vref，初始化信号线Vref被配置为在有效显示阶段向驱动晶体管T1的栅极传输第一初始化电压，并在无效显示阶段向第一初始化晶体管T2的第二极传输第二初始化电压。
具体的，像素电路1可以包括驱动发光元件D1发光的驱动晶体管T1，驱动晶体管T1通过控制流过发光元件D1的驱动电流来控制发光元件D1的发光亮度。驱动晶体管T1产生的驱动电流大小与驱动晶体管T1的栅源电压差相关，不同显示灰阶下，驱动晶体管T1的栅源电压差大小不同。初始化信号线Vref可以为像素电路1提供初始化信号。
在有效显示阶段，初始化信号线Vref通过第一初始化晶体管T2向驱动晶体管T1的栅极传输第一初始化电压，使得在有效显示阶段，驱动晶体管T1的栅极得到复位，进而可以使得在有效显示阶段后各像素电路1中驱动晶体管T1栅源电压差相等，使得各像素电路1中驱动晶体管T1的初始状态一致，可以实现对驱动晶体管T1的复位，驱动晶体管T1会恢复到相同的初始状态，进而使得灰阶切换过程中驱动晶体管T1内部的有源层、绝缘层、以及有源层和绝缘层界面处的载流子的捕获和释放程度趋于一致，使得由不同灰阶向同一灰阶切换时，驱动晶体管T1可以产生相同的驱动电流，则发光元件D1的发光亮度基本一致，进而减轻残影现象。
由于在像素电路工作过程中，存储电容Cst的电压会通过关断的第一初始化晶体管T2漏电至初始化信号线Vref，在无效显示阶段，初始化信号线Vref向第一初始化晶体管T2的第二极传输电压较大的第二初始化电压，由于第一初始化晶体管T2关断，使得第一初始化晶体管T2的第二极电压较高。由于存储电容Cst经过第一初始化晶体管T2的第二极向初始化信号线Vref的漏电越大，驱动晶体管T1的栅电压VG电压越低，驱动晶体管T1的栅源极电压差VGS更负，则|VGS|更大，根据饱和区电流公式可知，驱动晶体管T1的输出电流Id会更大，发光元件D1的亮度会越高，驱动晶体管T1就需要较高的黑态电压才能关断。而存储电容Cst经过第一初始化晶体管T2的第二极向初始化信号线Vref的漏电越小，驱动晶体管T1的栅电压VG电压会越高，驱动晶体管T1的栅源极电压差|VGS|也就越小，根据饱和区电流公式可知，驱动晶体管T1的输出电流Id会更小，发光元件D1的亮度会越低，驱动晶体管T1需要较低的黑态电压就能关断。因此，可以通过降低存储电容Cst经过第一初始化晶体管T2的第二极向初始化信号线Vref的漏电，来降低驱动晶体管T1的黑态电压。由于降低驱动晶体管T1的黑态电压可以降低施加在驱动晶体管T1的栅极的正向偏压或者负向偏压，进而降低半导体层与绝缘层间载流子被捕获或者释放，使得载流子被捕获的几率降低，从而减小驱动晶体管T1阈值电压的漂移，进一步改善显示面板的残影现象。
可选的，在上述实施例的基础上，结合图1至图3，本发明实施例提供的显示面板还可以包括与像素电路1连接的发光元件D1，像素电路1还包括第二初始化晶体管T3，第二初始化晶体管T3的第一极连接发光元件D1的阳极，第二初始化晶体管T3的第二极连接初始化信号线Vref；；初始化信号线Vref被配置为在有效显示阶段向发光元件D1的阳极传输第一初始化电压，并在无效显示阶段向第二初始化晶体管T3的第二极传输第二初始化电压。
具体的，在有效显示阶段，初始化信号线Vref通过第二初始化晶体管T3向发光元件D1的阳极传输第一初始化电压，使得在有效显示阶段，发光元件D1的阳极得到复位，进而可以使得在有效显示阶段后各像素电路1中发光元件D1的阳极电压相等，使得各像素电路1中发光元件D1的阳极的初始状态一致，可以实现对发光元件D1的阳极的复位，发光元件D1的阳极会恢复到相同的初始状态，使得由不同灰阶向同一灰阶切换时，发光元件D1的发光亮度基本一致，进而减轻残影现象。
由于在像素电路工作过程中，发光元件D1的阳极会通过第二初始化晶体管T3漏电至初始化信号线Vref。在无效显示阶段，向第二初始化晶体管T3的第二极传输电压较大的第二初始化电压，可以减少发光元件D1的阳极经第二初始化晶体管T3至初始化信号线Vref的漏电。发光元件D1的阳极经过第二初始化晶体管T3向初始化信号线Vref的漏电流越小，驱动晶体管T1需要输出的电流就越小。驱动晶体管T1的输出电流越小，发光元件D1的亮度会越低，需要较低的黑态电压，就能关断驱动晶体管T1。由于降低驱动晶体管T1的黑态电压，可以降低施加在驱动晶体管T1的栅极的正向偏压或者负向偏压，进而降低半导体层与绝缘层间载流子被捕获或者释放，使得载流子被捕获的几率降低，从而减小驱动晶体管T1阈值电压的漂移，进一步改善显示面板的残影现象。
可选的，图4是本发明实施例提供的另一种像素电路的结构示意图。在上述实施例的基础上，结合图1，图3和图4，本发明实施例提供的显示面板100还可以包括与像素电路1连接的发光元件D1，像素电路1包括第一初始化晶体管T2、第二初始化晶体管T3、驱动晶体管T1和存储电容Cst，存储电容Cst连接驱动晶体管T1的栅极，第一初始化晶体管T2的第一极连接驱动晶体管T1的栅极，第一初始化晶体管T2的第二极连接初始化信号线Vref，初始化信号线Vref作为第一初始化信号线Vref1，第一初始化信号线Vref1被配置为在有效显示阶段向驱动晶体管T1的栅极传输第一初始化电压，并在无效显示阶段向第一初始化晶体管T2的第二极传输第二初始化电压；显示面板100还包括第二初始化信号线Vref2；第二初始化晶体管T3的第一极连接发光元件D1的阳极，第二初始化晶体管T3的第二极连接第二初始化信号线Vref2；第二初始化信号线Vref2被配置为在有效显示阶段向发光元件D1的阳极传输第三初始化电压，并在无效显示阶段向第二初始化晶体管T3的第二极传输第四初始化电压，其中，第四初始化电压大于第三初始化电压。
具体的，在有效显示阶段，第一初始化信号线Vref1通过第一初始化晶体管T2向驱动晶体管T1的栅极传输第一初始化电压，第二初始化信号线Vref2通过第二初始化晶体管T3向发光元件D1的阳极传输第三初始化电压，使得在有效显示阶段，驱动晶体管T1的栅极和发光元件D1的阳极均得到复位，进而可以使得在有效显示阶段后各像素电路1中驱动晶体管T1栅源电压差相等，使得各像素电路1中驱动晶体管T1的初始状态一致，可以实现对驱动晶体管T1的复位，驱动晶体管T1会恢复到相同的初始状态，使得由不同灰阶向同一灰阶切换时，驱动晶体管T1可以产生相同的驱动电流，则发光元件D1的发光亮度基本一致，进而减轻残影现象。需要说明的是，第一初始化电压与第三初始化电压可以根据需要设置为相等或不相等，在此不作限定。
在无效显示阶段，第一初始化信号线Vref1向第一初始化晶体管T2的第二极传输电压较大的第二初始化电压，由于第一初始化晶体管T2关断，使得第一初始化晶体管T2的第二极电压较高，可以减少存储电容Cst的电压通过第一初始化晶体管T2漏电至第一初始化信号线Vref1。由于存储电容Cst经过第一初始化晶体管T2向第一初始化信号线Vref1的漏电越小，驱动晶体管T1的栅极电压会越高，驱动晶体管T1的栅源极电压差也就越小，根据饱和区电流公式可知，驱动晶体管T1的输出电流会更小，发光元件D1的亮度会更低，需要较低的黑态电压，就能关断驱动晶体管T1。因此，可以通过降低存储电容Cst经过第一初始化晶体管T2向第一初始化信号线Vref1的漏电，来提高驱动晶体管T1的栅极电压，降低驱动晶体管T1的输出电流，进而降低驱动晶体管T1的黑态电压。
在无效显示阶段，通过设置第二初始化信号线Vref2向第二初始化晶体管T3的第二极传输电压较大的第四初始化电压，可以减少发光元件D1的阳极经第二初始化晶体管T3至第二初始化信号线Vref2的漏电。由于发光元件D1的阳极经过第二初始化晶体管T3向第二初始化信号线Vref2的漏电越小，驱动晶体管T1需要输出的电流就越小，发光元件D1的亮度会越低，需要较低的黑态电压，就能关断驱动晶体管T1。因此，可以通过降低发光元件D1的阳极经第二初始化晶体管T3至第二初始化信号线Vref2的漏电，来减小驱动晶体管T1输出的电流，进而降低驱动晶体管T1的黑态电压。
在无效显示阶段，设置第一初始化信号线Vref1向第一初始化晶体管T2的第二极传输电压较大的第二初始化电压，并设置第二初始化信号线Vref2向第二初始化晶体管T3的第二极传输电压较大的第四初始化电压，使得第一初始化晶体管T2的第二极电压较高，可以减少存储电容Cst经过第一初始化晶体管T2向第一初始化信号线Vref1的漏电，并使得第二初始化晶体管T3的第二极电压较高，减小发光元件D1的阳极经过第二初始化晶体管T3向第二初始化信号线Vref2的漏电，降低了驱动晶体管T1的输出电流，从而降低驱动晶体管T1的黑态电压，进而降低驱动晶体管T1的阈值电压的漂移，进一步改善显示面板的残影现象。需要说明的是，第一初始化电压与第三初始化电压可以根据需要设置为相等或不相等；第二初始化电压与第四初始化电压可以根据需要设置为相等或不相等，在此不作限定。
可选的，图5是本发明实施例提供的一种显示面板的刷新频率的时序图。在上述实施例的基础上，结合图1，图2和图5，第一刷新频率10大于第二刷新频率20；在第二刷新频率20下，初始化信号线Vref被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，第二初始化电压大于第一初始化电压。
具体的，图6是本发明实施例提供的一种显示面板的不同刷新频率下有效显示阶段与无效显示阶段的显示行数示意图。结合图1至图3，图5和图6，显示面板在有效显示阶段，TE信号的电压为低电平电压，对应图6中有效显示阶段。在无效显示阶段，TE信号的电压为高电平电压，对应图6中VFP和VBP。TE信号的无效显示阶段包括VFP和VBP，可以根据有效显示阶段每像素行对应的时间，将无效显示阶段计算为虚拟的行数，则TE信号的无效显示阶段对应的行数包括VFP的行数和VBP的行数之和。参见图6，不同刷新频率下，有效显示阶段的行数相同，在无效显示阶段，刷新频率较低的第二刷新频率20对应的无效显示阶段的行数比第一刷新频率10对应的无效显示阶段的行数多。示例性的，显示装置的有效显示阶段的行数可以为2340行，第一刷新频率10对应的无效显示阶段的行数可以为60行，其中VBP的行数与VFP的行数之和为60行，第一刷新频率10对应的无效显示阶段的行数与有效显示阶段的行数之和为2400行。第二刷新频率20对应的无效显示阶段的行数可以为1260行，其中VBP的行数与VFP的行数之和为1260行，第二刷新频率20对应的无效显示阶段的行数与有效显示阶段的行数之和为3600行。
示例性的，第一刷新频率10可以为90HZ，第二刷新频率20可以为60HZ，因此，每行时间为：1/60/3600＝1/90/2400＝4.63us。由于频率较低的第二刷新频率20的无效显示阶段的行数更多，在无效显示阶段，频率较低的第二刷新频率20下，存储电容Cst的电压以及发光元件D1的阳极向初始化信号线Vref的漏电时间更长。在刷新频率较低的第二刷新频率20下，由于漏电时间越长，驱动晶体管T1的栅极电压越低，根据饱和区电流公式可知，驱动晶体管T1的栅极电压越低，驱动晶体管T1的输出电流越大，发光元件D1的亮度越高，如果需要关断驱动晶体管T1，就需要更大的黑态电压，才能使发光元件D1达到黑态。
因此，在刷新频率较低的第二刷新频率20下，初始化信号线Vref在无效显示阶段传输电压较大的第二初始化电压，可以在频率较低的第二刷新频率20下，降低存储电容Cst的电压通过第一初始化晶体管T2的漏电，并降低发光元件D1的阳极通过第二初始化晶体管T3的漏电，使得驱动晶体管T1栅极的电压较高，可以在低刷新频率下，使得驱动晶体管T1的输出电流较小，发光元件D1的亮度较低，如果需要关断驱动晶体管T1，就需要较小的黑态电压，从而降低了驱动晶体管T1的黑态电压。由于较低的驱动晶体管T1的黑态电压可以降低施加在驱动晶体管T1栅极的正向偏压或者负向偏压，进而降低半导体层与绝缘层间载流子被捕获或者释放，使得载流子被捕获的几率降低，从而降低驱动晶体管阈值电压的漂移，进一步改善低刷新频率下显示面板的残影现象。
可选的，在上述实施例的基础上，结合图1，图2和图5，在第一刷新频率10下，第二初始化信号线Vref2被配置为在有效显示阶段向发光元件D1的阳极传输第五初始化电压；在第二刷新频率20下，第二初始化信号线Vref2被配置为在有效显示阶段向发光元件D1的阳极传输第六初始化电压；其中，第一刷新频率10大于第二刷新频率20；第六初始化电压小于第五初始化电压。
具体的，相同显示亮度下，不同刷新率下对应流过发光元件D1的电流相同，当显示黑画面时，发光元件D1的阳极通过第二初始化晶体管T3漏电至初始化信号线Vref。在无效显示阶段，由于在刷新频率较高的第一刷新频率10下，第二初始化晶体管T3所在的支路的分流较大，在刷新频率较低的第二刷新频率20下，第二初始化晶体管T3所在的支路的分流较小。第二扫描信号线Scan2向第二初始化晶体管T3的控制端传输电压信号，初始化信号线Vref与第二初始化晶体管T3的第二极连接。在刷新频率较低的第二刷新频率20下，初始化信号线Vref向第二初始化晶体管T3的第二极传输电压较低的第六初始化电压，可以增大发光元件D1的阳极经第二初始化晶体管T3向初始化信号线Vref的漏电，保证流过Vref的电流更大，使得第一电源信号线ELVDD的电流增大，进而减小驱动晶体管T1的关断电压，从而改善显示面板在刷新率较低时的残影现象。
可选的，在上述实施例的基础上，结合图1，图4和图5，本发明实施例提供的显示面板100还可以包括与像素电路1连接的发光元件D1，像素电路1包括第一初始化晶体管T2、第二初始化晶体管T3、驱动晶体管T1和存储电容Cst，存储电容Cst连接驱动晶体管T1的栅极，第一初始化晶体管T2的第一极连接驱动晶体管T1的栅极，第一初始化晶体管T2的第二极连接初始化信号线Vref，初始化信号线Vref作为第一初始化信号线Vref1，第一初始化信号线Vref1被配置为在有效显示阶段向驱动晶体管T1的栅极传输第一初始化电压；显示面板100还包括第二初始化信号线Vref2；第二初始化晶体管T3的第一极连接发光元件D1的阳极，第二初始化晶体管T3的第二极连接第二初始化信号线Vref2；在第一刷新频率10下，第二初始化信号线Vref2被配置为在有效显示阶段向发光元件D1的阳极传输第五初始化电压；在第二刷新频率20下，第二初始化信号线Vref2被配置为在有效显示阶段向发光元件D1的阳极传输第六初始化电压；其中，第一刷新频率10大于第二刷新频率20；第六初始化电压小于第五初始化电压。
具体的，由于当显示黑画面时，发光元件D1的阳极通过第二初始化晶体管T3漏电至第二初始化信号线Vref2。在刷新频率较高的第一刷新频率10下，第二初始化晶体管T3所在的支路的分流较大，在刷新频率较低的第二刷新频率20下，第二初始化晶体管T3所在的支路的分流较小。第二扫描信号线Scan2向第二初始化晶体管T3的控制端传输电压信号，第二初始化信号线Vref2与第二初始化晶体管T3的源极连接，可以通过设置第二初始化信号线Vref2在刷新频率较低的第二刷新频率20下传输电压较低的第六初始化电压，第一初始化信号线Vref1传输的初始化电压信号可以保持不变。在刷新频率较低的第二刷新频率20下，第二初始化信号线Vref2向第二初始化晶体管T3的第二极传输电压较低的第六初始化电压，可以增大发光元件D1的阳极经第二初始化晶体管T3向第二初始化信号线Vref2的漏电，第一电源信号线ELVDD的电流增大，驱动晶体管T1的关断电压减小，进一步改善显示面板的残影现象。
另一方面，在刷新频率较低的第二刷新频率20下，在通过第二初始化信号线Vref2向第二初始化晶体管T3所在的支路传输电压较低的第六初始化电压时，第一初始化信号线Vref1在无效显示阶段传输的第二初始化电压信号可以保持不变，保证存储电容Cst的电压通过第一初始化晶体管T2至第一初始化信号线Vref1的漏电较小，进一步改善显示面板的显示效果。
可选的，在上述实施例的基础上，继续参见图4，本发明实施例提供的显示面板还包括数据信号线Vdata；数据信号线Vdata被配置为在第一刷新频率10下传输的黑态电压与在第二刷新频率20下传输的黑态电压不同。
具体的，由于在刷新频率较高的第一刷新频率10下，漏电时间较短，需要的黑态电压较低，这样设置使得在刷新频率较高的第一刷新频率10下，数据信号线Vdata传输的黑态电压较低，避免造成不必要的显示效果浪费。由于刷新频率较低的第二刷新频率20下，漏电时间较长，需要的黑态电压较高，在刷新频率较低的第二刷新频率20下，数据信号线Vdata传输的黑态电压较高，改善显示面板的显示效果。可以根据显示面板的刷新频率调整数据信号线Vdata传输的黑态电压，改善显示面板的显示效果。由于第一刷新频率10大于第二刷新频率20，在第一刷新频率10下的漏电小于在第二刷新频率20下的漏电，数据信号线Vdata可以被配置为在刷新频率较高的第一刷新频率10下传输的黑态电压小于在刷新频率较低的第二刷新频率20下传输的黑态电压，进一步改善显示面板的残影现象。
可选的，图7是本发明实施例提供的一种显示面板的剖面示意图。在上述实施例的基础上，参见图7，本发明实施例提供的显示面板包括衬底701、位于衬底701上的半导体层702、绝缘层703以及栅极层704；半导体层702、绝缘层703、栅极层704以及源/漏电极层(未示出)形成像素电路1中的晶体管；对半导体层702和绝缘层703进行退火处理，并采用臭氧离子轰击经退火处理后的半导体层，使得半导体层702与绝缘层703贴合的表面致密性好，提高半导体层702与绝缘层703贴合的表面的平整度。
具体的，这样设置可以减少半导体层702与绝缘层703贴合的表面的缺陷，由于晶体管的迟滞电压ΔVhysteresis＝ΔQ/Ci，其中，ΔQ是陷阱电荷，Ci是绝缘层703的电容，可知，ΔQ减小，Ci增加可以减小晶体管的迟滞效应，通过改善半导体层702与绝缘层703的接触的表面的缺陷，可以减少陷阱电荷ΔQ，从而减少迟滞效应，改善残影现象。半导体层702可以包括沟道区71、源区72和漏区73。
可选的，在上述实施例的基础上，本发明实施例提供的显示面板的驱动方法，包括：
步骤一、初始化信号线为像素电路提供初始化信号，并在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
本实施例提供的显示面板的驱动方法，通过初始化信号线为像素电路提供初始化信号，由于初始化信号线传输的电压可调节，初始化信号线在有效显示阶段传输第一初始化电压，使像素电路得到复位，使得在初始化阶段后各像素电路的初始状态一致，由不同灰阶向同一灰阶切换时，像素电路可以产生相同的驱动电流，则发光元件的发光亮度基本一致；通过在无效显示阶段，设置初始化信号线传输电压较大的第二初始化电压，可以减少像素电路的存储电容的电压漏电至初始化信号线，并减少发光元件的阳极漏电至初始化信号线，可以使得驱动晶体管的栅极电压较高，降低驱动晶体管的黑态电压，进而减少驱动晶体管的阈值电压的漂移，从而改善显示面板的残影现象。
本发明实施例提供一种显示面板的制备方法。在上述实施例的基础上，本发明实施例提供的显示面板的制备方法，包括：
步骤一、在衬底上制备像素电路和初始化信号线；
其中，像素电路与初始化信号线连接；初始化信号线用于为像素电路提供初始化信号；初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；第二初始化电压大于第一初始化电压；有效显示阶段包括显示画面的时间段，无效显示阶段包括相邻显示画面之间的间隔时间段。
本实施例提供的显示面板的制备方法，在衬底上制备像素电路和初始化信号线，通过设置像素电路与初始化信号线连接；初始化信号线用于为像素电路提供初始化信号；初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；使得在有效显示阶段，像素电路得到复位，进而可以使得在有效显示阶段后各像素电路的初始状态一致，使得由不同灰阶向同一灰阶切换时，像素电路可以产生相同的驱动电流，则发光元件的发光亮度基本一致；通过在无效显示阶段，设置初始化信号线传输电压较大的第二初始化电压，可以减少像素电路的存储电容的电压漏电至初始化信号线，并减少发光元件的阳极漏电至初始化信号线，可以使得驱动晶体管的栅极电压较高，降低驱动晶体管的黑态电压，进而减少驱动晶体管的阈值电压的漂移，从而改善显示面板的残影现象。
可选的，像素电路可以包括晶体管；晶体管可以包括依次层叠设置的半导体层、绝缘层以及栅极层；
形成像素电路中的晶体管的制备方法包括：
步骤一、在衬底上依次层叠设置半导体层、绝缘层以及栅极层；
步骤二、对半导体层和绝缘层进行退火处理，并采用臭氧离子轰击经退火处理后的半导体层。
具体的，由于陷阱电荷ΔQ的大小随退火温度的升高而降低，对半导体层和绝缘层进行退火处理，250℃以上退火可减少氧空位，可以改善半导体层及半导体层与绝缘层贴合的界面的质量，使得绝缘层的缺陷减少，绝缘层与半导体层结合更致密；另外在半导体层溅射成膜后，进行臭氧离子轰击，使得半导体层更平整，从而使得半导体层与绝缘层结合更致密，减少半导体层与绝缘层接触面之间的缺陷，使得晶体管内部的有源层、绝缘层、以及有源层和绝缘层界面处的载流子的捕获和释放容易，避免长时间施加正压或者负压，导致阈值电压正偏或负偏，减少晶体管的阈值电压漂移，进而减轻残影现象。
需要说明的是，像素电路中的晶体管可以包括驱动晶体管T1、第一初始化晶体管T2、第二初始化晶体管T3、第三晶体管T4、第四晶体管T5、第五晶体管T6以及第六晶体管T7中的一个或多个，在此不作任何限定。
图8是本发明实施例提供的一种显示装置的结构示意图。在上述实施例的基础上，参见图8，本发明实施例提供的显示装置200包括上述任意实施例提出的显示面板100，具有上述实施例提供的显示面板100的有益效果，在此不再赘述。显示装置200可以包括手机、平板电脑以及可穿戴设备等移动终端。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种显示面板，其特征在于，包括：
像素电路以及与所述像素电路连接的初始化信号线；所述初始化信号线用于为所述像素电路提供初始化信号；所述初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；其中，所述第二初始化电压大于所述第一初始化电压；所述有效显示阶段包括显示画面的时间段，所述无效显示阶段包括相邻显示画面之间的间隔时间段；
所述显示面板还包括：与所述像素电路连接的发光元件，
所述像素电路包括：第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，所述存储电容连接所述驱动晶体管的栅极，所述第一初始化晶体管的第一极连接所述驱动晶体管的栅极，所述第一初始化晶体管的第二极连接所述初始化信号线，
所述初始化信号线作为第一初始化信号线，所述第一初始化信号线被配置为在有效显示阶段向所述驱动晶体管的栅极传输第一初始化电压；
所述显示面板还包括第二初始化信号线；所述第二初始化晶体管的第一极连接所述发光元件的阳极，所述第二初始化晶体管的第二极连接所述第二初始化信号线；
在第一刷新频率下，所述第二初始化信号线被配置为在有效显示阶段向所述发光元件的阳极传输第五初始化电压；在第二刷新频率下，所述第二初始化信号线被配置为在有效显示阶段向所述发光元件的阳极传输第六初始化电压；其中，所述第一刷新频率大于所述第二刷新频率；所述第六初始化电压小于所述第五初始化电压。
2.根据权利要求1所述显示面板，其特征在于，所述像素电路包括：第一初始化晶体管、驱动晶体管和存储电容，所述存储电容连接所述驱动晶体管的栅极，所述第一初始化晶体管的第一极连接所述驱动晶体管的栅极，所述第一初始化晶体管的第二极连接所述初始化信号线，
所述初始化信号线被配置为在有效显示阶段向所述驱动晶体管的栅极传输第一初始化电压，并在无效显示阶段向所述第一初始化晶体管的所述第二极传输第二初始化电压。
3.根据权利要求1所述显示面板，其特征在于，所述显示面板还包括：与所述像素电路连接的发光元件，所述像素电路还包括第二初始化晶体管，所述第二初始化晶体管的第一极连接所述发光元件的阳极，所述第二初始化晶体管的第二极连接所述初始化信号线；
所述初始化信号线被配置为在有效显示阶段向所述发光元件的阳极传输第一初始化电压，并在无效显示阶段向所述第二初始化晶体管的所述第二极传输第二初始化电压。
4.根据权利要求1所述显示面板，其特征在于，所述显示面板还包括：与所述像素电路连接的发光元件，
所述像素电路包括：第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，所述存储电容连接所述驱动晶体管的栅极，所述第一初始化晶体管的第一极连接所述驱动晶体管的栅极，所述第一初始化晶体管的第二极连接所述初始化信号线，
所述初始化信号线作为第一初始化信号线，所述第一初始化信号线被配置为在有效显示阶段向所述驱动晶体管的栅极传输第一初始化电压，并在无效显示阶段向所述第一初始化晶体管的所述第二极传输第二初始化电压；
所述显示面板还包括第二初始化信号线；所述第二初始化晶体管的第一极连接所述发光元件的阳极，所述第二初始化晶体管的第二极连接所述第二初始化信号线；
所述第二初始化信号线被配置为在有效显示阶段向所述发光元件的阳极传输第三初始化电压，并在无效显示阶段向所述第二初始化晶体管的所述第二极传输第四初始化电压，其中，所述第四初始化电压大于所述第三初始化电压。
5.根据权利要求1所述显示面板，其特征在于，所述显示面板还包括数据信号线；
所述数据信号线被配置为在所述第一刷新频率下传输的黑态电压与在所述第二刷新频率下传输的黑态电压不同。
6.一种显示面板的驱动方法，其特征在于，包括：
初始化信号线为像素电路提供初始化信号；
所述初始化信号线在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；
其中，所述第二初始化电压大于所述第一初始化电压；所述有效显示阶段包括显示画面的时间段，所述无效显示阶段包括相邻显示画面之间的间隔时间段；所述初始化信号线包括第一初始化信号线和第二初始化信号线；
所述第一初始化信号线在有效显示阶段向驱动晶体管的栅极传输第一初始化电压；
在第一刷新频率下，所述第二初始化信号线在有效显示阶段向发光元件的阳极传输第五初始化电压；在第二刷新频率下，所述第二初始化信号线在有效显示阶段向所述发光元件的阳极传输第六初始化电压；所述第一刷新频率大于所述第二刷新频率；所述第六初始化电压小于所述第五初始化电压。
7.一种显示面板的制备方法，其特征在于，包括：
在衬底上制备像素电路和初始化信号线；
其中，所述像素电路与所述初始化信号线连接；所述初始化信号线用于为所述像素电路提供初始化信号；所述初始化信号线被配置为在有效显示阶段传输第一初始化电压，并在无效显示阶段传输第二初始化电压；所述第二初始化电压大于所述第一初始化电压；所述有效显示阶段包括显示画面的时间段，所述无效显示阶段包括相邻显示画面之间的间隔时间段；所述初始化信号线包括第一初始化信号线和第二初始化信号线；所述第一初始化信号线被配置为在有效显示阶段向驱动晶体管的栅极传输第一初始化电压；在第一刷新频率下，所述第二初始化信号线被配置为在有效显示阶段向发光元件的阳极传输第五初始化电压；在第二刷新频率下，所述第二初始化信号线被配置为在有效显示阶段向所述发光元件的阳极传输第六初始化电压；所述第一刷新频率大于所述第二刷新频率；所述第六初始化电压小于所述第五初始化电压。
8.根据权利要求7所述显示面板的制备方法，其特征在于，
所述像素电路包括晶体管；所述晶体管包括依次层叠设置的半导体层、绝缘层以及栅极层；
形成所述像素电路中的晶体管的制备方法包括：
在所述衬底上依次层叠设置半导体层、绝缘层以及栅极层；
对所述半导体层和所述绝缘层进行退火处理，并采用臭氧离子轰击经退火处理后的所述半导体层。
9.一种显示装置，其特征在于，包括：权利要求1-5任一所述显示面板。
CN202111164725.0A 2021-09-30 2021-09-30 显示面板、显示面板的驱动方法、制备方法及显示装置 Active CN113903286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111164725.0A CN113903286B (zh) 2021-09-30 2021-09-30 显示面板、显示面板的驱动方法、制备方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111164725.0A CN113903286B (zh) 2021-09-30 2021-09-30 显示面板、显示面板的驱动方法、制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN113903286A CN113903286A (zh) 2022-01-07
CN113903286B true CN113903286B (zh) 2024-04-23

Family

ID=79190060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164725.0A Active CN113903286B (zh) 2021-09-30 2021-09-30 显示面板、显示面板的驱动方法、制备方法及显示装置

Country Status (1)

Country Link
CN (1) CN113903286B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446238A (zh) * 2022-01-26 2022-05-06 合肥维信诺科技有限公司 像素驱动电路、驱动方法及显示装置
WO2023184279A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 显示装置及其驱动方法
CN114913816B (zh) * 2022-05-23 2023-10-03 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN116631327A (zh) * 2023-05-31 2023-08-22 京东方科技集团股份有限公司 一种像素驱动电路、显示面板以及电子设备
CN116682349A (zh) * 2023-06-25 2023-09-01 云谷（固安）科技有限公司 显示面板及其驱动方法、驱动装置
CN116798376B (zh) * 2023-08-02 2023-11-28 苏州华星光电技术有限公司 显示面板及其驱动方法
CN117809571A (zh) * 2023-12-22 2024-04-02 华为技术有限公司 一种显示驱动器、显示模组及电子设备
KR20250152741A (ko) * 2024-04-16 2025-10-24 삼성디스플레이 주식회사 표시 장치, 이를 이용한 표시 패널의 구동 방법 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942743A (zh) * 2019-12-26 2020-03-31 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置
CN111710296A (zh) * 2020-06-19 2020-09-25 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
US10878752B1 (en) * 2020-04-17 2020-12-29 Shanghai Tianma Am-Oled Co.,Ltd. Pixel driving circuit and driving method, and display device
CN112967653A (zh) * 2019-12-11 2021-06-15 厦门天马微电子有限公司 一种显示面板及显示装置
CN113436577A (zh) * 2021-06-22 2021-09-24 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102593537B1 (ko) * 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102731318B1 (ko) * 2019-08-16 2024-11-19 삼성디스플레이 주식회사 화소 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967653A (zh) * 2019-12-11 2021-06-15 厦门天马微电子有限公司 一种显示面板及显示装置
CN110942743A (zh) * 2019-12-26 2020-03-31 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置
US10878752B1 (en) * 2020-04-17 2020-12-29 Shanghai Tianma Am-Oled Co.,Ltd. Pixel driving circuit and driving method, and display device
CN111710296A (zh) * 2020-06-19 2020-09-25 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113436577A (zh) * 2021-06-22 2021-09-24 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN113903286A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
CN113903286B (zh) 显示面板、显示面板的驱动方法、制备方法及显示装置
US12260799B2 (en) Pixel circuit, driving method thereof and display device
US20220130311A1 (en) Driving method of a pixel circuit, display panel, and display device
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
US11227548B2 (en) Pixel circuit and display device
CN107799062B (zh) 一种像素电路及其驱动方法、显示装置
US10720105B2 (en) Display panel control device, display device, and method for driving display panel
CN115588397B (zh) 显示面板及其驱动方法、显示装置
CN104933993A (zh) 像素驱动电路及其驱动方法、显示装置
WO2025066638A1 (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2013021418A1 (ja) 表示装置
WO2022016722A1 (zh) 像素电路及其驱动方法
WO2020100616A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN114203109B (zh) 像素驱动电路及其补偿方法、显示面板
CN111243515A (zh) 像素电路、显示面板和像素电路的驱动方法
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN113066439A (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN114220388A (zh) 像素电路、像素驱动方法和显示装置
CN116863854A (zh) 显示面板和显示装置
CN118475972A (zh) 像素电路及其驱动方法、阵列基板、显示装置
US20090322722A1 (en) Display device, a method of driving the same, and electronic apparatus including the same
CN115035861A (zh) 像素电路及其驱动方法、显示面板
CN112581874B (zh) 显示面板、显示装置、显示控制方法、装置及终端设备
TWI872714B (zh) 驅動電路及顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant