[go: up one dir, main page]

CN113903268B - 显示装置 - Google Patents

显示装置

Info

Publication number
CN113903268B
CN113903268B CN202110759360.XA CN202110759360A CN113903268B CN 113903268 B CN113903268 B CN 113903268B CN 202110759360 A CN202110759360 A CN 202110759360A CN 113903268 B CN113903268 B CN 113903268B
Authority
CN
China
Prior art keywords
electrode
light
pixel
layer
color filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110759360.XA
Other languages
English (en)
Other versions
CN113903268A (zh
Inventor
朴鲁卿
金璟陪
李智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113903268A publication Critical patent/CN113903268A/zh
Application granted granted Critical
Publication of CN113903268B publication Critical patent/CN113903268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/285—Interference filters comprising deposited thin solid films
    • G02B5/286—Interference filters comprising deposited thin solid films having four or fewer layers, e.g. for achieving a colour effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10W90/00—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

提供了一种显示装置，显示装置可以包括：基底；至少一个像素，在基底上沿着第一方向被划分并且包括其中均设置有多个发光元件的第一发射区域、第二发射区域和第三发射区域；光阻挡图案，与第一发射区域至第三发射区域之间的区域对应；以及滤色器层，包括设置在第一发射区域中的第一滤色器图案、设置在第二发射区域中的第二滤色器图案和设置在第三发射区域中的第三滤色器图案。这里，像素可以包括在基底上并且与第一滤色器图案、第二滤色器图案和第三滤色器图案中的一个叠置的第一存储电容器、第二存储电容器和第三存储电容器。

Description

显示装置
本申请要求于2020年7月7日提交的第10-2020-0083754号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的一个或更多个实施例涉及一种显示装置。
背景技术
随着对显示信息的兴趣的增长以及对使用便携式信息介质的需求的增加，增加了对显示装置的需求(或期望)并且促进了其商业化。
发明内容
本公开的一个或更多个实施例涉及一种能够提高光输出效率的显示装置。
本公开的一个或更多个实施例可以提供了一种显示装置。显示装置可以包括：基底；至少一个像素，在基底上沿着第一方向被划分，所述至少一个像素包括第一发射区域、第二发射区域和第三发射区域，第一发射区域、第二发射区域和第三发射区域中的每个包括多个发光元件；光阻挡图案，与第一发射区域、第二发射区域和第三发射区域之间的区域对应；以及滤色器层，包括在第一发射区域中的第一滤色器图案、在第二发射区域中的第二滤色器图案和在第三发射区域中的第三滤色器图案。像素可以包括在基底上的第一存储电容器、第二存储电容器和第三存储电容器，第一存储电容器、第二存储电容器和第三存储电容器与第一滤色器图案、第二滤色器图案和第三滤色器图案中的一个叠置。
在本公开的一个或更多个实施例中，第一滤色器图案可以是红色滤色器，第二滤色器图案可以是绿色滤色器，并且第三滤色器图案可以是蓝色滤色器。
在本公开的一个或更多个实施例中，显示装置还可以包括：缓冲层，在基底上；以及第一绝缘层、第二绝缘层和第三绝缘层，顺序地在缓冲层上。这里，第一存储电容器、第二存储电容器和第三存储电容器中的每个可以包括下电极和上电极，下电极在第一绝缘层上，上电极通过在第二绝缘层上与下电极叠置。
在本公开的一个或更多个实施例中，像素可以包括：第一子像素，包括第一存储电容器和电连接到第一存储电容器的至少一个晶体管；第二子像素，包括第二存储电容器和电连接到第二存储电容器的至少一个晶体管；以及第三子像素，包括第三存储电容器和电连接到第三存储电容器的至少一个晶体管。
在本公开的一个或更多个实施例中，包括像素的像素区域可以沿着与第一方向不同的第二方向被划分为包括第一子像素的第一子像素区域、包括第二子像素的第二子像素区域和包括第三子像素的第三子像素区域。
在本公开的一个或更多个实施例中，第一存储电容器可以与第一子像素区域对应，第二存储电容器可以与第二子像素区域对应，并且第三存储电容器可以与第三子像素区域对应。
在本公开的一个或更多个实施例中，像素还可以包括：第一数据线、第二数据线、第三数据线和第1-1电力线，在第二方向上延伸并且设置在与第二滤色器图案对应的基底上；以及第2-1电力线和初始化电力线，在第二方向上延伸并且设置在与第三滤色器图案对应的基底上。
在本公开的一个或更多个实施例中，第一数据线、第二数据线、第三数据线、第1-1电力线、第2-1电力线和初始化电力线可以设置在缓冲层上。
在本公开的一个或更多个实施例中，像素还可以包括：底部金属层，与第一存储电容器、第二存储电容器和第三存储电容器中的每个叠置。这里，底部金属层可以与其中设置有第一数据线、第二数据线、第三数据线、第1-1电力线、第2-1电力线和初始化电力线的层在同一层上。
在本公开的一个或更多个实施例中，像素还可以包括：第1-2电力线和第2-2电力线，在第一方向上延伸并且在第二绝缘层上彼此间隔开。这里，第1-2电力线可以电连接到第1-1电力线，并且第2-2电力线可以电连接到第2-1电力线。
在本公开的一个或更多个实施例中，像素还可以包括：第一电极、第二电极、第三电极和第四电极，在第三绝缘层上，并且被定位为与第一发射区域、第二发射区域和第三发射区域中的每个对应。这里，第一电极、第二电极、第三电极和第四电极可以在第一方向上彼此间隔开。
在本公开的一个或更多个实施例中，在第一发射区域、第二发射区域和第三发射区域中的每个中，第一电极可以电连接到第2-2电力线。在第一发射区域中，第三电极可以电连接到第二存储电容器。在第二发射区域中，第三电极可以电连接到第三存储电容器。在第三发射区域中，第三电极可以电连接到第一存储电容器。
在本公开的一个或更多个实施例中，所述多个发光元件可以包括：多个第一发光元件，在第一电极与第二电极之间，并且电连接到第一电极和第二电极；以及多个第二发光元件，在第三电极与第四电极之间，并且电连接到第三电极和第四电极。
在本公开的一个或更多个实施例中，像素还可以包括：第一接触电极，在第一电极上，以使第一电极电连接到所述多个第一发光元件中的每个的第一端；中间电极，在相应的第二电极和第四电极上，以使所述多个第一发光元件中的每个的第二端电连接到所述多个第二发光元件中的每个的第一端；以及第二接触电极，在第三电极上，以使第三电极电连接到所述多个第二发光元件中的每个的第二端。
在本公开的一个或更多个实施例中，第一接触电极、中间电极和第二接触电极可以彼此间隔开。
在本公开的一个或更多个实施例中，所述多个第二发光元件可以在第三电极与第四电极之间彼此并联结合，以形成第一串联组，并且所述多个第一发光元件可以在第一电极与第二电极之间彼此并联结合，以形成第二串联组。这里，第三电极可以是阳极电极，并且第一电极可以是阴极电极。
在本公开的一个或更多个实施例中，像素还可以包括堤，所述堤包括：第一开口孔，与第一发射区域、第二发射区域和第三发射区域中的每个对应；以及第二开口孔和第三开口孔，与所述第一开口孔间隔开。这里，光阻挡图案可以在堤上。
在本公开的一个或更多个实施例中，堤的与第一发射区域对应的第一开口孔、堤的与第二发射区域对应的第一开口孔和堤的与第三发射区域对应的第一开口孔可以具有相同的尺寸。
在本公开的一个或更多个实施例中，光阻挡图案可以包括第一开口、第二开口和第三开口，第一开口与第一滤色器图案对应，第二开口与第二滤色器图案对应，第三开口与第三滤色器图案对应。这里，第一开口的尺寸可以与第二开口的尺寸和第三开口的尺寸不同。
在本公开的一个或更多个实施例中，第一开口的尺寸可以比第二开口和第三开口中的每个的尺寸大。此外，第一滤色器图案的尺寸可以比第二滤色器图案的尺寸和第三滤色器图案的尺寸大。
在本公开的一个或更多个实施例中，显示装置还可以包括：颜色转换层，在像素与滤色器层之间。
在本公开的一个或更多个实施例中，颜色转换层可以包括：第一颜色转换层，与第一滤色器图案对应，以将从所述多个发光元件发射的光转换为第一颜色的光；第二颜色转换层，与第二滤色器图案对应，以将从所述多个发光元件发射的光转换为第二颜色的光；以及第三颜色转换层，与第三滤色器图案对应以将从所述多个发光元件发射的光转换为第三颜色的光，或者透射发射的光而不改变颜色。
附图说明
附图与说明书一起示出了本公开的主题的实施例，并且与描述一起用于解释本公开的主体的实施例的原理。
图1是示意性地示出根据本公开的一个或更多个实施例的发光元件的透视图。
图2是图1的发光元件的剖视图。
图3示出了根据本公开的一个或更多个实施例的显示装置，具体地，图3是其中图1和图2中所示的发光元件用作光源的显示装置的示意性平面图。
图4是示出根据一个或更多个实施例的包括在图3中所示的像素中的组件之间的电连接关系的电路图。
图5是示意性地示出图3中所示的像素中的一个的平面图。
图6是示意性地示出包括在图5的显示装置中的像素电路层的示例的平面图。
图7是示意性地示出包括在图5的显示装置中的显示元件层的示例的平面图。
图8是示意性地示出包括在图5的显示装置中的滤色器层和光阻挡图案的示例的平面图。
图9是仅示意性地示出图7中的第一区域A1的平面图。
图10是沿着图9中的线V-V’截取的剖视图。
图11和图12是沿着图9中的线VI-VI’截取的剖视图。
图13和图14是沿着图5中的线I-I’截取的示意性剖视图。
图15是沿着图5中的线II-II’截取的示意性剖视图。
图16是沿着图5中的线III-III’截取的示意性剖视图。
图17是沿着图5中的线IV-IV’截取的示意性剖视图。
具体实施方式
由于本公开允许各种变化和许多实施例，所以将在附图中示出具体实施例并且在书面描述中对具体实施例进行更详细描述。然而，这不意图将本公开限制为实践的具体模式，并且将理解的是，不脱离本公开的精神和技术范围的所有改变、等同物和替代物包括在本公开中。
贯穿公开，同样的附图标记贯穿本公开的各个附图和实施例表示同样的部件。为了清楚的说明，可以夸大附图中的元件的尺寸。将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的精神和范围的情况下，下面讨论的第一元件可以被称为第二元件。类似的，第二元件也可以被称为第一元件。在本公开中，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包括”、“包含”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当诸如层、膜、区域或板的第一部件在第二部件上时，第一部件不仅可以直接在所述第二部件上(它们之间没有任何中间部件)，而且它们之间可以插入第三部件。另外，当表示诸如层、膜、区域或板的第一部件形成在第二部件上时，所述第二部件的其上形成有第一部件的表面不限于所述第二部件的上表面，而且可以包括所述第二部件的诸如侧表面或下表面的其他表面。当诸如层、膜、区域或板的第一部件在第二部件下时，第一部件不仅可以直接在所述第二部件下(它们之间没有任何中间部件)，而且它们之间可以插入第三部件。
在本说明书中，当表述为第一组件可操作地或可通讯地与第二组件结合/可操作地或可通讯地结合到第二组件，或者第一组件连接到第二组件时，所述第一组件应当被理解为直接结合到所述第二组件，或者被理解为经由第三组件结合到第二组件。相反，当表述为第一组件直接与第二组件结合/结合到第二组件，或者直接连接到第二组件时，可以被理解为在它们之间不存在中间组件。
术语“和/或”包括可以由相关元件限定的一种或更多种组合。当诸如“……中的至少一个(种/者)”、“……中的一个”和“选自……”的表述位于一列元件之后时，修饰整列元件而不修饰所述列中的个别元件。此外，当描述本公开的实施例时，“可以”的使用表示“本公开的一个或更多个实施例”。
如在这里使用的，术语“使用”和其变形可以被认为分别与术语“利用”和其变形同义。
另外，术语“基本上”、“大约(约)”和类似术语被用作近似术语而不是用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
此外，在这里记载的任何数值范围意图包括包含在记载的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括在记载的最小值1.0与记载的最大值10.0之间(并包括记载的最小值1.0和记载的最大值10.0)的全部子范围，即，具有大于或等于1.0的最小值和小于或等于10.0的最大值的全部子范围，诸如以2.4至7.6为例。在这里记载的任何最大数值限制意图包括其中包含的所有较低数值限制，而在本说明书中记载的任何最小数值限制意图包括其中包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利，以明确地记载包含在在这里明确记载的范围内的任何子范围。
在下文中，将参照附图更详细地描述本公开的示例实施例和使本领域技术人员容易理解本公开的内容所需的其他事项。
图1是示意性地示出根据本公开的一个或更多个实施例的发光元件的透视图，图2是图1的发光元件的剖视图。
在本公开的一个或更多个实施例中，发光元件的类型(例如，种类)和/或形状不限于图1和图2中所示的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于其间的有源层12。例如，发光元件LD可以实现为其中第一半导体层11、有源层12和第二半导体层13顺序堆叠的发光堆叠体。
发光元件LD可以以在一个方向上延伸的形状设置。如果发光元件LD延伸所沿的方向是纵向方向，则沿着延伸方向，发光元件LD可以包括第一端(或下端)和第二端(或上端)。第一半导体层11和第二半导体层13中的任何一个可以在发光元件LD的第一端(或下端)上，第一半导体层11和第二半导体层13中的另一个可以在发光元件LD的第二端(或上端)上。例如，第一半导体层11可以在发光元件LD的第一端(或下端)上，第二半导体层13可以在发光元件LD的第二端(或上端)上。
发光元件LD可以以各种合适的形状中的任何一种设置。例如，发光元件LD可以具有在纵向方向上延伸的杆状形状或棒状形状(例如，具有大于1的纵横比)。在本公开的一个或更多个实施例中，发光元件LD在纵向方向上的长度L可以比其直径D(或横剖面的宽度)大。这种发光元件LD可以包括以具有与例如微米级尺寸至纳米级尺寸对应的直径D和/或长度L的超小型尺寸制造的无机发光二极管(LED)。
可以适当地改变发光元件LD的尺寸，以便满足其中应用有发光元件LD的照明装置或自发射显示装置的要求(或设计要求)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括诸如InAlGaN、GaN、AlGaN、InGaN、AlN和/或InN的半导体材料中的任何半导体材料，并且可以是掺杂有诸如Si、Ge和/或Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成第一半导体层11的材料不限于此，并且各种其他合适的材料可以形成第一半导体层11。在本公开的一个或更多个实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度L的方向，第一半导体层11可以包括与有源层12接触(例如，物理接触)的上表面和暴露在外侧的下表面。第一半导体层11的下表面可以是发光元件LD的第一端(或下端)。
有源层12可以在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，当有源层12形成为具有多量子阱结构时，有源层12可以通过周期性且重复地将阻挡层、应变增强层和阱层堆叠为单个单元来形成。因为应变增强层具有比阻挡层小的晶格常数，所以它可以增强施加到阱层的应变(例如，压缩应变)。然而，有源层12的结构不限于上述实施例。
有源层12可以发射具有波长在400nm至900nm的范围内的光，并且可以使用双异质结构。在本公开的一个或更多个实施例中，掺杂有导电掺杂剂的覆盖层可以沿着发光元件LD的长度L的方向可选地形成在有源层12上和/或下方。例如，覆盖层可以形成为AlGaN层和/或InAlGaN层。根据一个或更多个实施例，可以使用诸如AlGaN和/或InAlGaN等的材料来形成有源层12，各种其他合适的材料可以形成有源层12。有源层12可以包括与第一半导体层11接触(例如，物理接触)的第一表面和与第二半导体层13接触(例如，物理接触)的第二表面。
当将预定(或设定)电压或更高电压的电场施加到发光元件LD的相对两端时，电子-空穴对在有源层12中结合，由此发光元件LD发射光。使用该原理控制发光元件LD的发射，由此发光元件LD可以用作诸如显示装置的像素等的各种合适的发光器件的光源(或发光源)。
第二半导体层13可以在有源层12的第二表面上，并且可以包括具有与第一半导体层11的类型(或种类)不同的类型(或种类)的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg等的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此，并且各种其他合适的材料可以形成第二半导体层13。在本公开的一个或更多个实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度L的方向，第二半导体层13可以包括与有源层12的第二表面接触(例如，物理接触)的下表面和暴露在外侧的上表面。这里，第二半导体层13的上表面可以是发光元件LD的第二端(或上端)。
在本公开的一个或更多个实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L的方向上具有不同的厚度。例如，沿着发光元件LD的长度L的方向，第一半导体层11可以具有比第二半导体层13的厚度相对大的厚度。因此，发光元件LD的有源层12可以被定位为比第一半导体层11的下表面靠近第二半导体层13的上表面。
尽管第一半导体层11和第二半导体层13中的每个被示出为包括单个层，但是本公开不限于此。在本公开的一个或更多个实施例中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括一个或更多个层(例如，覆盖层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是充当用于通过在具有不同晶格结构的半导体层之间来减小晶格常数差的缓冲器的应变弛豫层。TSBR层可以由诸如p-GaInP、p-AlInP和/或p-AlGaInP等的p型半导体层形成，但是本公开不限于此。
根据一个或更多个实施例，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括在第二半导体层13上的附加电极(在下文中称为“第一附加电极”)。此外，根据一个或更多个实施例，发光元件LD还可以包括在第一半导体层11的第一端上的另一附加电极(在下文中称为“第二附加电极”)。
在一个或更多个实施例中，第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是本公开不限于此。根据一个或更多个实施例，第一附加电极和第二附加电极可以是肖特基(Schottky)接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括不透明金属，所述不透明金属单独使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)以及其氧化物或合金中的一种，或者使用其组合，但是本公开不限于此。根据一个或更多个实施例，第一附加电极和第二附加电极可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，发光元件LD中产生的光穿过第一附加电极和第二附加电极中的每个，从而发射到发光元件LD外侧。根据一个或更多个实施例，当发光元件LD中产生的光通过除发光元件LD的相对两端之外的区域发射到发光元件LD外侧而不穿过第一附加电极和第二附加电极时，第一附加电极和第二附加电极可以包括不透明金属。
在本公开的一个或更多个实施例中，发光元件LD还可以包括绝缘层14。然而，根据一个或更多个实施例，可以省略绝缘层14，或者绝缘层14被可以被设置为覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可以防止或减少否则当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触(例如，物理接触)时可能导致的短路。此外，绝缘层14使发光元件LD的表面上的缺陷的发生最小化或减少发光元件LD的表面上的缺陷的发生，从而改善发光元件LD的寿命和光输出效率。此外，当多个发光元件LD彼此靠近时，绝缘层14可以防止或减少否则可能在发光元件LD之间发生的不期望的短路。如果有源层12包括能够防止或减少短路的外部导电材料，则绝缘层14是可选的(例如，可以省略绝缘层14)。
绝缘层14可以被设置为完全包围包括第一半导体层11、有源层12和第二半导体层13的发光堆叠体的外周表面(例如，外圆周表面)。
在上述实施例中，绝缘层14已经被描述为具有完全包围第一半导体层11、有源层12和第二半导体层13中的每个的外周表面(例如，外圆周表面)的形状，但是本公开不限于此。根据一个或更多个实施例，当发光元件LD包括第一附加电极时，绝缘层14可以完全包围第一半导体层11、有源层12、第二半导体层13和第一附加电极中的每个的外周表面(例如，外圆周表面)。根据一个或更多个实施例，绝缘层14可以不包围第一附加电极的外周表面(例如，外圆周表面)，或者可以仅包围第一附加电极的外周表面(例如，外圆周表面)的一部分，而不包围其剩余部分。此外，根据一个或更多个实施例，当第一附加电极在发光元件LD的第二端(或上端)上时并且当第二附加电极在发光元件LD的第一端(或下端)上时，绝缘层14可以允许第一附加电极和第二附加电极中的每个的至少一部分暴露。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和二氧化钛(TiO2)等的组中的一种或更多种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性质的各种合适的材料作为绝缘层14的材料。绝缘层14可以以单层膜的形式或以包括至少两个膜的多层膜的形式设置。
根据一个或更多个实施例，发光元件LD可以被实现为具有核-壳结构的发光图案。在这种情况下，上述第一半导体层11可以位于发光元件LD的核处(例如，在其中心处)，有源层12可以以包围第一半导体层11的外周表面(例如，外圆周表面)的形状设置和/或形成，第二半导体层13可以以包围有源层12的形状设置和/或形成。在一个或更多个实施例中，发光元件LD还可以包括包围第二半导体层13的至少一侧的附加电极。根据一个或更多个实施例，发光元件LD还可以包括绝缘层14，绝缘层14包括透明绝缘材料并且设置在具有核-壳结构的发光图案的外周表面(例如，外圆周表面)上。可以使用生长方法制造被实现为具有核-壳结构的发光图案的发光元件LD。
上述发光元件LD可以用作各种合适的显示装置的发光源。发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD与液体溶液(或溶剂)混合并被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，可以对发光元件LD中的每个执行表面处理，使得发光元件LD被基本上均匀地喷射(或分布)，而不是在溶液中不均匀地聚集。
包括上述发光元件LD的发光单元(或发光器件)可以用在诸如显示装置等的需要光源的各种合适种类的电子装置中。例如，当多个发光元件LD在显示面板的每个像素的像素区域中时，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD还可以用在诸如照明装置等的需要光源的其他类型(或种类)的电子装置中。
图3示出了根据本公开的一个或更多个实施例的显示装置，具体地，图3是其中图1和图2中所示的发光元件用作光源的显示装置的示意性平面图。
在图3中，为了方便，聚焦于其中显示图像的显示区域DA简要地示出了显示装置的结构。
参照图1至图3，根据本公开的一个或更多个实施例的显示装置可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的多个像素PXL、设置在基底SUB上并且被构造为驱动像素PXL的驱动器以及被构造为将像素PXL结合到驱动器的线组件。
当显示装置是诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机和/或可穿戴设备等的其中显示表面应用于其至少一个表面的电子装置时，本公开可以应用于其。
根据驱动发光元件LD的方法，显示装置可以被分类为无源矩阵型(或种类)显示装置和有源矩阵型(或种类)显示装置。例如，当显示装置被实现为有源矩阵型(或种类)时，像素PXL中的每个可以包括被构造为控制供应到发光元件LD的电流的量的驱动晶体管、被构造为向驱动晶体管传输数据信号的开关晶体管等。
显示装置可以以各种合适的形状中的任何形状来设置。例如，显示装置可以以具有两对平行边的矩形板形状设置，但是本公开不限于此。当显示装置以矩形板形状设置时，可以将任何一对边设置为比另一对边长。为了方便，示出了其中显示装置具有拥有一对长边和一对短边的矩形形状的情况。此外，长边延伸所沿的方向被表示为第二方向DR2，短边延伸所沿的方向被表示为第一方向DR1，并且与长边延伸所沿的方向和短边延伸所沿的方向垂直的方向被表示为第三方向DR3。在以矩形板形状设置的显示装置中，单条长边和单条短边彼此接触(例如，物理接触)(或彼此相遇)的角部可以具有圆形(或倒角)的形状。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置有被构造为显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及被构造为将像素PXL连接到驱动器的线组件的一部分的区域。为了方便，在图3中仅示出单个像素PXL，但是多个像素PXL可以设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以包围显示区域DA的外围(或边缘)。在非显示区域NDA中，可以设置连接到像素PXL的线组件以及连接到线组件并被构造为驱动像素PXL的驱动器。
线组件可以将驱动器电连接到像素PXL。线组件可以是连接到像素PXL中的每个并被构造为向像素PXL提供信号的信号线，并且可以是例如连接到扫描线、数据线和/或发射控制线等的扇出线。在一个或更多个实施例中，线组件可以是连接到像素PXL中的每个的信号线，以实时补偿像素PXL的电特性的变化，并且可以是例如连接到控制线和/或感测线等的扇出线。
基底SUB可以通过包括透明绝缘材料来透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB上的区域可以被设置为显示区域DA，使得像素PXL设置在其中，基底SUB上的剩余区域可以被设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和在显示区域DA周围(或与显示区域DA相邻)的非显示区域NDA，显示区域DA包括其中设置有各个像素PXL的像素区域。
像素PXL中的每个可以设置在基底SUB上的显示区域DA内侧。在本公开的一个或更多个实施例中，像素PXL可以布置在显示区域DA中，以便具有条纹布置结构或布置结构或图案(是三星显示有限公司(SamsungDisplay Co.,Ltd.)所拥有的注册商标)，但是本公开不限于此。
每个像素PXL可以包括响应于扫描信号和与其对应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可以具有范围从纳米级到微米级的小尺寸，并且可以并联结合到与其相邻的发光元件，但是本公开不限于此。发光元件LD可以构成每个像素PXL的光源。
每个像素PXL可以包括响应于预定(或设定)信号(例如，扫描信号和数据信号)和/或预定(或设定)电力(例如，第一驱动电力和第二驱动电力)而被驱动的至少一个光源(例如，图1中所示的发光元件LD)。然而，在本公开的一个或更多个实施例中，可以用作每个像素PXL的光源的发光元件LD不限于此。
驱动器通过线组件向每个像素PXL提供预定(或设定)信号和预定(或设定)电力，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。
图4是示出根据一个或更多个实施例的包括在图3中所示的像素中的组件之间的电连接关系的电路图。
例如，图4示出了根据一个或更多个实施例的能够应用于有源型(或种类)显示装置的像素PXL中所包括的组件之间的电连接关系。然而，包括在能够应用于本公开的一个或更多个实施例的像素PXL中的组件不限于此。
在图4中，将不仅包括图3中所示的像素中的每个中所包括的组件而且还包括其中设置有组件的区域的部分称为像素PXL。
参照图1至图4，单个像素(在下文中称为“像素”)PXL可以包括被构造为生成具有与数据信号对应的亮度的光的发光单元EMU。此外，像素PXL还可以可选地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，当像素PXL位于显示区域DA的第i行(i为自然数)第j列(j为自然数)时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。此外，像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上述像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第二晶体管(开关晶体管)T2的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是彼此不同的端子，例如，当第一端子是漏电极时，第二端子可以是源电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。
当从第i扫描线Si供应能够使第二晶体管T2导通的电压的扫描信号时，第二晶体管T2导通，从而将第j数据线Dj电结合到第一节点N1。这里，对应帧的数据信号供应到第j数据线Dj，由此数据信号传输到第一节点N1。存储电容器Cst被充入有传输到第一节点N1的数据信号。
第一晶体管(驱动晶体管)T1的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
第三晶体管T3可以连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以连接到第一晶体管T1的连接到第一电极EL1的第二端子，并且第三晶体管T3的第二端子可以连接到第j感测线SENj。第三晶体管T3的栅电极可以连接到第i控制线CLi。第三晶体管T3响应于在预定的感测时段期间供应到第i控制线CLi的栅极导通电压的控制信号而导通，从而将第j感测线SENj电结合到第一晶体管T1。
感测时段可以是其中提取显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的时段。
存储电容器Cst的第一电极可以连接到第一驱动电源VDD，并且其第二电极可以连接到第一节点N1。存储电容器Cst被充入有与供应到第一节点N1的数据信号对应的电压，并且可以保持该电压直到下一帧的数据信号被供应。
发光单元EMU可以包括在第一电力线PL1与第二电力线PL2之间彼此并联结合的多个发光元件LD，第一驱动电源VDD的电压通过第一电力线PL1施加，第二驱动电源VSS的电压通过第二电力线PL2施加。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极(或“第一对准电极”)EL1、通过第二电力线PL2连接到第二驱动电源VSS的第二电极(或“第二对准电极”)EL2以及在第一电极EL1与第二电极EL2之间在同一方向上彼此并联结合的多个发光元件LD。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的第一端和通过第二电极EL2连接到第二驱动电源VSS的第二端。第一驱动电源VDD和第二驱动电源VSS可以具有彼此不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。这里，在像素PXL的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
如上所述，在第一电极EL1与第二电极EL2之间在同一方向(例如，正向方向)上彼此并联结合的各个发光元件LD可以构造各个有效(或正向偏置)光源，不同电位的电压分别供应到第一电极EL1和第二电极EL2。这些有效(或正向偏置)光源被收集，从而构造像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧时段期间，像素电路PXC可以向发光单元EMU供应与对应帧的数据的灰度值对应的驱动电流。供应到发光单元EMU的驱动电流可以被划分，以便在各个发光元件LD中流动。因此，各个发光元件LD发射具有与在其中流动的电流对应的亮度的光，由此发光单元EMU可以发射具有与驱动电流对应的亮度的光。
根据一个或更多个实施例，除了构造相应的有效(或正向偏置)光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr或反向偏置发光元件LDr)。该反向发光元件LDr与构造的有效(例如，正向偏置)光源的发光元件LD一起在第一电极EL1与第二电极EL2之间并联结合，但是可以在第一电极EL1与第二电极EL2之间相对于发光元件LD在反向方向上结合。即使在第一电极EL1与第二电极EL2之间施加预定(或设定)驱动电压(例如，正向驱动电压)，反向发光元件LDr也保持非使能状态，并且电流可以基本上不在反向发光元件LDr中流动。
每个发光单元EMU可以被构造为包括至少一个串联组，所述至少一个串联组包括彼此并联结合的多个发光元件LD。例如，如图4中所示，发光单元EMU可以形成为具有串联/并联混合结构。
发光单元EMU可以包括在第一驱动电源VDD与第二驱动电源VSS之间顺序地连接的第一串联组SET1和第二串联组SET2。第一串联组SET1可以包括构造为对应串联组的一对电极的两个电极EL1与CTE1以及在两个电极EL1与CTE1之间在同一方向上彼此并联结合的多个发光元件LD，第二串联组SET2可以包括构造为对应串联组的一对电极的两个电极CTE2与EL2以及在两个电极CTE2与EL2之间在同一方向上彼此并联结合的多个发光元件LD。
第一串联组SET1可以包括第一电极EL1和第一中间电极CTE1，并且可以包括连接在第一电极EL1与第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联组SET1可以包括在第一电极EL1与第一中间电极CTE1之间相对于第一发光元件LD1在反向方向上结合的反向发光元件LDr。
第二串联组SET2可以包括第二中间电极CTE2和第二电极EL2，并且可以包括在第二中间电极CTE2与第二电极EL2之间连接的至少一个第二发光元件LD2。此外，第二串联组SET2可以包括在第二中间电极CTE2与第二电极EL2之间相对于第二发光元件LD2在反向方向上结合的反向发光元件LDr。
第一串联组SET1的第一中间电极CTE1和第二串联组SET2的第二中间电极CTE2被设置为单个主体，从而彼此连接。例如，第一中间电极CTE1和第二中间电极CTE2可以形成将相邻的第一串联组SET1和第二串联组SET2彼此电连接的中间电极CTE。当第一中间电极CTE1和第二中间电极CTE2被设置为单个主体时，第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同部分。
在上述实施例中，第一串联组SET1的第一电极EL1可以是每个像素PXL的发光单元EMU的阳极电极，第二串联组SET2的第二电极EL2可以是发光单元EMU的阴极电极。
图4示出了其中第一晶体管T1至第三晶体管T3中的全部是N型晶体管的一个或更多个实施例，但是本公开不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，图4示出了发光单元EMU连接在像素电路PXC与第二驱动电源VSS之间的一个或更多个实施例，但是发光单元EMU可以可选地连接在第一驱动电源VDD与像素电路PXC之间。
像素电路PXC的结构可以被不同地适当地修改。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件)以及其他电路元件(诸如用于升高第一节点N1的电压的升压电容器等)。
能够应用于本公开的像素PXL的结构不限于图4中所示的实施例，像素PXL可以具有各种合适的结构中的任何结构。例如，每个像素PXL可以以无源型(或种类)发光显示器件等构造。在这种情况下，省略了像素电路PXC，并且包括在发光单元EMU中的发光元件LD的相对两端可以直接连接到第i扫描线Si、第j数据线Dj、通过其施加第一驱动电源VDD的电压的第一电力线PL1、通过其施加第二驱动电源VSS的电压的第二电力线PL2和/或预定(或特定)控制线。
图5是示意性地示出图3中所示的像素中的一个的平面图。
在本公开的一个或更多个实施例中，为了便于描述，平面中的横向方向(或水平方向)被表示为第一方向DR1，平面中的纵向方向(或竖直方向)被表示为第二方向DR2，剖面中的基底SUB的厚度方向被表示为第三方向DR3。参照图1至图5，每个像素PXL可以包括第一子像素SPXL1至第三子像素SPXL3。其中设置有每个像素PXL的像素区域PXA可以包括其中设置有第一子像素SPXL1的第一子像素区域SPXA1、其中设置有第二子像素SPXL2的第二子像素区域SPXA2以及其中设置有第三子像素SPXL3的第三子像素区域SPXA3。
第一子像素区域SPXA1、第二子像素区域SPXA2和第三子像素区域SPXA3可以在像素区域PXA中沿着第二方向DR2顺序地设置。
可以沿着与第二方向DR2不同的方向(例如，沿着与第二方向DR2交叉的第一方向DR1)将像素区域PXA划分为第一区域A1、第二区域A2和第三区域A3。
第一区域A1可以包括其中发射光的第一发射区域EMA1以及与第一发射区域EMA1相邻(或包围第一发射区域EMA1的外围)的外围区域(例如，非发射区域NEMA)。
第二区域A2可以包括其中发射光的第二发射区域EMA2以及与第二发射区域EMA2相邻(或包围第二发射区域EMA2的外围)的外围区域(例如，非发射区域NEMA)。
第三区域A3可以包括其中发射光的第三发射区域EMA3以及与第三发射区域EMA3相邻(或包围第三发射区域EMA3的外围)的外围区域(例如，非发射区域NEMA)。
在第一发射区域EMA1至第三发射区域EMA3中的每个中，可以设置发光元件LD和电连接到发光元件LD的连接电极(例如，第一接触电极CNE1和第二接触电极CNE2以及包括第一中间电极CTE1和第二中间电极CTE2的中间电极CTE)。
在本公开的一个或更多个实施例中，第一发射区域EMA1可以是第二子像素SPXL2的发射区域，第二发射区域EMA2可以是第三子像素SPXL3的发射区域，第三发射区域EMA3可以是第一子像素SPXL1的发射区域。在这种情况下，第一发射区域EMA1中的发光元件LD可以通过与其对应的第一接触孔CNT1和第二接触孔CNT2电连接到第二子像素SPXL2的一些组件。第二发射区域EMA2中的发光元件LD可以通过与其对应的第一接触孔CNT1和第二接触孔CNT2电连接到第三子像素SPXL3的一些组件。第三发射区域EMA3中的发光元件LD可以通过与其对应的第一接触孔CNT1和第二接触孔CNT2电连接到第一子像素SPXL1的一些组件。
在本公开的一个或更多个实施例中，当第一子像素SPXL1至第三子像素SPXL3中的每个包括如图4中所示被划分为两个串联组的发光元件LD时，第一发射区域EMA1至第三发射区域EMA3中的每个可以包括两个串联组中的每个中的发光元件LD和连接到发光元件LD的电极。例如，第一子像素SPXL1至第三子像素SPXL3中的每个的发射区域可以包括相应的第一串联组和第二串联组中的多个发光元件LD以及连接到发光元件LD的多个电极。在这种情况下，第一串联组中的至少一个发光元件LD和第二串联组中的至少一个发光元件LD可以彼此串联结合。
下面将参照图6至图12更详细地描述包括第一子像素SPXL1至第三子像素SPXL3的每个像素PXL的结构。
除了上述第一发射区域EMA1至第三发射区域EMA3之外，每个像素PXL的像素区域PXA的剩余区域可以是非发射区域NEMA。堤BNK可以在非发射区域NEMA中。
堤BNK是用于限定(或划分)对应的像素PXL的像素区域PXA或发射区域以及与对应的像素PXL相邻的像素PXL的结构，并且可以是例如像素限定层。在本公开的一个或更多个实施例中，堤BNK可以是用于限定对应的像素PXL的第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3的结构。堤BNK可以位于第一发射区域EMA1至第三发射区域EMA3之间的区域中，并且位于第一发射区域EMA1至第三发射区域EMA3外侧。
堤BNK可以是用于限定每个发射区域的坝结构，在将发光元件LD供应到每个像素PXL的工艺中发光元件LD将被供应到每个发射区域。例如，第一发射区域EMA1至第三发射区域EMA3通过堤BNK而分离，由此可以将包括期望量和/或类型(或种类)的发光元件的混合物(例如，墨水)供应到第一发射区域EMA1至第三发射区域EMA3中的每个。
这样的堤BNK可以包括至少一种光阻挡材料和/或反射材料，从而防止或减少光在每个子像素和与其相邻的子像素之间泄漏的漏光缺陷。根据一个或更多个实施例，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂和/或聚酰亚胺树脂等，但是本公开不限于此。根据一个或更多个实施例，为了进一步提高从每个像素PXL发射的光的效率，可以在堤BNK上单独设置和/或形成反射材料层。
堤BNK可以在第一区域A1至第三区域A3中的每个中包括暴露位于堤BNK下面的组件的多个开口孔。第一发射区域EMA1至第三发射区域EMA3可以由堤BNK的开口孔限定。例如，第一发射区域EMA1可以由堤BNK在第一区域A1中的多个开口孔之中的具有最大面积的开口孔限定。第二发射区域EMA2可以由堤BNK在第二区域A2中的多个开口孔之中的具有最大面积的开口孔限定。第三发射区域EMA3可以由堤BNK在第三区域A3中的多个开口孔之中的具有最大面积的开口孔限定。
如上所述，堤BNK在第一发射区域EMA1至第三发射区域EMA3之间的非发射区域NEMA中，由此可以在第一区域A1至第三区域A3中的每个中设定发光元件LD将要被供应(或插入)到其的区域。那么发光元件LD可以仅供应到供应区域，由此可以提高材料效率。此外，可以防止或减少在发光元件LD被供应到除了供应区域之外的区域时可能发生的缺陷，并且可以增加每个发射区域中可以用作有效(例如，正向偏置)光源的发光元件LD的数量。例如，在向每个像素PXL供应发光元件LD的步骤，可以防止或减少向不期望区域供应发光元件LD，并且可以向第一发射区域EMA1至第三发射区域EMA3中的每个有效地(或适当地)供应发光元件LD。因此，防止了发光元件LD被不必要地浪费，并且可以降低显示装置的制造成本。
光阻挡图案LBP和滤色器CF可以位于每个像素PXL上方。
光阻挡图案LBP可以设置在每个像素PXL的像素区域PXA中，以便覆盖第一发射区域EMA1至第三发射区域EMA3的外围区域，外围区域包括像素PXL的第一发射区域EMA1至第三发射区域EMA3之间的非发射区域NEMA。
光阻挡图案LBP可以被设置为在第一发射区域EMA1至第三发射区域EMA3的外围区域中与堤BNK对应，同时包围发光元件LD。
光阻挡图案LBP可以在第一发射区域EMA1至第三发射区域EMA3中的每个上方包括均具有敞开的部分的多个开口。例如，光阻挡图案LBP可以是其中开口分别与第一发射区域EMA1至第三发射区域EMA3对应并且其中除了开口之外的剩余区域由光阻挡材料等形成的黑色矩阵图案。
上述光阻挡图案LBP可以设置在每个像素PXL的堤BNK上，并且可以包括用于防止(或减少)漏光缺陷的光阻挡材料，光因该漏光缺陷而在第一发射区域EMA1至第三发射区域EMA3中的每个和与其相邻的发射区域之间泄漏。此外，光阻挡图案LBP可以防止(或减少)从彼此相邻的各个像素PXL发射的光的颜色的混合。
根据一个或更多个实施例，光阻挡图案LBP包括至少一种光阻挡材料和/或反射材料，由此从第一发射区域EMA1至第三发射区域EMA3中的每个中的发光元件LD发射的光可以在显示装置的图像显示方向上行进。因此，可以提高发光元件LD的光输出效率。
在第一发射区域EMA1至第三发射区域EMA3上方，可以设置与旨在从对应发射区域发射的光的颜色对应的预定(或设定)颜色的滤色器。根据本公开的一个或更多个实施例，预定(或设定)颜色的滤色器图案可以在与光阻挡图案LBP的相应开口对应的第一发射区域EMA1至第三发射区域EMA3上方。例如，在每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个上方，可以设置与其对应的滤色器图案。
在本公开的一个或更多个实施例中，滤色器可以包括第一滤色器图案CF1、第二滤色器图案CF2和第三滤色器图案CF3。
第一滤色器图案CF1、第二滤色器图案CF2和第三滤色器图案CF3中的每个可以与同其相邻的滤色器图案分离且光阻挡图案LBP在它们之间。例如，第一滤色器图案CF1可以与第二滤色器图案CF2分离且光阻挡图案LBP在第一滤色器图案CF1和第二滤色器图案CF2之间，第二滤色器图案CF2可以与第三滤色器图案CF3分离且光阻挡图案LBP在第二滤色器图案CF2和第三滤色器图案CF3之间。
下面将与第一子像素SPXL1至第三子像素SPXL3的结构一起更详细地描述光阻挡图案LBP和滤色器CF。
图6是示意性地示出包括在图5的显示装置中的像素电路层的示例的平面图。图7是示意性地示出包括在图5的显示装置中的显示元件层的示例的平面图。图8是示意性地示出包括在图5的显示装置中的滤色器层和光阻挡图案的示例的平面图。图9是仅示意性地示出图7的第一区域的平面图。图10是沿着图9的线V-V’截取的剖视图，图11和图12是沿着图9的线VI-VI’截取的剖视图。
图7至图12示出了其中每个像素PXL的第一发射区域EMA1至第三发射区域EMA3包括呈两个串联组的发光元件LD的一个或更多个实施例。然而，本公开不限于此，根据一个或更多个实施例，第一发射区域EMA1至第三发射区域EMA3中的每个中的串联组的数量可以不同地改变。
图10至图12通过以每个电极被示出为单层电极并且每个绝缘层被示出为由单层形成的绝缘层的方式简化单个像素PXL来示出了该单个像素PXL，但是本公开不限于此。
在本公开的一个或更多个实施例中，两个组件之间的“连接”可以用作包括电连接和物理连接两者。
此外，在本发明的一个或更多个实施例中，当组件被描述为“形成和/或设置在同一层上”时，这可以指组件在同一工艺中形成(例如，在制造工艺的同一步骤期间形成)，而当组件被描述为“形成和/或设置在不同层上”时，这可以指组件在不同工艺中形成(例如，在制造工艺的不同步骤期间)。
参照图1至图12，每个像素PXL可以包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3。
其中在每个像素PXL的像素区域PXA中设置有第一子像素SPXL1的区域可以是第一子像素区域SPXA1，在像素区域PXA中其中设置有第二子像素SPXL2的区域可以是第二子像素区域SPXA2，在像素区域PXA中其中设置有第三子像素SPXL3的区域可以是第三子像素区域SPXA3。
在一个或更多个实施例中，其中设置有每个像素PXL的像素区域PXA可以包括沿着第一方向DR1分离的第一区域A1、第二区域A2和第三区域A3。
在本公开的一个或更多个实施例中，第一子像素SPXL1可以是蓝色像素，第二子像素SPXL2可以是红色像素，第三子像素SPXL3可以是绿色像素。第一子像素SPXL1的发射区域可以是第三区域A3的第三发射区域EMA3，第二子像素SPXL2的发射区域可以是第一区域A1的第一发射区域EMA1，第三子像素SPXL3的发射区域可以是第二区域A2的第二发射区域EMA2。
每个像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
基底SUB可以通过包括透明绝缘材料来透射光。基底SUB可以是刚性基底或柔性基底。
刚性基底可以是例如玻璃基底、石英基底、玻璃陶瓷基底和晶体玻璃基底中的一种。
柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯基醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在制造显示装置的工艺中，可以期望施用到基底SUB的材料对高处理温度具有抗性(或耐热性)。
多个绝缘层和多个导电层可以在基底SUB上。例如，绝缘层可以包括顺序地设置在基底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV以及第一绝缘层INS1至第三绝缘层INS3。导电层可以设置和/或形成在上述绝缘层之间。例如，导电层可以包括设置在基底SUB上的第一导电层、设置在栅极绝缘层GI上的第二导电层、设置在层间绝缘层ILD上的第三导电层、设置在钝化层PSV上的第四导电层以及设置在第二绝缘层INS2上的第五导电层。然而，设置在基底SUB上的绝缘层和导电层不限于上述实施例，根据一个或更多个实施例，除了所述绝缘层和所述导电层之外，可以在基底SUB上设置其他绝缘层和/或其他导电层。
电连接到每个像素PXL的线组件可以位于基底SUB上。线组件可以包括被构造为将预定(或设定)信号(或者预定或设定电压)传输到每个像素PXL的多条信号线。信号线可以包括扫描线Si、数据线D1至D3、控制线CLi、第一电力线PL1、第二电力线PL2以及初始化电力线IPL。
扫描线Si可以在第一方向DR1上延伸。扫描信号可以施加到扫描线Si。扫描线Si可以是参照图4描述的第i扫描线Si。扫描线Si可以是设置在层间绝缘层ILD上的第三导电层。第三导电层可以是由选自包括铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金的组的单一材料或材料的混合物形成的单层，或者可以是作为具有低电阻的材料以降低布线电阻的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)和/或银(Ag)的双层结构或多层结构。
层间绝缘层ILD可以是包括无机材料的无机绝缘层。例如，层间绝缘层ILD可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。然而，层间绝缘层ILD的材料不限于上述实施例。根据一个或更多个实施例，层间绝缘层ILD可以由包括有机材料的有机绝缘层形成。层间绝缘层ILD可以被设置为单层，但是可以可选地设置为具有两层或更多层的多层结构。
数据线D1至D3沿着第一方向DR1彼此间隔开，并且可以包括在与第一方向DR1不同的方向上(例如，在与第一方向DR1交叉的第二方向DR2上)延伸的第一数据线D1、第二数据线D2和第三数据线D3。可以向第一数据线D1至第三数据线D3中的每个施加与其对应的数据信号。第一数据线D1至第三数据线D3中的每个可以是参照图4描述的第j数据线Dj。第一数据线D1可以电连接到第一子像素SPXL1的第二晶体管T2，第二数据线D2可以电连接到第二子像素SPXL2的第二晶体管T2，第三数据线D3可以电连接到第三子像素SPXL3的第二晶体管T2。第一数据线D1至第三数据线D3可以是设置在基底SUB上的第一导电层。第一导电层可以包括与第三导电层相同的材料，或者可以包括从作为用于形成第三导电层的材料而例示的材料之中选择的一种或更多种材料。
控制线CLi可以在与扫描线Si间隔开的同时沿着第一方向DR1延伸。控制信号可以施加到控制线CLi。控制线CLi可以是参照图4描述的第i控制线CLi。控制线CLi可以与扫描线Si设置和/或形成在同一层上。例如，控制线CLi可以是设置在层间绝缘层ILD上的第三导电层。
第一驱动电源VDD的电压可以施加到第一电力线PL1。第一电力线PL1可以是参照图4描述的第一电力线PL1。第一电力线PL1可以包括第1a电力线PL1a和第1b电力线PL1b。
第1a电力线PL1a可以沿着第二方向DR2延伸。第1a电力线PL1a可以是设置和/或形成在基底SUB上的第一导电层。第1a电力线PL1a可以与第一数据线D1至第三数据线D3设置在同一层上，并且可以在平面图中与第一数据线D1至第三数据线D3间隔开。
第1b电力线PL1b可以沿着第一方向DR1延伸。第1b电力线PL1b可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第1b电力线PL1b可以与控制线CLi设置在同一层上，并且可以在平面图中与控制线CLi间隔开。
第1a电力线PL1a和第1b电力线PL1b可以通过与其对应的接触孔CH彼此电连接。例如，第1a电力线PL1a和第1b电力线PL1b可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH彼此电连接。包括彼此电连接的第1a电力线PL1a和第1b电力线PL1b的第一电力线PL1可以具有网格结构。
第二驱动电源VSS的电压可以施加到第二电力线PL2。第二电力线PL2可以是参照图4描述的第二电力线PL2。第二电力线PL2可以包括第2a电力线PL2a和第2b电力线PL2b。
第2a电力线PL2a可以沿着第二方向DR2延伸。第2a电力线PL2a可以是设置和/或形成在基底SUB上的第一导电层。第2a电力线PL2a可以与第一数据线D1至第三数据线D3以及第1a电力线PL1a设置在同一层上，并且可以在平面图中与第一数据线D1至第三数据线D3以及第1a电力线PL1a间隔开。
第2b电力线PL2b可以沿着第一方向DR1延伸。第2b电力线PL2b可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第2b电力线PL2b可以与扫描线Si设置在同一层上，并且可以在平面图中与扫描线Si间隔开。
第2a电力线PL2a和第2b电力线PL2b可以通过与其对应的接触孔CH彼此电连接。例如，第2a电力线PL2a和第2b电力线PL2b可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH彼此电连接。包括彼此电连接的第2a电力线PL2a和第2b电力线PL2b的第二电力线PL2可以具有网格结构。
初始化电力线IPL可以在第二方向DR2上延伸，并且可以在第2a电力线PL2a与第1a电力线PL1a之间。初始化电力线IPL可以是参照图4描述的第j感测线SENj。初始化电力线IPL可以通过第七连接线CNL7电连接到第一子像素区域SPXA1至第三子像素区域SPXA3中的每个中的一些组件(例如，第三晶体管T3)。初始化电源的电压可以施加到初始化电力线IPL。初始化电力线IPL可以是设置在基底SUB上的第一导电层。初始化电力线IPL可以与第一数据线D1至第三数据线D3以及第1a电力线PL1a和第2a电力线PL2a设置和/或形成在同一层上。
第七连接线CNL7可以在第二方向DR2上延伸，并且可以在平面图中与初始化电力线IPL叠置。第七连接线CNL7可以通过与其对应的接触孔CH电连接到初始化电力线IPL。例如，第七连接线CNL7可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的至少两个接触孔CH电连接到初始化电力线IPL。在一个或更多个实施例中，第七连接线CNL7可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的对应的接触孔CH电连接到第一子像素SPXL1至第三子像素SPXL3中的每个中的第三晶体管T3。例如，第七连接线CNL7可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第一子像素SPXL1的第三晶体管T3，可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二子像素SPXL2的第三晶体管T3，可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第三子像素SPXL3的第三晶体管T3。
上述第一电力线PL1和第二电力线PL2以及初始化电力线IPL可以是针对第一子像素区域SPXA1至第三子像素区域SPXA3共同设置的公共组件。
第一子像素SPXL1至第三子像素SPXL3中的每个可以包括包含像素电路PXC的像素电路层PCL。
第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以具有彼此相似或相同的结构。在下文中，为了方便，将描述第一子像素SPXL1至第三子像素SPXL3之中的第一子像素SPXL1作为其代表，并且将简要地描述第二子像素SPXL2和第三子像素SPXL3。
第一子像素SPXL1可以包括像素电路层PCL，像素电路层PCL设置在基底SUB上并且包括像素电路PXC。
像素电路层PCL可以包括缓冲层BFL、像素电路PXC及钝化层PSV。
缓冲层BFL可以设置在第一导电层上，并且可以防止杂质扩散到像素电路PXC中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。缓冲层BFL可以被设置为单层，但是可以被设置为具有两层或更多层的多层结构。当缓冲层BFL被设置为多层结构时，其中的各个层可以由相同的材料或不同的材料形成。根据基底SUB的材料和/或工艺条件等，可以省略缓冲层BFL。
像素电路PXC可以包括设置在缓冲层BFL上的第一晶体管T1至第三晶体管T3以及第一存储电容器Cst1。
第一晶体管T1可以是参照图4描述的第一晶体管T1，第二晶体管T2可以是参照图4描述的第二晶体管T2，第三晶体管T3可以是参照图4描述的第三晶体管T3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区SE1和第一漏区DE1。
第一栅电极GE1可以通过第二连接线CNL2连接到第二晶体管T2的第二源区SE2。第一栅电极GE1可以设置和/或形成在栅极绝缘层GI上。第一栅电极GE1可以是设置和/或形成在栅极绝缘层GI上的第二导电层。第二导电层可以是由选自包括铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金的组的单一材料或材料的混合物形成的单层，或者可以是作为具有低电阻的材料以降低布线电阻的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)和/或银(Ag)的双层结构或多层结构。
栅极绝缘层GI可以包括与层间绝缘层ILD相同的材料，或者可以包括选自作为用于形成层间绝缘层ILD的材料而例示的材料之中的一种或更多种材料。栅极绝缘层GI可以被设置为单层，但是可以被设置为具有两层或更多层的多层结构。
第二连接线CNL2可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第二连接线CNL2的第一端可以通过穿过层间绝缘层ILD的接触孔CH电连接到第一栅电极GE1。第二连接线CNL2的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二晶体管T2的第二源区SE2。
第一有源图案ACT1、第一源区SE1和第一漏区DE1可以是由多晶硅、非晶硅和/或氧化物半导体等形成的半导体图案。第一有源图案ACT1、第一源区SE1和第一漏区DE1可以各自独立地形成为掺杂有杂质或未掺杂有杂质的半导体层。例如，第一源区SE1和第一漏区DE1可以形成为掺杂有杂质的半导体层，第一有源图案ACT1可以形成为未掺杂有杂质的半导体层。作为杂质，可以使用n型杂质。
第一有源图案ACT1、第一源区SE1和第一漏区DE1可以设置和/或形成在缓冲层BFL上。
第一有源图案ACT1可以是与第一栅电极GE1叠置的区域，并且可以是第一晶体管T1的沟道区。当第一有源图案ACT1以细长形状形成时，第一晶体管T1的沟道区可以以细长形状形成。在这种情况下，施加到第一晶体管T1的栅极电压(或栅极信号)的驱动范围可以扩大。因此，可以精密地(或适当地)控制从发光元件LD发射的光的灰度。
第一源区SE1可以连接到(或接触(例如，物理接触))第一有源图案ACT1的第一端。在一个或更多个实施例中，第一源区SE1可以通过穿过缓冲层BFL的接触孔CH电连接到第一底部金属层BML1。
第一底部金属层BML1可以是设置和/或形成在基底SUB上的第一导电层。第一底部金属层BML1可以与第一数据线D1至第三数据线D3、第1a电力线PL1a和第2a电力线PL2a以及初始化电力线IPL设置和/或形成在同一层上。第一底部金属层BML1可以通过对应的接触孔CH电连接到第一晶体管T1的第一源区SE1。
第一漏区DE1可以连接到(或接触(例如，物理接触))第一有源图案ACT1的第二端。在一个或更多个实施例中，第一漏区DE1可以通过第八连接线CNL8电连接到第1a电力线PL1a。
第八连接线CNL8的第一端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH连接到第一漏区DE1。在一个或更多个实施例中，第八连接线CNL8的第二端可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第1a电力线PL1a。第八连接线CNL8可以使第一漏区DE1电连接到第1a电力线PL1a。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区SE2和第二漏区DE2。
第二栅电极GE2可以沿着第二方向DR2延伸，并且可以是针对第一子像素SPXL1至第三子像素SPXL3共同设置(或放置)的公共组件。第二栅电极GE2可以是设置和/或形成在栅极绝缘层GI上的第二导电层。第二栅电极GE2可以通过穿过层间绝缘层ILD的接触孔CH电连接到扫描线Si。因此，施加到扫描线Si的扫描信号可以传输到第二栅电极GE2。
在上述实施例中，第二栅电极GE2(被设置为与扫描线Si分离的组件)被描述为通过对应的接触孔CH电连接到扫描线Si，但是本公开不限于此。根据一个或更多个实施例，第二栅电极GE2可以与扫描线Si为一体。在这种情况下，第二栅电极GE2可以被设置为扫描线Si的一部分，或者可以以从扫描线Si突出的形状设置。
第二有源图案ACT2、第二源区SE2和第二漏区DE2可以是由多晶硅、非晶硅和/或氧化物半导体等形成的半导体图案。第二有源图案ACT2、第二源区SE2和第二漏区DE2可以形成为掺杂有杂质或未掺杂有杂质的半导体层。例如，第二源区SE2和第二漏区DE2可以形成为掺杂有杂质的半导体层，第二有源图案ACT2可以形成为未掺杂有杂质的半导体层。作为杂质，可以使用n型杂质。
第二有源图案ACT2、第二源区SE2和第二漏区DE2可以设置和/或形成在缓冲层BFL上。
第二有源图案ACT2可以是与第二栅电极GE2叠置的区域，并且可以是第二晶体管T2的沟道区。
第二源区SE2可以连接到(或接触(例如，物理接触))第二有源图案ACT2的第一端。在一个或更多个实施例中，第二源区SE2可以通过第二连接线CNL2连接到第一晶体管T1的第一栅电极GE1。
第二漏区DE2可以连接到(或接触(例如，物理接触))第二有源图案ACT2的第二端。在一个或更多个实施例中，第二漏区DE2可以通过第一连接线CNL1连接到第一数据线D1。
第一连接线CNL1可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第一连接线CNL1的第一端可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第一数据线D1。第一连接线CNL1的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH连接到第二漏区DE2。第二漏区DE2和第一数据线D1可以通过第一连接线CNL1彼此电连接。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区SE3和第三漏区DE3。
第三栅电极GE3可以沿着第二方向DR2延伸，并且可以是针对第一子像素SPXL1至第三子像素SPXL3共同设置(或放置)的公共组件。第三栅电极GE3可以是设置和/或形成在栅极绝缘层GI上的第二导电层。第三栅电极GE3可以通过穿过层间绝缘层ILD的接触孔CH电连接到控制线CLi。因此，施加到控制线CLi的控制信号可以传输到第三栅电极GE3。
在上述实施例中，第三栅电极GE3(被设置为与控制线CLi分离的组件)被描述为通过对应的接触孔CH电连接到控制线CLi，但是本公开不限于此。根据一个或更多个实施例，第三栅电极GE3可以与控制线CLi为一体。在这种情况下，第三栅电极GE3可以被设置为控制线CLi的一部分，或者可以以从控制线CLi突出的形状设置。
第三有源图案ACT3、第三源区SE3和第三漏区DE3可以是由多晶硅、非晶硅和/或氧化物半导体等形成的半导体图案。第三有源图案ACT3、第三源区SE3和第三漏区DE3可以各自独立地形成为掺杂有杂质或未掺杂有杂质的半导体层。例如，第三源区SE3和第三漏区DE3可以形成为掺杂有杂质的半导体层，第三有源图案ACT3可以形成为未掺杂有杂质的半导体层。作为杂质，可以使用n型杂质。
第三有源图案ACT3、第三源区SE3和第三漏区DE3可以设置和/或形成在缓冲层BFL上。
第三有源图案ACT3可以是与第三栅电极GE3叠置的区域，并且可以是第三晶体管T3的沟道区。
第三源区SE3可以连接到(或接触(例如，物理接触))第三有源图案ACT3的第一端。在一个或更多个实施例中，第三源区SE3可以通过穿过缓冲层BFL的接触孔CH电连接到第一底部金属层BML1。
第三漏区DE3可以连接到(或接触(例如，物理接触))第三有源图案ACT3的第二端。在一个或更多个实施例中，第三漏区DE3可以通过第七连接线CNL7电连接到初始化电力线IPL。
第一存储电容器Cst1可以包括第一下电极LE1和第一上电极UE1。这里，第一存储电容器Cst1可以是参照图4描述的存储电容器Cst。
第一下电极LE1可以与第一栅电极GE1为一体。当第一下电极LE1与第一栅电极GE1为一体时，第一下电极LE1可以是第一栅电极GE1的一部分。
第一上电极UE1可以在平面图中与第一下电极LE1叠置，并且可以具有比第一下电极LE1大的面积(或尺寸)。在平面图中，第一上电极UE1可以与第一源区SE1和第三源区SE3中的每个叠置。第一上电极UE1可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第一上电极UE1可以与扫描线Si、控制线CLi以及第1b电力线PL1b和第2b电力线PL2b设置和/或形成在同一层上。在本公开的一个或更多个实施例中，第一上电极UE1可以包括沿着第一方向DR1延伸到相邻的像素PXL的像素区域PXA的第一桥接图案BRP1。第一桥接图案BRP1可以与第一上电极UE1为一体。在这种情况下，第一桥接图案BRP1可以是第一上电极UE1的一部分。
第一上电极UE1可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第一底部金属层BML1。第一上电极UE1、第一晶体管T1的第一源区SE1和第三晶体管T3的第三源区SE3可以通过第一底部金属层BML1彼此连接。
在其中设置有第二子像素SPXL2的第二子像素区域SPXA2中，可以设置第一晶体管T1至第三晶体管T3、第二存储电容器Cst2以及第二底部金属层BML2。
第二子像素SPXL2的第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区SE1和第一漏区DE1。
第一晶体管T1的第一漏区DE1可以通过第九连接线CNL9电连接到第1a电力线PL1a。
第九连接线CNL9可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第九连接线CNL9可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第1a电力线PL1a。在一个或更多个实施例中，第九连接线CNL9可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第一漏区DE1。
第二子像素SPXL2的第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区SE2和第二漏区DE2。
第二晶体管T2的第二源区SE2可以通过第四连接线CNL4电连接到第二子像素SPXL2的第一晶体管T1的第一栅电极GE1。
第四连接线CNL4可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第四连接线CNL4的第一端可以通过穿过层间绝缘层ILD的接触孔CH电连接到第一栅电极GE1。第四连接线CNL4的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二源区SE2。
第二子像素SPXL2的第二晶体管T2的第二漏区DE2可以通过第三连接线CNL3电连接到第二数据线D2。这里，第三连接线CNL3可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第三连接线CNL3的第一端可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二数据线D2。第三连接线CNL3的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二漏区DE2。
第二存储电容器Cst2可以具有与第一子像素SPXL1的上述第一存储电容器Cst1基本上相同的结构。例如，第二存储电容器Cst2可以包括第二下电极LE2和第二上电极UE2。第二下电极LE2可以是设置在栅极绝缘层GI上的第二导电层。第二下电极LE2可以与第二子像素SPXL2的第一晶体管T1的第一栅电极GE1为一体。第二上电极UE2可以是设置在层间绝缘层ILD上的第三导电层，并且可以在平面图中与第二下电极LE2叠置。
第二底部金属层BML2可以与第一底部金属层BML1设置和/或形成在同一层上。例如，第二底部金属层BML2可以是设置在基底SUB上的第一导电层。第二底部金属层BML2可以电连接到第一源区SE1、第三源区SE3和第二上电极UE2。具体地，第二底部金属层BML2可以通过穿过缓冲层BFL的接触孔CH电连接到第一源区SE1和第三源区SE3中的每个。在一个或更多个实施例中，第二底部金属层BML2可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二上电极UE2。第一源区SE1和第三源区SE3以及第二上电极UE2可以通过第二底部金属层BML2彼此电连接。
在其中设置有第三子像素SPXL3的第三子像素区域SPXA3中，可以设置第一晶体管T1至第三晶体管T3、第三存储电容器Cst3以及第三底部金属层BML3。
第三子像素SPXL3的第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区SE1和第一漏区DE1。
第一晶体管T1的第一漏区DE1可以通过第九连接线CNL9电连接到第1a电力线PL1a。第九连接线CNL9可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第1a电力线PL1a。在一个或更多个实施例中，第九连接线CNL9可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第一漏区DE1。
第三子像素SPXL3的第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区SE2和第二漏区DE2。
第三子像素SPXL3的第二晶体管T2的第二源区SE2可以通过第六连接线CNL6电连接到第三子像素SPXL3的第一晶体管T1的第一栅电极GE1。
第六连接线CNL6可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第六连接线CNL6的第一端可以通过穿过层间绝缘层ILD的接触孔CH电连接到第一栅电极GE1。第六连接线CNL6的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二源区SE2。
第三子像素SPXL3的第二晶体管T2的第二漏区DE2可以通过第五连接线CNL5电连接到第三数据线D3。这里，第五连接线CNL5可以是设置和/或形成在层间绝缘层ILD上的第三导电层。第五连接线CNL5的第一端可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第三数据线D3。第五连接线CNL5的第二端可以通过顺序地穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第二漏区DE2。
第三存储电容器Cst3可以包括第三下电极LE3和第三上电极UE3。
第三下电极LE3可以是设置在栅极绝缘层GI上的第二导电层。第三下电极LE3可以被设置为与第三子像素SPXL3的第一晶体管T1的第一栅电极GE1为一体。
第三上电极UE3可以是设置在层间绝缘层ILD上的第三导电层，并且在平面图中可以与第三下电极LE3叠置。在本公开的一个或更多个实施例中，第三上电极UE3可以包括沿着第一方向DR1延伸到相邻的像素PXL的像素区域PXA的第二桥接图案BRP2。第二桥接图案BRP2可以与第三上电极UE3为一体。在这种情况下，第二桥接图案BRP2可以是第三上电极UE3的一部分。
第三底部金属层BML3可以与第一底部金属层BML1和第二底部金属层BML2设置和/或形成在同一层上。例如，第三底部金属层BML3可以是设置在基底SUB上的第一导电层。第三底部金属层BML3可以电连接到第一源区SE1、第三源区SE3和第三上电极UE3。例如，第三底部金属层BML3可以通过穿过缓冲层BFL的接触孔CH电连接到第一源区SE1和第三源区SE3中的每个。在一个或更多个实施例中，第三底部金属层BML3可以通过顺序地穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的接触孔CH电连接到第三上电极UE3。第一源区SE1和第三源区SE3以及第三上电极UE3可以通过第三底部金属层BML3彼此电连接。
钝化层PSV可以设置和/或形成在如上所述的扫描线Si、控制线CLi、第1b电力线PL1b和第2b电力线PL2b、第一连接线CNL1至第九连接线CNL9以及第一上电极UE1至第三上电极UE3上。
钝化层PSV可以以包括有机绝缘层、无机绝缘层或无机绝缘层上的有机绝缘层的形式设置。无机绝缘层可以包括例如选自氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。有机绝缘层可以包括例如选自聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括第一接触孔CNT1和第二接触孔CNT2。第二接触孔CNT2可以暴露第一上电极UE1的一部分(例如，第一桥接图案BRP1的一部分)、第二上电极UE2的一部分和第三上电极UE3的一部分(例如，第二桥接图案BRP2的一部分)中的每个。第一接触孔CNT1可以暴露第2b电力线PL2b的第一部分、第2b电力线PL2b的第二部分和第2b电力线PL2b的第三部分中的每个。在本公开的一个或更多个实施例中，设置在每个像素PXL的像素区域PXA中的第一接触孔CNT1的数量可以是三个，设置在像素区域PXA中的第二接触孔CNT2的数量可以是三个。
如图7以及图9至图12中所示，第一子像素SPXL1至第三子像素SPXL3中的每个可以包括包含发光元件LD的显示元件层DPL。第一子像素SPXL1的显示元件层DPL可以位于每个像素PXL的像素区域PXA的第三区域A3中，第二子像素SPXL2的显示元件层DPL可以位于对应的像素区域PXA的第一区域A1中，第三子像素SPXL3的显示元件层DPL可以位于对应的像素区域PXA的第二区域A2中。在一个或更多个实施例中，第一子像素SPXL1至第三子像素SPXL3中的每个的显示元件层DPL可以与第一子像素SPXL1至第三子像素SPXL3中的每个的发射区域对应。例如，第一子像素SPXL1的显示元件层DPL可以与第三发射区域EMA3对应，第二子像素SPXL2的显示元件层DPL可以与第一发射区域EMA1对应，第三子像素SPXL3的显示元件层DPL可以与第二发射区域EMA2对应。
第一子像素SPXL1至第三子像素SPXL3中的每个的显示元件层DPL可以设置和/或形成在钝化层PSV上。
显示元件层DPL可以包括堤BNK、第一电极EL1至第四电极EL4、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、中间电极CTE以及第一绝缘层INS1至第三绝缘层INS3。
因为堤BNK对应于与参照图5描述的堤BNK相同的组件，所以将在下文中仅简要地描述。
堤BNK可以包括暴露位于第一区域A1至第三区域A3中的每个中的堤BNK下方的组件的第一开口孔OP1至第三开口孔OP3。
每个像素PXL的第一发射区域EMA1至第三发射区域EMA3可以由堤BNK的第二开口孔OP2限定。例如，第一发射区域EMA1可以由堤BNK的第一区域A1中的第二开口孔OP2限定，第二发射区域EMA2可以由堤BNK的第二区域A2中的第二开口孔OP2限定，第三发射区域EMA3可以由堤BNK的第三区域A3中的第二开口孔OP2限定。
在第一区域A1至第三区域A3中的每个中，堤BNK的第一开口孔OP1和第三开口孔OP3中的每个可以被定位为与第一区域A1至第三区域A3中的每个中的第二开口孔OP2间隔开，并且可以被定位为靠近对应的区域的一侧(例如，下侧或上侧)。例如，在第一区域A1至第三区域A3中的每个中，堤BNK的第一开口孔OP1可以被定位为在平面图中靠近上侧，堤BNK的第三开口孔OP3可以被定位为在平面图中靠近下侧。
堤BNK的第一区域A1中的第二开口孔OP2的尺寸和形状、堤BNK的第二区域A2中的第二开口孔OP2的尺寸和形状以及堤BNK的第三区域A3中的第二开口孔OP2的尺寸和形状可以彼此相同。例如，堤BNK的位于第一区域A1至第三区域A3中的每个中的第二开口孔OP2的尺寸和形状可以与堤BNK的位于沿着第一方向DR1与其相邻的区域中的第二开口孔OP2的尺寸和形状相同。然而，本公开不限于此，根据一个或更多个实施例，可以考虑到从第一发射区域EMA1至第三发射区域EMA3最终发射的光的效率(例如，颜色再现率等)来设定堤BNK的与第一发射区域EMA1至第三发射区域EMA3中的每个对应的第二开口孔OP2的尺寸。
堤BNK可以设置和/或形成在第一绝缘层INS1上，但是本公开不限于此。根据一个或更多个实施例，堤BNK可以可选地设置和/或形成在钝化层PSV上。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以沿着第一方向DR1顺序地布置在第一区域A1至第三区域A3中的每个的钝化层PSV上。第一电极EL1至第四电极EL4可以是设置和/或形成在钝化层PSV上的第四导电层。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在第二方向DR2上延伸。第一电极EL1至第四电极EL4中的每个的两端可以分别位于堤BNK的第一开口孔OP1和第三开口孔OP3中。在制造显示装置的工艺中，在发光元件LD被供应并布置在第一发射区域EMA1至第三发射区域EMA3中的每个中之后，第一电极EL1至第四电极EL4可以与第一开口孔OP1和第三开口孔OP3中的每个中的其他电极(例如，为第二方向DR2上与其相邻的像素PXL设置的第一电极至第四电极)分离。为了(例如，为了帮助促进)第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4的分离工艺，可以设置堤BNK的第一开口孔OP1和第三开口孔OP3中的每个。
第一电极EL1至第四电极EL4中的每个可以在第一区域A1至第三区域A3中的每个中沿着第一方向DR1与同其相邻的电极间隔开。例如，第一电极EL1可以与第二电极EL2间隔开，第二电极EL2可以与第三电极EL3间隔开，第三电极EL3可以与第四电极EL4间隔开。第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离以及第三电极EL3与第四电极EL4之间的距离可以彼此相同，但是本公开不限于此。根据一个或更多个实施例，第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离以及第三电极EL3与第四电极EL4之间的距离可以彼此不同。
第一电极EL1至第四电极EL4可以由具有恒定反射率的材料形成，以使从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，正向方向)上行进。例如，第一电极EL1至第四电极EL4可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括有利于(或适合于)使从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金的金属。根据一个或更多个实施例，第一电极EL1至第四电极EL4可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO))和/或导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))等。当第一电极EL1至第四电极EL4包括透明导电材料(或物质)时，可以添加由不透明金属形成的单独导电层，以使从发光元件LD发射的光在显示装置的图像显示方向上反射。然而，第一电极EL1至第四电极EL4的材料不限于上面提及的材料。
在一个或更多个实施例中，第一电极EL1至第四电极EL4中的每个可以被设置和/或形成为单层，但是本公开不限于此。根据一个或更多个实施例，第一电极EL1至第四电极EL4中的每个可以被设置和/或形成为其中堆叠有选自金属、合金、导电氧化物和导电聚合物之中的至少两种材料的多层结构。第一电极EL1至第四电极EL4中的每个可以形成为具有两层或更多层的多层结构，以使在信号(或电压)传输到发光元件LD中的每个的相对两端时可能由信号延迟引起的失真最小化(或减少所述失真)。例如，第一电极EL1至第四电极EL4中的每个可以形成为其中顺序地堆叠有氧化铟锡(ITO)、银(Ag)和/或氧化铟锡(ITO)的多层结构。
在第一区域A1至第三区域A3中的每个中，第一电极EL1可以通过钝化层PSV的第一接触孔CNT1电连接到对应的像素电路层PCL的一些组件。例如，第一区域A1的第一电极EL1可以通过钝化层PSV的三个第一接触孔CNT1中的一个电连接到与第一区域A1对应的第2b电力线PL2b。第二区域A2的第一电极EL1可以通过三个第一接触孔CNT1中的另一个电连接到与第二区域A2对应的第2b电力线PL2b。第三区域A3的第一电极EL1可以通过三个第一接触孔CNT1中的剩余一个电连接到与第三区域A3对应的第2b电力线PL2b。
在第一区域A1至第三区域A3中的每个中，第三电极EL3可以通过钝化层PSV的第二接触孔CNT2电连接到对应的像素电路层PCL的一些组件。例如，第一区域A1的第三电极EL3可以通过钝化层PSV的三个第二接触孔CNT2中的一个电连接到与第一区域A1对应的第二上电极UE2。第二区域A2的第三电极EL3可以通过三个第二接触孔CNT2中的另一个电连接到与第二区域A2对应的第二桥接图案BRP2。第三区域A3的第三电极EL3可以通过三个第二接触孔CNT2中的剩余一个电连接到与第三区域A3对应的第一桥接图案BRP1。如上所述，因为第一桥接图案BRP1是第一上电极UE1的一部分，所以第三区域A3的第三电极EL3可以电连接到第一上电极UE1。此外，因为第二桥接图案BRP2是第三上电极UE3的一部分，所以第二区域A2的第三电极EL3可以电连接到第三上电极UE3。
在第一区域A1至第三区域A3中的每个中，第一电极EL1可以是与参照图4描述的第二电极EL2基本上相同的组件，第三电极EL3可以是与参照图4描述的第一电极EL1基本上相同的组件。
根据一个或更多个实施例，支撑构件可以在第一区域A1至第三区域A3中的每个中位于第一电极EL1至第四电极EL4中的每个与钝化层PSV之间。例如，如图12中所示，堤图案BNKP可以位于第一电极EL1至第四电极EL4中的每个与钝化层PSV之间。
堤图案BNKP可以位于每个像素PXL的发射区域中。例如，堤图案BNKP可以位于第一发射区域EMA1至第三发射区域EMA3中的每个中。堤图案BNKP可以是用于支撑第一电极EL1至第四电极EL4的支撑构件，以改变对应的区域中的第一电极EL1至第四电极EL4中的每个的表面轮廓(或形状)，使得从发光元件LD发射的光被引导为在显示装置的图像显示方向上行进。
堤图案BNKP可以在对应的发射区域中设置在钝化层PSV与第一电极EL1至第四电极EL4之间。例如，堤图案BNKP可以在第一发射区域EMA1至第三发射区域EMA3中的每个中设置在钝化层PSV与第一电极EL1至第四电极EL4之间。
堤图案BNKP可以是包括无机材料的无机绝缘层，或者是包括有机材料的有机绝缘层。根据一个或更多个实施例，堤图案BNKP可以包括单个有机绝缘层和/或单个无机绝缘层，但是本公开不限于此。根据一个或更多个实施例，堤图案BNKP可以以其中堆叠有至少一个有机绝缘层和至少一个无机绝缘层的多层结构的形式设置。然而，堤图案BNKP的材料不限于上述实施例，并且根据一个或更多个实施例，堤图案BNKP可以包括导电材料(或物质)。
堤图案BNKP可以具有拥有梯形形状的剖面，剖面的宽度从钝化层PSV的一个表面(例如，上表面)沿着第三方向DR3朝向剖面的上部减小，但是本公开不限于此。根据一个或更多个实施例，堤图案BNKP可以包括具有半椭圆形形状的剖面和/或半圆形形状(或半球形形状)的剖面等的弯曲表面，半椭圆形形状的剖面的宽度从钝化层PSV的一个表面沿着第三方向DR3朝向剖面的上部减小。在剖视图中，堤图案BNKP的形状不限于上述实施例，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内进行各种适当地改变。
第一电极EL1至第四电极EL4中的每个可以设置和/或形成在堤图案BNKP上。因此，第一电极EL1至第四电极EL4中的每个具有与其下方的堤图案BNKP的形状对应的表面轮廓，并且从发光元件LD发射的光被第一电极EL1至第四电极EL4中的每个反射从而进一步在显示装置的图像显示方向上行进。第一电极EL1至第四电极EL4中的每个和堤图案BNKP引导从发光元件LD发射的光在期望的方向上行进，从而起到用于提高显示装置的光效率的反射构件的作用。当每个像素PXL不包括堤图案BNKP时，第一电极EL1至第四电极EL4可以设置和/或形成在钝化层PSV的一个表面(例如，上表面)上。
第一电极EL1至第四电极EL4中的每个可以在发光元件LD在每个像素PXL的像素区域PXA中对准之前通过接收预定(或设定)对准信号(或对准电压)而用作用于发光元件LD的对准的对准电极(或对准线)。例如，在发光元件LD在由堤BNK限定(或分离)的第一发射区域EMA1至第三发射区域EMA3中对准之前，第一电极EL1至第四电极EL4中的每个可以用作通过接收预定(或设定)对准信号来用于发光元件LD的对准的对准电极。
在第一区域A1至第三区域A3中的每个中，第一电极EL1可以通过接收第一对准信号(或第一对准电压)而用作第一对准电极(或第一对准线)，第二电极EL2可以通过接收第二对准信号(或第二对准电压)而用作第二对准电极(或第二对准线)，第三电极EL3可以通过接收第三对准信号(或第三对准电压)而用作第三对准电极(或第三对准线)，第四电极EL4可以通过接收第四对准信号(或第四对准电压)而用作第四对准电极(或第四对准线)。这里，第一对准信号和第四对准信号可以是相同的对准信号，第二对准信号和第三对准信号可以是相同的对准信号。第一对准信号和第四对准信号以及第二对准信号和第三对准信号可以是具有电压差和/或相位差的信号，发光元件LD在两个相邻的电极之间可以通过电压差和/或相位差而对准。在第一对准信号和第四对准信号以及第二对准信号和第三对准信号之中，至少第一对准信号和第四对准信号可以是交流(AC)信号(或电压)，但是本公开不限于此，至少第二对准信号和第三对准信号可以是AC信号(或电压)。
在发光元件LD在第一发射区域EMA1至第三发射区域EMA3中的每个中对准之后，去除第一电极EL1至第四电极EL4中的每个的位于在第二方向DR2上相邻的子像素之间的一部分，以独立于在第二方向DR2上与其相邻的子像素之外地驱动第一子像素SPXL1至第三子像素SPXL3中的每个，由此，第一电极EL1至第四电极EL4中的每个的两端可以分别位于堤BNK的第一开口孔OP1和第三开口孔OP3中。
在发光元件LD在第一发射区域EMA1至第三发射区域EMA3中的每个中对准之后，第一电极EL1至第四电极EL4中的每个可以用作用于驱动发光元件LD的驱动电极。
在每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个中，第三电极EL3和第四电极EL4可以与在它们之间彼此并联连接的多个发光元件LD一起形成第一串联组SET1，第一电极EL1和第二电极EL2可以与在它们之间彼此并联连接的多个发光元件LD一起形成第二串联组SET2。
在本公开的一个或更多个实施例中，第一串联组SET1和第二串联组SET2在每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个中，第一串联组SET1和第二串联组SET2可以形成第一子像素SPXL1至第三子像素SPXL3中的每个的发光单元EMU。
包括在第一串联组SET1中的第三电极EL3可以是第一子像素SPXL1至第三子像素SPXL3中的每个的发光单元EMU的阳极电极，包括在第二串联组SET2中的第一电极EL1可以是发光单元EMU的阴极电极。
发光元件LD中的每个可以是具有纳米级尺寸至微米级尺寸并使用具有无机晶体结构的材料的超小型发光二极管。发光元件LD中的每个可以是使用蚀刻方法制造或使用生长方法制造的超小型发光二极管。
在第一发射区域EMA1至第三发射区域EMA3中的每个中，可以对准和/或设置至少两个至数十个发光元件LD，但是发光元件LD的数量不限于此。根据一个或更多个实施例，在第一发射区域EMA1至第三发射区域EMA3中的每个中对准和/或设置的发光元件LD的数量可以不同地适当地改变。
发光元件LD中的每个可以发射彩色光和/或白光中的任何一种。发光元件LD中的每个可以在第一电极EL1至第四电极EL4之中的两个相邻的电极之间在第一绝缘层INS1上对准，使得发光元件LD沿其延伸的方向(或长度L的方向)在平面图或剖视图中与第一方向DR1平行。发光元件LD被设置为分散在溶液中，从而以喷射的形式将分散在溶液中的发光元件LD供应到第一发射区域EMA1至第三发射区域EMA3中的每个。
可以使用喷墨印刷方法、狭缝涂覆方法或各种其他合适的方法中的任何一种将发光元件LD供应到每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个。例如，发光元件LD可以与挥发性溶剂混合，然后可以通过喷墨印刷方法或狭缝涂覆方法供应到像素区域PXA。这里，当施加针对第一发射区域EMA1至第三发射区域EMA3中的每个设置的与第一电极EL1至第四电极EL4中的每个对应的对准信号时，可以在第一电极EL1至第四电极EL4之中的两个相邻的电极之间形成电场。因此，发光元件LD可以在第一电极EL1至第四电极EL4之中的两个相邻的电极之间对准。如上所述，因为相同的对准信号(或对准电压)施加到第二电极EL2和第三电极EL3中的每个，所以没有发光元件LD可以在第二电极EL2和第三电极EL3之间对准。然而，本公开不限于此。根据一个或更多个实施例，当将对准信号施加到第二电极EL2和第三电极EL3中的每个时，两个电极的布线电阻和/或在相邻的电极之间感应的电场的影响等可能引起施加到第二电极EL2和第三电极EL3的对准信号之间的电位差。在这种情况下，发光元件LD可能在第二电极EL2与第三电极EL3之间对准。
在发光元件LD对准之后，通过挥发或通过使用另一种合适的溶剂去除方法来去除溶剂，由此，发光元件LD可以最终对准和/或设置在第一发射区域EMA1至第三发射区域EMA3中的每个中。
在图5、图7和图9中，示出了发光元件LD的长度L方向与第一方向DR1平行的发光元件LD在第一电极EL1至第四电极EL4之中的两个相邻的电极之间对准的示例，但是本公开不限于此。根据一个或更多个实施例，发光元件LD中的一些可以在两个相邻的电极之间对准，使得其长度L的方向与第二方向DR2和/或相对于第二方向DR2倾斜的方向平行。根据一个或更多个实施例，还可以设置在两个相邻的电极之间以反向方向连接的至少一个反向发光元件(图4中的LDr)。
在本公开的一个或更多个实施例中，发光元件LD可以包括多个第一发光元件LD1和多个第二发光元件LD2。
第一发光元件LD1可以在第一电极EL1与第二电极EL2之间。第二发光元件LD2可以在第三电极EL3与第四电极EL4之间。
第一发光元件LD1可以在第一电极EL1与第二电极EL2之间在同一方向上对准。第一电极EL1和第二电极EL2可以与在它们之间在同一方向上彼此并联连接的第一发光元件LD1一起形成第二串联组SET2。
第二发光元件LD2可以在第三电极EL3与第四电极EL4之间在同一方向上对准。第三电极EL3和第四电极EL4可以与在它们之间在同一方向上彼此连接的第二发光元件LD2一起形成第一串联组SET1。
上述第一发光元件LD1和第二发光元件LD2可以设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在本公开的一个或更多个实施例中，第一绝缘层INS1可以由有利于(或适合于)保护发光元件LD免受每个像素PXL的像素电路层PCL的影响的无机绝缘层形成。例如，第一绝缘层INS1可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种，但是本公开不限于此。根据一个或更多个实施例，第一绝缘层INS1可以由有利于(或适合于)使发光元件LD的支撑表面平坦化的有机绝缘层形成。
第一绝缘层INS1可以包括暴露第一电极EL1的一部分的第一过孔VIH1和暴露第三电极EL3的一部分的第二过孔VIH2。第一绝缘层INS1可以覆盖除了第一电极EL1的与第一过孔对应的所述一部分和第三电极EL3的与第二通孔对应的所述一部分之外的剩余部分。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2通过设置和/或形成在发光元件LD上而部分地覆盖发光元件LD中的每个的外围表面(例如，外部圆周表面或表面)，从而使发光元件LD中的每个的相对两端暴露于外侧。
第二绝缘层INS2可以由单层或多层形成，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以更牢固地固定发光元件LD中的每个。第二绝缘层INS2可以包括有利于(或适合于)保护发光元件LD中的每个的有源层12免受外部氧和/或湿气等的影响的无机绝缘层。然而，本公开不限于此。在一个或更多个实施例中，根据其中应用上述发光元件LD作为光源的显示装置的设计条件，第二绝缘层INS2可以由包括有机材料的有机绝缘层形成。
在每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个中的发光元件LD的对准完成之后，第二绝缘层INS2形成在发光元件LD上，由此可以防止或减少发光元件LD与它们在其处对准的位置的偏差。当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在间隙(或空间)时，所述间隙可以在形成第二绝缘层INS2的工艺中用第二绝缘层INS2被填充。因此，第二绝缘层INS2可以由有利于(或适合于)填充第一绝缘层INS1与发光元件LD之间的间隙的有机绝缘层形成。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以设置和/或形成在第一区域A1至第三区域A3中的每个的第一电极EL1至第四电极EL4上。第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以是设置在第二绝缘层INS2上的第五导电层。
在第一区域A1至第三区域A3中，第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以是用于将第一电极EL1至第四电极EL4更稳定地电结合到发光元件LD的组件。
第一接触电极CNE1可以设置和/或形成在第一电极EL1上。第一接触电极CNE1可以通过第一过孔VIH1与第一电极EL1直接接触而连接到第一电极EL1。根据一个或更多个实施例，当导电的盖层在第一电极EL1上时，第一接触电极CNE1在盖层上，从而通过盖层连接到第一电极EL1。上述盖层可以增强第一电极EL1与位于第一电极EL1下方的钝化层PSV之间的粘合，同时保护第一电极EL1免受在制造显示装置的工艺中产生的潜在缺陷的影响。盖层可以包括诸如氧化铟锌(IZO)等的透明导电材料(或物质)。
在一个或更多个实施例中，第一接触电极CNE1设置和/或形成在每个像素PXL的第一发射区域EMA1至第三发射区域EMA3中的每个的第一发光元件LD1中的每个的第二端上，从而连接到第一发光元件LD1中的每个的第二端。因此，第一发光元件LD1中的每个的第二端和第一电极EL1可以通过第一接触电极CNE1彼此电连接。
第二接触电极CNE2可以设置和/或形成在第三电极EL3上。第二接触电极CNE2可以通过第二过孔VIH2与第三电极EL3直接接触(例如，物理接触)而连接到第三电极EL3。根据一个或更多个实施例，当盖层在第三电极EL3上时，第二接触电极CNE2在盖层上，从而通过盖层连接到第三电极EL3。
在一个或更多个实施例中，第二接触电极CNE2设置和/或形成在第一发射区域EMA1至第三发射区域EMA3中的每个的第二发光元件LD2中的每个的第一端上，从而连接到第二发光元件LD2中的每个的第一端。因此，第二发光元件LD2中的每个的第一端和第三电极EL3可以通过第二接触电极CNE2彼此电连接。
第一接触电极CNE1和第二接触电极CNE2可以由各种合适的透明导电材料形成，以使从发光元件LD中的每个发射并从第一电极EL1和第三电极EL3反射的光在显示装置的图像显示方向上行进而没有(或基本上没有)损失。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种合适的透明导电材料(或物质)中的至少一种(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO)等)，并且可以形成为基本上透明或半透明，以满足(例如，表现出)预定(或设定)透射率。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施例。根据一个或更多个实施例，第一接触电极CNE1和第二接触电极CNE2可以可选地由各种合适的不透明导电材料(或物质)形成。第一接触电极CNE1和第二接触电极CNE2可以由单层或多层形成。
在平面图中，第一接触电极CNE1和第二接触电极CNE2中的每个可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。根据一个或更多个实施例，第一接触电极CNE1和第二接触电极CNE2的形状可以不同地适当地改变，只要它们稳定地电连接到发光元件LD中的每个即可。此外，考虑到第一接触电极CNE1和第二接触电极CNE2与其下方的电极的连接关系，第一接触电极CNE1和第二接触电极CNE2中的每个的形状可以不同地适当地改变。
中间电极CTE可以包括在第二方向DR2上延伸的第一中间电极CTE1和第二中间电极CTE2。
第一中间电极CTE1可以设置在第二电极EL2上，并且在平面图中可以与第二电极EL2叠置。第一中间电极CTE1可以通过位于第二电极EL2上的第一绝缘层INS1上而与第二电极EL2电绝缘。第一中间电极CTE1可以在第一发射区域EMA1至第三发射区域EMA3中的每个中通过位于第一发光元件LD1中的每个的第一端上而电连接和/或物理连接到第一发光元件LD1。
第二中间电极CTE2可以设置在第四电极EL4上，并且在平面图中可以与第四电极EL4叠置。第二中间电极CTE2可以通过位于第四电极EL4上的第一绝缘层INS1上而与第四电极EL4电绝缘。第二中间电极CTE2可以在第一发射区域EMA1至第三发射区域EMA3中的每个中通过位于第二发光元件LD2中的每个的第二端上而电连接和/或物理连接到第二发光元件LD2。
第一中间电极CTE1和第二中间电极CTE2可以通过被设置为单个主体而彼此连接。第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同部分。第一中间电极CTE1可以是与参照图4描述的第二中间电极CTE2基本上相同的组件，第二中间电极CTE2可以是与参照图4描述的第一中间电极CTE1基本上相同的组件。中间电极CTE可以用作用于将第一串联组SET1的第二发光元件LD2中的每个的第二端电结合到第二串联组SET2的第一发光元件LD1中的每个的第一端的桥接电极(或连接电极)。例如，中间电极CTE可以是用于将第一串联组SET1结合到第二串联组SET2的桥接电极(或连接电极)。
在平面图中，包括第一中间电极CTE1和第二中间电极CTE2的中间电极CTE可以以包围第二接触电极CNE2的至少一部分的形状设置，同时与第二接触电极CNE2间隔开，但是本公开不限于此。根据一个或更多个实施例，中间电极CTE可以改变为各种合适形状中的任何一种，只要其将相邻的第一串联组SET1和第二串联组SET2彼此稳定地连接即可。
第一接触电极CNE1、第二接触电极CNE2和中间电极CTE可以在平面图或剖视图中彼此间隔开。
中间电极CTE可以由各种合适的透明导电材料形成，以使从发光元件LD中的每个发射并从第一电极EL1至第四电极EL4反射的光在显示装置的图像显示方向上行进而无损失。
中间电极CTE可以通过与第一接触电极CNE1和第二接触电极CNE2设置在同一层上而与第一接触电极CNE1和第二接触电极CNE2通过同一工艺形成。例如，中间电极CTE以及第一接触电极CNE1和第二接触电极CNE2可以设置和/或形成在第二绝缘层INS2上。然而，本公开不限于此，根据一个或更多个实施例，中间电极CTE可以设置在与其上设置有第一接触电极CNE1和第二接触电极CNE2的层不同的层上，并且可以通过与其中形成第一接触电极CNE1和第二接触电极CNE2的工艺不同的工艺形成。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1、第二接触电极CNE2和中间电极CTE上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3可以具有其中至少一个无机绝缘层和至少一个有机绝缘层交替堆叠的结构。第三绝缘层INS3完全覆盖显示元件层DPL，从而防止或减少外部水和/或湿气等进入包括发光元件LD的显示元件层DPL。
当驱动电流从第一电力线PL1通过第一子像素SPXL1至第三子像素SPXL3中的每个的第一晶体管T1流到第二电力线PL2时，驱动电流可以通过对应的子像素的第二接触孔CNT2流入对应的子像素的发光单元EMU。
例如，驱动电流通过第一子像素SPXL1的第二接触孔CNT2供应到第三区域A3的第三电极EL3，并且驱动电流通过与第三电极EL3直接接触(例如，物理接触)(或连接)的第二接触电极CNE2经由第二发光元件LD2流到中间电极CTE。因此，第二发光元件LD2可以发射具有与分配到第一子像素SPXL1的第一串联组SET1中的各个第二发光元件LD2的电流对应的亮度的光。在中间电极CTE中流动的驱动电流经由中间电极CTE和第一发光元件LD1流到第一接触电极CNE1。因此，第一发光元件LD1可以发射具有与分配到第一子像素SPXL1的第二串联组SET2中的各个第一发光元件LD1的电流对应的亮度的光。
在一个或更多个实施例中，驱动电流通过第二子像素SPXL2的第二接触孔CNT2供应到第一区域A1的第三电极EL3，并且驱动电流通过连接到第三电极EL3的第二接触电极CNE2经由第二发光元件LD2流到中间电极CTE。因此，第二发光元件LD2可以发射具有与分配到第二子像素SPXL2的第一串联组SET1中的各个第二发光元件LD2的电流对应的亮度的光。在中间电极CTE中流动的驱动电流经由中间电极CTE和第一发光元件LD1流到第一接触电极CNE1。因此，第一发光元件LD1可以发射具有与分配到第二子像素SPXL2的第二串联组SET2中的各个第一发光元件LD1的电流对应的亮度的光。
在一个或更多个实施例中，驱动电流通过第三子像素SPXL3的第二接触孔CNT2供应到第二区域A2的第三电极EL3，并且驱动电流通过连接到第三电极EL3的第二接触电极CNE2经由第二发光元件LD2流到中间电极CTE。因此，第二发光元件LD2可以发射具有与分配到第三子像素SPXL3的第一串联组SET1中的各个第二发光元件LD2的电流对应的亮度的光。在中间电极CTE中流动的驱动电流经由中间电极CTE和第一发光元件LD1流到第一接触电极CNE1。因此，第一发光元件LD1可以发射具有与分配到第三子像素SPXL3的第二串联组SET2中的各个第一发光元件LD1的电流对应的亮度的光。
根据上述方法，第一子像素SPXL1至第三子像素SPXL3中的每个的驱动电流可以流动以顺序地穿过第一串联组SET1的第二发光元件LD2和第二串联组SET2的第一发光元件LD1。因此，每个像素PXL可以发射具有与在每个帧周期期间供应的数据信号对应的亮度的光。
在每个像素PXL上方，可以定位有光阻挡图案LBP和滤色器CF。
光阻挡图案LBP可以被设置为与堤BNK对应，同时在非发射区域NEMA中包围发光元件LD，非发射区域NEMA是第一发射区域EMA1至第三发射区域EMA3的外围。光阻挡图案LBP可以是黑矩阵图案。光阻挡图案LBP可以是参照图5描述的光阻挡图案LBP。
在本公开的一个或更多个实施例中，如图8中所示，光阻挡图案LBP可以包括与第一发射区域EMA1对应的第一开口OPN1、与第二发射区域EMA2对应的第二开口OPN2以及与第三发射区域EMA3对应的第三开口OPN3。
第一开口OPN1在第一方向DR1上的宽度W1、第二开口OPN2在第一方向DR1上的宽度W2和第三开口OPN3在第一方向DR1上的宽度W3可以彼此相同，但是本公开不限于此。根据一个或更多个实施例，第一开口OPN1在第一方向DR1上的宽度W1、第二开口OPN2在第一方向DR1上的宽度W2和第三开口OPN3在第一方向DR1上的宽度W3可以彼此不同。根据一个或更多个实施例，在第一开口OPN1在第一方向DR1上的宽度W1、第二开口OPN2在第一方向DR1上的宽度W2和第三开口OPN3在第一方向DR1上的宽度W3之中，至少一个开口在第一方向DR1上的宽度可以与两个剩余的开口在第一方向DR1上的宽度不同，或者反之亦然。
第一开口OPN1在第二方向DR2上的长度h1(下文中，称为“第一长度”)、第二开口OPN2在第二方向DR2上的长度h2(下文中，称为“第二长度”)和第三开口OPN3在第二方向DR2上的长度h3(下文中，称为“第三长度”)可以彼此不同(见例如图8)。例如，第一开口OPN1的第一长度h1可以形成为比第二开口OPN2的第二长度h2和第三开口OPN3的第三长度h3长。第二开口OPN2的第二长度h2可以形成为比第一开口OPN1的第一长度h1短并且比第三开口OPN3的第三长度h3长。第三开口OPN3的第三长度h3可以形成为比第一开口OPN1和第二开口OPN2中的每个的长度短。也就是说，第一开口OPN1的第一长度h1可以形成为最长，而第三开口OPN3的第三长度h3可以形成为最短。
如上所述，因为第一开口OPN1至第三开口OPN3形成为使得其在第二方向DR2上的长度彼此不同，所以第一开口OPN1至第三开口OPN3可以具有不同的尺寸。例如，第一开口OPN1可以具有最大尺寸，而第三开口OPN3可以具有最小尺寸。然而，本公开不限于此，并且根据一个或更多个实施例，可以根据位于第一开口OPN1至第三开口OPN3中的每个下方的组件来调节第一开口OPN1至第三开口OPN3中的每个的尺寸。
滤色器CF可以包括第一滤色器图案CF1、第二滤色器图案CF2和第三滤色器图案CF3。
第一滤色器图案CF1可以与光阻挡图案LBP的第一开口OPN1对应，并且可以位于第一发射区域EMA1的由第一开口OPN1暴露的显示元件层DPL上方。
第二滤色器图案CF2可以与光阻挡图案LBP的第二开口OPN2对应，并且可以位于第二发射区域EMA2的由第二开口OPN2暴露的显示元件层DPL上方。
第三滤色器图案CF3可以与光阻挡图案LBP的第三开口OPN3对应，并且可以位于第三发射区域EMA3的由第三开口OPN3暴露的显示元件层DPL上方。
在本公开的一个或更多个实施例中，第一滤色器图案CF1可以是红色滤色器以选择性地透射预定(或设定)颜色的光(例如，红光)，第二滤色器图案CF2可以是绿色滤色器以选择性地透射预定(或设定)颜色的光(例如，绿光)，第三滤色器图案CF3可以是蓝色滤色器以选择性地透射预定(或设定)颜色的光(例如，蓝光)。
根据一个或更多个实施例，滤色器CF可以设置在包括用于将从发光元件LD发射的光的颜色改变为预定(或设定)颜色的颜色转换颗粒的颜色转换层上。在下文中将参照图13至图17更详细地描述颜色转换层。
如上所述，当第二子像素SPXL2是红色像素，第一子像素SPXL1是蓝色像素，并且第三子像素SPXL3是绿色像素时，作为红色滤色器的第一滤色器图案CF1可以被定位为与第一开口OPN1对应，作为绿色滤色器的第二滤色器图案CF2可以被定位为与第二开口OPN2对应，作为蓝色滤色器的第三滤色器图案CF3可以被定位为与第三开口OPN3对应。
在相关的显示装置中，当发光元件LD发射蓝色光，并且蓝色光穿过红色滤色器时，因为红色滤色器吸收短波长区域中的蓝光，所以蓝色在红色域中混合，这导致颜色混合。由于颜色混合，最终穿过红色滤色器的纯红光的区域可能变窄。因此，红色滤色器被设计为具有比绿色滤色器和蓝色滤色器相对大的尺寸，由此来自红色滤色器的光的量(或强度)可以变得等于来自绿色滤色器和蓝色滤色器中的每个的光的量(或强度)。在这种情况下，作为红色滤色器的第一滤色器图案CF1可以被定位为与光阻挡图案LBP的具有相对大尺寸的第一开口OPN1对应。
如上所述，第一滤色器图案CF1可以设置在每个像素PXL的第一区域A1中，以便与光阻挡图案LBP的具有相对大尺寸的第一开口OPN1对应。第三滤色器图案CF3可以设置在每个像素PXL的第三区域A3中，以便与光阻挡图案LBP的具有相对小尺寸的第三开口OPN3对应。第二滤色器图案CF2可以设置在每个像素PXL的第二区域A2中，以便与光阻挡图案LBP的第二开口OPN2对应。
在一个或更多个实施例中，第一子像素SPXL1至第三子像素SPXL3的存储电容器可以集中地(例如，集体地)在每个像素PXL的第一区域A1中。例如，第一子像素SPXL1的第一存储电容器Cst1、第二子像素SPXL2的第二存储电容器Cst2和第三子像素SPXL3的第三存储电容器Cst3可以在第一区域A1中。如上所述，第一存储电容器Cst1可以电连接到位于每个像素PXL的第三区域A3中的第三电极EL3，第二存储电容器Cst2可以电连接到位于对应的像素PXL的第一区域A1中的第三电极EL3，第三存储电容器Cst3可以电连接到位于对应的像素PXL的第二区域A2中的第三电极EL3。
在这种情况下，当发光元件LD在每个像素PXL的第一区域A1至第三区域A3中的每个中对准时，预定(或设定)对准信号(或对准电压)可以施加到第一区域A1中的第一存储电容器Cst1至第三存储电容器Cst3。当预定(或设定)对准信号施加到第一存储电容器Cst1至第三存储电容器Cst3时，可以在第一区域A1中的第一存储电容器Cst1至第三存储电容器Cst3与第一电极EL1至第四电极EL4之间形成电场。这里，当使用喷墨印刷方法等将发光元件LD供应到(或放入)第一区域A1至第三区域A3中的每个时，发光元件LD中的至少一些可能因偏离目标区域(例如，其中它们集中地对准的区域)而在它们未被靶向的区域(例如，不期望的区域)中对准。例如，发光元件LD中的至少一些可以位于第一发射区域EMA1的与堤BNK相邻的上部中(例如，在第一存储电容器Cst1的上部中)和/或其下部中(例如，在第三存储电容器Cst3的下部中)。
光阻挡图案LBP的相对大的第一开口OPN1可以位于上述第一区域A1上方，并且作为红色滤色器的第一滤色器图案CF1可以与第一开口OPN1对应。这里，第一滤色器图案CF1可以具有足以覆盖位于第一区域A1中的第一存储电容器Cst1至第三存储电容器Cst3的尺寸。因为相对大的第一滤色器图案CF1位于第一区域A1上方，所以在第一区域A1中的不期望区域中对准的至少一些发光元件LD可以被第一滤色器图案CF1覆盖。因此，至少一些发光元件LD电连接到第一电极EL1至第四电极EL4，从而用作发射光的有效(例如，正向偏置)光源。因此，即使由于第一存储电容器Cst1至第三存储电容器Cst3集中在第一区域A1中，发光元件LD中的至少一些因偏离目标区域而在不期望的区域中对准，因为相对大的第一滤色器图案CF1在第一区域A1上方以与光阻挡图案LBP的相对大的第一开口OPN1对应，因此对应的发光元件LD也可以用作有效(例如，正向偏置)光源。因此，发光元件LD的损失被最小化或减少，并且偏离对准位置的一些发光元件LD用作有效(例如，正向偏置)光源。因此，增加了为第一区域A1中的每个单元区域设置的有效(例如，正向偏置)光源的数量，由此可以提高光输出效率。
如果作为具有最小尺寸的蓝色滤色器的第三滤色器图案CF3在第一区域A1上方，则在第一区域A1中偏离对准位置的一些发光元件LD会被光阻挡图案LBP覆盖。在这种情况下，对应的发光元件LD变成无效(例如，反向偏置)光源，并且减少了为第一区域A1的每个单元区域设置的有效(例如，正向偏置)光源的数量。因此，会导致发光元件LD的损失。
因此，在本公开中，作为具有相对大尺寸的红色滤色器的第一滤色器图案CF1在第一区域A1上方，以便增加第一区域A1中的有效(例如，正向偏置)光源的数量，由此可以使发光元件LD的损失最小化或减少。
图13和图14是沿着图5的线I-I’截取的示意性剖视图。图15是沿着图5的线II-II’截取的示意性剖视图。图16是沿着图5的线III-III’截取的示意性剖视图，图17是沿着图5的线IV-IV’截取的示意性剖视图。
作为参考，图13至图17示出了包括颜色转换颗粒的显示装置的实施例。例如，根据本公开的显示装置可以选择性地包括在每个像素PXL上方的颜色转换颗粒。
在图13至图17中，聚焦于其中设置有包括图5中所示的第一子像素SPXL1至第三子像素SPXL3的单个像素PXL的像素区域PXA简要地示出了显示装置的剖面。
关于图13至图17的显示装置，将聚焦于与上述实施例不同的点进行描述，以避免重复描述。在本公开的一个或更多个实施例中未具体描述的部分遵循上述实施例。此外，相同的附图标记表示相同的组件，并且相似的附图标记表示相似的组件。
参照图1至图17，根据本公开的一个或更多个实施例的显示装置可以包括基底SUB、设置在基底SUB上的多个像素PXL以及位于像素PXL中的每个上方的上基底U_SUB。
像素PXL中的每个包括第一子像素SPXL1至第三子像素SPXL3，并且可以根据其中定位有对应子像素的像素电路PXC的区域而被划分为第一子像素区域SPXA1至第三子像素区域SPXA3。在一个或更多个实施例中，像素PXL可以根据其中定位有发光元件LD的区域而被划分为第一区域A1至第三区域A3。
上基底U_SUB可以在各个像素PXL上，以便覆盖其中设置有像素PXL的显示区域DA。上基底U_SUB可以形成封装基底(或薄膜封装层)和/或窗构件。中间层CTL可以设置在上基底U_SUB与像素PXL中的每个之间。中间层CTL可以是用于增强像素PXL中的每个与上基底U_SUB之间的粘合的透明黏合层(或粘合层)(例如，光学透明的粘合层)，但是本公开不限于此。根据一个或更多个实施例，中间层CTL可以是空气层。此外，根据一个或更多个实施例，中间层CTL可以由具有相对低折射率的预定(或设定)填充物形成，以使从发光元件LD发射的光能够相对于像素PXL在向上方向(例如，显示装置的图像显示方向)上行进而无损失。
上基底U_SUB可以包括基体层BSL和光转换图案层LCP。
基体层BSL可以是刚性基底或柔性基底，并且其材料或性质不限于特定的材料或性质。基体层BSL可以由与参照图6至图12描述的基底SUB相同的材料形成，或者由与参照图6至图12描述的基底SUB的材料不同的材料形成。
光转换图案层LCP可以在基体层BSL的一个表面上，以便面对像素PXL中的每个。光转换图案层LCP可以包括与预定(或设定)颜色对应的颜色转换层和滤色器图案。
光转换图案层LCP可以包括面对像素PXL中的每个的第一区域A1的第一光转换图案层LCP1、面对像素PXL的第二区域A2的第二光转换图案层LCP2以及面对像素PXL的第三区域A3的第三光转换图案层LCP3。
根据一个或更多个实施例，第一光转换图案层LCP1至第三光转换图案层LCP3中的至少一些可以包括与预定(或设定)颜色对应的颜色转换层和/或滤色器图案。例如，第一光转换图案层LCP1可以包括第一颜色转换层CCL1和第一滤色器图案CF1，第一颜色转换层CCL1包括与第一颜色对应的第一颜色转换颗粒QD1，第一滤色器图案CF1选择性地透射第一颜色的光。第二光转换图案层LCP2可以包括第二颜色转换层CCL2和第二滤色器图案CF2，第二颜色转换层CCL2包括与第二颜色对应的第二颜色转换颗粒QD2，第二滤色器图案CF2选择性地透射第二颜色的光。第三光转换图案层LCP3可以包括第三颜色转换层CCL3和第三滤色器图案CF3，第三颜色转换层CCL3包括与第三颜色对应的第三颜色转换颗粒QD3，第三滤色器图案CF3选择性地透射第三颜色的光。根据一个或更多个实施例，第三光转换图案层LCP3可以包括代替第三颜色转换层CCL3的光散射层LSL，光散射层LSL包括光散射颗粒SCT。例如，当发光元件LD发射蓝色光时，第三光转换图案层LCP3可以包括包含光散射颗粒SCT的光散射层LSL。
在第一子像素SPXL1至第三子像素SPXL3中的每个的发射区域中对准的发光元件LD可以发射相同颜色的光。在一个或更多个实施例中，颜色转换层可以在第一子像素SPXL1至第三子像素SPXL3中的至少一些上方。因此，上述显示装置可以显示全色图像。
第一颜色转换层CCL1可以在基体层BSL的一个表面上，以便面对第一区域A1的包括发光元件LD的显示元件层DPL，并且可以包括被构造为将从发光元件LD发射的光转换为第一颜色的光的第一颜色转换颗粒QD1。这里，因为第一区域A1的发光元件LD通过电连接到第二子像素SPXL2的像素电路PXC而发光，所以当第二子像素SPXL2是红色像素时，面对第一区域A1的第一颜色转换层CCL1的第一颜色转换颗粒QD1可以是红色量子点。
第一滤色器图案CF1可以在第一颜色转换层CCL1上。第一滤色器图案CF1可以是参照图5至图12描述的第一滤色器图案CF1。例如，第一滤色器图案CF1可以是红色滤色器。
第二颜色转换层CCL2可以在基体层BSL的一个表面上，以便面对第二区域A2的包括发光元件LD的显示元件层DPL，并且可以包括被构造为将从发光元件LD发射的光转换为第二颜色的光的第二颜色转换颗粒QD2。这里，因为第二区域A2的发光元件LD通过电连接到第三子像素SPXL3的像素电路PXC而发光，所以当第三子像素SPXL3是绿色像素时，面对第二区域A2的第二颜色转换层CCL2的第二颜色转换颗粒QD2可以是绿色量子点。
第二滤色器图案CF2可以在第二颜色转换层CCL2上。第二滤色器图案CF2可以是参照图5至图12描述的第二滤色器图案CF2。例如，第二滤色器图案CF2可以是绿色滤色器。
第三颜色转换层CCL3可以在基体层BSL的一个表面上，以便面对第三区域A3的包括发光元件LD的显示元件层DPL，并且可以包括被构造为将从发光元件LD发射的光转换为第三颜色的光的第三颜色转换颗粒QD3。这里，因为第三区域A3的发光元件LD通过电连接到第一子像素SPXL1的像素电路PXC而发光，所以当第一子像素SPXL1是蓝色像素时，面对第三区域A3的第三颜色转换层CCL3的第三颜色转换颗粒QD3可以是蓝色量子点。根据一个或更多个实施例，在第三区域A3的发光元件LD发射蓝色光的情况下，包括光散射颗粒SCT的光散射层LSL可以在基体层BSL的一个表面上，以便面对包括发光元件LD的显示元件层DPL。
第三滤色器图案CF3可以在第三颜色转换层CCL3或光散射层LSL上。第三滤色器图案CF3可以是参照图5至图12描述的第三滤色器图案CF3。例如，第三滤色器图案CF3可以是蓝色滤色器。
光阻挡图案LBP可以在第一滤色器图案CF1至第三滤色器图案CF3中的每个与同其相邻的滤色器图案之间。光阻挡图案LBP可以设置在每个像素PXL上方，以便覆盖除了对应的像素PXL的第一发射区域EMA1至第三发射区域EMA3之外的区域。光阻挡图案LBP可以是参照图5至图12描述的光阻挡图案LBP。
光阻挡图案LBP可以设置在基体层BSL的一个表面上，以便面对位于每个像素PXL中的非发射区域NEMA中的堤BNK，并且可以与第一滤色器图案CF1至第三滤色器图案CF3中的每个的边缘叠置。光阻挡图案LBP可以包括各种黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种合适的光阻挡材料)和/或具有特定(或设定)颜色的滤色器材料。在一个或更多个实施例中，光阻挡图案LBP可以由与堤BNK相同的材料形成，但不限于此。例如，光阻挡图案LBP和堤BNK可以包括相同的材料或不同的材料。根据一个或更多个实施例，子光阻挡图案S_LBP可以在光阻挡图案LBP上。子光阻挡图案S_LBP可以包括与光阻挡图案LBP相同的材料。子光阻挡图案S_LBP可以设置在光阻挡图案LBP的一个表面上，以便位于相邻的颜色转换层CCL之间。
光阻挡图案LBP可以在与第一区域A1至第三区域A3中的每个的发射区域对应的区域中敞开。例如，光阻挡图案LBP可以包括在与第一区域A1的第一发射区域EMA1对应的区域中敞开的第一开口OPN1、在与第二区域A2的第二发射区域EMA2对应的区域中敞开的第二开口OPN2以及在与第三区域A3的第三发射区域EMA3对应的区域中敞开的第三开口OPN3。第一开口OPN1可以形成为具有比第二开口OPN2和第三开口OPN3相对大的尺寸。
第一滤色器图案CF1可以与第一开口OPN1对应，第二滤色器图案CF2可以与第二开口OPN2对应，第三滤色器图案CF3可以与第三开口OPN3对应。因为第一滤色器图案CF1被定位为与具有相对大尺寸的第一开口OPN1对应，所以第一滤色器图案CF1可以具有比第二滤色器图案CF2和第三滤色器图案CF3相对大的尺寸。
可以根据第一滤色器图案CF1和位于第一滤色器图案CF1附近的光阻挡图案LBP来最终设定(例如，指定)其中在第一区域A1中发射光的第一发射区域EMA1。这里，第一发射区域EMA1可以是第二子像素SPXL2的发射区域。
可以根据第二滤色器图案CF2和位于第二滤色器图案CF2附近的光阻挡图案LBP来最终设置(例如，指定)其中在第二区域A2中发射光的第二发射区域EMA2。这里，第二发射区域EMA2可以是第三子像素SPXL3的发射区域。
可以根据第三滤色器图案CF3和位于第三滤色器图案CF3附近的光阻挡图案LBP来最终设置(例如，指定)其中在第三区域A3中发射光的第三发射区域EMA3。这里，第三发射区域EMA3可以是第一子像素SPXL1的发射区域。
如上所述，因为第一滤色器图案CF1形成为具有比第二滤色器图案CF2和第三滤色器图案CF3相对大的尺寸，所以第一发射区域EMA1的面积(或尺寸)可以比第二发射区域EMA2和第三发射区域EMA3中的每个的面积(或尺寸)大。即使当由于第一子像素SPXL1至第三子像素SPXL3中的每个的像素电路PXC的一些组件(例如，存储电容器)在第一区域A1中而使发光元件LD中的至少一些因偏离目标区域而在不期望区域中对准时，第一滤色器图案CF1覆盖对应的发光元件LD，由此对应的发光元件LD仍然可以用作有效(例如，正向偏置)光源。因此，在上述实施例中，有效(例如，正向偏置)光源的数量增加，同时使第一区域A1中的发光元件LD的损失最小化或减少，由此可以提高光输出效率。
虽然在上述实施例中包括基体层BSL、光阻挡图案LBP和光转换图案层LCP的上基底U_SUB被描述为设置在每个像素PXL上方，但是本公开不限于此。根据一个或更多个实施例，如图14中所示，包括第一光转换图案层LCP1的光转换图案层LCP和光阻挡图案LBP可以形成在其上设置有每个像素PXL的基底SUB上。例如，为了覆盖位于每个像素PXL的第一区域A1至第三区域A3中的每个中的发光元件LD，光阻挡图案LBP和光转换图案层LCP可以交替地形成在其上设置有像素PXL的基底SUB上。这里，中间层CTL可以在第一颜色转换层CCL1与第一滤色器图案CF1之间。中间层CTL可以是至少一个绝缘层。在这种情况下，第二堤BNK2可以设置在像素PXL的非发射区域NEMA中。第二堤BNK2设置在位于像素PXL的显示元件层DPL的第一绝缘层INS1上的第一堤BNK1上，从而与第一堤BNK1一起形成坝结构。在剖视图中，第二堤BNK2可以与第一堤BNK1叠置。这里，第一堤BNK1可以是参照图5至图12描述的堤BNK。此外，在这种情况下，可以在光阻挡图案LBP和光转换图案层LCP上设置封装层ENC。
根据本公开的一个或更多个实施例的显示装置可以包括沿着第一方向分离的第一发射区域至第三发射区域、与第一发射区域至第三发射区域中的一个对应的第一电容器至第三电容器以及设置在相应的第一发射区域至第三发射区域中的滤色器图案。通过在其中集中地设置有第一电容器至第三电容器的发射区域中设置具有相对大尺寸的红色滤色器，使被光阻挡图案覆盖的发光元件的数量最小化(或减少)，由此可以用作有效(例如，正向偏置)光源的发光元件的数量增加，并且可以提高显示装置的光输出效率。
根据本公开的一个或更多个实施例的效果不被上述实施例限制，并且各种效果包括在本公开中。
尽管已经出于说明性目的公开了本公开的示例实施例，但是本领域技术人员将领悟，在不脱离如所附权利要求及其等同物中公开的本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本公开的技术范围应当由权利要求的技术精神及其等同物来限定，而不是由详细描述来限定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底；
至少一个像素，在所述基底上沿着第一方向被划分，所述至少一个像素包括第一发射区域、第二发射区域和第三发射区域，所述第一发射区域、所述第二发射区域和所述第三发射区域中的每个包括多个发光元件；
光阻挡图案，与所述第一发射区域、所述第二发射区域和所述第三发射区域之间的区域对应；以及
滤色器层，包括在所述第一发射区域中的第一滤色器图案、在所述第二发射区域中的第二滤色器图案和在所述第三发射区域中的第三滤色器图案，所述第一滤色器图案的尺寸比所述第二滤色器图案的尺寸和所述第三滤色器图案的尺寸大，
其中，所述至少一个像素包括在所述基底上的第一存储电容器、第二存储电容器和第三存储电容器，所述第一存储电容器、所述第二存储电容器和所述第三存储电容器与所述第一滤色器图案叠置。
2.根据权利要求1所述的显示装置，其中：
所述第一滤色器图案是红色滤色器，
所述第二滤色器图案是绿色滤色器，并且
所述第三滤色器图案是蓝色滤色器。
3.根据权利要求2所述的显示装置，所述显示装置还包括：
缓冲层，在所述基底上；以及
第一绝缘层、第二绝缘层和第三绝缘层，顺序地在所述缓冲层上，
其中，所述第一存储电容器、所述第二存储电容器和所述第三存储电容器中的每个包括下电极和上电极，所述下电极在所述第一绝缘层上，所述上电极在所述第二绝缘层上并且与所述下电极叠置。
4.根据权利要求3所述的显示装置，其中，所述至少一个像素包括：
第一子像素，包括所述第一存储电容器和电连接到所述第一存储电容器的至少一个晶体管；
第二子像素，包括所述第二存储电容器和电连接到所述第二存储电容器的至少一个晶体管；以及
第三子像素，包括所述第三存储电容器和电连接到所述第三存储电容器的至少一个晶体管。
5.根据权利要求4所述的显示装置，其中，包括所述至少一个像素的像素区域沿着与所述第一方向不同的第二方向被划分为包括所述第一子像素的第一子像素区域、包括所述第二子像素的第二子像素区域和包括所述第三子像素的第三子像素区域。
6.根据权利要求5所述的显示装置，其中：
所述第一存储电容器与所述第一子像素区域对应，
所述第二存储电容器与所述第二子像素区域对应，并且
所述第三存储电容器与所述第三子像素区域对应。
7.根据权利要求6所述的显示装置，其中：
所述至少一个像素还包括：
第一数据线、第二数据线、第三数据线和第1-1电力线，在所述基底上在所述第二方向上延伸并且与所述第二滤色器图案对应；以及
第2-1电力线和初始化电力线，在所述基底上在所述第二方向上延伸并且与所述第三滤色器图案对应，并且
其中，所述第一数据线、所述第二数据线、所述第三数据线、所述第1-1电力线、所述第2-1电力线和所述初始化电力线在缓冲层上。
8.根据权利要求7所述的显示装置，其中：
所述至少一个像素还包括：底部金属层，与所述第一存储电容器、所述第二存储电容器和所述第三存储电容器中的每个叠置，并且
所述底部金属层与所述第一数据线、所述第二数据线、所述第三数据线、所述第1-1电力线、所述第2-1电力线和所述初始化电力线在同一层上。
9.根据权利要求8所述的显示装置，其中：
所述至少一个像素还包括：第1-2电力线和第2-2电力线，在所述第一方向上延伸并且在所述第二绝缘层上彼此间隔开，并且
所述第1-2电力线电连接到所述第1-1电力线，并且所述第2-2电力线电连接到所述第2-1电力线。
10.根据权利要求9所述的显示装置，其中：
所述至少一个像素还包括：第一电极、第二电极、第三电极和第四电极，在所述第三绝缘层上，并且与所述第一发射区域、所述第二发射区域和所述第三发射区域中的每个对应，并且
所述第一电极、所述第二电极、所述第三电极和所述第四电极在所述第一方向上彼此间隔开。
11.根据权利要求10所述的显示装置，其中：
在所述第一发射区域、所述第二发射区域和所述第三发射区域中的每个中，所述第一电极电连接到所述第2-2电力线，
在所述第一发射区域中，所述第三电极电连接到所述第二存储电容器，
在所述第二发射区域中，所述第三电极电连接到所述第三存储电容器，并且
在所述第三发射区域中，所述第三电极电连接到所述第一存储电容器。
12.根据权利要求11所述的显示装置，其中，所述多个发光元件包括：
多个第一发光元件，在所述第一电极与所述第二电极之间，并且电连接到所述第一电极和所述第二电极；以及
多个第二发光元件，在所述第三电极与所述第四电极之间，并且电连接到所述第三电极和所述第四电极。
13.根据权利要求12所述的显示装置，其中，所述至少一个像素还包括：
第一接触电极，在所述第一电极上，以使所述第一电极电连接到所述多个第一发光元件中的每个的第一端；
中间电极，在相应的所述第二电极和所述第四电极上，以使所述多个第一发光元件中的每个的第二端电连接到所述多个第二发光元件中的每个的第一端；以及
第二接触电极，在所述第三电极上，以使所述第三电极电连接到所述多个第二发光元件中的每个的第二端。
14.根据权利要求13所述的显示装置，其中：
所述第一接触电极、所述中间电极和所述第二接触电极彼此间隔开。
15.根据权利要求13所述的显示装置，其中：
所述多个第二发光元件在所述第三电极与所述第四电极之间彼此并联结合，以形成第一串联组，
所述多个第一发光元件在所述第一电极与所述第二电极之间彼此并联结合，以形成第二串联组，并且
所述第三电极是阳极电极，并且所述第一电极是阴极电极。
16.根据权利要求13所述的显示装置，其中：
所述至少一个像素还包括堤，所述堤包括：
第一开口孔，与所述第一发射区域、所述第二发射区域和所述第三发射区域中的每个对应；以及
第二开口孔和第三开口孔，与所述第一开口孔间隔开，并且
所述光阻挡图案在所述堤上。
17.根据权利要求16所述的显示装置，其中：
所述堤的与所述第一发射区域对应的所述第一开口孔、所述堤的与所述第二发射区域对应的所述第一开口孔和所述堤的与所述第三发射区域对应的所述第一开口孔具有相同的尺寸。
18.根据权利要求17所述的显示装置，其中：
所述光阻挡图案包括第一开口、第二开口和第三开口，所述第一开口与所述第一滤色器图案对应，所述第二开口与所述第二滤色器图案对应，所述第三开口与所述第三滤色器图案对应，并且
所述第一开口的尺寸与所述第二开口的尺寸和所述第三开口的尺寸不同。
19.根据权利要求18所述的显示装置，其中：
所述第一开口的尺寸比所述第二开口和所述第三开口中的每个的尺寸大。
20.根据权利要求19所述的显示装置，所述显示装置还包括：
颜色转换层，在所述至少一个像素与所述滤色器层之间，
其中，所述颜色转换层包括：
第一颜色转换层，与所述第一滤色器图案对应，以将从所述多个发光元件发射的光转换为第一颜色的光；
第二颜色转换层，与所述第二滤色器图案对应，以将从所述多个发光元件发射的光转换为第二颜色的光；以及
第三颜色转换层，与所述第三滤色器图案对应以将从所述多个发光元件发射的光转换为第三颜色的光，或者透射所述发射的光而不改变颜色。
CN202110759360.XA 2020-07-07 2021-07-06 显示装置 Active CN113903268B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0083754 2020-07-07
KR1020200083754A KR102741338B1 (ko) 2020-07-07 2020-07-07 표시 장치

Publications (2)

Publication Number Publication Date
CN113903268A CN113903268A (zh) 2022-01-07
CN113903268B true CN113903268B (zh) 2026-02-03

Family

ID=79172457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110759360.XA Active CN113903268B (zh) 2020-07-07 2021-07-06 显示装置

Country Status (3)

Country Link
US (1) US11550087B2 (zh)
KR (1) KR102741338B1 (zh)
CN (1) CN113903268B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102858741B1 (ko) * 2020-07-10 2025-09-12 삼성디스플레이 주식회사 표시 장치
KR20230056859A (ko) * 2021-10-20 2023-04-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230113472A (ko) * 2022-01-21 2023-07-31 삼성디스플레이 주식회사 표시 장치 및 타일형 표시 장치
KR20230127409A (ko) * 2022-02-24 2023-09-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN115188752B (zh) * 2022-06-30 2025-12-05 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法
KR20240007865A (ko) 2022-07-08 2024-01-17 삼성디스플레이 주식회사 표시 장치
KR20240023347A (ko) * 2022-08-12 2024-02-21 삼성디스플레이 주식회사 표시 장치
KR20240033728A (ko) * 2022-09-02 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
EP4593000A1 (en) * 2022-09-19 2025-07-30 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752217A (zh) * 2018-07-05 2020-02-04 三星显示有限公司 发光显示装置及制造其的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0216053D0 (en) * 2002-03-20 2002-08-21 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices and their manufacture
US20070063192A1 (en) * 2005-09-20 2007-03-22 Toppoly Optoelectronics Corp. Systems for emitting light incorporating pixel structures of organic light-emitting diodes
US7499116B2 (en) * 2006-04-11 2009-03-03 Tpo Displays Corp. Systems for displaying images having micro-reflective transmission liquid crystal display with particular storage capacitor arrangement
KR101229288B1 (ko) * 2006-06-19 2013-02-04 삼성디스플레이 주식회사 표시기판, 이를 갖는 표시패널 및 이의 제조방법
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
KR102295450B1 (ko) * 2009-10-09 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI390315B (zh) * 2009-12-23 2013-03-21 Au Optronics Corp 畫素陣列
US10069041B2 (en) * 2016-08-05 2018-09-04 Innolux Corporation Display apparatus and manufacturing method thereof
US12322732B2 (en) * 2017-02-09 2025-06-03 Vuereal Inc. Circuit and system integration onto a microdevice substrate
US10490130B2 (en) * 2017-02-10 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Display system comprising controller which process data
CN109119438B (zh) * 2017-06-26 2020-11-24 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP6932596B2 (ja) * 2017-09-25 2021-09-08 キヤノン株式会社 有機ｅｌ表示装置
KR102612371B1 (ko) * 2017-12-05 2023-12-08 엘지디스플레이 주식회사 표시장치
KR102646400B1 (ko) * 2017-12-13 2024-03-08 엘지디스플레이 주식회사 표시장치
KR102582424B1 (ko) * 2017-12-14 2023-09-25 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102559514B1 (ko) * 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102652645B1 (ko) 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102787185B1 (ko) 2019-11-12 2025-03-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752217A (zh) * 2018-07-05 2020-02-04 三星显示有限公司 发光显示装置及制造其的方法

Also Published As

Publication number Publication date
US11550087B2 (en) 2023-01-10
CN113903268A (zh) 2022-01-07
KR20220006164A (ko) 2022-01-17
KR102741338B1 (ko) 2024-12-13
US20220011487A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
CN113903268B (zh) 显示装置
CN113841247B (zh) 像素及包括该像素的显示装置
CN114207848B (zh) 显示装置及其制造方法
CN116508157A (zh) 显示设备
US12232364B2 (en) Pixel and display device including the same
CN114556596B (zh) 显示设备及用于制造显示设备的方法
KR102842127B1 (ko) 화소 및 이를 구비한 표시 장치
KR102847838B1 (ko) 표시 장치
US11785824B2 (en) Display device and manufacturing method thereof
CN115803853A (zh) 显示装置
CN116648788A (zh) 显示装置
CN113675235A (zh) 像素和包括其的显示设备
CN117242576A (zh) 显示装置
KR102882578B1 (ko) 표시 장치 및 그의 제조 방법
KR20250127022A (ko) 화소 및 이를 구비한 표시 장치
CN116018014A (zh) 显示装置及其制造方法
CN113644093A (zh) 像素和包括像素的显示装置
US20230070620A1 (en) Display device
KR102864792B1 (ko) 표시 장치
KR102909179B1 (ko) 표시 장치 및 이의 제조 방법
CN118633165A (zh) 显示装置
CN116097437A (zh) 显示装置
US20250040249A1 (en) Display device
CN221928084U (zh) 显示装置
US20250098413A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant